JPH02278893A - ベアチップの実装構造 - Google Patents
ベアチップの実装構造Info
- Publication number
- JPH02278893A JPH02278893A JP1101274A JP10127489A JPH02278893A JP H02278893 A JPH02278893 A JP H02278893A JP 1101274 A JP1101274 A JP 1101274A JP 10127489 A JP10127489 A JP 10127489A JP H02278893 A JPH02278893 A JP H02278893A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bare
- bare chip
- solder
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000007787 solid Substances 0.000 abstract description 12
- 238000005476 soldering Methods 0.000 abstract description 6
- 230000004907 flux Effects 0.000 abstract description 5
- 230000008018 melting Effects 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Electronic Switches (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は二以上のベアチップを相互に接続させてプリン
ト配線板上に実装するベアチップの実装構造に関する。
ト配線板上に実装するベアチップの実装構造に関する。
〈従来の技術)
OA機器用のイメージセンサ、プリントヘッド等の高機
能回路においては、高密度、薄型実装の利点及び通信回
路においては、高周波特性の利点に夫々着目してベアチ
ップ実装が採用されてし\る。
能回路においては、高密度、薄型実装の利点及び通信回
路においては、高周波特性の利点に夫々着目してベアチ
ップ実装が採用されてし\る。
通常ベアチップ実装としては、プリント配線板!−,に
ベアチップをフェースアップ状に実装し、これ等ベアチ
ップ間をAu、An線にてワイヤボンディングを行う、
ワイヤボンディングはAu。
ベアチップをフェースアップ状に実装し、これ等ベアチ
ップ間をAu、An線にてワイヤボンディングを行う、
ワイヤボンディングはAu。
A交線とプリント配線板を加熱するとともに、超Ff波
による振動を与え、プリント配線板のパッド部とベアチ
ップの電極面に上記Au、An線を熱圧着して接続させ
る。
による振動を与え、プリント配線板のパッド部とベアチ
ップの電極面に上記Au、An線を熱圧着して接続させ
る。
ワイヤボンディングによる具体的接続方法としては、第
5図に示す様に、ベアチップ例えばSiヂウプ7.LE
Dチップ8を夫//プリント配線板6のパッド部61に
Agペースト62を介して実装する。そしてSiチウプ
7の電極面71とプリント配線板6のバッド、部61間
にA u 、 A交線から成る通信線91を上記ワイヤ
ボンディングによって接続する。同様にSiチップ7の
他の電極面71と他のバッド部61とを他の信号線92
によって接続する。
5図に示す様に、ベアチップ例えばSiヂウプ7.LE
Dチップ8を夫//プリント配線板6のパッド部61に
Agペースト62を介して実装する。そしてSiチウプ
7の電極面71とプリント配線板6のバッド、部61間
にA u 、 A交線から成る通信線91を上記ワイヤ
ボンディングによって接続する。同様にSiチップ7の
他の電極面71と他のバッド部61とを他の信号線92
によって接続する。
一方LEDチップ8においても、その電極面81とバッ
ド部61とをワイヤボンディングにより通信線93にて
接続する。
ド部61とをワイヤボンディングにより通信線93にて
接続する。
上記の実装構造においては、プリント配線板6からの信
号が信号線91を介してSiチップ7に入力され、又S
iチップ7からの信号は、信号線92、プリント配線板
6部のバッド部61を経て、信号線93からLEDチッ
プ8に入力される。
号が信号線91を介してSiチップ7に入力され、又S
iチップ7からの信号は、信号線92、プリント配線板
6部のバッド部61を経て、信号線93からLEDチッ
プ8に入力される。
又他のフェースアップ状のベアチップをワイヤボンディ
ングにて接続する実装構造としては、第6図に示すもの
がある。この実装構造では、プリント配線板6のバッド
部61上にAgペースト62を介して各Siチップ7及
びLEDチウブ8が実装され、更に上記Siチップ7の
1を極面71とバット部61とを信号線94によって接
続し、更にSiチップ7の電極面71とLEDチップ8
の電極面81とをワイヤボンデインクによる信号線95
により接続する。すなわちこの実装構造においては、フ
ェースアップ状に有る二つのベアチップすなわちSiチ
ップ7とLEDチップ8を直接信号線95によって接続
させている。
ングにて接続する実装構造としては、第6図に示すもの
がある。この実装構造では、プリント配線板6のバッド
部61上にAgペースト62を介して各Siチップ7及
びLEDチウブ8が実装され、更に上記Siチップ7の
1を極面71とバット部61とを信号線94によって接
続し、更にSiチップ7の電極面71とLEDチップ8
の電極面81とをワイヤボンデインクによる信号線95
により接続する。すなわちこの実装構造においては、フ
ェースアップ状に有る二つのベアチップすなわちSiチ
ップ7とLEDチップ8を直接信号線95によって接続
させている。
上述したワイヤボンディングによるベアチップの実装構
造は、何れもベアチップ自体をフェースアップ状で搭載
し、かつプリント配線板及びベアチップ相互の接続は信
号線を介して行なわれたものである。
造は、何れもベアチップ自体をフェースアップ状で搭載
し、かつプリント配線板及びベアチップ相互の接続は信
号線を介して行なわれたものである。
〈発明が解決しようとする課題〉
しかしながら上記従来のワイヤボンディングによるベア
チップの実装構造は、以下に述べる課題を呈している。
チップの実装構造は、以下に述べる課題を呈している。
その1つとしてプリント配線板とベアチップ及び各ベア
チップ相互は、全て信号線を1木毎熱圧着するものなの
で、ワイヤボンディング時の組立工数が増大し、所謂施
工手間かかかる。実例として第6図に示したベアチップ
相互を直接接続させる場合では、Siチップ、LEDチ
ップ夫々はlチップ当り64個の電極数を有するものと
し、これをプリント配線板l上に夫々40個搭載すれば
、このワイヤボンディング時の工数は0.6 [Scc
/ワイヤ] X ([i4+12)[ワイヤ/チップ]
x40[チップ]=30[分]となる。
チップ相互は、全て信号線を1木毎熱圧着するものなの
で、ワイヤボンディング時の組立工数が増大し、所謂施
工手間かかかる。実例として第6図に示したベアチップ
相互を直接接続させる場合では、Siチップ、LEDチ
ップ夫々はlチップ当り64個の電極数を有するものと
し、これをプリント配線板l上に夫々40個搭載すれば
、このワイヤボンディング時の工数は0.6 [Scc
/ワイヤ] X ([i4+12)[ワイヤ/チップ]
x40[チップ]=30[分]となる。
又他の課題としては、ワイヤボンディングに使用される
Au、A交線は何れも通常φ25gm程度の極細線か用
いられる。その為熱圧着した接続部の引張強度は、lワ
イヤ当り5乃至10gf程度である。よってプリント配
線板及びベアチップと信号線の接続部分に熱ストレスや
外部応力が働けば。
Au、A交線は何れも通常φ25gm程度の極細線か用
いられる。その為熱圧着した接続部の引張強度は、lワ
イヤ当り5乃至10gf程度である。よってプリント配
線板及びベアチップと信号線の接続部分に熱ストレスや
外部応力が働けば。
断!Jiiか容易に生じ、当該実装構造の電気的信頼性
を大きく低減させることになる。
を大きく低減させることになる。
く課題を解決するための手段〉
本発明は、上記ワイヤボンディングによるベアチップ相
互の接続における課題を解決すべく成されたもので、二
以上のベアチップを相1fに接続させてプリン1〜配線
板に実装する実装構造において、一方のベアチップの上
面と他方のベアチップの下面とに夫々電極面を形成し、
そのうち何れかの電極面に半田バンプを形成する。そし
て、前記一方のベアチップのF面をプリント配線板に接
続し、その上面と同他方のベアチンプの下面とを対向さ
せる。そして前記半田バンプを介して一方のベアチップ
上面の電極面と他方のベアチップ下面の電極面とを接続
させるものである。
互の接続における課題を解決すべく成されたもので、二
以上のベアチップを相1fに接続させてプリン1〜配線
板に実装する実装構造において、一方のベアチップの上
面と他方のベアチップの下面とに夫々電極面を形成し、
そのうち何れかの電極面に半田バンプを形成する。そし
て、前記一方のベアチップのF面をプリント配線板に接
続し、その上面と同他方のベアチンプの下面とを対向さ
せる。そして前記半田バンプを介して一方のベアチップ
上面の電極面と他方のベアチップ下面の電極面とを接続
させるものである。
〈作用〉
一方のベアチップの上面と他方のベアチップの下面に夫
々形成された電極面間に半田バンプが介在し、この半田
ハングの溶融によって両型極面が接合される。すなわち
1つの半11バンプの溶融に−よって両型極面か接続さ
れることになる。又画電極面間で半田バンプか溶融し、
一体止する為画電極の接続強度は極めて大きいものとな
る。
々形成された電極面間に半田バンプが介在し、この半田
ハングの溶融によって両型極面が接合される。すなわち
1つの半11バンプの溶融に−よって両型極面か接続さ
れることになる。又画電極面間で半田バンプか溶融し、
一体止する為画電極の接続強度は極めて大きいものとな
る。
〈実施例〉
次に図面に基づき本発明のベアチップの実装構造を詳細
に説明する。
に説明する。
第1図は、ガラスエポキシ基板上にCuのベタパターン
11を設けたプリント配線板lに、LEDチップ3.S
iチップ4を夫々実装した状態な示す図である。LED
チップ3は、その上面31に発光部32を有する。そし
て上面31に電極面33を設けた所謂フェースアップ仕
様のものである。又他方のベアチップとしてのSiチッ
プ4は、下面41に電極面42を設けた所謂フェースダ
ウン仕様のものである。上記LEDチウプ3は、プリン
ト配線板lに対して高温半田13により接続されている
。又プリント配線板1上には外層板用のプリプレグ12
を介して重ね基板2か設けられる。この重ね基板2の上
面にもCuのベタパターン21が形成される。
11を設けたプリント配線板lに、LEDチップ3.S
iチップ4を夫々実装した状態な示す図である。LED
チップ3は、その上面31に発光部32を有する。そし
て上面31に電極面33を設けた所謂フェースアップ仕
様のものである。又他方のベアチップとしてのSiチッ
プ4は、下面41に電極面42を設けた所謂フェースダ
ウン仕様のものである。上記LEDチウプ3は、プリン
ト配線板lに対して高温半田13により接続されている
。又プリント配線板1上には外層板用のプリプレグ12
を介して重ね基板2か設けられる。この重ね基板2の上
面にもCuのベタパターン21が形成される。
通常LEDチウプ3の上面コ1とベタパターン21は略
同面になる様形成される。
同面になる様形成される。
斯かるLEDチップ3の上面31と重ね基板2のベタパ
ターン21上にSiチップ4を実装する。
ターン21上にSiチップ4を実装する。
このSiチップ4はその下面41に電極面42が形成さ
れる。よって重ね基板2のベタパターン21に設けたバ
ッドと、上記電極面42とが接続し、又LEDチップ3
の上面31に設けた電極面33と他の電極面42か夫々
接続する。
れる。よって重ね基板2のベタパターン21に設けたバ
ッドと、上記電極面42とが接続し、又LEDチップ3
の上面31に設けた電極面33と他の電極面42か夫々
接続する。
第2図は上記LEDチップ3の上面31に設けた電極面
33を示す図である。すなわち一方のベアチップである
LEDチップ3において、その上面31に所定数の電極
面3:l、33が形成される。通常この電極面33はA
立板にて形成される。当該電極面33にはT i 34
及びPt:15が積層される。そして最上面のPt:1
5を除き、上面31はバッシュベーション樹脂36によ
って被覆される。電極面33のT i 34とPt15
は、後述する半田バンプの侵入を防ぎ、かつ接着性を向
上させる層構造を成している。
33を示す図である。すなわち一方のベアチップである
LEDチップ3において、その上面31に所定数の電極
面3:l、33が形成される。通常この電極面33はA
立板にて形成される。当該電極面33にはT i 34
及びPt:15が積層される。そして最上面のPt:1
5を除き、上面31はバッシュベーション樹脂36によ
って被覆される。電極面33のT i 34とPt15
は、後述する半田バンプの侵入を防ぎ、かつ接着性を向
上させる層構造を成している。
第3図は、他方のベアチップ、すなわちSiチップ4の
下面41に形成された半田パンプ5を説明する概略図で
ある。下面41には、上記のLEDチップ3に設けた電
極面3:l、3:lと同とッチPで、同様のA立板等か
ら成る電極面42.42が設けられる。この電極面42
.42上には、Anカレント膜43、 T i 44.
P t 45が層構造を成して形成される。そしてこ
のPt45上には共晶半田から成る電極、すなわち半田
バンプ5.5が形成される。占該下面41は、この半田
バンプ5,5を除きパウシュベーション樹脂46によっ
て被覆される。
下面41に形成された半田パンプ5を説明する概略図で
ある。下面41には、上記のLEDチップ3に設けた電
極面3:l、3:lと同とッチPで、同様のA立板等か
ら成る電極面42.42が設けられる。この電極面42
.42上には、Anカレント膜43、 T i 44.
P t 45が層構造を成して形成される。そしてこ
のPt45上には共晶半田から成る電極、すなわち半田
バンプ5.5が形成される。占該下面41は、この半田
バンプ5,5を除きパウシュベーション樹脂46によっ
て被覆される。
通常Pt45の表面にpb及びSnの電解メツキか施さ
れ、このメツキ処理後にリフローソルダーリンクによっ
て上記半Elllバンブ5,5が形成される。半田バン
プ5,5は、LEDチップ3の電極面コ’l、3コと同
とッチPを成す。又Anカレント膜4コ、 T i44
. Pt45の三層は、前記同様Siチップ4内に半田
バンプ5が侵入するのを防止するとともに、半田パンプ
5との接着性な向上させるものである。
れ、このメツキ処理後にリフローソルダーリンクによっ
て上記半Elllバンブ5,5が形成される。半田バン
プ5,5は、LEDチップ3の電極面コ’l、3コと同
とッチPを成す。又Anカレント膜4コ、 T i44
. Pt45の三層は、前記同様Siチップ4内に半田
バンプ5が侵入するのを防止するとともに、半田パンプ
5との接着性な向上させるものである。
斯かる構成のLEDチウプ3とSiチップ4をプリント
配線板l上に実装する場合について説明する。先ず第1
図に示す如く、一方のベアチップであるLEDチップ3
を搭載するベタパターン11の所定部分に、転写等の手
段によって高温半田13を供給する。次いて高温半田1
3上にLEDチップ3をPS載し、リフローツルターリ
ングによって当1該高温半田13を加熱溶融し、半田付
けを行う。更にtね基板2のベタパターン21上におい
ては、Siチップ4の半田パンプ5を搭載する部分に印
刷等によってフラックスを供給する。
配線板l上に実装する場合について説明する。先ず第1
図に示す如く、一方のベアチップであるLEDチップ3
を搭載するベタパターン11の所定部分に、転写等の手
段によって高温半田13を供給する。次いて高温半田1
3上にLEDチップ3をPS載し、リフローツルターリ
ングによって当1該高温半田13を加熱溶融し、半田付
けを行う。更にtね基板2のベタパターン21上におい
ては、Siチップ4の半田パンプ5を搭載する部分に印
刷等によってフラックスを供給する。
そして第4図に示す如<、LEDチップ3の上面31に
対してSiチップ4の下面41を対向させ。
対してSiチップ4の下面41を対向させ。
LEDチップ3の電極面33上にSiチップ4の゛ト田
ハンプ5,5をa置する。而る後に、キュア炉を用いて
上記フラックスを硬化させ、更にリフローソルダーリン
グによりキュア炉又はホットプレート等の加熱手段で上
記半田バンプ5,5を溶融させる。この半田パンプ5の
溶融によってLEDチップ3とSiチ・ンブ4との両型
極面33.42は接続される。上記2回目のりフローソ
ルダーリンクにおいてもLEDチップ3は高温半IH1
3によりプリント配線板lに実装されている為、位置ズ
レ等を生じない。
ハンプ5,5をa置する。而る後に、キュア炉を用いて
上記フラックスを硬化させ、更にリフローソルダーリン
グによりキュア炉又はホットプレート等の加熱手段で上
記半田バンプ5,5を溶融させる。この半田パンプ5の
溶融によってLEDチップ3とSiチ・ンブ4との両型
極面33.42は接続される。上記2回目のりフローソ
ルダーリンクにおいてもLEDチップ3は高温半IH1
3によりプリント配線板lに実装されている為、位置ズ
レ等を生じない。
又上記2回目のりフローソルダーリング終了後にプリン
ト配線板lの洗浄工程が行われる。
ト配線板lの洗浄工程が行われる。
以上の如く本発明のベアチップの実装構造では、2回の
りフローソルダーリングによってベアチップ相互の11
c統が可能となる。これによりベタパターン21からの
信号は、半田パンプ5を介してSiチップ4に入力され
、又Siチップ4からの信号は、他の半田バンプ5を介
してLEDチッフ3に送られ、このLEDチップ3から
更にベタパターン21に出力される。
りフローソルダーリングによってベアチップ相互の11
c統が可能となる。これによりベタパターン21からの
信号は、半田パンプ5を介してSiチップ4に入力され
、又Siチップ4からの信号は、他の半田バンプ5を介
してLEDチッフ3に送られ、このLEDチップ3から
更にベタパターン21に出力される。
尚上記実施例中プリント配線板l上に重ね基板2を設け
たが、この重ね基板2の代りにLEDチップ3の上面3
1と略同面に所謂ダミーチップを設けることも可能であ
る。
たが、この重ね基板2の代りにLEDチップ3の上面3
1と略同面に所謂ダミーチップを設けることも可能であ
る。
〈発明の効果〉
以上述べた様に本発明のベアチップの実装構造は、ベア
チップとプリント配線板及び他のベアチップとの間を半
田バンプを介して直接接続する為、l半田バンプ当りl
O〜20gfとなって倍近い強度か発現し、機械的、電
気的接続信頼性か大きく向上する。
チップとプリント配線板及び他のベアチップとの間を半
田バンプを介して直接接続する為、l半田バンプ当りl
O〜20gfとなって倍近い強度か発現し、機械的、電
気的接続信頼性か大きく向上する。
しかも組立工数は、2分(フラックス硬化)+3分(リ
フローソルダ)+5分(洗外工程)=IO分て経了し、
従来のワイヤボンディングによる組立工数に比して約7
0%の工数時間削減になる。
フローソルダ)+5分(洗外工程)=IO分て経了し、
従来のワイヤボンディングによる組立工数に比して約7
0%の工数時間削減になる。
第1図は、本発明の実装構造を示す図、第2図は、LE
Dチップの電極面を示す図、第3図は、Siチップの半
田バンプを説明する図、 第4図は、対向状態のLEDチップとSiチップを示す
図、 第5図は、従来のワイヤボンディングによる実装構造を
示す図、 第6図は、他のワイヤボンディングによる実装構造を示
す図である。 l・・・プリント配線板、 11・・・ベタパターン
。 2・・・重ね基板、 21・・・ベタパターン
。 3・・・LEDチップ(一方のベアチップ)。 31・・・上面、 33−・・電極面。 4・−Siチップ(他方のベアチップ)。 41・・・下面、42・・・電極面、 5・・・半田バ
ンプ。 特許出願人 沖電気工業株式会社代理人
弁理士 船 橋 國 則第4図 第5図 第3図 第6図
Dチップの電極面を示す図、第3図は、Siチップの半
田バンプを説明する図、 第4図は、対向状態のLEDチップとSiチップを示す
図、 第5図は、従来のワイヤボンディングによる実装構造を
示す図、 第6図は、他のワイヤボンディングによる実装構造を示
す図である。 l・・・プリント配線板、 11・・・ベタパターン
。 2・・・重ね基板、 21・・・ベタパターン
。 3・・・LEDチップ(一方のベアチップ)。 31・・・上面、 33−・・電極面。 4・−Siチップ(他方のベアチップ)。 41・・・下面、42・・・電極面、 5・・・半田バ
ンプ。 特許出願人 沖電気工業株式会社代理人
弁理士 船 橋 國 則第4図 第5図 第3図 第6図
Claims (1)
- 【特許請求の範囲】 二以上のベアチップを相互に接続させてプリント配線
板上に実装するベアチップの実装構造において、 一方のベアチップの上面と、他方のベアチップの下面と
に夫々電極面を形成し、そのうち何れかの電極面に半田
バンプを形成し、 前記一方のベアチップの下面をプリント配線板に接続す
るとともに、その上面と同他方のベアチップの下面とを
対向させ、前記半田バンプを介して前記上面と下面の電
極面を接続させることを特徴とするベアチップの実装構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1101274A JPH0775270B2 (ja) | 1989-04-20 | 1989-04-20 | ベアチップの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1101274A JPH0775270B2 (ja) | 1989-04-20 | 1989-04-20 | ベアチップの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02278893A true JPH02278893A (ja) | 1990-11-15 |
JPH0775270B2 JPH0775270B2 (ja) | 1995-08-09 |
Family
ID=14296303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1101274A Expired - Fee Related JPH0775270B2 (ja) | 1989-04-20 | 1989-04-20 | ベアチップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0775270B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079991A (en) * | 1996-10-10 | 2000-06-27 | Berg Technology, Inc. | Method for placing contact on electrical connector |
US6333522B1 (en) | 1997-01-31 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor |
JP2005183934A (ja) * | 2003-11-28 | 2005-07-07 | Nec Electronics Corp | オフセット接合型マルチチップ半導体装置 |
US6969286B1 (en) | 2004-06-28 | 2005-11-29 | Samtec, Inc. | Connector having improved contacts with fusible members |
WO2005119776A1 (ja) * | 2004-06-04 | 2005-12-15 | Zycube Co., Ltd. | 三次元積層構造を持つ半導体装置及びその製造方法 |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
US7906363B2 (en) | 2004-08-20 | 2011-03-15 | Zycube Co., Ltd. | Method of fabricating semiconductor device having three-dimensional stacked structure |
USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
US8905651B2 (en) | 2012-01-31 | 2014-12-09 | Fci | Dismountable optical coupling device |
USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
US9048583B2 (en) | 2009-03-19 | 2015-06-02 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
USD733662S1 (en) | 2013-01-25 | 2015-07-07 | Fci Americas Technology Llc | Connector housing for electrical connector |
USD746236S1 (en) | 2012-07-11 | 2015-12-29 | Fci Americas Technology Llc | Electrical connector housing |
US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
IT201600084419A1 (it) * | 2016-08-10 | 2018-02-10 | St Microelectronics Srl | Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0178069U (ja) * | 1987-11-14 | 1989-05-25 |
-
1989
- 1989-04-20 JP JP1101274A patent/JPH0775270B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0178069U (ja) * | 1987-11-14 | 1989-05-25 |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079991A (en) * | 1996-10-10 | 2000-06-27 | Berg Technology, Inc. | Method for placing contact on electrical connector |
US6333522B1 (en) | 1997-01-31 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor |
US6597019B2 (en) | 1997-01-31 | 2003-07-22 | Matsushita Electric Industrial Co., Ltd | Semiconductor light-emitting device comprising an electrostatic protection element |
US6642072B2 (en) | 1997-01-31 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
JP2005183934A (ja) * | 2003-11-28 | 2005-07-07 | Nec Electronics Corp | オフセット接合型マルチチップ半導体装置 |
JP4580730B2 (ja) * | 2003-11-28 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | オフセット接合型マルチチップ半導体装置 |
JPWO2005119776A1 (ja) * | 2004-06-04 | 2008-04-03 | 株式会社ザイキューブ | 三次元積層構造を持つ半導体装置及びその製造方法 |
WO2005119776A1 (ja) * | 2004-06-04 | 2005-12-15 | Zycube Co., Ltd. | 三次元積層構造を持つ半導体装置及びその製造方法 |
JP5052130B2 (ja) * | 2004-06-04 | 2012-10-17 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置及びその製造方法 |
US7125293B2 (en) | 2004-06-28 | 2006-10-24 | Samtec, Inc. | Connector having improved contacts with fusible members |
US7159312B2 (en) | 2004-06-28 | 2007-01-09 | Samtec, Inc. | Connector having improved contacts with fusible members |
US7178232B2 (en) | 2004-06-28 | 2007-02-20 | Samtec, Inc. | Connector having improved contacts with fusible members |
US7052337B2 (en) | 2004-06-28 | 2006-05-30 | Samtec, Inc. | Connector having improved contacts with fusible members |
US6979238B1 (en) | 2004-06-28 | 2005-12-27 | Samtec, Inc. | Connector having improved contacts with fusible members |
US6969286B1 (en) | 2004-06-28 | 2005-11-29 | Samtec, Inc. | Connector having improved contacts with fusible members |
US7906363B2 (en) | 2004-08-20 | 2011-03-15 | Zycube Co., Ltd. | Method of fabricating semiconductor device having three-dimensional stacked structure |
US9048583B2 (en) | 2009-03-19 | 2015-06-02 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
US10720721B2 (en) | 2009-03-19 | 2020-07-21 | Fci Usa Llc | Electrical connector having ribbed ground plate |
US9461410B2 (en) | 2009-03-19 | 2016-10-04 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
US8905651B2 (en) | 2012-01-31 | 2014-12-09 | Fci | Dismountable optical coupling device |
US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
USD790471S1 (en) | 2012-04-13 | 2017-06-27 | Fci Americas Technology Llc | Vertical electrical connector |
USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
USD816044S1 (en) | 2012-04-13 | 2018-04-24 | Fci Americas Technology Llc | Electrical cable connector |
USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
USD748063S1 (en) | 2012-04-13 | 2016-01-26 | Fci Americas Technology Llc | Electrical ground shield |
US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
USD750025S1 (en) | 2012-04-13 | 2016-02-23 | Fci Americas Technology Llc | Vertical electrical connector |
USD750030S1 (en) | 2012-04-13 | 2016-02-23 | Fci Americas Technology Llc | Electrical cable connector |
US9831605B2 (en) | 2012-04-13 | 2017-11-28 | Fci Americas Technology Llc | High speed electrical connector |
USD746236S1 (en) | 2012-07-11 | 2015-12-29 | Fci Americas Technology Llc | Electrical connector housing |
US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
USD772168S1 (en) | 2013-01-25 | 2016-11-22 | Fci Americas Technology Llc | Connector housing for electrical connector |
USD766832S1 (en) | 2013-01-25 | 2016-09-20 | Fci Americas Technology Llc | Electrical connector |
USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
USD733662S1 (en) | 2013-01-25 | 2015-07-07 | Fci Americas Technology Llc | Connector housing for electrical connector |
USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
IT201600084419A1 (it) * | 2016-08-10 | 2018-02-10 | St Microelectronics Srl | Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti |
Also Published As
Publication number | Publication date |
---|---|
JPH0775270B2 (ja) | 1995-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02278893A (ja) | ベアチップの実装構造 | |
JPH06103703B2 (ja) | 半田付け方法 | |
JP2003197673A (ja) | 半導体装置およびその製造方法 | |
JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
JPH06120671A (ja) | 部品埋め込み多層配線基板 | |
JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
US6543109B1 (en) | Method of manufacturing a surface acoustic wave apparatus | |
JPS601849A (ja) | 電子部品の接続方法 | |
JPH09214088A (ja) | セラミック基板のプリント配線基板への実装構造 | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JP2003124251A (ja) | 半導体装置と実装構造及びその製造方法 | |
JPH09102514A (ja) | バンプボンディング方法およびバンプボンディング構造 | |
JP2881088B2 (ja) | 半導体装置の製造方法 | |
JPH02278743A (ja) | インジウム半田の接合構造 | |
JPH09260441A (ja) | 半導体装置 | |
JP2002353601A (ja) | 電子部品実装体および電子部品実装方法 | |
JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
JP2002368038A (ja) | フリップチップ実装方法 | |
US5537739A (en) | Method for electoconductively connecting contacts | |
TWI228305B (en) | Structure of stacked chip packaging structure and manufacture method of the same | |
JP2001267734A (ja) | 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体 | |
JPH05136216A (ja) | 半導体取付装置 | |
JPH10294394A (ja) | 半導体パッケージ及びその製法 | |
JPH04171737A (ja) | ベアチップの実装構造 | |
TW445555B (en) | Method for packaging semiconductor flip chip and its structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |