CN109037181A - 一种改善翘曲的扇出封装结构及其制造方法 - Google Patents

一种改善翘曲的扇出封装结构及其制造方法 Download PDF

Info

Publication number
CN109037181A
CN109037181A CN201810811245.0A CN201810811245A CN109037181A CN 109037181 A CN109037181 A CN 109037181A CN 201810811245 A CN201810811245 A CN 201810811245A CN 109037181 A CN109037181 A CN 109037181A
Authority
CN
China
Prior art keywords
chip
layer
support plate
copper post
high copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810811245.0A
Other languages
English (en)
Inventor
许二岗
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201810811245.0A priority Critical patent/CN109037181A/zh
Publication of CN109037181A publication Critical patent/CN109037181A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本发明公开了一种改善翘曲的扇出封装结构，包括：载板；设置在所述载板正面的重新布局布线层RDL；设置在所述载板正面且电连接至所述重新布局布线层RDL的高铜柱；设置在所述载板正面且电连接至所述重新布局布线层RDL的芯片；环绕所述芯片及高铜柱四周的塑封层；以及外接焊球，所述外接焊球电连接至所述高铜柱。

Description

一种改善翘曲的扇出封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种改善翘曲的扇出封装结构及其制造方法。
背景技术
随着电子产品轻、小型化的要求，IC芯片封装趋于薄型、小型化。此时传统的塑封IC芯片因各封装材料(尤其是芯片与塑封材料)之间的热膨胀系数(CTE)不匹配更易产生局部热应力，而使封装产生表面翘曲。过度翘曲不仅使塑封之后的后续制程(如切筋、成形等)难度加大，在成品塑封IC芯片SMT组装时制程不良率也显著增高，并易产生芯片及封装裂纹等严重器件失效问题。
在现有的扇出型(Fan-Out)封装技术领域，如图1所示，芯片、重新布局布线(RDL)、焊球等结构都位于塑封层的一侧，由于塑封层与这些结构材料的热膨胀系数不同，会产生图示方向的翘曲。扇出型封装的人工重构的封装翘曲问题是一项重大挑战。
发明内容
为了至少部分的克服上述扇出型封装体的封装翘曲问题，本发明提出了一种改善翘曲的扇出封装结构及其制造方法，利用在载片上进行重新布局布线重构，结合高铜柱结构，在完成芯片键合后再在芯片背面进行凸点(bumping)工艺，该结构在塑封材料两面都形成刚性结构，显著的降低了封装体的翘曲问题。
根据本发明的一个实施例，提供一种改善翘曲的扇出封装结构，包括：载板；设置在所述载板正面的重新布局布线层RDL；设置在所述载板正面且电连接至所述重新布局布线层RDL的高铜柱；设置在所述载板正面且电连接至所述重新布局布线层RDL的芯片；环绕所述芯片及高铜柱四周的塑封层；以及外接焊球，所述外接焊球电连接至所述高铜柱。
在本发明的一个实施例中，所述载板正面的重新布局布线层RDL还包括芯片焊盘。
在本发明的一个实施例中，所述载板正面的重新布局布线层RDL为N层布线，其中N≥2。
在本发明的一个实施例中，所述芯片通过芯片焊接结构倒装焊至所述芯片焊盘。
在本发明的一个实施例中，所述高铜柱设置在所述芯片区域以外，且所述高铜柱的高度大于所述芯片焊接结构的高度。
在本发明的一个实施例中，改善翘曲的扇出封装结构还包括设置在所述外接焊球与所述高铜柱之间的外接焊盘。
在本发明的一个实施例中，改善翘曲的扇出封装结构还包括设置在所述外接焊盘与所述高铜柱之间的一层或多层重新布局布线层。
根据本发明的另一个实施例，提供一种改善翘曲的扇出封装结构的制造方法，包括：在晶圆级芯片上形成凸点；进行晶圆级芯片背面减薄，并切割形成单颗芯片；在载板正面形成重新布局布线层RDL；在载板正面的形成高铜柱；将单颗芯片通过所述凸点键合到载板上；进行注塑，形成对芯片塑封保护的塑封层；减薄塑封层及芯片的背面，使高铜柱露头；以及在芯片背面所在的表面进行凸点工艺，完成Fan-Out封装结构。
在本发明的另一个实施例中，所述在载板正面形成的重新布局布线层RDL为N层布线，其中N≥2。
在本发明的另一个实施例中，所述在载板正面的形成高铜柱，高铜柱设置在所述芯片区域以外，且所述高铜柱的高度大于所述芯片凸点的高度。
本发明提出了一种改善翘曲的扇出封装结构及其制造方法，利用在晶圆载片上先进行重新布局布线重构，结合形成高铜柱结构，然后完成芯片与载片的键合后，再在芯片背面进行高铜柱露头、凸点(Bumping)工艺来形成Fan-Out封装结构，该Fan-Out封装结构在塑封层的两面都具有刚性结构，显著的降低了封装体的翘曲问题。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出一种传统扇出型封装结构100的剖面示意图。
图2A示出根据本发明的一个实施例的一种改善翘曲的扇出封装结构200的剖面示意图。
图2B示出根据本发明的一个实施例的一种改善翘曲的扇出封装结构200的俯视示意图。
图3A至图3H示出根据本发明的一个实施例形成一种改善翘曲的扇出封装结构200的过程剖面示意图。
图4示出的是根据本发明的一个实施例形成一种改善翘曲的扇出封装结构200的流程图400。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提出了一种改善翘曲的扇出封装结构及其制造方法，利用在晶圆载片上先进行重新布局布线重构，结合形成高铜柱结构，然后完成芯片与载片的键合后，再在芯片背面进行高铜柱露头、凸点(Bumping)工艺来形成Fan-Out封装结构，该Fan-Out封装结构在塑封层的两面都具有刚性结构，显著的降低了封装体的翘曲问题。
下面结合图2A和图2B来详细介绍根据本发明的一个实施例的一种改善翘曲的扇出封装结构。图2A示出根据本发明的一个实施例的一种改善翘曲的扇出封装结构200的剖面示意图；图2B示出根据本发明的一个实施例的一种改善翘曲的扇出封装结构200的俯视示意图。如图2A和图2B所示，该改善翘曲的扇出封装结构200包括载板201、重新布局布线层(RDL)202、高铜柱203、芯片204、芯片焊接结构205、塑封层206、外接焊球207、外接焊盘208以及介质层209。
载板201通常为晶圆载板，用于承载重构电路和芯片。载板201具有一定的厚度和刚性，以承受后续光刻、电镀、键合、研磨等加工工艺的要求。
重新布局布线层(RDL)202形成在载板201的正面，通过光刻、图形化电镀等工艺制作形成。在本发明的一个实施例中，重新布局布线层(RDL)202的材料为铜，厚度约为3微米至15微米。如图2B所示，重新布局布线层(RDL)202的作用主要是将芯片的IO引脚位置通过重新布局布线扇出到外接焊球位置。在本发明的一个具体实施例中，重新布局布线层(RDL)202可以为1层布线层，也可以根据设计需要为多层布线层。
高铜柱203同样设置在载板201的正面，与重新布局布线层(RDL)202电连接，其具体位置与芯片贴装位置分开。高铜柱203可以通过电镀工艺形成，其高度需要大于芯片焊接结构。在本发明的一个实施例中，高铜柱203的高度约为50微米至150微米，以满足设计需要。
芯片204通过倒装焊等工艺贴装在载板201正面的重新布局布线层(RDL)202的对应位置(通常在RDL层的最外层设置有芯片焊盘结构)。芯片的IO与重新布局布线层(RDL)202以及高铜柱形成电连接。在本发明的一个具体实施例中，芯片204通过芯片焊接结构205倒装焊接在重新布局布线层(RDL)202上，其中芯片焊接结构205为铜柱(copper pillar)或焊球。
塑封层206设置在高铜柱203、芯片204的四周以及芯片204与载板之间的间隙，起到对芯片204、高铜柱203的电绝缘和机械保护作用。
外接焊球207与高铜柱203电连接，可以通过凸点(bumping)工艺形成。在本发明的一个实施例中，外接焊球207形成在外接焊盘208上，外接焊盘208与高铜柱203电连接。在本发明的又一实施例中，可以在外接焊盘208与高铜柱203之间根据设计需要再设置有一层或多层重新布局布线层(RDL)。
为了对封装体起到更好的保护作用，在本发明的一个实施例中，在外接焊盘208之间位置形成有介质层209，以起到对封装体的保护和绝缘作用。
下面结合图3A至图3H以及图4来详细描述形成该种改善翘曲的扇出封装结构200的过程。图3A至图3H示出根据本发明的一个实施例形成一种改善翘曲的扇出封装结构200的过程剖面示意图；图4示出的是根据本发明的一个实施例形成一种改善翘曲的扇出封装结构200的流程图400。
首先，在步骤401，如图3A所示，在晶圆级芯片301上形成凸点(Bump)302。在本发明的一个实施例中，可以通过凸点(Bumping)工艺在晶圆级芯片301电镀形成凸点302，凸点302可以是无铅焊球或铜柱(copper pillar)。在本发明的一个具体实施例中，凸点302进一步包括铜层3021和锡银层3022，以起到更好的焊接/键合效果。
接下来，在步骤402，如图3B所示，进行晶圆背面减薄，并切割形成单颗芯片。具体的，可以通过化学机械研磨(CMP)工艺进行背面硅片的减薄后在进行切割分离。
然后，在步骤403，如图3C所示，在载板303正面形成重新布局布线层(RDL)304。载板通常为硅晶圆，用于承载重构电路和芯片。载板303具有一定的厚度和刚性，以承受后续光刻、电镀、键合、研磨等加工工艺的要求。在本发明的一个实施例中，重新布局布线层(RDL)304通过在载板303上通过加成法沉积电镀种子层、光刻、电镀、去胶、去除多余种子层形成。但本领域的技术人员应该了解到还可以通过其他工艺形成重新布局布线层(RDL)304，如通过图形化沉积技术，或通过整体沉积后刻蚀技术等。
接下来，在步骤404，如图3D所示，在载板303正面的特定位置形成高铜柱305。高铜柱305与重新布局布线层(RDL)304电连接。高铜柱305在载板303上的具体位置与芯片贴装位置分开，高铜柱305可以通过电镀工艺形成，其高度需要大于芯片焊接结构。在本发明的一个实施例中，高铜柱305的高度约为50微米至150微米，以满足设计需要。
然后，在步骤405，如图3E所示，将单颗芯片301通过凸点302键合到载板303上。在本发明的一个具体实施例中，将单颗芯片301通过芯片上形成的凸点302倒装焊接到载板303上形成的RDL层的对应位置(芯片焊盘，PAD)。
接下来，在步骤406，如图3F所示，进行注塑，形成对芯片塑封保护的塑封层306。塑封层306完全覆盖住载板303的正面，塑封层306的厚度超过芯片301的背面。
然后，在步骤407，如图3G所示，减薄塑封层306及芯片301的背面，使高铜柱305露头。在本发明的一个实施例中，通过CMP研磨工艺，实现对塑封层306及芯片301背面的减薄。减薄后裸露出高铜柱305和芯片301的背面。
最后，在步骤408，如图3H所示，在芯片301的背面所在的表面进行凸点(bumping)工艺，完成Fan-Out封装结构。在本发明的一个实施例中，通过在高铜柱305上形成电连接的外接焊盘308，然后在外接焊盘308上形成外接焊球307。外接焊球307可以通过电镀、植球等工艺形成。可选的，还可以在外接焊球308的外部区域形成介质层309，以形成对封装结构的电绝缘和机械保护作用。在本发明的又一实施例中，可选的在高铜柱305与外接焊盘308之间形成一层或多层重新布局布线层(图中未示出)。
基于本发明提供的该种改善翘曲的扇出封装结构及其制造方法，利用在晶圆载片上先进行重新布局布线重构，结合形成高铜柱结构，然后完成芯片与载片的键合后，再在芯片背面进行高铜柱露头、凸点(Bumping)工艺来形成Fan-Out封装结构，该Fan-Out封装结构在塑封层的两面都具有刚性结构，显著的降低了封装体的翘曲问题。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种改善翘曲的扇出封装结构，包括：
载板；
设置在所述载板正面的重新布局布线层RDL；
设置在所述载板正面且电连接至所述重新布局布线层RDL的高铜柱；
设置在所述载板正面且电连接至所述重新布局布线层RDL的芯片；
环绕所述芯片及高铜柱四周的塑封层；以及
外接焊球，所述外接焊球电连接至所述高铜柱。
2.如权利要求1所述的改善翘曲的扇出封装结构，其特征在于，所述载板正面的重新布局布线层RDL还包括芯片焊盘。
3.如权利要求1或2所述的改善翘曲的扇出封装结构，其特征在于，所述载板正面的重新布局布线层RDL为N层布线，其中N≥2。
4.如权利要求1或2所述的改善翘曲的扇出封装结构，其特征在于，所述芯片通过芯片焊接结构倒装焊至所述芯片焊盘。
5.如权利要求1或4所述的改善翘曲的扇出封装结构，其特征在于，所述高铜柱设置在所述芯片区域以外，且所述高铜柱的高度大于所述芯片焊接结构的高度。
6.如权利要求1所述的改善翘曲的扇出封装结构，其特征在于，还包括设置在所述外接焊球与所述高铜柱之间的外接焊盘。
7.如权利要求6所述的改善翘曲的扇出封装结构，其特征在于，还包括设置在所述外接焊盘与所述高铜柱之间的一层或多层重新布局布线层。
8.一种改善翘曲的扇出封装结构的制造方法，包括：
在晶圆级芯片上形成凸点；
进行晶圆级芯片背面减薄，并切割形成单颗芯片；
在载板正面形成重新布局布线层RDL；
在载板正面的形成高铜柱；
将单颗芯片通过所述凸点键合到载板上；
进行注塑，形成对芯片塑封保护的塑封层；
减薄塑封层及芯片的背面，使高铜柱露头；以及
在芯片背面所在的表面进行凸点工艺，完成Fan-Out封装结构。
9.如权利要求8所述的方法，其特征在于，所述在载板正面形成的重新布局布线层RDL为N层布线，其中N≥2。
10.如权利要求8所述的方法，其特征在于，所述在载板正面的形成高铜柱，高铜柱设置在所述芯片区域以外，且所述高铜柱的高度大于所述芯片凸点的高度。
CN201810811245.0A 2018-07-23 2018-07-23 一种改善翘曲的扇出封装结构及其制造方法 Pending CN109037181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811245.0A CN109037181A (zh) 2018-07-23 2018-07-23 一种改善翘曲的扇出封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811245.0A CN109037181A (zh) 2018-07-23 2018-07-23 一种改善翘曲的扇出封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109037181A true CN109037181A (zh) 2018-12-18

Family

ID=64645038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811245.0A Pending CN109037181A (zh) 2018-07-23 2018-07-23 一种改善翘曲的扇出封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109037181A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111276503A (zh) * 2020-02-26 2020-06-12 南通通富微电子有限公司 一种光学器件的扇出型封装方法及光学器件
CN111430322A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种系统级扇出型封装结构及封装方法
WO2022151572A1 (zh) * 2021-01-18 2022-07-21 华进半导体封装先导技术研发中心有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构
CN104733403A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 晶圆级封装结构及制作方法
CN106684006A (zh) * 2017-01-13 2017-05-17 中芯长电半导体（江阴）有限公司 一种双面扇出型晶圆级封装方法及封装结构
CN107799426A (zh) * 2016-09-06 2018-03-13 艾马克科技公司 半导体设备及制造半导体封装的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构
CN104733403A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 晶圆级封装结构及制作方法
CN107799426A (zh) * 2016-09-06 2018-03-13 艾马克科技公司 半导体设备及制造半导体封装的方法
CN106684006A (zh) * 2017-01-13 2017-05-17 中芯长电半导体（江阴）有限公司 一种双面扇出型晶圆级封装方法及封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111081646B (zh) * 2019-12-25 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111276503A (zh) * 2020-02-26 2020-06-12 南通通富微电子有限公司 一种光学器件的扇出型封装方法及光学器件
CN111430322A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种系统级扇出型封装结构及封装方法
WO2022151572A1 (zh) * 2021-01-18 2022-07-21 华进半导体封装先导技术研发中心有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN109509722B (zh) 形成嵌入式管芯衬底的半导体器件和方法
CN109037181A (zh) 一种改善翘曲的扇出封装结构及其制造方法
CN103715166B (zh) 用于部件封装件的装置和方法
US9583449B2 (en) Semiconductor package
TWI527175B (zh) 半導體封裝件、基板及其製造方法
TWI427754B (zh) 在鋸道上使用通孔晶粒之封裝中的封裝
TWI455219B (zh) 準晶片尺寸封裝積體製程
CN104681456A (zh) 一种扇出型晶圆级封装方法
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN106328624A (zh) 制造具有多层囊封的传导基板的半导体封装的方法及结构
TWI681529B (zh) 樹脂密封型半導體裝置及其製造方法
US20110291244A1 (en) Semiconductor device and method of manufacturing the same
US20220352105A1 (en) Semiconductor device, electronic component, and electronic component production method
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
US10186432B2 (en) Method for manufacturing semiconductor device
US6730539B2 (en) Method of manufacturing semiconductor device package
CN109638031A (zh) 一种高像素cis晶圆级扇出型封装结构及其制造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TWI556364B (zh) 晶片封裝結構及其製作方法
CN109243983B (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法
CN110211954A (zh) 一种多芯片封装结构及其制造方法
CN109671700A (zh) 一种扇出型芯片封装结构及其制造方法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
CN107403734A (zh) 电子结构制程
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218

RJ01 Rejection of invention patent application after publication