CN109671700A - 一种扇出型芯片封装结构及其制造方法 - Google Patents

一种扇出型芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN109671700A
CN109671700A CN201811597639.7A CN201811597639A CN109671700A CN 109671700 A CN109671700 A CN 109671700A CN 201811597639 A CN201811597639 A CN 201811597639A CN 109671700 A CN109671700 A CN 109671700A
Authority
CN
China
Prior art keywords
chip
layer
fan
placement
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811597639.7A
Other languages
English (en)
Inventor
孙绪燕
陈�峰
姚大平
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201811597639.7A priority Critical patent/CN109671700A/zh
Publication of CN109671700A publication Critical patent/CN109671700A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种扇出型芯片封装结构，包括：第一芯片；玻璃载板，所述玻璃载板设置在所述第一芯片下方；塑封层，所述塑封层设置在所述玻璃载板上方，包覆所述第一芯片；导电玻璃通孔，所述导电玻璃通孔贯穿所述玻璃载板，且与所述第一芯片电连接；重新布局布线层，所述重新布局布线层设置在所述玻璃载板的下方，与所述导电玻璃通孔电连接，从而实现对所述第一芯片的扇出功能。钝化层，所述钝化层位于所述重新布局布线层的金属表面和间隙；以及外接焊球。

Description

一种扇出型芯片封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种扇出型芯片封装结构及其 制造方法。
背景技术
随着各种可穿戴类电子设备以及无源电子器件的需求增长，移动消费类客 户需要实现器件小型化和更高集成度。所以电子装置设备的集成度度越来越 高，系统级封装(SiP,System-in-Package)越来越多的应用到不同的领域。系 统级封装的优势在于可以将多颗异质芯片或器件，如有源无源器件或芯片、 MEMS或光学器件等集成组装到一起，实现特定功能的单个封装体，从而形成 一个系统或子系统。
目前的集成方式，主要是将前期封装好的器件或其他封好的异质芯片，通 过二次封装的方法集成到一个封装体中，达到高度集成的目的。该传统的方法， 成本高、工序繁多、精度有限，且体积较大。扇出型封装属于先进封装技术， 由于其不需要中介层(Interposer)、填充物(Underfill)与导线，并且省略黏晶、打 线等制程，大多采用在die表面或背面重新布线(Redistribution)与凸块(Bumping) 技术作为I/O布线手段，逐步占据了市场地位。
虽然扇出型封装有很多优点，如设计灵活、较好的电性能及热性能、高频 应用、高密度布线和成本更低。但目前现有的扇出型封装技术方案存在1)贴 片塑封后，通过临时键合的方式，解决翘曲对后续工艺的影响。这种方式工序 多，工艺相对较复杂，且容易造成碎片；2)通过常规的PI工艺和电镀工艺进 行RDL线路制作，但是线宽线距较大，不适合高端应用；3)贴片塑封后为了 进行后续工艺，对位标记需要重新制作，成本较高等缺点，限制了扇出型封装 技术的应用拓展。如何通过更简单的工艺和更低的成本，实现更细线路的制备，从而扩大高端应用，成了目前研究的热点。
针对现有扇出型封装存在的晶圆翘曲对后续工艺的影响且容易造成碎片； 通过常规的PI工艺和电镀工艺进行RDL线路制作，线宽、线距较大；以及成 本较高等问题，本发明提出了一种新型的扇出型芯片封装结构及其制造方法至 少部分的克服了上述问题。
发明内容
针对现有扇出型封装存在的晶圆翘曲对后续工艺的影响且容易造成碎片； 通过常规的PI工艺和电镀工艺进行RDL线路制作，线宽、线距较大；以及成 本较高等问题，根据本发明的一个方面，提供一种扇出型芯片封装结构，包括：
第一芯片；
玻璃载板，所述玻璃载板设置在所述第一芯片下方；
塑封层，所述塑封层设置在所述玻璃载板上方，包覆所述第一芯片；
导电玻璃通孔，所述导电玻璃通孔贯穿所述玻璃载板，且与所述第一芯片 电连接；
重新布局布线层，所述重新布局布线层设置在所述玻璃载板的下方，与所 述导电玻璃通孔电连接，从而实现对所述第一芯片的扇出功能。
钝化层，所述钝化层位于所述重新布局布线层的金属表面和间隙；以及
外接焊球。
在本发明的一个实施例中，扇出型芯片封装结构还包括第二芯片，所述第 二芯片与所述导电玻璃通孔、所述重新布局布线层以及所述外接焊球电连接。
在本发明的一个实施例中，扇出型芯片封装结构还包括设置在所述玻璃载 板与所述第一芯片和或所述塑封层之间的粘接层。
在本发明的一个实施例中，所述第一芯片的背面从所述塑封层露出或引 出。
在本发明的一个实施例中，所述重新布局布线层具有N层金属层，其中N ≥2。
在本发明的一个实施例中，所述重新布局布线层为通过大马士革工艺或其 他工艺形成的金属层。
在本发明的一个实施例中，所述钝化层的材料为玻璃、氧化硅、氮化硅等 无机绝缘材料，也可以为PI、树脂、固化片等有机材料。
根据本发明的另一个方面，提供一种扇出型芯片封装结构的制造方法，包 括：
在第一芯片和第二芯片上分别形成第一焊接结构和第二焊接结构；
将第一芯片和第二芯片通过粘接层粘贴到玻璃载板上；
塑封形成重构芯片；
形成导电玻璃通孔；
形成重新布局布线层，所述重新布局布线层实现对第一芯片和第二芯片的 扇出功能；以及
形成外接焊球。
在本发明的另一个实施例中，所述形成重新布局布线层的方法为大马士革 工艺或其他可行工艺。
根据本发明的又一个方面，提供一种扇出型芯片封装结构的制造方法，包 括：
在第一芯片和第二芯片上生长铜柱；
对第一芯片和第二芯片进行塑封重构；
将重构后的芯片粘接到玻璃载板上；
形成导电玻璃通孔；
形成重新布局布线层；以及
形成外接焊球。
本发明提供一种扇出型芯片封装结构及其制造方法，采用玻璃载板作为永 久性材料留在封装体内；接下来，在玻璃基板上进行芯片的塑封重构；然后， 利用玻璃导电通孔、重新布局布线层(RDL)等形成该种扇出型芯片封装结构。 基于本发明的该种扇出型芯片封装结构及其制造方法通过Fan-Out方式，可以 实现多种异质芯片的集成；玻璃基板起到了基板和钝化层的双重作用，其透明 的特性，可以使用新型的无光刻版的激光直写曝光设备(MIN L/S 5um)，曝 光显影一步完成，效率更高，成本更低；相对eWLB工艺，翘曲较小；RDL 制作工艺的选择比较灵活；实现工艺较常规、简单；可实现轻薄短小的封装； 同时省略了TSV打孔、临时键合等工艺使成本大大降低，从而拓宽了扇出型 封装的应用场景。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图 来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明 的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了， 相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例形成的一种扇出型芯片封装结构100的 剖面示意图。
图2A至图2F示出根据本发明的一个实施例形成该种扇出型芯片封装结 构100的过程剖面示意图。
图3示出的是根据本发明的一个实施例形成该种扇出型芯片封装结构100 的流程图300。
图4示出的是根据本发明的另一实施例形成该种扇出型芯片封装结构100 的流程图400。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术 人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附 加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述 公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为 了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的 全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图 中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实 施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本 说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然 而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发 明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种扇出型芯片封装结构及其制造方法，采用玻璃载板作为永 久性材料留在封装体内；接下来，在玻璃基板上进行芯片的塑封重构；然后， 利用玻璃导电通孔、重新布局布线层(RDL)等形成该种扇出型芯片封装结构。 基于本发明的该种扇出型芯片封装结构及其制造方法通过Fan-Out方式，可以 实现多种异质芯片的集成；玻璃基板起到了基板和钝化层的双重作用，其透明 的特性，可以使用新型的无光刻版的激光直写曝光设备(MIN L/S 5um)，曝 光显影一步完成，效率更高，成本更低；相对eWLB工艺，翘曲较小；RDL 制作工艺的选择比较灵活；实现工艺较常规、简单；可实现轻薄短小的封装； 同时省略了TSV打孔、临时键合等工艺使成本大大降低，从而拓宽了扇出型 封装的应用场景。
下面结合图1来详细介绍根据本发明的一个实施例的一种扇出型芯片封 装结构。图1示出根据本发明的一个实施例形成的一种扇出型芯片封装结构 100的剖面示意图。如图1所示，该扇出型芯片封装结构100进一步包括第一 芯片110、第二芯片120、玻璃载板130、粘接层140、塑封层150、导电玻璃 通孔160、重新布局布线层170、钝化层180以及外接焊球190。
第一芯片110和第二芯片120可以为同类芯片或异质芯片。在本发明的一 个实施例中，第一芯片110可以为CPU、DSP、GPU、FPGA等逻辑芯片，也 可以为DRAM、Flash等存储芯片，还可以为SOC等其他类型芯片或传感器(如 MEMS传感器等)，第二芯片120可以是与第一芯片110相同、同类或不同的 芯片。在本发明的另一实施例中，还可以包括第三芯片或更多芯片。
玻璃载板130设置在第一芯片110和第二芯片120的下方，第一芯片110 和第二芯片120通过粘接层140固定到玻璃载板130。其中粘接层可以为粘接 胶、树脂等材料。
塑封层150位于玻璃载板130和粘接层140的上方，包覆第一芯片110和 第二芯片120。在本发明的一个实施例中，第一芯片110的背面从塑封层150 中裸露出来，以获得更好的封装散热效果。
导电玻璃通孔160设置在玻璃载板130的对应位置，其中导电玻璃通孔160 与第一芯片110和第二芯片120的引脚电连接。
重新布局布线层170设置在玻璃载板130的底面。重新布局布线层170与 导电玻璃通孔160电互连以实现对第一芯片110和第二芯片120的引脚扇出功 能。在本发明的一个实施例中，重新布局布线层170可以具有一层或多层金属 布线，当具有多层金属布线时，进一步包括用于多层金属布线间互连的金属通 孔。在本发明的又一实施例中，重新布局布线层170为通过大马士革工艺或其 他工艺形成的精细互连线路，其材料为铜金属。
钝化层180设置成覆盖重新布局布线层170的金属间隙和表面，用于绝缘 和保护作用。钝化层180的材料可以为玻璃、氧化硅、氮化硅等无机绝缘材料， 也可以为PI、树脂、固化片等有机材料。在本发明的一个实施例中，当重新布 局布线层170为大马士革工艺或其他工艺形成时，钝化层180的材料为玻璃、 氧化硅或氮化硅等无机绝缘材料。
外接焊球190设置在最外层重新布局布线层170的外接焊盘上。
下面结合图2A至图2F以及图3来详细描述形成该种扇出型芯片封装结 构100的过程。图2A至图2F示出根据本发明的一个实施例形成该种扇出型 芯片封装结构100的过程剖面示意图；图3示出的是根据本发明的一个实施例 形成该种扇出型芯片封装结构100的流程图300。
首先，在步骤310，如图2A所示，在第一芯片210和第二芯片220上分 别形成第一焊接结构211和第二焊接结构221。在本发明的一个实施例中，第 一焊接结构211和第二焊接结构221相同，都是导电铜柱。
接下来，在步骤320，如图2B所示，将第一芯片210和第二芯片220通 过粘接层240粘贴到玻璃载板230上，其中第一芯片210和第二芯片220的焊 接结构朝下，背面朝上。在本发明的一个实施例中，可以通过贴片胶将第一芯 片210和第二芯片220固定粘贴到玻璃载板230的对应位置。
然后，在步骤330，如图2C所示，塑封形成重构芯片，其中塑封层250 位于玻璃载板230和粘接层240的上方，包覆第一芯片210和第二芯片220。 在本发明的一个实施例中，第一芯片210的背面漏出塑封层250以获得更好的 封装散热效果。在本发明的又一实施例中，塑封层250的材料为树脂。
接下来，在步骤340，如图2D所示，形成导电玻璃通孔260。导电玻璃通 过260贯穿玻璃载板230和粘接层240，与第一芯片210和第二芯片220形成 电互连。在本发明的一个具体实施例中，导电玻璃通孔260通过形成光刻形成 掩膜层、通孔、去除掩膜层、形成电镀种子层、形成掩膜层、通孔电镀填充、 去除掩膜、去除电镀种子层等工艺形成。
然后，在步骤350，如图2E所示，形成重新布局布线层270，其中重新布 局布线层270与导电玻璃通孔260电连接，从而实现和第一芯片210和第二芯 片220的互连，并实现对第一芯片210和第二芯片220的扇出功能。在本发明 的一个实施例中，重新布局布线层270可以包括多层金属层，在金属层间和同 层金属的间隙位置设置有钝化层280，以起到绝缘和保护作用。在本发明的又 一实施例中，重新布局布线层270通过大马士革工艺或其他工艺形成，以获得 更精细的导电金属线路，其中钝化层280的材料为玻璃、氧化硅、氮化硅等无 机绝缘钝化层。
最后，在步骤360，如图2F所示，形成外接焊球290。外接焊球290设置 带最外层的重新布局布线层270的外接焊盘上，可以通过电镀、植球等工艺形 成。外接焊球290可以为锡球、导电铜柱等。
下面结合图4来详细描述另一种形成该种扇出型芯片封装结构100的过 程。图4示出的是根据本发明的另一实施例形成该种扇出型芯片封装结构100 的流程图400。其具体步骤简要描述如下：
首先，在步骤410，在第一芯片和第二芯片上生长铜柱。
接下来，在步骤420，对第一芯片和第二芯片进行塑封重构。
然后，在步骤430，将重构后的芯片粘接到玻璃载板上。
接下来，在步骤440，形成导电玻璃通孔。
然后，在步骤450，形成重新布局布线层。
最后，在步骤460，形成外接焊球。
图4所示的过程与图3相比，其区别在于先将第一芯片和第二芯片进行重 构，然后将重构后的芯片粘贴到玻璃载板上。
在本发明的又一实施例中还可以将导电玻璃通孔预先制作好，以提升工艺 效率和提高封装良率。
基于本发明提供的该种扇出型芯片封装结构及其制造方法，采用玻璃载板 作为永久性材料留在封装体内；接下来，在玻璃基板上进行芯片的塑封重构； 然后，利用玻璃导电通孔、重新布局布线层(RDL)等形成该种扇出型芯片封 装结构。基于本发明的该种扇出型芯片封装结构及其制造方法通过Fan-Out方 式，可以实现多种异质芯片的集成；玻璃基板起到了基板和钝化层的双重作用， 其透明的特性，可以使用新型的无光刻版的激光直写曝光设备(MIN L/S 5um)， 曝光显影一步完成，效率更高，成本更低；相对eWLB工艺，翘曲较小；RDL 制作工艺的选择比较灵活；实现工艺较常规、简单；可实现轻薄短小的封装； 同时省略了TSV打孔、临时键合等工艺使成本大大降低，从而拓宽了扇出型 封装的应用场景。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例 来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其 做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开 的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根 据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种扇出型芯片封装结构，包括：
第一芯片；
玻璃载板，所述玻璃载板设置在所述第一芯片下方；
塑封层，所述塑封层设置在所述玻璃载板上方，包覆所述第一芯片；
导电玻璃通孔，所述导电玻璃通孔贯穿所述玻璃载板，且与所述第一芯片电连接；
重新布局布线层，所述重新布局布线层设置在所述玻璃载板的下方，与所述导电玻璃通孔电连接，从而实现对所述第一芯片的扇出功能。
钝化层，所述钝化层位于所述重新布局布线层的金属表面和间隙；以及
外接焊球。
2.如权利要求1所述的扇出型芯片封装结构，其特征在于，还包括第二芯片，所述第二芯片与所述导电玻璃通孔、所述重新布局布线层以及所述外接焊球电连接。
3.如权利要求1所述的扇出型芯片封装结构，其特征在于，还包括设置在所述玻璃载板与所述第一芯片和或所述塑封层之间的粘接层。
4.如权利要求1所述的扇出型芯片封装结构，其特征在于，所述第一芯片的背面从所述塑封层露出或引出。
5.如权利要求1所述的扇出型芯片封装结构，其特征在于，所述重新布局布线层具有N层金属层，其中N≥2。
6.如权利要求1所述的扇出型芯片封装结构，其特征在于，所述重新布局布线层为通过大马士革工艺形成的金属层。
7.如权利要求1或6所述的扇出型芯片封装结构，其特征在于，所述钝化层的材料为无机绝缘材料或有机材料。。
8.一种扇出型芯片封装结构的制造方法，包括：
在第一芯片和第二芯片上分别形成第一焊接结构和第二焊接结构；
将第一芯片和第二芯片通过粘接层粘贴到玻璃载板上；
塑封形成重构芯片；
形成导电玻璃通孔；
形成重新布局布线层，所述重新布局布线层实现对第一芯片和第二芯片的扇出功能；以及
形成外接焊球。
9.如权利要求8所述的扇出型芯片封装结构的制造方法，其特征在于，所述形成重新布局布线层的方法为大马士革工艺。
10.一种扇出型芯片封装结构的制造方法，包括：
在第一芯片和第二芯片上生长铜柱；
对第一芯片和第二芯片进行塑封重构；
将重构后的芯片粘接到玻璃载板上；
形成导电玻璃通孔；
形成重新布局布线层；以及
形成外接焊球。
CN201811597639.7A 2018-12-26 2018-12-26 一种扇出型芯片封装结构及其制造方法 Pending CN109671700A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811597639.7A CN109671700A (zh) 2018-12-26 2018-12-26 一种扇出型芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811597639.7A CN109671700A (zh) 2018-12-26 2018-12-26 一种扇出型芯片封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN109671700A true CN109671700A (zh) 2019-04-23

Family

ID=66146138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811597639.7A Pending CN109671700A (zh) 2018-12-26 2018-12-26 一种扇出型芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109671700A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021056827A1 (zh) * 2019-09-29 2021-04-01 歌尔微电子有限公司 系统级封装结构和电子设备
CN117894797A (zh) * 2024-03-13 2024-04-16 江苏中科智芯集成科技有限公司 扇出型晶圆
CN117894797B (zh) * 2024-03-13 2024-05-28 江苏中科智芯集成科技有限公司 扇出型晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130210198A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
CN105810593A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其封装方法
CN106409803A (zh) * 2015-07-27 2017-02-15 华亚科技股份有限公司 半导体装置
WO2017196257A1 (en) * 2016-05-10 2017-11-16 Agency For Science, Technology And Research Fan-out wafer-level packaging method and the package produced thereof
CN107611112A (zh) * 2017-08-24 2018-01-19 通富微电子股份有限公司 一种扇出型封装器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130210198A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
CN106409803A (zh) * 2015-07-27 2017-02-15 华亚科技股份有限公司 半导体装置
CN105810593A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其封装方法
WO2017196257A1 (en) * 2016-05-10 2017-11-16 Agency For Science, Technology And Research Fan-out wafer-level packaging method and the package produced thereof
CN107611112A (zh) * 2017-08-24 2018-01-19 通富微电子股份有限公司 一种扇出型封装器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021056827A1 (zh) * 2019-09-29 2021-04-01 歌尔微电子有限公司 系统级封装结构和电子设备
CN117894797A (zh) * 2024-03-13 2024-04-16 江苏中科智芯集成科技有限公司 扇出型晶圆
CN117894797B (zh) * 2024-03-13 2024-05-28 江苏中科智芯集成科技有限公司 扇出型晶圆

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN104681456B (zh) 一种扇出型晶圆级封装方法
CN103681613B (zh) 具有离散块的半导体器件
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
CN103972191B (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
CN105374693B (zh) 半导体封装件及其形成方法
CN102456584B (zh) 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
CN107808856A (zh) 半导体封装结构及其制造方法
CN110197793A (zh) 一种芯片及封装方法
CN109216219A (zh) 具有双侧金属布线的半导体封装件
CN108630676A (zh) 半导体封装件及其形成方法
CN107833864A (zh) 封装结构及其形成方法
CN107452689A (zh) 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN108389823A (zh) 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN103681372B (zh) 扇出型圆片级三维半导体芯片的封装方法
CN108695267A (zh) 封装结构
CN106463496A (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
CN105621345B (zh) Mems芯片集成的封装结构及封装方法
CN102194740A (zh) 半导体器件及其形成方法
CN109148431B (zh) 距离传感器芯片封装结构及其晶圆级封装方法
CN105070671A (zh) 一种芯片封装方法
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN108389822A (zh) 一种三维扇出型集成封装结构及其封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423