CN100349289C - 半导体封装构造及其制造方法 - Google Patents

半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN100349289C
CN100349289C CNB200410011889XA CN200410011889A CN100349289C CN 100349289 C CN100349289 C CN 100349289C CN B200410011889X A CNB200410011889X A CN B200410011889XA CN 200410011889 A CN200410011889 A CN 200410011889A CN 100349289 C CN100349289 C CN 100349289C
Authority
CN
China
Prior art keywords
packaging structure
semiconductor packaging
wafer
chip
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200410011889XA
Other languages
English (en)
Other versions
CN1753175A (zh
Inventor
余国宠
李俊哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB200410011889XA priority Critical patent/CN100349289C/zh
Publication of CN1753175A publication Critical patent/CN1753175A/zh
Application granted granted Critical
Publication of CN100349289C publication Critical patent/CN100349289C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体封装构造包含一芯片、多个接垫延伸线路、多个导通孔、一外盖、及多个金属线路。该芯片具有一有源表面、一相对的背面、一光学元件配置于该有源表面上、及多个接垫配置于该有源表面上。该接垫延伸线路电性连接于该接垫。该导通孔贯穿该芯片，且电性连接于该接垫延伸线路。该外盖粘着于该芯片的该有源表面上。该多个金属线路配置于该芯片的该背面，电性连接于该多个导通孔，并界定多个焊垫。本发明的半导体封装构造及其制造方法，具有较高的封装效率，并克服先前技术中的许多限制。

Description

半导体封装构造及其制造方法
技术领域
本发明涉及一种半导体封装构造及其制造方法，尤其涉及一种晶圆级的半导体封装构造及制造方法。
背景技术
半导体封装主要具有四个功能，包括：讯号的连接、电源的连接、热量的散发、以及元件的保护。一般而言，芯片先形成一包封体(enclosure)，例如单一芯片模块(SCM)或芯片承载器(chip carrier)，称为半导体封装。这些封装后的芯片，伴随着其它的元件，诸如电容、电阻、电杆、滤波器、开关、光学元件、及RF元件等等，之后组装于一印刷电路板上。
对于用于光学元件的互补性金属氧化半导体(ComplementaryMetal-Oxide Semiconductor；CMOS)，其制造技术类似于一般芯片的制造技术，其主要是通过硅和锗元素所做成的半导体。该互补性金属氧化半导体上包含N型金属氧化半导体(N-type Metal-OxideSemiconductor；简称NMOS)晶体管带负电、及P型金属氧化半导体(P-type Metal-Oxide Semiconductor；简称PMOS)晶体管带正电。经过感光后，NMOS及PMOS这两个互补效应所产生的电流可被纪录，并解读成影像。
再者，随着更轻更复杂电子装置需求的日趋强烈，芯片的速度及复杂性相对越来越高，因此需要更高的封装效率(packaging efficiency)。先前技术已经尝试提供各种不同的封装构造及方法，用以提高封装的效率及可信度。举例而言，2000年5月21日颁予Badehi的美国专利第6,040,235号，标题为”用以制造集成电路装置的方法及设备(MethodsAnd Apparatus For Producing Integrated Circuit Devices)”，以及2000年9月12日颁予Badehi的美国专利第6,117,707号，标题为”制造集成电路装置的方法(Methods Of Producing Integrated Circuit Devices)”，揭示制造半导体封装构造的方法。然而，先前技术的半导体封装构造及其制造方法，存在许多的限制及缺点，并不能完全满足半导体封装构造的需求。
有鉴于此，便需要提供一种晶圆级(Wafer Level)的半导体封装构造，以进一步满足半导体封装构造的需求。
发明内容
本发明的目的在于提供一种半导体封装构造及其制造方法，该方法具有较高的封装效率，能够对晶圆级(Wafer Level)进行大量制造，使得封装制程的成本能够降低，且封装的可靠度能够提高，以克服先前技术中的许多限制。
为达上述目的，本发明所提供的技术手段如下：
一种半导体封装构造，包含：
一芯片，具有一有源表面、一相对的背面、一光学元件配置于该有源表面上、及多个接垫配置于该有源表面上；
多个导通孔，贯穿该芯片，且电性连接于该多个接垫；
一外盖，粘着于该芯片的该有源表面上；以及
多个金属线路，配置于该芯片的该背面，电性连接于该多个导通孔，并界定多个焊垫。
为达上述目的，本发明提供一种半导体封装构造的制造方法，包含下列步骤：
提供一晶圆，界定一有源表面及一背面，并具有多个芯片，每个皆具有多个接垫配置于该有源表面上，及多个切割线位于该芯片之间；
于该晶圆上的该接垫上，形成多个孔；
于该多个孔内涂覆导电材料，用以形成多个导通孔，电性连接于该接垫；
提供一外盖，粘着于该晶圆，并覆盖整个该晶圆；
于该晶圆的该背面上形成多个金属线路，电性连接于该导通孔，并界定多个焊垫；以及
切割该晶圆，以形成个别的半导体封装构造。
为达上述目的，本发明的半导体封装构造的制造方法，另一实施，包含下列步骤：
提供一晶圆，界定一有源表面及一背面，并具有多个芯片，每个皆具有多个接垫配置于该有源表面上，及多个切割线位于该芯片之间；
于该晶圆的有源表面上，形成多个接垫延伸线路，个别地电性连接至该接垫；
于该晶圆上的该接垫延伸线路上，形成多个孔；
于该多个孔内涂覆导电材料，用以形成多个导通孔，电性连接于该接垫延伸线路；
提供一外盖，粘着于该晶圆，并覆盖整个该晶圆；
于该晶圆的该背面上形成多个金属线路，电性连接于该导通孔，并界定多个焊垫；以及
切割该晶圆，以形成个别的半导体封装构造。
根据上述本发明的半导体封装构造及其制造方法，能够对晶圆级(Wafer Level)进行大量制造，如此使得封装制程的成本能够降低，且封装的可靠度能够提高。
本发明还包括其它技术特征和优点，以下将本发明的实施例，并配合所示附图，作以进一步地详细说明。
附图说明
图1为根据本发明的第一实施例的半导体封装构造的剖面示意图。
图2为根据本发明的第一实施例的半导体封装构造的制造方法的剖面示意图。
图3为根据本发明的第一实施例的半导体封装构造的制造方法的上视示意图。
图4-图15为根据本发明的第一实施例的半导体封装构造的制造方法的剖面示意图。
图16为根据本发明的一替代实施例的半导体封装构造的剖面示意图。
图17为根据本发明的第二实施例的半导体封装构造的剖面示意图。
图18-图20为根据本发明的第二实施例的半导体封装构造的制造方法的剖面示意图。
图21为根据本发明的一替代实施例的半导体封装构造的剖面示意图。
图中符号说明：
10    半导体封装构造    12    芯片
13    背面              14    有源表面
15    侧面              16    接垫
17    侧面              18    接垫延伸线路
20    光刻胶            22    外盖
24    光学元件          26    胶层
28    导通孔            30    锡球
32    顺应垫            36    孔
38    金属线路          40    激光钻孔机
42    焊垫              44    防焊层
52    晶圆              54    切割道
58    机械研磨轮        60    切割刀
90    半导体封装构造
110  半导体封装构造    112  芯片
114  防焊层            115  侧面
190  半导体封装构造
具体实施方式
现请参考图1，其显示根据本发明的第一实施例的半导体封装构造10。该半导体封装构造10包含一芯片12，具有一有源表面(ActiveSurface)14、一相对的背面13、一光学元件24，如一感光元件或光电耦合器(Photo Coupler)，配置于该有源表面14上、及多个接垫16配置于该有源表面14上。该光学元件24可为一互补性金属氧化半导体(Complementary Metal-Oxide Semiconductor；CMOS)。
该芯片12另具有多个导通孔(Via)28贯穿该芯片12、及多个接垫延伸线路(Pad Extension Trace)18，将该接垫16电性连接至该导通孔28。该半导体封装构造10另包含一外盖22，通过一胶层26，粘着于该芯片12的该有源表面14上，并覆盖整个该有源表面14及该多个接垫延伸线路18。
该半导体封装构造10另包含多个顺应垫(Compliant Pad)32、多个金属线路(Metal Trace)38、一防焊层(Solder Mask)44、及多个锡球30。该顺应垫32形成于该芯片12的该背面13上。该金属线路38形成于该芯片12的该背面13、及该顺应垫32上。该防焊层44涂覆于该芯片12的背面，并裸露出部分的该金属线路38，用以界定多个焊垫42。该锡球30固定于该焊垫42上，用以连接至一外部电路上，诸如一印刷电路板。该顺应垫32一般大体上可为感旋光性苯环丁烯聚合(Photosensitive Benzocyclobutene Polymer)，用以降低该半导体封装构造10的内应力或热应力。再者，该芯片12及该接垫延伸线路18分别地可具有倾斜的侧面15、17，且该防焊层44  覆盖该芯片12及该接垫延伸线路18的侧面15、17。该防焊层44大体上为感旋光性苯环丁烯聚合(Photosensitive Benzocyclobutene Polymer)。该导通孔28个别地电性连接至该接垫延伸线路18与该金属线路38。
现请参考图2至图12，其用以说明根据本发明的该半导体封装构造10的制造方法。
如图2及图3所示，一晶圆52包含该多个芯片12，相邻的该芯片12之间以切割道54间隔。该多个接垫16形成于该晶圆52上。
参考图4，通过一种重新分配层(Redistribution Layer；RDL)的微影蚀刻制程，该接垫延伸线路18形成于该晶圆52上，并与该接垫16电性连接。该光学元件24配置于该有源表面14上，用以与入射光线交互作用或放出光线。
参考图5，一光刻胶20可选择性地涂布于该芯片12的有源表面14上，用以防止下一个制程钻孔所产生的污染。熟习此技艺者可知，涂布该光刻胶20的步骤非必要的。
参考图6，该多个孔36通过一激光钻孔机40形成于该芯片12上，且具有一预定深度。
参考图7，该光刻胶20被剥除(Strip)。
参考图8，通过掩模及溅镀(Sputtering)的制程，于该多个孔36内沉积导电材料，诸如铜，藉此形成该导通孔28。该导通孔28电性连接于该接垫延伸线路18。
参考图9，该外盖22通过该胶层26粘着于该晶圆52，并覆盖整个该芯片12的有源表面14及该多个接垫延伸线路18。该外盖22可为透明的材料所制造，诸如玻璃、压克力树脂或钢石(sapphire)，如此使得光线能够穿透该外盖22，与该芯片12上的该光学元件24相互作用。
参考图10，该晶圆52的该背面13通过一机械研磨轮58或化学研磨制程，藉以将该晶圆52的厚度降低至一预定的厚度，并于该芯片12的该背面13上裸露出该导通孔28。
于本发明之一替代实施例中，该多个孔36可直接贯穿该芯片12，如此使得后续成形的导通孔28直接暴露于该背面13外。精于本技艺者将可了解，该晶圆52可预先成形为一预定高度，而不需进一步研磨，或者于该导通孔28成形之后，再进一步研磨至一预定高度。
参考图11，通过一种薄膜沉积(Deposition)及微影蚀刻的制程，于该芯片12的该背面13上形成多个顺应垫32。该顺应垫32一般可为感旋光性苯环丁烯聚合物(Photosensitive Benzocyclobutene Polymer)。
参考图12，通过一种薄膜沉积(Deposition)及微影蚀刻的制程，于该芯片12的该背面13上及该多个顺应垫32上形成多个金属线路38，该金属线路38个别地连接至该导通孔28。
参考图13，一切割刀60沿着一预定的路径切割该晶圆52的背面13，用以形成一楔形凹口(wedged notch)62，藉此形成该芯片12的该倾斜的侧面15。该预定的路径可对应于该晶圆52的切割道54。
参考图14，该防焊层44涂覆于该芯片12的背面13，且因此覆盖该金属线路38上、该芯片12的侧面15、及该接垫延伸线路18的侧面17，并裸露出部分的该金属线路38，其界定多个焊垫42，与该顺应垫32相对应。该防焊层44大体上为感旋光性苯环丁烯聚合物(Photosensitive Benzocyclobutene Po1ymer)。
参考图15，该锡球30固定于该焊垫42上，并沿着该预定的路径切开该晶圆52，如此可形成该半导体封装构造10，显示于图1中。
现请参考图16，其显示根据本发明的替代实施例的半导体封装构造90。该半导体封装构造90大体上类似于该半导体封装构造10，其类似元件赋予相同的标号。于该半导体封装构造90中，该导通孔28成形于该接垫16上，并藉此电性连接至该接垫16。
综前所述，于根据本发明的半导体封装构造10、90的制造方法中，该半导体封装构造10、90能够于晶圆级大量制造，如此使得封装制程的成本能够降低，且封装的可靠度能够提高。再者，根据本发明的该半导体封装构造10、90能够适用于光学元件的封装。
现请参考图17，其显示根据本发明的第二实施例的半导体封装构造110。该半导体封装构造110大体上类似于该半导体封装构造10，其类似元件将赋予相同的标号。该半导体封装构造110的该防焊层144仅涂覆于该芯片112的背面13，并未涂布于芯片112的侧面115。再者，该芯片112具有垂直的侧面115，而非倾斜的侧面。
现请参考图2至图12及图18至图20，其用以说明根据本发明的该半导体封装构造110的制造方法。
参考图18，一防焊层144涂覆于该晶圆52的背面13上，并裸露出部分的该金属线路38上，用以界定多个焊垫42。
参考图19，该锡球30固定于该焊垫42。
参考图20，一切割刀60沿着一预定的路径，亦即该晶圆52的切割道54，切割该晶圆52的背面13，用以形成个别的半导体封装构造110，显示于图17中。
现请参考图21，其显示根据本发明的替代实施例的半导体封装构造190。该半导体封装构造190大体上类似于该半导体封装构造110，其类似元件赋予相同的标号。于该半导体封装构造190中，该导通孔28成形于该接垫16上，并藉此电性连接至该接垫16。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所述的权利要求范围所界定者为准。

Claims (22)

1、一种半导体封装构造，其特征是，包含：
一芯片，具有一有源表面、一相对的背面、一光学元件配置于该有源表面上、及多个接垫配置于该有源表面上；
多个导通孔，贯穿该芯片，且电性连接于该多个接垫；
一外盖，粘着于该芯片的该有源表面上；以及
多个金属线路，配置于该芯片的该背面，电性连接于该多个导通孔，并界定多个焊垫。
2、如权利要求1所述的半导体封装构造，其特征是，另包含：多个接垫延伸线路，用以将该导通孔电性连接于该多个接垫。
3、如权利要求1所述的半导体封装构造，其特征是，另包含：多个顺应垫，配置于该芯片的该背面与该金属线路之间，并与该焊垫相对应。
4、如权利要求1所述的半导体封装构造，其特征是，另包含：一防焊层，覆盖于该芯片的该背面及该金属线路上，并裸露出该焊垫。
5、如权利要求1所述的半导体封装构造，其特征是，该防焊层进一步覆盖该芯片的侧面。
6、如权利要求1所述的半导体封装构造，其特征是，另包含：多个锡球，配置于该焊垫上。
7、如权利要求1所述的半导体封装构造，其特征是，该外盖由透明的材料所制造。
8、如权利要求7所述的半导体封装构造，其特征是，该透明的材料由玻璃、压克力树脂及钢石所构成的群组中选出。
9、如权利要求1所述的半导体封装构造，其特征是，该光学元件为互补性金属氧化半导体。
10、如权利要求3所述的半导体封装构造，其特征是，该顺应垫为感旋光性苯环丁烯聚合物所制得。
11、如权利要求4所述的半导体封装构造，其特征是，该防焊层大体上为感旋光性苯环丁烯聚合物所制得。
12、一种半导体封装构造的制造方法，其特征是，包含下列步骤：
提供一晶圆，界定一有源表面及一背面，并具有多个芯片，每个皆具有多个接垫配置于该有源表面上，及多个切割线位于该芯片之间；
于该晶圆上的该接垫上，形成多个孔；
于该多个孔内涂覆导电材料，用以形成多个导通孔，电性连接于该接垫；
提供一外盖，粘着于该晶圆，并覆盖整个该晶圆；
于该晶圆的该背面上形成多个金属线路，电性连接于该导通孔，并界定多个焊垫；以及
切割该晶圆，以形成个别的半导体封装构造。
13、如权利要求12所述的半导体封装构造的制造方法，其特征是，另包含步骤：
于该孔的形成步骤之前，在该芯片的该有源表面及该接垫上涂布一光刻胶；以及
于该孔的形成步骤之后，剥除该光刻胶。
14、如权利要求12所述的半导体封装构造的制造方法，其特征是，另包含步骤：研磨该晶圆的背面，使该晶圆的厚度降低至一预定的厚度，并裸露出该导通孔。
15、如权利要求12所述的半导体封装构造的制造方法，其特征是，另包含步骤：于该芯片的该背面上形成多个顺应垫，对应于该焊垫。
16、如权利要求12所述的半导体封装构造的制造方法，其特征是，另包含步骤：
沿着该切割线，切割该晶圆的背面，用以形成一楔形凹口；
于该芯片的背面，涂覆一防焊层，覆盖该芯片的侧面，并裸露出该金属线路的焊垫。
17、如权利要求12所述的半导体封装构造的制造方法，其特征是，另包含步骤：将多个锡球，加装于该金属线路的该焊垫上。
18、一种半导体封装构造的制造方法，其特征是，包含下列步骤：
提供一晶圆，界定一有源表面及一背面，并具有多个芯片，每个皆具有多个接垫配置于该有源表面上，及多个切割线位于该芯片之间；
于该晶圆的有源表面上，形成多个接垫延伸线路，个别地电性连接至该接垫；
于该晶圆上的该接垫延伸线路上，形成多个孔；
于该多个孔内涂覆导电材料，用以形成多个导通孔，电性连接于该接垫延伸线路；
提供一外盖，粘着于该晶圆，并覆盖整个该晶圆；
于该晶圆的该背面上形成多个金属线路，电性连接于该导通孔，并界定多个焊垫；以及
切割该晶圆，以形成个别的半导体封装构造。
19、如权利要求18所述的半导体封装构造的制造方法，其特征是，另包含步骤：研磨该晶圆的背面，使该晶圆的厚度降低至一预定的厚度，并裸露出该导通孔；
20、如权利要求18所述的半导体封装构造的制造方法，其特征是，另包含步骤：于该芯片的该背面上形成多个顺应垫，对应于该焊垫。
21、如权利要求18所述的半导体封装构造的制造方法，其特征是，另包含步骤：
沿着该切割线，切割该晶圆的背面，用以形成一楔形凹口；
于该芯片的背面，涂覆一防焊层，覆盖该芯片的侧面，并裸露出该金属线路的焊垫。
22、如权利要求18所述的半导体封装构造的制造方法，其特征是，另包含步骤：将多个锡球，加装于该金属线路的该焊垫上。
CNB200410011889XA 2004-09-24 2004-09-24 半导体封装构造及其制造方法 Active CN100349289C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410011889XA CN100349289C (zh) 2004-09-24 2004-09-24 半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410011889XA CN100349289C (zh) 2004-09-24 2004-09-24 半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN1753175A CN1753175A (zh) 2006-03-29
CN100349289C true CN100349289C (zh) 2007-11-14

Family

ID=36679940

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410011889XA Active CN100349289C (zh) 2004-09-24 2004-09-24 半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN100349289C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
CN101789032B (zh) * 2009-07-23 2012-07-18 芯原微电子(上海)有限公司 Cup焊垫区物理版图的设计方法及其结构
TWI673839B (zh) * 2017-06-06 2019-10-01 華東科技股份有限公司 矩形半導體封裝及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6278167B1 (en) * 1998-08-14 2001-08-21 Infineon Technologies Ag Semiconductor sensor with a base element and at least one deformation element
US6586824B1 (en) * 2001-07-26 2003-07-01 Amkor Technology, Inc. Reduced thickness packaged electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278167B1 (en) * 1998-08-14 2001-08-21 Infineon Technologies Ag Semiconductor sensor with a base element and at least one deformation element
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6586824B1 (en) * 2001-07-26 2003-07-01 Amkor Technology, Inc. Reduced thickness packaged electronic device

Also Published As

Publication number Publication date
CN1753175A (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
CN101339910B (zh) 晶片级芯片尺寸封装的制造方法
US7371602B2 (en) Semiconductor package structure and method for manufacturing the same
US7285434B2 (en) Semiconductor package and method for manufacturing the same
CN103137632B (zh) 用于cmos图像传感器的内插板封装及其制造方法
US7534656B2 (en) Image sensor device and method of manufacturing the same
CN101355058B (zh) 半导体装置及其制造方法
US20060197216A1 (en) Semiconductor package structure and method for manufacturing the same
US6777767B2 (en) Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
US6646289B1 (en) Integrated circuit device
CN102569208B (zh) 半导体封装及其制造方法
US9337097B2 (en) Chip package and method for forming the same
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
US20040046254A1 (en) Integrated chip package structure using metal substrate and method of manufacturing the same
US20030122246A1 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
CN102668050B (zh) 穿硅过孔保护环
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US10950588B2 (en) Chip package structure and manufacturing method thereof
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
CN101000898A (zh) 半导体封装构造及其制造方法
CN100349289C (zh) 半导体封装构造及其制造方法
US8048776B2 (en) Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
CN210403733U (zh) 镜头组件、光学传感器及其扇出型封装结构
JP2004296812A (ja) 半導体装置及びその製造方法
CN111009542A (zh) 一种封装方法及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant