CN102136476B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN102136476B
CN102136476B CN 201010118976 CN201010118976A CN102136476B CN 102136476 B CN102136476 B CN 102136476B CN 201010118976 CN201010118976 CN 201010118976 CN 201010118976 A CN201010118976 A CN 201010118976A CN 102136476 B CN102136476 B CN 102136476B
Authority
CN
China
Prior art keywords
layer
base material
crystal seed
metal level
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010118976
Other languages
English (en)
Other versions
CN102136476A (zh
Inventor
陈建桦
李德章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201010118976 priority Critical patent/CN102136476B/zh
Publication of CN102136476A publication Critical patent/CN102136476A/zh
Application granted granted Critical
Publication of CN102136476B publication Critical patent/CN102136476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明关于一种半导体封装结构及其制造方法。该半导体封装结构包括一基材、一第一金属层、一第一介电层、一第一上电极、一第一保护层、一第二金属层及一第二保护层。该基材具有至少一穿导孔结构。该第一金属层位于该基材的一第一表面，且包括一第一下电极。该第一介电层位于该第一下电极上。该第一上电极位于该第一介电层上，该第一上电极、该第一介电层及该第一下电极形成一第一电容。该第一保护层包覆该第一电容。该第二金属层位于该第一保护层上，且包括一第一电感。该第二保护层包覆该第一电感。藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。

Description

半导体封装结构及其制造方法
技术领域
本发明关于一种半导体封装结构及其制造方法，详言之，关于一种整合被动组件的半导体封装结构及其制造方法。
背景技术
参考图1，显示已知半导体封装结构的剖面示意图。该已知半导体封装结构1包括一基板11、一封装单元12及一封胶体13。该封装单元12包括数个被动组件(图中未示)。该封装单元12位于该基板11上，且电性连接至该基板11。该封胶体13包覆该封装单元12。
该已知半导体封装结构1的缺点如下。该等被动组件先经由一半导体工艺整合于该封装单元12内，接着，该封装单元12再以打线方式，或覆晶方式(图中未示)，电性连接至该基板11，导致将该等被动组件整合至该半导体封装结构1内的工艺繁复，并提高成本。
因此，有必要提供一种半导体封装结构及其制造方法，以解决上述问题。
发明内容
本发明提供一种半导体封装结构的制造方法，其包括以下步骤：(a)提供一基材，该基材包括至少一沟槽及至少一导电孔结构，该导电孔结构位于该沟槽内；(b)形成一第一金属层于该基材上，该第一金属层包括一第一下电极，该第一金属层直接接触该导电孔结构；(c)形成一第一介电层及一第一上电极于该第一下电极上，其中该第一介电层位于该第一上电极及该第一下电极之间，且该第一上电极、该第一介电层及该第一下电极形成一第一电容；(d)形成一第一保护层，以包覆该第一电容，该第一保护层包括至少一第一开口，该第一开口显露部分该第一上电极；(e)形成一第二金属层于该第一保护层上，该第二金属层包括一第一电感，该第二金属层直接接触该第一上电极；及(f)形成一第二保护层，以包覆该第一电感。
藉此，可简化该第一电感及该第一电容的工艺，且可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。
本发明另提供一种半导体封装结构，其包括一基材、一第一金属层、一第一介电层、一第一上电极、一第一保护层、一第二金属层及一第二保护层。该基材具有一第一表面、一第二表面、至少一沟槽及至少一穿导孔结构，该沟槽贯穿该第一表面及该第二表面，该穿导孔结构位于该沟槽内，且显露于该基材的第一表面及第二表面。该第一金属层位于该基材的第一表面，且包括一第一下电极，该第一金属层直接接触该穿导孔结构。该第一介电层位于该第一下电极上。该第一上电极位于该第一介电层上，该第一上电极、该第一介电层及该第一下电极形成一第一电容。该第一保护层包覆该第一电容，该第一保护层包括至少一第一开口，该第一开口显露部分该第一上电极。该第二金属层位于该第一保护层上，且包括一第一电感，该第二金属层直接接触该第一上电极。该第二保护层包覆该第一电感。
藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。
附图说明
图1显示已知半导体封装结构的剖面示意图；
图2至图22显示本发明半导体封装结构的制造方法的第一实施例的示意图；
图23显示本发明半导体封装结构的第二实施例的剖面示意图；
图24至图32显示本发明半导体封装结构的制造方法的第二实施例的示意图；及
图33至图35显示本发明半导体封装结构的制造方法的第三实施例的示意图。
具体实施方式
参考图2至图22，显示本发明半导体封装结构的制造方法的第一实施例的示意图。参考图2，提供一基材21。在本实施例中，该基材21包括一第一表面211、一下表面212、至少一沟槽213及至少一导电孔结构217。该沟槽213开口于该基材21的第一表面211。该导电孔结构217位于该沟槽213内，且显露于该基材21的第一表面211。
在本实施例中，该基材21的材质为非绝缘材料，例如硅或氧化硅。该导电孔结构217包括一外绝缘层2141、一导体2142及一内绝缘层2143。该外绝缘层2141位于该沟槽213的侧壁，定义出一第二中心槽2144，该导体2142位于该第二中心槽2144的侧壁，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145。由于该基材21的材质为非绝缘材料，故该外绝缘层2141用以隔绝该基材21及该导体2142，避免通过该导电孔结构217的电流分流至该基材21，而降低该导电孔结构217的电性效果。
然而，在其它应用中，如图3所示，该导电孔结构217可仅包括一外绝缘层2141及一导体2142，而不包括该内绝缘层2143(图2)，该外绝缘层2141位于该沟槽213的侧壁，定义出一第二中心槽2144，该导体2142填满该第二中心槽2144。再者，该基材21的材质可为绝缘材料，例如玻璃，则该导电孔结构217可以不包括该外绝缘层2141(图2)。因此，如图4所示，该导电孔结构217可仅包括一导体2142及一内绝缘层2143，该导体2142位于该沟槽213的侧壁及底部，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145。或者，如图5所示，该导电孔结构217仅包括一导体2142，该导体2142填满该沟槽213。参考图6，形成一第一绝缘底层22于该基材21上。在本实施例中，该第一绝缘底层22位于该基材21的第一表面211，且具有一第一穿孔221，该第一穿孔221显露该导电孔结构217。
接着，形成一第一金属层23(图9)于该基材21上，该第一金属层23包括一第一下电极232。在本实施例中，该第一金属层23位于该第一绝缘底层22上，且直接接触该导电孔结构217。在本实施例中，形成该第一金属层23的步骤如下所述。参考图7，形成一第一晶种层233于该基材21上。参考图8，形成一第一光阻234于该第一晶种层233上，以覆盖部分该第一晶种层233，且显露部分该第一晶种层233，并形成一第一电镀层235于被显露的部分该第一晶种层233上。参考图9，移除该第一光阻234(图8)及被覆盖的部分该第一晶种层233，该第一电镀层235及部分该第一晶种层233形成该第一金属层23。
接着，形成一第一介电层24(图11)及一第一上电极25(图11)于该第一下电极232上。该第一介电层24位于该第一上电极25及该第一下电极232之间，且该第一上电极25、该第一介电层24及该第一下电极232形成一第一电容26(图11)。在本实施例中，形成该第一介电层24的步骤如下所述。参考图10，首先，形成(例如溅镀)一第三金属层于该第一下电极232上，并对该第三金属层进行阳极氧化，以形成一第一氧化层241。该第三金属层的材质为钽(Tantalum，Ta)，该第一氧化层241的材质为五氧化钽(Tantalum Pentoxide，Ta2O5)。接着，形成(例如溅镀)一第四金属层251于该第一氧化层241上。该第四金属层251的材质为铝铜(AlCu)。最后，形成一第二光阻261于该第四金属层251上。参考图11，移除部分该第一氧化层241(图10)及部分该第四金属层251(图10)，以分别形成该第一介电层24及该第一上电极25，同时形成该第一电容26，并移除该第二光阻261(图10)。参考图12，形成一第一保护层27，以包覆该第一电容26。该第一保护层27包括至少一第一开口271，该第一开口271显露部分该第一上电极25。
接着，形成一第二金属层35(图15)于该第一保护层27上。该第二金属层35包括一第一电感351，且直接接触该第一上电极25。在本实施例中，形成该第二金属层35的步骤如下所述。参考图13，形成一第二晶种层352于该第一保护层27上。参考图14，形成一第三光阻353于该第二晶种层352上，以覆盖部分该第二晶种层352，且显露部分该第二晶种层352，并形成一第二电镀层354于被显露的部分该第二晶种层352上。参考图15，移除该第三光阻353(图14)及被覆盖的部分该第二晶种层352，该第二电镀层354及部分该该第二晶种层352形成该第二金属层35。参考图16，形成一第二保护层36，以包覆该第一电感351。该第二保护层36包括至少一第二开口361，该第二开口361显露部分该第二金属层35。
接着，形成至少一第一凸块28(图19)于该第二保护层36的第二开口361内，该第一凸块28与该第二金属层35电性连接。在本实施例中，形成该第一凸块28的步骤如下所述。参考图17，形成一第三晶种层281于该第二保护层36上。参考图18，先形成一第四光阻282于该第三晶种层281上，以覆盖部分该第三晶种层281，且显露部分该第三晶种层281，再形成一第三电镀层283于被显露的部分该第三晶种层281上。参考图19，移除该第四光阻282及被覆盖的部分该第三晶种层281，以形成该第一凸块28。
参考图20，设置该基材21于一载体29上，其中该基材21的第一表面211面对该载体29，并从该基材21的下表面212(图19)移除部分该基材21，以形成一第二表面215，且显露该导电孔结构217(图19)的导体2142于该第二表面215，以形成一穿导孔结构214。然而，在其它应用中，可再移除更多部分该基材21，使得该导电孔结构217(图19)的内绝缘层2143亦显露于该第二表面215，以确保该导体2142显露于该第二表面215。
参考图21，形成至少一电性组件于该基材21的第二表面215。在本实施例中，该电性组件为一第二凸块31，该第二凸块31的制造方法，同该第一凸块28的制造方法，故不再赘述。参考图22，移除该载体29，形成本发明的半导体封装结构2的第一实施例。然而，该电性组件可为一第二电感32及一第二电容33，如图23所示。该第二电感32及该第二电容33的制造方法，同该第一电感351及该第一电容26的制造方法，亦即，于该基材21的第二表面215所进行的工艺可与于该基材21的第一表面211所进行的工艺相同，故不再赘述。
藉此，可简化该第一电感351及该第一电容26的工艺，且可将该第一电感351、该第一电容26及该穿导孔结构214一并整合至该半导体封装结构2内，以缩减产品尺寸。
再参考图22，显示本发明半导体封装结构的第一实施例的剖面示意图。该半导体封装结构2包括一基材21、一第一绝缘底层22、一第二绝缘底层34、一第一金属层23、一第一介电层24、一第一上电极25、一第一保护层27、一第二金属层35、一第二保护层36、至少一第一凸块28及至少一电性组件。
该基材21具有一第一表面211、一第二表面215、至少一沟槽213及至少一穿导孔结构214。该沟槽213贯穿该第一表面211及该第二表面215，该穿导孔结构214位于该沟槽213内，且显露于该第一表面211及该第二表面215。
在本实施例中，该基材21的材质为非绝缘材料，例如硅或氧化硅。该穿导孔结构214包括一外绝缘层2141、一导体2142及一内绝缘层2143，该外绝缘层2141位于该沟槽213的侧壁，定义出一第二中心槽2144，该导体2142位于该第二中心槽2144的侧壁，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145。由于该基材21的材质为非绝缘材料，故该外绝缘层2141用以隔绝该基材21及该导体2142，避免通过该穿导孔结构214的电流分流至该基材21，而降低该穿导孔结构214的电性效果。
然而，在其它应用中，该穿导孔结构214可仅包括一外绝缘层2141及一导体2142，而不包括该内绝缘层2143，该外绝缘层2141位于该沟槽213的侧壁，定义出一第二中心槽2144，该导体2142填满该第二中心槽2144。再者，该基材21的材质可为绝缘材料，例如玻璃，则该穿导孔结构214可以不包括该外绝缘层2141，因此，该穿导孔结构214可仅包括一导体2142及一内绝缘层2143，该导体2142位于该沟槽213的侧壁，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145，或者，该穿导孔结构214仅包括一导体2142，该导体2142填满该沟槽213。
该第一绝缘底层22位于该基材21的第一表面211，且具有一第一穿孔221，该第一穿孔221显露该穿导孔结构214。该第二绝缘底层34位于该基材21的第二表面215，且具有一第二穿孔341，该第二穿孔341显露该穿导孔结构214。该第一金属层23位于该基材21的第一表面211，较佳地，位于该第一绝缘底层22上，且包括一第一下电极232，该第一金属层23直接接触该穿导孔结构214。该第一介电层24位于该第一下电极232上。在本实施例中，该第一介电层24的材质为五氧化钽(TantalumPentoxide，Ta2O5)。该第一上电极25位于该第一介电层24上，该第一上电极25、该第一介电层24及该第一下电极232形成一第一电容26。在本实施例中，该第一上电极25的材质为铝铜(AlCu)。
该第一保护层27包覆该第一电容26。在本实施例中，该第一保护层27包括至少一第一开口271，该第一开口271显露部分该第一上电极25。该第二金属层35位于第一保护层27上，且包括一第一电感351。该第二金属层35直接接触该第一上电极25。该第二保护层36包覆该第一电感351。在本实施例中，该第二保护层36包括至少一第二开口361，该第二开口361显露部分该第二金属层35。该第一凸块28位于该第二保护层36的第二开口361内，且与该第二金属层35电性连接。该电性组件位于该基材21的第二表面215。该电性组件为一第二凸块31。
藉此，可将该第一电感351、该第一电容26及该穿导孔结构214一并整合至该半导体封装结构2内，以缩减产品尺寸。
参考图23，显示本发明半导体封装结构的第二实施例的剖面示意图。本实施例的半导体封装结构3与第一实施例的半导体封装结构2(图22)大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例的不同处在于，在本实施例中，该半导体封装结构3的第二表面215包括数个电性组件(例如一第二电感32、一第二电容33及一第二凸块31)。
参考图24至图32，显示本发明半导体封装结构的制造方法的第二实施例的示意图。参考图24，提供一基材21。在本实施例中，该基材21具有一上表面216及一第二表面215，该沟槽213开口于该基材21的第二表面215，且该导电孔结构217显露于该基材21的第二表面215。参考图25，形成一第二绝缘底层34于该基材21上。在本实施例中，该第二绝缘底层34位于该基材21的第二表面215，且具有一第二穿孔341，该第二穿孔341显露该导电孔结构217。接着，形成至少一电性组件于该基材21的第二表面215，较佳地，位于该第二绝缘底层34上，在本实施例中，该电性组件为一第二凸块31。参考图26，设置该基材21于一载体29上，其中该基材21的第二表面215面对该载体29，并从该基材21的上表面216(图25)移除部分该基材21，以形成一第一表面211，且显露该导电孔结构217于该第一表面211，以形成一穿导孔结构217。
参考图27，形成一第一金属层23于该基材21上，较佳地，位于该基材21的第一表面211。一第一电镀层235及一第一晶种层233形成该第一金属层23。该第一金属层23包括一第一下电极232。参考图28，形成一第一介电层24及一第一上电极25于该第一下电极232上，其中该第一介电层24位于该第一上电极25及该第一下电极232之间，且该第一上电极25、该第一介电层24及该第一下电极232形成一第一电容26。参考图29，形成一第一保护层27，以包覆该第一电容26。该第一保护层27包括至少一第一开口271，该第一开口271显露部分该第一上电极25。参考图30，形成一第二金属层35于该第一保护层27上。一第二电镀层354及一第二晶种层352形成该第二金属层35。该第二金属层35包括一第一电感351，且直接接触该第一上电极25。参考图31，形成一第二保护层36，以包覆该第一电感351。该第二保护层36包括至少一第二开口361，该第二开口361显露部分该第二金属层35。参考图32，形成至少一第一凸块28于该第一保护层27的第一开口271内，使该第一凸块28与该第二金属层35电性连接，并移除该载体29，形成本发明的半导体封装结构2的第一实施例。
参考图33至图35，显示本发明半导体封装结构的制造方法的第三实施例的示意图。本实施例的半导体封装结构的制造方法与第一实施例的半导体封装结构的制造方法(图2至图22)大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例不同处在于，参考图33，在提供一基材21时，该基材21具有一第一表面211、一第二表面215、至少一沟槽213及至少一导电孔结构，该沟槽213贯穿该第一表面211及该第二表面215，该导电孔结构位于该沟槽213内，且显露于该第一表面211及该第二表面215，以形成一穿导孔结构214。接着，参考图34，先于该基材21的第一表面211形成一第一电感351及一第一电容26。参考图35，再于该基材21的第二表面215形成至少一电性组件，且同时形成本发明的半导体封装结构的第一实施例。然而，在其它应用中，亦可先于该基材21的第二表面215形成该电性组件，再于该基材21的第一表面211形成该第一电感351及该第一电容26。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (18)

1.一种半导体封装结构的制造方法，包括：
(a)提供一基材，该基材包括至少一沟槽及至少一导电孔结构，该导电孔结构位于该沟槽内，且该导电孔结构包括一外绝缘层、一导体及一内绝缘层，该外绝缘层位于该沟槽的侧壁，定义出一第二中心槽，该导体位于该第二中心槽的侧壁，定义出一第一中心槽，该内绝缘层填满该第一中心槽；
(b)形成一第一金属层于该基材上，该第一金属层包括一第一下电极，该第一金属层直接接触该导电孔结构；
(c)形成一第一介电层及一第一上电极于该第一下电极上，其中该第一介电层位于该第一上电极及该第一下电极之间，且该第一上电极、该第一介电层及该第一下电极形成一第一电容；
(d)形成一第一保护层，以包覆该第一电容，该第一保护层包括至少一第一开口，该第一开口显露部分该第一上电极；
(e)形成一第二金属层于该第一保护层上，该第二金属层包括一第一电感，该第二金属层直接接触该第一上电极；及
(f)形成一第二保护层，以包覆该第一电感。
2.如权利要求1的方法，其中该步骤(a)中，该基材具有一第一表面及一第二表面，该沟槽贯穿该基材的第一表面及第二表面，且该导电孔结构显露于该基材的第一表面及第二表面，以形成一穿导孔结构，该步骤(b)中，该第一金属层位于该基材的第一表面。
3.如权利要求1的方法，其中该步骤(a)中，该基材具有一第一表面及一下表面，该沟槽开口于该基材的第一表面，且该导电孔结构显露于该基材的第一表面，该步骤(b)中，该第一金属层位于该基材的第一表面。
4.如权利要求3的方法，其中该步骤(f)之后，更包括：
(g)设置该基材于一载体上，其中该基材的第一表面面对该载体；
(h)从该基材的下表面移除部分该基材，以形成一第二表面，且显露该导电孔结构于该第二表面，以形成一穿导孔结构；
(i)形成至少一电性组件于该基材的第二表面；及
(j)移除该载体。
5.如权利要求1的方法，其中该步骤(a)中，该基材具有一上表面及一第二表面，该沟槽开口于该基材的第二表面，且该导电孔结构显露于该基材的第二表面。
6.如权利要求5的方法，其中该步骤(a)之后，更包括：
(a1)形成至少一电性组件于该基材的第二表面；
(a2)设置该基材于一载体上，其中该基材的第二表面面对该载体；及
(a3)从该基材的上表面移除部分该基材，以形成一第一表面，且显露该导电孔结构于该第一表面，以形成一穿导孔结构。
7.如权利要求6的方法，其中该步骤(b)中，该第一金属层位于该基材的第一表面。
8.如权利要求6的方法，其中该步骤(f)之后，更包括一移除该载体的步骤。
9.如权利要求1的方法，其中该步骤(b)包括：
(b1)形成一第一晶种层于该基材上；
(b2)形成一第一光阻于该第一晶种层上，以覆盖部分该第一晶种层，且显露部分该第一晶种层；
(b3)形成一第一电镀层于被显露的部分该第一晶种层上；及
(b4)移除该第一光阻及被覆盖的部分该第一晶种层，该第一电镀层及部分该第一晶种层形成该第一金属层。
10.如权利要求1的方法，其中该步骤(c)包括：
(c1)形成一第三金属层于该第一下电极上，并对该第三金属层进行阳极氧化，以形成一第一氧化层；
(c2)形成一第四金属层于该第一氧化层上；
(c3)形成一第二光阻于该第四金属层上；
(c4)移除部分该第一氧化层及部分该第四金属层，以分别形成该第一介电层及该第一上电极，同时形成该第一电容；及
(c5)移除该第二光阻。
11.如权利要求1的方法，其中该步骤(e)包括：
(e1)形成一第二晶种层于该第一保护层上；
(e2)形成一第三光阻于该第二晶种层上，以覆盖部分该第二晶种层，且显露部分该第二晶种层；
(e3)形成一第二电镀层于被显露的部分该第二晶种层上；及
(e4)移除该第三光阻及被覆盖的部分该第二晶种层，该第二电镀层及部分该第二晶种层形成该第二金属层。
12.一种半导体封装结构，包括：
一基材，具有一第一表面、一第二表面、至少一沟槽及至少一穿导孔结构，该沟槽贯穿该第一表面及该第二表面，该穿导孔结构位于该沟槽内，且显露于该基材的第一表面及第二表面，该穿导孔结构包括一外绝缘层、一导体及一内绝缘层，该外绝缘层位于该沟槽的侧壁，定义出一第二中心槽，该导体位于该第二中心槽的侧壁，定义出一第一中心槽，该内绝缘层填满该第一中心槽；
一第一金属层，位于该基材的第一表面，且包括一第一下电极，该第一金属层直接接触该穿导孔结构；
一第一介电层，位于该第一下电极上；
一第一上电极，位于该第一介电层上，该第一上电极、该第一介电层及该第一下电极形成一第一电容；
一第一保护层，包覆该第一电容，该第一保护层包括至少一第一开口，该第一开口显露部分该第一上电极；
一第二金属层，位于该第一保护层上，且包括一第一电感，该第二金属层直接接触该第一上电极；及
一第二保护层，包覆该第一电感。
13.如权利要求12的封装结构，其中该基材的材质为玻璃。
14.如权利要求12的封装结构，其中该基材的材质为硅或氧化硅。
15.如权利要求14的封装结构，更包括一第一绝缘底层及一第二绝缘底层，该第一绝缘底层位于该基材的第一表面，该第二绝缘底层位于该基材的第二表面，且该第一金属层位于该第一绝缘底层上。
16.如权利要求12的封装结构，其中该第二保护层包括至少一第二开口，该第二开口显露部分该第二金属层。
17.如权利要求16的封装结构，更包括至少一第一凸块，位于该第二保护层的第二开口内，且与该第二金属层电性连接。
18.如权利要求12的封装结构，更包括至少一电性组件，位于该基材的第二表面，其中该电性组件为一第二电感、一第二电容或一第二凸块。
CN 201010118976 2010-01-27 2010-01-27 半导体封装结构及其制造方法 Active CN102136476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010118976 CN102136476B (zh) 2010-01-27 2010-01-27 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010118976 CN102136476B (zh) 2010-01-27 2010-01-27 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102136476A CN102136476A (zh) 2011-07-27
CN102136476B true CN102136476B (zh) 2013-01-23

Family

ID=44296208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010118976 Active CN102136476B (zh) 2010-01-27 2010-01-27 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102136476B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637926B (zh) * 2015-01-06 2018-03-06 武汉新芯集成电路制造有限公司 三维堆叠封装芯片中的电感及其制备方法
EP4187711A4 (en) * 2020-07-22 2024-04-17 Nippon Telegraph & Telephone HIGH FREQUENCY HOUSING

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000898A (zh) * 2006-01-11 2007-07-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000898A (zh) * 2006-01-11 2007-07-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法

Also Published As

Publication number Publication date
CN102136476A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN102136430B (zh) 半导体封装结构及其制造方法
US8274133B2 (en) Semiconductor package and method for making the same
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
US9153523B2 (en) ASIC element including a via
CN104425397B (zh) 一种晶圆级封装方法及封装结构
US8778769B2 (en) Semiconductor package having passive device and method for making the same
CN102379038A (zh) 电子器件安装构造及电子器件安装方法
CN106233459A (zh) 半导体器件
US20160087030A1 (en) Capacitor cell and method for manufacturing same
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN102543729B (zh) 电容的形成方法及其电容结构
US20130102122A1 (en) Semiconductor package and method for making the same
CN102136476B (zh) 半导体封装结构及其制造方法
CN103151328B (zh) 半导体封装件及其制造方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN102136475B (zh) 半导体封装结构及其制造方法
CN107445135A (zh) 半导体器件及其封装方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
US20080128854A1 (en) Embedded array capacitor with top and bottom exterior surface metallization
CN207637792U (zh) 堆叠封装结构
CN103915394A (zh) 半导体封装结构及其制作方法
CN102376674B (zh) 嵌埋有半导体元件的封装结构
CN107240554A (zh) 一种集成无源器件及其封装方法
US9633850B2 (en) Masking methods for ALD processes for electrode-based devices
CN107622950A (zh) 封装基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant