CN102379038A - 电子器件安装构造及电子器件安装方法 - Google Patents

电子器件安装构造及电子器件安装方法 Download PDF

Info

Publication number
CN102379038A
CN102379038A CN2010800151618A CN201080015161A CN102379038A CN 102379038 A CN102379038 A CN 102379038A CN 2010800151618 A CN2010800151618 A CN 2010800151618A CN 201080015161 A CN201080015161 A CN 201080015161A CN 102379038 A CN102379038 A CN 102379038A
Authority
CN
China
Prior art keywords
interarea
protuberance
supporting substrates
electronic component
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800151618A
Other languages
English (en)
Other versions
CN102379038B (zh
Inventor
山本敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN102379038A publication Critical patent/CN102379038A/zh
Application granted granted Critical
Publication of CN102379038B publication Critical patent/CN102379038B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Abstract

本发明的电子器件安装构造，具备：支承部件，该支承部件具有支承基板和贯通电极，该贯通电极从作为该支承基板的一方主面的第一主面朝向作为另一方主面的第二主面贯通所述支承基板、且具有从所述第二主面突出的突出部；以及电子器件装置，该电子器件装置具有形成有电路的器件基板和贯通该器件基板的两主面间的贯通孔，所述电子器件装置以所述支承部件的突出部插入到所述贯通孔的方式被配置于所述支承基板的第二主面上，并所述电子器件装置的电路与所述突出部电连接。

Description

电子器件安装构造及电子器件安装方法
技术领域
本发明涉及用于在插件板(Inter poser)等支承部件上安装半导体芯片等电子器件装置的电子器件安装构造及电子器件安装方法。
本申请基于2009年4月14日在日本国申请的日本特愿2009-098035号而主张优先权，并在此援引其内容。
背景技术
近几年，伴随着移动电话等电子设备的高功能化，在其中所使用的电子器件也要求更进一步的高速化、高功能化。为实现该要求，不仅需要借助微型化等使器件本身的高速化，还需要对于器件的封装面面向高速化、高密度化进行技术开发。
作为实现电子器件高密度安装的技术，正积极地进行着各种贯通电极形成技术、贯通布线基板形成技术的研究开发。例如，提出了使用贯通布线层叠安装半导体芯片的三维安装、使用形成有贯通电极的贯通布线基板的系统级封装(SiP)等。
在专利文献1中，记载了带贯通电极的基板，该基板是利用在支承基板层与硅层之间具有埋入绝缘层的硅晶片制作出来的。关于该带贯通电极的基板，在硅层所生成的凹陷深度为止形成盲孔，在该盲孔上实施内壁绝缘层后形成导电层，而后通过除去硅层，对应于导电层的所述凹陷的部分作为晶片隆起部而露出。
在专利文献2中，记载了半导体装置的制造方法，即，在插件板上将层叠3个以上具有以两端部从基板突出的方式设置的端子的半导体芯片，以邻接的端子之间的位置一致的方式进行定位后，将邻接的端子彼此一并接合。
专利文献1：日本特开2005-93954号公报
专利文献2：日本特开2003-282819号公报
为实现安装了电子器件的装置的高速化、高密度化，在插件板等支承部件上与半导体芯片之间、或者在层叠了的半导体芯片之间，确保低电阻的电连接是必要的。为了确保像这样的低电阻的电连接，端子间的较高定位精度、及端子间的接合部的低阻化是必要的。在现有的安装技术中，为防止在基板间对置的端子彼此产生位置偏差，进行各种位置控制。但是，为了实现更高密度安装，期望在半导体芯片的层叠操作中，能够直接观测其下侧的基板中的端子位置。
发明内容
本发明是鉴于上述情况而做出的，其目的在于提供一种在插件板等支承部件上能够容易地安装半导体芯片等电子器件装置的电子器件安装构造及电子器件安装方法。
为解决所述课题，本发明采用以下构造。即，本发明的第一实施方式所涉及的电子器件安装构造具备：支承部件，该支承部件具有支承基板和贯通电极，该贯通电极从作为该支承基板的一方主面的第一主面朝向作为另一方主面的第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部；以及电子器件装置，该电子器件装置具有形成有电路的器件基板和贯通该器件基板的两主面间的贯通孔，所述电子器件装置以所述支承部件的突出部插入到所述贯通孔的方式配置于所述支承基板的第二主面上，所述电子器件装置的电路与所述突出部电连接。
所述电子器件安装构造也可以具备多个所述电子器件装置，所述各电子器件装置层叠于所述支承基板的第二主面上。
所述支承部件也可以在所述支承基板的第二主面上具有多个利用所述突出部配置所述电子器件装置的器件配置区域。
所述电子器件安装构造还可以具备包围所述电子器件的保护层。
还可以在所述突出部的外周面遍及所述突出部的全长形成有焊料层，利用从所述焊料层熔出的焊料，使所述电子器件装置的电路与所述突出部电连接。
所述支承部件也可以在所述第一主面侧具有连接端子。
本发明的第二实施方式所涉及的电子设备具备上述电子器件安装构造。
并且，本发明的第三实施方式所涉及的电子器件安装方法具备：第一工序，在该第一工序中准备支承部件，其中所述支承部件具有支承基板和贯通电极，该贯通电极与从作为该支承基板的一方主面的第一主面朝向作为另一方主面的第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部；第二工序，在该第二工序中准备电子器件装置，该电子器件装置具有器件基板和贯通该器件基板的两主面间的贯通孔；以及第三工序，在该第三工序中以所述支承部件的突出部插入到所述电子器件装置的贯通孔的方式将所述电子器件装置配置于所述支承基板的第二主面上，并将所述电子器件装置的电路与所述突出部电连接。
所述第一工序也可以具有：在所述支承基板的第二主面侧层叠具有比所述突出部的高度大的厚度的突出部形成用辅助层的工序；形成从所述支承基板的第一主面朝向第二主面贯通的贯通孔的工序；形成从所述支承基板的贯通孔延长并到达所述突出部形成用辅助层的内部的连通孔的工序；在所述支承基板的贯通孔及所述连通孔中填充导体的工序；以及通过去除所述突出部形成用辅助层，露出所述支承基板的第二主面，并且形成贯通电极的工序，该贯通电极由所述导体构成，从所述第一主面朝向所述第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部。
所述第一工序还可以具有：在具有比所述支承基板的厚度与所述突出部的高度之和大的厚度的母材上，自成为所述支承基板的第一主面形成孔的工序；在所述孔中填充导体的工序；以及通过从所述母材的与所述第一主面相反一侧起去除所述母材的一部分直至露出所述导体的一部分为止，形成所述支承基板的第二主面，并且形成贯通电极的工序，该贯通电极由所述导体构成，从所述第一主面朝向所述第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部。
所述第一工序还可以包含在所述突出部的外周面遍及所述突出部的全长形成焊料层的工序；所述第三工序还包含将所述支承部件的突出部插入到多个电子器件装置的各贯通孔中并将这些电子器件装置在所述支承基板的第二主面上以层叠状态配置的工序、以及通过熔融所述焊料层而将所述多个电子器件装置的各电路与所述突出部一并电连接的工序。
发明效果
根据本发明，即使在将支承部件的突出部插入到多个电子器件装置的各贯通孔之后也能够从电子器件装置的上方确认突出部的位置，所以就可以容易地进行电子器件装置的高密度安装。并且，由于突出部由在长度方向连续的一体的导体构成，即使将多个电子器件装置以层叠状态安装，也不会在电子器件装置间产生接合部。因此，能够实现电子器件装置之间的电连接的低阻化、层叠的电子器件装置整体的薄形化。
附图说明
图1A是示意地表示本发明的第一方式例所涉及的电子器件安装构造的剖视图。
图1B是示意地表示该方式例所涉及的电子器件安装构造中使用的支承部件的一例的剖视图。
图2A是示意地表示图1B及图6B的支承部件的制造工序之中最初的阶段的剖视图。
图2B是示意地表示继图2A的阶段的剖视图。
图2C是示意地表示继图2B的阶段的剖视图。
图2D是示意地表示继图2C的阶段的剖视图。
图3A是示意地表示图1B的支承部件的制造工序之中继图2D的阶段的剖视图。
图3B是示意地表示继图3A的阶段的剖视图。
图3C是示意地表示继图3B的阶段的剖视图。
图3D是示意地表示继图3C的阶段的剖视图。
图4A是示意地表示本发明的第二方式例所涉及的电子器件安装构造的剖视图。
图4B是示意地表示该方式例所涉及的电子器件安装构造中使用的支承部件的一例的剖视图。
图5A是示意地表示图4B的支承部件的制造工序之中最初的阶段的剖视图。
图5B是示意地表示继图5A的阶段的剖视图。
图5C是示意地表示继图5B的阶段的剖视图。
图5D是示意地表示继图5C的阶段的剖视图。
图6A是示意地表示本发明的第三方式例所涉及的电子器件安装构造的剖视图。
图6B是示意地表示该方式例所涉及的电子器件安装构造中使用的支承部件的一例的剖视图。
图7A是示意地表示图6B的支承部件的制造工序之中继图2D的阶段的剖视图。
图7B是示意地表示继图7A的阶段的剖视图。
图7C是示意地表示继图7D的阶段的剖视图。
图7D是示意地表示继图7C的阶段的剖视图。
图8A是示意地表示本发明的第四方式例所涉及的电子器件安装构造的剖视图。
图8B是示意地表示该方式例所涉及的电子器件安装构造中使用的支承部件的一例的剖视图。
图9A中，(a)是示意地表示图8B的支承部件的制造工序之中最初的阶段的剖视图，(b)是从下方观察(a)的一部分的向视图，是表示贯通孔12及芯部17的形状的说明图。
图9B是示意地表示继图9A的阶段的剖视图。
图9C是示意地表示继图9B的阶段的剖视图。
图10A是示意地表示图8B的支承部件的制造工序之中继图9C的阶段的剖视图。
图10B是示意地表示继图10A的阶段的剖视图。
图10C是示意地表示继图10B的阶段的剖视图。
图11A是示意地表示图8B的支承部件的制造工序之中继图10C的阶段的剖视图。
图11B是示意地表示继图11A的阶段的剖视图。
图11C是示意地表示继图11B的阶段的剖视图。
图11D是示意地表示继图11C的阶段的剖视图。
图12是示意地表示本发明的电子器件安装构造中使用的支承部件的改变例的剖视图。
图13是示意地表示本发明的电子器件安装构造中使用的支承部件的改变例的剖视图。
图14是示意地表示在本发明的电子器件安装构造中具有多个器件配置区域的一个方式例的剖视图。
图15是示意地表示在本发明的电子器件安装构造中具有包围电子器件的保护层的一个方式例的剖视图。
图16是示意地表示在器件基板中的焊盘配置的一例的俯视图。
图17A是示意地表示对器件基板进行加工后安装在支承部件上的工序之中最初的阶段的剖视图。
图17B是示意地表示继图17A的阶段的剖视图。
图17C是示意地表示继图17B的阶段的剖视图。
图17D是示意地表示继图17C的阶段的剖视图。
图18A是示意地表示使用在突出部设置有焊料层的支承部件来层叠配置电子器件装置的状态的一例的剖视图。
图18B是示意地表示由如图18A那样层叠配置的电子器件装置制造的电子器件安装构造的一例的剖视图。
具体实施方式
下面，参照附图对本发明优选的实施方式进行说明。
在图1A～3D中，表示本发明的第一方式例所涉及的使用了支承部件10的电子器件安装构造及安装方法。
图1A及图1B所示的支承部件10具有支承基板11和贯通电极13，其中贯通电极13从作为支承基板11的一方主面的第一主面11a朝向作为另一方主面的第二主面11b贯通支承基板11，并具有从第二主面11b突出的突出部13a，支承部件10是用于在第二主面11b侧安装电子器件装置6的支承部件。该支承部件10在第一主面11a侧还具有焊料凸块等连接端子15，经由贯通电极13、电路14及连接端子15，能够使电子器件装置6的电路4与印刷电路基板等外部基板(未图示)电连接。
在本方式例的情况下，支承基板11由硅(Si)基板等半导体基板构成。在两个主面11a、11b上及贯通孔12的内壁，形成有硅氧化膜(SiO2)等绝缘层111、112，使电路14及贯通电极13与半导体基板之间绝缘。在图1A及图1B的情况下，绝缘层111从支承基板11的第一主面11a到贯通孔12的内壁为止作为一个连续的层而形成，但是也可以在支承基板11的第一主面11a上与贯通孔12的内壁上分别形成绝缘层。
本方式例中使用的电子器件装置6是具有器件基板1和贯通器件基板1的两个主面1a、1b间的贯通孔2的半导体芯片。在使用半导体芯片的情况下，优选为，器件基板1为硅(Si)基板等半导体基板，并且在贯通孔2的内壁设置用于使贯通电极13的突出部13a与半导体基板之间绝缘的绝缘层3。
在器件基板1的主面1b形成有构成电子器件的电路4。电路4的一部分能够作为半导体电路而构成。电子器件装置的种类并不作特别限定，但是举例了例如存储装置、传感器装置等。
在贯通孔2的周围形成有与电路4连接的焊盘5。焊盘5与突出部13a之间通过焊料、导电性粘接剂等导电性接合材料7电连接。
如图1A所示，以支承部件10的突出部13a插入到电子器件装置6的贯通孔2中的方式，将电子器件装置6配置于支承基板11的第二主面11b上。并且，电子器件装置6的电路4与突出部13a电连接。以突出部13a插入到多个电子器件装置6的各贯通孔的方式，将多个电子器件装置6层叠，从而使电子器件装置6的多层化成为可能。
在支承部件10的电路14中也可以设置电阻器、电容器(电容元件)、电感线圈(电感元件)等电子电路元件。并且，在支承基板11是由半导体基板构成的情况下，也能够在支承基板11中形成半导体电路。
根据本方式例的电子器件安装构造，即使在突出部13a插入到多个电子器件装置6的各贯通孔之后，也能够从电子器件装置6的上方确认突出部13a的位置，从而使电子器件装置6的高密度安装变得容易。并且，由于突出部13a是在长度方向上连续的、一体的导体，所以即使将多个电子器件装置6以层叠状态安装，在电子器件装置6之间也不会产生接合部。其结果是，能够实现电子器件装置6之间的电连接的低阻化、层叠的电子器件装置6整体的薄形化。
本方式例的支承部件10能够通过例如图2A～图2D、接着图3A～图3D所示的制作方法来制造。
首先，如图2A所示，在支承基板11的第二主面11b侧层叠突出部形成用辅助层16，并形成从支承基板11的第一主面11a向第二主面11b贯通的贯通孔12。突出部形成用辅助层16的厚度比设置于支承部件10的突出部13a的高度大。
在本方式例的情况下，支承基板11为硅基板，突出部形成用辅助层16为硅层，在二者之间设置有埋入绝缘层112。并且，紧接着贯通孔12，如图2B所示，在埋入绝缘层112中也形成孔113。
作为像这样的Si/SiO2/Si的层叠体，能够使用SOI基板。各层的尺寸不作特别限定，能够根据支承部件10的用途而适当决定。作为一个具体例，支承部件11的厚度例如为150μm，突出部形成用辅助层16的厚度例如为200μm，突出部13a的高度例如为180μm，贯通孔12的直径(大致相当于突出部13a的外径。)例如为60μm。
作为在Si中形成孔的方法举例为博世(Bosch)工艺，该Bosch工艺交替进行使用SF6气体等的高密度等离子体的Si蚀刻与使用C4F8气体等的向孔的侧壁的钝化成膜。并且，也可以使用博世工艺以外的干蚀刻、使用药液的湿蚀刻或利用激光等的物理加工。
作为在SiO2中形成孔的方法，举例为使用CF4气体等的干蚀刻、使用药液的湿蚀刻、利用激光等的物理加工。
接下来，如图2C所示，还形成从贯通孔12延长并到达突出部形成用辅助层16的内部的连通孔16a。该突出部形成用辅助层16内的连通孔16a的深度与突出部13a的高度大致相同。
接下来，如图2D所示，在贯通孔12的内壁及支承基板11的第一主面11a上形成绝缘层111。另外，绝缘层111的形成(有无)是任意的，根据需要进行即可。例如，若是由SiO2构成的绝缘层的话，可通过以下方法取得，即，以正硅酸乙酯(TEOS)为原料的等离子体CVD法、使用硅烷(SiH4)等的等离子体CVD法、利用Si的热氧化的成膜。绝缘层的材料并不限定于SiO2，也可以为氮化硅(SiN)或绝缘树脂等、其他的绝缘材料。绝缘层111也可以在连通孔16a的内壁连续形成。另外，图中的符号114是特别与连通孔16a内的绝缘层111区别而表示的。
接下来，如图3A所示，在贯通孔12及连通孔16a中填充导体13。由该导体13构成具有突出部13a的贯通电极13。
作为导体13，举例为铜(Cu)或钨(W)等金属、金锡(Au-Sn)等合金、多晶硅等非金属的导体。填充方法能够适当应用电镀法、溅射法、熔融金属填充法、CVD等。
接下来，如图3B所示，完全去除突出部形成用辅助层16。即，使支承基板11的第二主面11b(详细为绝缘层112)全面地露出。在突出部形成用辅助层16由Si构成的情况下，作为其去除方法，举例为使用SF6气体等的干蚀刻、使用药液的湿蚀刻等。
在图2D中在连通孔16a的内部也形成了绝缘层114的情况下，如图3C所示，将突出部13a表面的绝缘层114去除。在绝缘层114由SiO2构成时，作为其去除方法，举例为使用CF4气体等的干蚀刻、使用药液的湿蚀刻等。
在去除突出部13a表面的绝缘层114时，为保护第二主面11b上的绝缘层112，优选为预先在绝缘层112上形成抗蚀层等保护层。或者，预先将绝缘层112的厚度加厚，使得完成绝缘层114的去除后也会残留足够厚的绝缘层112即可。该情况下，不用形成抗蚀层等保护层就能够去除突出部13a表面的绝缘层114。
之后，如图3D所示，在支承基板11的第一主面11a侧，形成与贯通电极13电连接的电路14以及与电路14电连接的焊料凸块等连接端子15。由此，完成本方式例的支承部件10。
在图4A～图5D中，表示本发明的第二方式例所涉及的使用了支承部件20的电子器件安装构造及安装方法。
在本方式例的情况下，支承基板21由玻璃基板等绝缘体基板构成。
与上述第一方式例相同，支承部件20具有支承基板21和贯通电极23，其中贯通电极23从第一主面21a朝向第二主面21b贯通支承基板21并具有从第二主面21b突出的突出部23a，在第二主面21b侧安装有电子器件装置6。在本方式例的情况下，如图4A及图4B所示，由于支承基板21与贯通电极23或电路24不导通，所以不需要在主面21a、21b上及贯通孔22的内壁设置绝缘层。
电子器件装置6以支承部件20的突出部23a插入到贯通孔2的方式被配置于第二主面21b上。并且，电子器件装置6的电路4与突出部23a电连接。并且，以突出部23a插入到多个电子器件装置6的各贯通孔2的方式，将多个电子器件装置6层叠，从而使电子器件装置6的多层化成为可能。
并且，支承部件20在第一主面21a侧具有焊料凸块等连接端子25，通过贯通电极23、电路24及连接端子25，能够将电子器件装置6的电路4与印刷电路基板等外部基板(未图示)电连接。
在支承部件20的电路24中，也能够设置电阻器、电容器(电容元件)、电感线圈(电感元件)等电子元件。
根据本方式例的电子器件安装构造，即使在突出部23a插入到多个电子器件装置6的各贯通孔2之后，也能够从电子器件装置6的上方确认突出部23a的位置，从而使电子器件装置6的高密度安装变得容易。并且，由于突出部23a是在长度方向上连续的、一体的导体，所以即使将多个电子器件装置6以层叠状态安装，在电子器件装置6之间也不会产生接合部。其结果是，能够实现电子器件装置6彼此之间的电连接的低阻化、层叠的电子器件装置6整体的薄形化。
并且，根据本方式例，由于支承基板21由绝缘体构成，所以不需要在基板表面、贯通孔的内壁形成绝缘层。其结果是，能够简化制造工艺。
本方式例的支承部件20能够通过例如图5A～图5D所示的方法来制作。
首先，如图5A所示，准备母材26，该母材26具有比完成后的支承部件20中的支承基板21的厚度与突出部23a的高度之和大的厚度，从成为支承基板21的第一主面21a的一侧形成孔26a。孔26a的深度与支承基板21的厚度和突出部23a的高度之和(大致)相等。
各部分的尺寸不作特别限定，能够根据支承部件20的用途而适当决定。作为一个具体例，支承基板21的厚度例如为150μm，母材26的厚度例如为500μm，孔26a的深度例如为320μm，孔26a的直径例如为60μm。
作为在玻璃母材26中形成微小的孔26a的方法，举例为，如在日本特开2006-303360号公报上记载，利用飞秒激光照射将成为孔26a的部分的玻璃改性，并将改性后的部分用湿蚀刻去除的方法。并且，也可以使用以下方法形成孔26a，即，使用气体等的干蚀刻、使用药液的湿蚀刻、利用激光等的物理加工。
接下来，如图5B所示，在连通孔26a填充导体23。由该导体23构成具有突出部23a的贯通电极23。
作为导体23，举例为铜(Cu)或钨(W)等金属、金锡(Au-Sn)等合金、多晶硅等非金属的导体。填充方法能够适当应用电镀法、溅射法、熔融金属填充法、CVD等。
接下来，如图5C所示，通过从与母材26的第一主面21a相反一侧直至导体23的一部分露出为止去除母材材料的一部分，形成支承基板21的第二主面21b，并且由填充在孔26a的导体23形成贯通电极23，该贯通电极23从第一主面21a朝向第二主面21b贯通支承基板21并具备从第二主面21b突出的突出部23a。
作为玻璃的去除方法，举例为使用气体等的干蚀刻、使用氢氟酸(HF)等药液的湿蚀刻等。
之后，如图5D所示，在支承基板21的第一主面21a侧，形成与贯通电极23电连接的电路24以及与电路24电连接的焊料凸块等连接端子25。由此，完成本方式例的支承部件20。
在图6A～图7D中，表示本发明的第三方式例所涉及的使用了支承部件10A的电子器件安装构造及安装方法。
在本方式例的情况下，具有突出部13a的贯通电极13A由多层(详细为，外侧的层131与内侧的层132两层)构成。在此，外侧的层131由导体构成，并与电子器件装置6的电路4电连接。并且，外侧的层131与电路14作为连续的导体层而形成。内侧的层132的材料可以是导体也可以是绝缘体。并且，在突出部13a的前端，内侧的层132被外侧的层131包围。
根据本方式例的电子器件安装构造，能够起到与上述的第一方式例相同的作用效果。
本方式例的支承部件10A能够例如图2A～图2D、接着图7A～图7D所示的制作方法来制造。在此，由于图2A～图2D所示的工序能够与第一方式例同样地实施，从而省略重复的说明。
在图7A中，在由图2A～图2D形成的贯通孔12及连通孔16a中填充导体131。由该导体131构成所述外侧的层131。进一步在本方式例的情况下，在外侧的层131填充的同时，由相同导体在绝缘层111上形成电路14。另外，电路14也可以以与外侧的层131不同的工序来形成。并且，也可以以与外侧的层131不同的材料来形成电路14。
作为构成外侧的层131、电路14的导体，举例为铜(Cu)或钨(W)等金属、金锡(Au-Sn)或焊料等合金、多晶硅等非金属的导体。填充方法能适当应用电镀法、溅射法、熔融金属填充法、CVD等。
接下来，如图7B所示，在贯通孔12及连通孔16a的内壁填充的导体131的进一步的内侧填充内侧的层132。内侧的层132的填充材料，可以是导体也可以是绝缘体。例如，在通过真空印刷填充了绝缘树脂的情况下，能够使具有突出部13a的贯通电极13A具有一定程度的柔软性，从而能够缓和安装电子器件装置6时产生的应力。另外，内侧的层132的填充材料并不限定于绝缘树脂，也可以为其他的绝缘体或金属等导电体。填充方法能够根据材料等而适当应用电镀法、溅射法、CVD等。
接下来，如图7C所示，完全去除突出部形成用辅助层16。并且，在图2D中在连通孔16a的内部也形成了绝缘层111的情况下，去除突出部13a表面的绝缘层111。之后，如图7D所示，在支承基板11的第一主面11a侧，形成与电路14电连接的焊料凸块等连接端子15。由此，完成本方式例的支承部件10A。由于这些工作顺序能够使用与在第一方式例中由图3B、图3C、图3D说明的技术相同的技术，从而省略重复的说明。另外，虽未特别图示，电路14的形成工序也能够在图7D所示的步骤进行。
利用本方式例得到的支承部件10A为在突出部13a的前端，内侧的层132被外侧的层131包围的构造。
在图8A～图11D中，表示本发明的第四方式例所涉及的使用了支承部件10B的电子器件安装构造及安装方法。
在本方式例的情况下，具有突出部13a的贯通电极13B由多层(详细的为外侧的层131与内侧的层132两层)构成。在此，外侧的层131由导体构成，并与电子器件装置6的电路4电连接。并且，外侧的层131与电路14作为连续的导体层而形成。内侧的层132的材料可以是导体也可以是绝缘体。并且，贯通电极13B具有在突出部13a的前端，内侧的层132从外侧的层131露出的层状构造。
根据本方式例的电子器件安装构造，能够起到与上述的第一、第三方式例相同的作用效果。
本方式例的支承部件10B能够通过例如图9A～图9C、接着图10A～图10C、接着图11A～图11D所示的制作方法来制造。
图9A中，如(a)所示，在支承基板11的第二主面11b侧(详细的为绝缘层112的上面)层叠了突出部形成用辅助层16的原始材料与上述的第一方式例相同(例如为SOI基板)。但是，从支承基板11的第一主面11a朝向第二主面11b贯通的贯通孔12如图9A的(b)所示为剖面环形状，即在贯通孔12的中心部具有支承基板11的材料残留的芯部17，在这一方面上是与图2A不同的。
作为各部分的尺寸的一个具体例，支承基板11的厚度例如为150μm，突出部形成用辅助层16的厚度例如为200μm，突出部13a的高度例如为180μm，贯通孔12的外径例如为60μm，贯通孔12的内径(即芯部17的外径)例如为30μm。
接续贯通孔12，如图9B所示，在埋入绝缘层112也形成孔113。进一步，如图9C所示，形成从贯通孔12延长到达突出部形成用辅助层16的内部的连通孔16a。孔113及连通孔16a也为断面环形状，即具有埋入绝缘层112、突出部形成用辅助层16的材料残留的芯部17。
在该突出部形成用辅助层16内的连通孔16a的深度与突出部13a的高度大致相同。
接下来，如图10A所示，在贯通孔12的内壁(包含芯部17的外壁。)及支承基板11的第一主面11a上形成绝缘层111。绝缘层111的形成是任意的，根据需要进行即可。绝缘层111的形成能够与例如第一方式例的图2D所示的绝缘层111的形成相同地进行。
接下来，如图10B所示，在贯通孔12及连通孔16a中填充导体131。由该导体131构成所述外侧的层131。作为使用于外侧的层131的导体131，举例为铜(Cu)或钨(W)等金属、金锡(Au-Sn)或焊料等合金、多晶硅等非金属的导体。填充方法能够适当应用电镀法、溅射法、熔融金属填充法、CVD等。
接下来，如图10C所示，去除相比所述外侧的层131更靠内侧(芯部17的外壁上)的绝缘层111及芯部17。该去除是在对相比所述外侧的层131更靠外侧(贯通孔12、连通孔16a的内壁上及第一主面11a上)的绝缘层111进行了必要的保护之后进行的。在原始材料为SOI基板的情况下，例如利用SF6气体、CF4气体等去除Si与SiO2。并且，也能够使用其他的方法。
作为相比所述外侧的层131更靠外侧的绝缘层111的保护方法，例如举出在第一主面11a上从贯通孔12的外侧直至导体131用抗蚀剂等保护材料覆盖的方法。
接下来，如图11A所示，对在导体131的内侧形成的腔，填充内侧的层132。内侧的层132的填充材料可以是导体也可以是绝缘体。例如，可以通过电镀填充铜(Cu)，也可以是其他的导电体或绝缘树脂等绝缘体。填充方法能够根据材料等而适当应用电镀法、溅射法、CVD、印刷等。
接下来，如图11B所示，完全去除突出部形成用辅助层16，如图11C所示，去除突出部13a表面的绝缘层111(图11B中，用符号114表示的部分)。进一步，如图11D所示，在支承基板11的第一主面11a侧形成与贯通电极13电连接的电路14及与电路14电连接的焊料凸块等连接端子15。由此，完成本方式例的支承部件10B。由于这些工作顺序能够使用与在第一方式例中由图3B、图3C、图3D说明的技术相同的技术，从而省略重复的说明。
在利用本方式例得到的支承部件10B中，贯通电极13B具有在突出部13a的前端，内侧的层132在外侧的层131的内侧露出的层状构造。
以上，基于优选的实施方式对本发明进行了说明，但是本发明并不限定于上述的方式例，在不脱离本发明的主旨的范围内可以进行各种改变。
图12所示的支承部件10C除了贯通电极13与电路14连续地形成之外，与图1B所示的第一方式例的支承部件10同样地构成。该支承部件10C能够通过以下方式制作，即，例如在第一方式例的支承部件10的制造工序中，与图3A所示的导体13的填充工序同时形成电路14。
图13所示的支承部件10D除了贯通电极13D的外侧的层131与电路14连续地形成之外，与图8B所示的第四方式例的支承部件10B同样地构成。该支承部件10D能够通过以下方式制作，即，例如在第四方式例的支承部件10B的制造工序中，与图10B所示的导体131的填充工序同时形成电路14。
在图14所示的使用了支承部件100的电子器件安装构造中，支承部件100在支承基板11的第二主面11b上具有多个利用贯通电极13的突出部13a配置电子器件装置6的器件配置区域101、102。在各器件配置区域101、102上配置的电子器件装置6的数量可以相同也可以不同。并且，在各器件配置区域101、102上配置的电子器件装置6的数量可以是一个也可以是多个。支承部件100也能够在支承基板11的第一主面11a侧的电路14上安装电子器件装置110。
图15所示的电子器件安装构造具有包围电子器件装置6的保护层8。由此，能够实现半导体封装。保护层8能够使用例如绝缘树脂(模型树脂)等或带模腔的基板而构成，但不作特别限定。
另外，在支承部件的第一主面1a侧形成电路14及连接端子15之前，进行电子器件装置6的安装及保护层8的形成的情况下，根据需要，将该保护层8作为支承体，研磨支承基板11的第一主面1a侧，从而能够使封装薄形化。该情况下，在第一主面1a侧的研磨后，根据需要，能够设置电路14及连接端子15。
在图16中，表示在所述各方式例中电子器件装置6所使用的器件基板1的焊盘配置的一例。在该例中，在形成于器件基板1的主面1b上的多个贯通孔2的各自的周围形成有焊盘5。另外，图1A等所示的电路4在图16中省略了图示。贯通孔2及焊盘5的配置能够适当设计，并根据该配置而在支承部件配置突出部。
在图16中，表示具有12个贯通孔2的器件基板1。支承部件的突出部13a的个数可以与贯通孔2的数量相同，或者也可以作为稍微少一些的数量而省略一部分的向贯通孔2的插入。
贯通孔2及其周边的各部分的尺寸不作特别限定。作为一个具体例，突出部13a的外径例如为60μm，贯通孔2的内径例如为80μm，I/O焊盘5例如为100μm四方形(100μm□)。
图17A～图17D中，示意地表示加工器件基板1并安装于支承部件10的工序的一例。
首先，如图17A所示，在器件基板1及焊盘5上形成贯通孔2。
例如，对形成贯通孔2的部分以外的部分用抗蚀剂保护，将焊盘5的从抗蚀剂露出的部分去除之后，去除器件基板1的露出的部分并使贯通孔2从主面1b直至主面1a贯通，从而能够在还未形成贯通孔2的器件上形成贯通孔2。关于焊盘5材料的去除，例如为Al的情况下，举例为使用药液的湿蚀刻。关于器件基板1材料的去除，例如为Si的情况下，举例为上述的博世(Bosch)工艺。并且，在焊盘5或器件基板1的贯通孔2的形成中，也可以使用其他的干蚀刻、湿蚀刻、利用激光等的物理加工。
并且，在器件基板1的主面1a侧进行背面抛光的情况下，在从主面1b侧到一定程度的深度为止形成具有底部的孔(盲孔)之后进行背面抛光，使孔到达主面1a，从而也能够使之贯通。盲孔的深度等没有特别限定，作为一个具体例，举出盲孔的深度例如为70μm，以背面研磨将器件基板1变薄至厚度50μm的例子。
接下来，如图17B所示，在贯通孔2的内壁形成绝缘层3。绝缘层3的形成方法，例如，若由SiO2构成绝缘层3，举例为以正硅酸乙酯(TEOS)为原料的等离子体CVD法、使用硅烷(SiH4)等的等离子体CVD法、利用Si的热氧化的成膜。绝缘层3的材料并不限定于SiO2，也可以为氮化硅(SiN)或绝缘树脂等、其他的绝缘材料。
接下来，如图17C所示，将支承部件10的贯通电极13的突出部13a插入至内壁形成有绝缘层3的贯通孔2中，从而将电子器件装置6配置于支承基板11的第二主面11b上。此处虽未图示，在第二主面11b与器件基板1的主面1a之间，也可以根据需要设置粘结层或绝缘层。
接下来，如图17D所示，将电子器件装置6的I/O焊盘5与贯通电极13的突出部13a电连接。在该连接中，能够使用例如焊料或导电性粘接剂等导电性接合材料7。在图示例中，导电性接合材料7虽然仅附着于焊盘5附近的一部分，但是也可以附着于贯通孔2整体。
进一步，通过重复图17C、图17D所示的工序，例如图1B所示，能够将多个电子器件装置6层叠。此处虽未图示，但在层叠的电子器件装置6之间，也可以根据需要设置粘结层或绝缘层。
图18A是示意地表示使用在突出部13a中设置有焊料层18的支承部件19将电子器件装置6层叠配置的状态的一例的剖视图，图18B是示意地表示由如图18A那样层叠配置的电子器件装置制造的电子器件安装构造的一例的剖视图。
该支承部件19与将图8B所示的第四方式例的支承部件10B中的外侧的层131作为焊料层18的支承部件所对应。在焊料层18的内侧填充的材料可以是导体也可以是绝缘体。
并且，在图18A及图18B所示的例子中焊料层18形成为直至支承部件19的贯通孔12内，但是也可仅在由导体形成的贯通电极13的突出部13a上设置焊料层18。作为仅在突出部13a上设置焊料层18的方法，举出例如，在制作图1B所示的支承部件10之后，进一步利用焊料膏的涂布等来形成焊料层18的方法。
如图18A所示，在多个电子器件装置6的贯通孔2中插入遍及外周面的全长而形成有焊料层18的突出部13a，从而使这些电子器件装置6在支承基板11的第二主面11b上以层叠的状态配置。如图18B所示，若在焊料的熔点以上的温度利用回流焊使焊料层18熔融，则利用由从焊料层18熔出的焊料形成的接合部18a，能够将多个电子器件装置6的各焊盘5与突出部13a一并电连接。
根据该方法，能够更加简化电子器件装置6的安装工序。
另外，设置于支承部件19的连接端子15为焊料凸块的情况下，在将突出部13a的焊料层18进行回流焊而将电子器件装置6安装之后，也能够形成焊料凸块15。或者，也可以对焊料层18与焊料凸块15同时进行回流焊。
工业上利用的可能性
本发明能够优选利用于在支承部件等支承部件上安装半导体芯片等电子器件装置。
符号说明：
1…器件基板(芯片基板)；
1a、1b…主面；
2…贯通孔；
4…电路；
6…电子器件装置(半导体芯片)；
8…保护层；
10、10A、10B、10C、10D、20、100…支承部件；
11、21…支承基板；
11a、21a…第一主面；
11b、21b…第二主面；
12…贯通孔；
13、13A、13B、13C、13D、23…贯通电极；
13a、23a…突出部；
15、25…连接端子(焊料凸块)；
16…突出部形成用辅助层；
16a…连通孔；
18…焊料层；
26…母材；
26a…母材孔；
101、102…器件配置区域。

Claims (11)

1.一种电子器件安装构造，其特征在于，具备：
支承部件，该支承部件具有支承基板和贯通电极，该贯通电极从作为该支承基板的一方主面的第一主面朝向作为另一方主面的第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部；以及
电子器件装置，该电子器件装置具有形成有电路的器件基板和贯通该器件基板的两主面间的贯通孔，
所述电子器件装置以所述支承部件的突出部插入到所述贯通孔的方式被配置于所述支承基板的第二主面上，
所述电子器件装置的电路与所述突出部电连接。
2.根据权利要求1所述的电子器件安装构造，其特征在于，
具备多个所述电子器件装置，
所述各电子器件装置层叠于所述支承基板的第二主面上。
3.根据权利要求1或2所述的电子器件安装构造，其特征在于，
所述支承部件在所述支承基板的第二主面上具有多个利用所述突出部来配置所述电子器件装置的器件配置区域。
4.根据权利要求1至3中任一项所述的电子器件安装构造，其特征在于，
还具备包围所述电子器件的保护层。
5.根据权利要求1至4中任一项所述的电子器件安装构造，其特征在于，
在所述突出部的外周面遍及所述突出部的全长形成有焊料层，
利用从所述焊料层熔出的焊料，使所述电子器件装置的电路与所述突出部电连接。
6.根据权利要求1至5中任一项所述的电子器件安装构造，其特征在于，
所述支承部件在所述第一主面侧具有连接端子。
7.一种电子设备，该电子设备具备权利要求1至6中任一项所述的电子器件安装构造。
8.一种电子器件安装方法，其特征在于，具备：
第一工序，在该第一工序中准备支承部件，其中所述支承部件具有支承基板和贯通电极，该贯通电极与从作为该支承基板的一方主面的第一主面朝向作为另一方主面的第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部；
第二工序，在该第二工序中准备电子器件装置，该电子器件装置具有器件基板和贯通该器件基板的两主面间的贯通孔；以及
第三工序，在该第三工序中以所述支承部件的突出部插入到所述电子器件装置的贯通孔的方式将所述电子器件装置配置于所述支承基板的第二主面上，并将所述电子器件装置的电路与所述突出部电连接。
9.根据权利要求8所述的电子器件安装方法，其特征在于，
所述第一工序具有：
在所述支承基板的第二主面侧层叠具有比所述突出部的高度大的厚度的突出部形成用辅助层的工序；
形成从所述支承基板的第一主面朝向第二主面贯通的贯通孔的工序；
形成从所述支承基板的贯通孔延长并到达所述突出部形成用辅助层的内部的连通孔的工序；
在所述支承基板的贯通孔及所述连通孔中填充导体的工序；以及
通过去除所述突出部形成用辅助层，露出所述支承基板的第二主面，并且形成贯通电极的工序，该贯通电极由所述导体构成，从所述第一主面朝向所述第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部。
10.根据权利要求8所述的电子器件安装方法，其特征在于，
所述第一工序具有：
在具有比所述支承基板的厚度与所述突出部的高度之和大的厚度的母材上，自成为所述支承基板的第一主面形成孔的工序；
在所述孔中填充导体的工序；以及
通过从所述母材的与所述第一主面相反一侧起去除所述母材的一部分直至露出所述导体的一部分为止，形成所述支承基板的第二主面，并且形成贯通电极的工序，该贯通电极由所述导体构成，从所述第一主面朝向所述第二主面贯通所述支承基板，且具有从所述第二主面突出的突出部。
11.根据权利要求8至10中任一项所述的电子器件安装方法，其特征在于，
所述第一工序包含在所述突出部的外周面遍及所述突出部的全长形成焊料层的工序；
所述第三工序包含将所述支承部件的突出部插入到多个电子器件装置的各贯通孔中并将这些电子器件装置在所述支承基板的第二主面上以层叠状态配置的工序、以及通过熔融所述焊料层而将所述多个电子器件装置的各电路与所述突出部一并电连接的工序。
CN201080015161.8A 2009-04-14 2010-04-09 电子器件安装构造及电子器件安装方法 Expired - Fee Related CN102379038B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009098035 2009-04-14
JP2009-098035 2009-04-14
PCT/JP2010/002598 WO2010119652A1 (ja) 2009-04-14 2010-04-09 電子デバイス実装構造および電子デバイス実装方法

Publications (2)

Publication Number Publication Date
CN102379038A true CN102379038A (zh) 2012-03-14
CN102379038B CN102379038B (zh) 2014-07-30

Family

ID=42982327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080015161.8A Expired - Fee Related CN102379038B (zh) 2009-04-14 2010-04-09 电子器件安装构造及电子器件安装方法

Country Status (4)

Country Link
EP (1) EP2421037A4 (zh)
JP (1) JP5826029B2 (zh)
CN (1) CN102379038B (zh)
WO (1) WO2010119652A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701687A (zh) * 2016-02-03 2018-10-23 新电元工业株式会社 半导体装置以及半导体装置的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
FR2984601B1 (fr) * 2011-12-14 2015-04-10 Commissariat Energie Atomique Formation d'une connexion electrique du type via
EP2790214B1 (en) * 2013-04-10 2020-01-01 Invensense, Inc. Device with a micro- or nanoscale structure
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
EP3367082A1 (en) 2013-11-06 2018-08-29 Invensense, Inc. Pressure sensor
EP3614115A1 (en) 2015-04-02 2020-02-26 InvenSense, Inc. Pressure sensor
FR3042308B1 (fr) * 2015-10-13 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Boitier pour composants microelectroniques
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
CN113785178A (zh) 2019-05-17 2021-12-10 应美盛股份有限公司 气密性改进的压力传感器
KR102353298B1 (ko) * 2020-05-28 2022-01-20 중앙대학교 산학협력단 전기 정지 마찰력을 이용한 가변 강성 메커니즘

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107119A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
US20030232460A1 (en) * 2002-06-18 2003-12-18 Poo Chia Yong Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US20040238933A1 (en) * 2003-05-27 2004-12-02 Shou-Lung Chen Stacked package for electronic elements and packaging method thereof
CN101097906A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有垂直形成的热沉的层叠封装
CN101258596A (zh) * 2005-09-06 2008-09-03 日本电气株式会社 半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282819A (ja) 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
JP4285604B2 (ja) 2003-09-19 2009-06-24 株式会社フジクラ 貫通電極付き基板、その製造方法及び電子デバイス
JP2006303360A (ja) 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
US7429792B2 (en) * 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
JP2009098035A (ja) 2007-10-17 2009-05-07 Toshiba Corp 原子力プラント

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107119A1 (en) * 2001-12-06 2003-06-12 Samsung Electronics Co., Ltd. Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
US20030232460A1 (en) * 2002-06-18 2003-12-18 Poo Chia Yong Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US20040238933A1 (en) * 2003-05-27 2004-12-02 Shou-Lung Chen Stacked package for electronic elements and packaging method thereof
CN101258596A (zh) * 2005-09-06 2008-09-03 日本电气株式会社 半导体器件
CN101097906A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有垂直形成的热沉的层叠封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701687A (zh) * 2016-02-03 2018-10-23 新电元工业株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2010119652A1 (ja) 2010-10-21
JPWO2010119652A1 (ja) 2012-10-22
EP2421037A1 (en) 2012-02-22
EP2421037A4 (en) 2012-09-26
CN102379038B (zh) 2014-07-30
JP5826029B2 (ja) 2015-12-02

Similar Documents

Publication Publication Date Title
CN102379038A (zh) 电子器件安装构造及电子器件安装方法
CN110473841B (zh) 用于制造半导体装置封装的方法、封装和并入有此类封装的系统
US9620390B2 (en) Method of making a semiconductor device having a functional capping
US11600582B2 (en) Semiconductor device with redistribution layers formed utilizing dummy substrates
CN108428679B (zh) 具有热导柱的集成电路封装
US9349673B2 (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
CN106241726B (zh) Mems封装技术
CN104425453B (zh) 3dic互连装置和方法
CN101335280A (zh) 影像感测元件封装体及其制作方法
CN103972159A (zh) 三维封装结构及其形成方法
CN101188231A (zh) 半导体器件和半导体晶片及其制造方法
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
EP3146562B1 (en) Embedded package substrate capacitor
CN104377163A (zh) 互补式金属氧化物半导体相容晶圆键合层与工艺
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
CN103137566A (zh) 用于形成集成电路的方法
CN103633013A (zh) 硅通孔封装结构的形成方法
CN104900616A (zh) 晶片封装体及其制造方法
CN102623424B (zh) 晶片封装体及其形成方法
CN103420322B (zh) 晶片封装体及其形成方法
CN106409813B (zh) 多元件封装体及其制备方法
CN109671680A (zh) 具有不同高度的管芯结构的芯片封装件及其形成方法
US20120031657A1 (en) Electronic device mounting structure and electronic device mounting method
CN211004545U (zh) 一种具有tsv结构的mems芯片
CN102779809B (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20170409