CN101258596A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101258596A
CN101258596A CNA2006800326391A CN200680032639A CN101258596A CN 101258596 A CN101258596 A CN 101258596A CN A2006800326391 A CNA2006800326391 A CN A2006800326391A CN 200680032639 A CN200680032639 A CN 200680032639A CN 101258596 A CN101258596 A CN 101258596A
Authority
CN
China
Prior art keywords
lsi chip
coil
interpolater
pin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800326391A
Other languages
English (en)
Other versions
CN100568502C (zh
Inventor
星野茂树
谷冈道修
田浦彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101258596A publication Critical patent/CN101258596A/zh
Application granted granted Critical
Publication of CN100568502C publication Critical patent/CN100568502C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多个LSI芯片(1)堆叠在内插器(2)上。用于信号传输的信号线圈(1b)形成在利用硅基板(1a)形成的LSI芯片(1)的电路形成表面上。该信号线圈(1b)连接到形成在LSI芯片(1)中的电路。通孔(1d)形成在硅基板(1a)的信号线圈(1b)的中心。借助直通导体(2d)连接到焊球(5)的信号线圈(2c)形成在内插器(2)上。由磁性材料制成的磁性引脚(3)被插入到该信号线圈(1b和2c)的中心。

Description

半导体器件
技术领域
本发明涉及一种通过堆叠LSI芯片实现的半导体器件，更具体地，涉及一种借助线圈(感应器)感应实现信号传输和/或电源的半导体器件。
背景技术
当前的集成电路主要是通过平面技术制备的，并且在单个半导体芯片上可以实现的电路的集成度已达到饱和。近年来，为了提高集成效率，在垂直方向上集成多层半导体芯片，即，半导体芯片一个堆叠在另一个之上且然后电连接。
在电路垂直集成的情况下，每个三维电路结构由已经被单独处理和制备的单独芯片层的堆叠单元(典型地由用来粘接结合的层接合)构成。为了提高垂直方向上连接器的电气特性和提高连接密度，在装配之前每个单独的芯片层通常被制造成具有合适厚度的薄膜。
例如，作为在垂直方向上集成的电路的连接结构，由公开例如JP-A-2002-305282(在下文中称为“现有技术的第一实例”)，知道了用来在每个芯片层之间直接连接的构造。图1示出了现有技术的第一实例中公开的半导体器件的截面图。
如图1所示，在现有技术的该第一实例中，在具有电路表面102的半导体元件101上设置铝垫103，并且提供通过这些部分的通孔110。通孔110的内壁表面被导电膜112覆盖，并且在铝垫103上布置金凸块104。在另一个半导体元件的反面上，通过与通孔110接触地放置特定半导体元件的金凸块104，在半导体元件之间实现了连接。
当多种微电极以这种结构连接在一起时，在制造该堆叠结构以使得能够同时连接每个电极时必须相当精确地进行定位。另外，遇到了产量减少的问题，例如，由于削薄造成芯片中产生高度扭曲或在装配这种结构时在电极之间发生连接缺陷导致的直接连接困难。从而，由于产量降低并且需要高精度定位器件，这种构造要受到增加制造成本的一系列缺点。
非接触信号传输方法是改善该缺点的一种方法，例如，在JP-A-H08-236696(在下文中称为“现有技术的第二实例”)中公开了一个实例。图2示出了在现有技术的第二实例中公开的堆叠半导体器件的构造。
如图2所示，在芯片层Ln上设置发送器S和与该发送器S连接的发送线圈SPS。在芯片层Ln+x上设置接收器E和与该接收器E连接的接收线圈SPE。发送线圈SPS和接收线圈SPE通过耦合感应M链接。每个芯片层通过电源器件VSS和VDD供电。当接收电压U1，作为来自该半导体器件中发送器S的输入侧的输入时，从输出侧提供电压U2，该电压U2被用作发送线圈SPS的输入。由此在接收线圈SPE的输出侧感应电压U3，并且从接收器E的输出侧提供电压U4。
在这种构造中，提供一个线圈连接到一个芯片层内的电路，提供另一线圈连接到另一芯片层内的电路，并且与图1中示出的现有技术的第一实例相比，两个线圈之间的电磁耦合缓解了关于芯片层之间关于定位(调整)的条件和每个芯片层表面的平整度。
发明内容
当在现有技术的第二实例中在每个芯片层之间的垂直方向上形成信号连接路径时，在进行多个信号的传输时必须在有限区内邻近放置线圈以形成信号传输路径，并且由于线圈之间产生干扰或对相邻线圈相当大的影响，这种结构增加了降低信号质量的可能性。
虽然在现有技术的第二实例中没有接触就实现了信号传输，但是必须为电源提供直接连接的电源路径，其是完全不同于信号传输路径结构的结构，并且这些供电路径因此迫切需要引线结合或使用现有技术的第一实例的方法。通过引线结合连接的方式为每个LSI芯片供电的结构在每个LSI上需要空间来布置导线。因此这种结构必然不仅伴有迫使每个LSI芯片的表面积增加的问题而且伴有由于堆叠LSI芯片的困难导致生产量降低的问题，还伴有当堆叠时增加了整个半导体器件的厚度的问题。
另外，当采用现有技术的第一实例的形式来供电时，在与上述微电极连接时，就会产生问题。
响应于这些问题，本发明的第一目的是提供一种半导体器件，该半导体器件采用内-LSI相互信号传输模式，在该模式中通过多个LSI芯片之间的线圈实现信号传输，该半导体器件能够防止LSI芯片之间信号传输效率的降低，这是由相互线圈位置的偏差导致的，并且该半导体器件能够防止由在尝试高密度时信号传输路径之间的噪声泄露增加造成的信号传输质量的降低。
本发明还具有能够用非接触模式向LSI芯片供电的第二目的，此外，本发明还具有第三目的，提供一种半导体器件，该半导体器件能够使信号传输路径和供电路径以相似的方式实现既结构简单又降低制造成本。
根据用来实现上述目的的本发明的半导体器件，一种半导体器件，其中堆叠多个LSI芯片，并且其中通过线圈的方式实现LSI芯片之间的信号传输，在LSI芯片的线圈内部穿过LSI芯片形成通孔，并且包含磁性材料的磁性引脚被插入到这些通孔中。
根据本发明的另一半导体器件是一种半导体器件，其中：一个或多个堆叠的LSI芯片被安装在内插器上，在该内插器上垂直于该表面建立包含磁性材料的磁性引脚，并且在该内插器上围绕着这些磁性引脚在该表面上形成线圈；并且在至少一个LSI芯片上，形成与形成在内插器上的线圈电磁耦合的线圈；其中：在LSI芯片的线圈的中心，形成穿过该LSI芯片的通孔；并且将磁性引脚插入在这些通孔中。
另外，在属于上述结构的本发明的半导体器件中，在堆叠的LSI芯片的线圈之间或在LSI芯片的线圈和内插器上的线圈之间交换信号。另外，在本发明的半导体器件中，借助形成在LSI芯片上的线圈的方式从内插器上的线圈向形成在LSI芯片上的电路提供电能。
另外，根据本发明的另一半导体器件是一种半导体器件，其中：一个或多个堆叠的LSI芯片被安装在内插器上，在内插器中线圈形成在表面上，并且在该LSI芯片上形成与形成在内插器上的线圈电磁耦合的线圈，其中借助形成在LSI芯片上的线圈的方式从形成在内插器上的线圈向形成在LSI芯片上的电路提供电能。
如上文所述，在本发明中磁性引脚被插入到每个LSI芯片的线圈中能够提高期望传输信号的线圈之间的信号效率，并能够降低对不期望信号传输的其他线圈的信号泄露。另外，可以借助线圈实现向每个LSI芯片供电。使用线圈实现非接触信号/电能传输不需要制备LSI芯片时图案形成中和堆叠LSI芯片时定位中的高精度条件，此外，允许减轻对LSI芯片表面平整度的要求，并且能够降低LSI芯片制备成本和装配成本。
在本发明中，“电源线”也指的是接地线。
附图说明
图1是示出现有技术的第一实例的截面图；
图2是示出现有技术的第二实例的多个芯片的堆叠形式的截面图；
图3是示出第一实施例的示意截面图；
图4A是示出第一实施例的LSI芯片表面和内插器表面的线圈单元的示意平面图；
图4B是示出第一实施例的LSI芯片表面和内插器表面的线圈单元的示意平面图；
图4C是示出第一实施例的LSI芯片表面和内插器表面的线圈单元的示意平面图；
图5是示出第二实施例的示意截面图；
图6是示出第三实施例的示意截面图；
图7是示出第四实施例的示意截面图；
图8是示出第五实施例的示意截面图；
图9是示出第六实施例的示意截面图；
图10是示出第七实施例的示意截面图；
图11是示出第八实施例的示意截面图；
图12是示出工作实例1的截面图；
图13A是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图13B是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图13C是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图13D是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图13E是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图13F是示出通过工作实例1的导电引脚实现的连接结构的实例的截面图；
图14A是示出工作实例1的制备方法的截面图；
图14B是示出工作实例1的制备方法的截面图；
图14C是示出工作实例1的制备方法的截面图；
图14D是示出工作实例1的制备方法的截面图；
图14E是示出工作实例1的制备方法的截面图；
图14F是示出工作实例1的制备方法的截面图；
图15A是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15B是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15C是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15D是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15E是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15F是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15G是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15H是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图15I是示出在工作实例1中使用的磁性引脚和导电引脚的制备方法的截面图；
图16A是示出工作实例1中使用的内插器的制备方法的截面图；
图16B是示出工作实例1中使用的内插器的制备方法的截面图；
图16C是示出工作实例1中使用的内插器的制备方法的截面图；
图16D是示出工作实例1中使用的内插器的制备方法的截面图；
图16E是示出工作实例1中使用的内插器的制备方法的截面图；
图16F是示出工作实例1中使用的内插器的制备方法的截面图；
图16G是示出工作实例1中使用的内插器的制备方法的截面图；
图16H是示出工作实例1中使用的内插器的制备方法的截面图；
图16I是示出工作实例1中使用的内插器的制备方法的截面图；
图16J是示出工作实例1中使用的内插器的制备方法的截面图；
图16K是示出工作实例1中使用的内插器的制备方法的截面图；
图16L是示出工作实例1中使用的内插器的制备方法的截面图；
图16M是示出工作实例1中使用的内插器的制备方法的截面图；
图16N是示出工作实例1中使用的内插器的制备方法的截面图；
图16O是示出工作实例1中使用的内插器的制备方法的截面图；
图16P是示出工作实例1中使用的内插器的制备方法的截面图；
图16Q是示出工作实例1中使用的内插器的制备方法的截面图；
图16R是示出工作实例1中使用的内插器的制备方法的截面图；
图16S是示出工作实例1中使用的内插器的制备方法的截面图；
图16T是示出工作实例1中使用的内插器的制备方法的截面图；
图17是示出工作实例2的截面图；
图18A是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图18B是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图18C是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图18D是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图18E是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图18F是示出通过工作实例2的导电引脚实现的连接结构的实例的截面图；
图19A是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19B是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19C是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19D是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19E是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19F是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19G是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19H是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19I是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19J是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19K是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19L是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19M是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19N是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19O是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19P是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图19Q是示出在工作实例2中使用的磁性引脚和导电引脚的制备方法的截面图；
图20A是示出工作实例2的制备方法的截面图；
图20B是示出工作实例2的制备方法的截面图；
图20C是示出工作实例2的制备方法的截面图；
图20D是示出工作实例2的制备方法的截面图；
图20E是示出工作实例2的制备方法的截面图；
图21A是示出工作实例3的制备方法的截面图；
图21B是示出工作实例3的制备方法的截面图；
图21C是示出工作实例3的制备方法的截面图；
图21D是示出工作实例3的制备方法的截面图；
图21E是示出工作实例3的制备方法的截面图；
图21F是示出工作实例3的制备方法的截面图；
图21G是示出工作实例3的制备方法的截面图；
图22是示出工作实例4的截面图；
图23A是示出工作实例4中在内插器中的线圈单元的示意平面图；
图23B是示出工作实例4中在内插器中的线圈单元的示意平面图；
图23C是示出工作实例4中在内插器中的线圈单元的示意平面图；
图24A是示出工作实例4的制备方法的截面图；
图24B是示出工作实例4的制备方法的截面图；
图24C是示出工作实例4的制备方法的截面图；
图24D是示出工作实例4的制备方法的截面图；
图24E是示出工作实例4的制备方法的截面图；
图24F是示出工作实例4的制备方法的截面图；
图24G是示出工作实例4的制备方法的截面图；
图24H是示出工作实例4的制备方法的截面图；
图24I是示出工作实例4的制备方法的截面图；
图24J是示出工作实例4的制备方法的截面图；
图24K是示出工作实例4的制备方法的截面图；
图24L是示出工作实例4的制备方法的截面图；
图24M是示出工作实例4的制备方法的截面图；
图24N是示出工作实例4的制备方法的截面图；
图24O是示出工作实例4的制备方法的截面图；
图24P是示出工作实例4的制备方法的截面图。
具体实施方式
参考附图，接下来说明关于本发明的实施例的细节。
图3是示出描绘第一实施例的半导体器件的示意截面图，图4A是示出形成在每个LSI芯片的信号输入/输出部分中的线圈附近区域的示意平面图，图4B和4C是示出内插器的线圈附近区域的示意平面图。
利用具有在芯片的电路形成表面中形成的用于信号传输的信号线圈1b的硅基板1a形成LSI(大尺寸集成)芯片1。借助引出互连1c，信号线圈1b电连接到形成在LSI芯片内部的电路(见图4A)。在硅基板1a的每个信号线圈1b的中心形成通孔1d。
利用例如由硅构成的基板2a形成内插器2，并且用绝缘膜2b覆盖基板2a的正反面以及通孔的内壁表面。在该基板正面的绝缘膜2b上形成用于与上面堆叠的LSI芯片1的信号传输的信号线圈2c，并且这些线圈2c借助引出互连2u向该基板的通孔延伸(见图4B)并借助填充该通孔的直通导体2d连接到在该基板反面上形成的电极垫2e。在电极垫2e的下表面上形成用作外部连接端子的焊球5。在这些互连中，线圈和直通导体之间的互连长度优选地被制造得尽可能的短，以降低由互连长度造成的损失，并且优选地增加互连宽度以降低阻抗。
在内插器2上堆叠多个(在图中示出的该实例中为四个)LSI芯片1，并且由磁性材料构成的磁性引脚3被插入到每个信号线圈1a和2c的中心。
然后，在内插器2和LSI芯片1之间、LSI芯片之间、上层的LSI芯片1上和LSI芯片1的通孔1d的内部形成树脂膜4，以用该树脂材料密封该LSI芯片。
作为图3结构的一个实例，通过在每个都具有100μm厚度并且其上形成有0.2μm厚的SiO2薄膜的两个硅芯片表面上，形成每个都具有10μm宽度和100μm内径的线圈互连，在这些线圈互连内部形成80μm内径的通孔，然后，将该硅基板粘附在一起，同时以每个硅基板之间10μm的距离对准通孔，以制造堆叠模块。将模块制造为这样的结构，其中具有相对磁导率20和相对介电常数20的磁性材料的引脚被插入每个芯片的通孔中，并且其中信号在形成在每个基板表面上的线圈互连之间传输，并进行三维电磁场分析。分析的结果示出：当磁性引脚存在于如本发明的结构一样的线圈互连内部的通孔中时，与不存在磁性引脚(即，当仅存在线圈时)的情形相比，信号传输提高了15bB或更多，并且相邻互连之间的信号泄露降低了大约5dB。
根据本发明，通过LSI芯片1的通孔1d和磁性引脚3的相对尺寸确定LSI芯片之间的位置，由此定位精确性可低于直接连接的情形。另一方面，与没有实施定位的情形相比，磁性引脚被插入在通孔中能够降低信号线圈之间的位置偏差。总之，使用磁性引脚提高了线圈之间信号传输的信号传输效率，且进一步降低了相邻线圈之间的干扰。另外，由于磁性引脚被插入线圈的结构，线圈之间的距离裕量大于现有技术。
图3中示出的本实施例描述了一匝线圈的情形，但是根据性能的需要可以使用多匝线圈。另外，图4A和4B中示出的线圈的返回互连可以是不同的结构，也能够是其中一个互连连接到地的结构。图4C示出了内插器中线圈的一端接地的实例。此外，如果磁性引脚全部是金属或陶瓷的磁性材料，或者是表面覆盖有磁性材料的引脚，那么也可以获得相同的效果。
虽然在本发明中硅有效地用作内插器的材料，但是也可以使用例如陶瓷的无机材料或例如树脂碾压板的有机材料。
图5是示出第二实施例的半导体器件的示意截面图。在图5中，与图3中示出的第一实施例相同的部分给出了相同的附图标记。如图5所示，在第二实施例中，除了磁性引脚3被设置在仅对应于需要信号传输的部分的长度的内插器2上之外，在LSI芯片1或内插器2上形成信号线圈1b的结构与图3中示出的结构基本相同。另外，当在提供有通孔的芯片中不需要传输特定信号时，在该LSI芯片1的磁性引脚3穿过的部分中仅提供通孔而没有提供线圈，能够使LSI芯片之间的信号传输仅限定为指定的信号。采用这种结构也能够减少非指定信号之间的泄露。
图6是示出第三实施例的半导体器件的示意截面图。在图6中，与图3中示出的第一实施例相同的部分给出了相同的附图标记。如图6所示，在第三实施例中已经变薄的LSI芯片1的结构与图3中示出的结构相同。在该实施例的内插器2中，除了在与堆叠LSI芯片相同的表面上和堆叠LSI芯片的外部形成外部端子电极垫2e，并在这些电极垫2e上布置焊球5之外，提供磁性引脚3的部分与图3中示出的结构相同。多种方法能够作为堆叠每个LSI芯片的方法；例如，其中磁性引脚逐渐插入通孔的方法，或其中仅一部分引脚插入通孔，LSI芯片堆叠和形成在虚设基板上的磁性引脚然后从上面插入到剩余通孔的方法(这里虚设基板没有必要移除)。
图7是示出第四实施例的半导体器件的示意截面图。在图7中，与图3中示出的第一实施例相同的部分给出了相同的附图标记。如图7所示，在第四实施例中，除了图3中示出的半导体器件的信号传输之外，还提供了涉及电源和接地的连接结构。在本实施例中，涉及信号传输的部分与图3中示出的第一实施例的情形相同。
如图7所示，在每个LSI芯片1中形成将要插入连接到电源和地的导电引脚6的通孔。在插入导电引脚6的通孔的内壁表面上形成壁表面导电膜1e。另外，围绕基板表面的每个通孔形成连接到壁表面导电膜1e的焊盘1f。这些焊盘1f连接到LSI芯片1的电源线或地线，并且壁表面导电膜1e接触导电引脚6。导电引脚6接触形成在内插器2的直通导体2d上的导电膜，并且这些直通导体2d通过电极垫2e的方式连接到焊球5。当磁性引脚3是具有导电性的部分时，导电引脚6可以是与磁性引脚3相同的结构，或可以通过将导电膜例如镀金应用到磁性引脚3上来实现。
在装配时，导电引脚6首先与LSI芯片的电源和地的通孔对齐，然后被插入LSI芯片的用于供电和接地的通孔中，使得与壁表面导电膜1e接触。重复相同的步骤以堆叠期望数目的LSI芯片，随后放置导电引脚6以与内插器2的直通导体2d上的导电膜接触。可选地，代替该方法，也可以使用一种堆叠方法，其中在布置内插器2的电源和地电极之前，建立导电引脚6，然后在这些导电引脚上布置用于LSI芯片的供电和接地的通孔。
本实施例不需要为了电源借助引线结合和凸块互连至LSI芯片。另外，借助导电引脚和磁性引脚自动实现了LSI芯片之间的定位，由此不需要芯片制造和芯片堆叠时的高定位精度。
图8是示出第五实施例的半导体器件的示意截面图。在图8中，与图7示出的第四实施例相同的部分给出了相同的附图标记。如图8所示，在第五实施例中，树脂膜4被排斥在每个LSI芯片1的中心之外。在本实施例中，当仅围绕着外围布置用于信号线圈和LSI芯片的供电和接地的通孔时，可以采用微隙冷却法，其中使用树脂材料，仅用来密封在引脚附近存在导体的那些区域，由此在中心部分LSI芯片之间设置间隙，然后使冷却液通过这些间隙，以实现每个LSI芯片中心的最高温位置的并行冷却，由此能够形成十分有效的热辐射结构。
图9是示出第六实施例的半导体器件的示意截面图。在图9中，与图1中示出的第一实施例相同的部分给出了相同的附图标记。如图9所示，在第六实施例中，采用这样的结构，其中分别为每个LSI芯片1和内插器2提供信号线圈1a和2c，并借助这些信号线圈1b和2c实现信号传输。另外，第六实施例是这样的结构，其中分别在LSI芯片1和内插器2上设置电源线圈1g和2g，并借助电源线圈2g、磁性引脚3和电源线圈1g实现从内插器2到每个LSI芯片1的供电。在LSI芯片1上提供的用来供电的线圈1g连接到整流器，并且交流电被转换成直流电并提供给LSI芯片1中的电路。在图9示出的第六实施例中，提供了两组电源线圈1g和电源线圈2g，但是可以仅提供一组，或可以提供三组或多组。
在图9示出的第六实施例中，磁性引脚3被插入到电源线圈和信号线圈两者中，但是当由于例如电路排列而难以布置磁性引脚时，可以采用磁性引脚不插入例如电源线圈的结构。
图10是示出第七实施例的半导体器件的示意截面图。在图10中，与图9中示出的第六实施例相同的部分给出了相同的附图标记。如图10所示，在第七实施例中，提供磁性引脚3以穿过电源线圈1g和电源线圈2g的中心，但是没有为信号线圈1b和2c提供磁性引脚3。即使通过没有提供磁性引脚的结构，在进行几乎不具有噪声或干扰且具有高质量的信号传输时，本实施例也是有效的。从电能传输效率的角度考虑，提供磁性引脚对于电源线圈1g和电源线圈2g是优选的。然而，当向芯片的中心供电时，在电路直接布置在电源线圈下面时，不能提供磁性引脚穿过的通孔。在这种情况下，仅借助电源线圈而不提供磁性引脚以实现电能传输的结构是有效的。
图11是示出第八实施例的半导体器件的示意截面图。在图11中，与图10示出的第七实施例相同的部分给出了相同的附图标记。如图11所示，在第八实施例中，采用这样的结构，其中为每个LSI芯片1和内插器2提供电源线圈1g和电源线圈2g，并且借助电源线圈2g、磁性引脚3和电源线圈1g从内插器2向LSI芯片1供电，但是其中省略了信号线圈。代替地，信号电容电极1h被设置在LSI芯片1的正面和反面上，并且信号电容电极2h被设置在内插器2的表面上。该实施例是这样的结构，其中LSI芯片之间或内插器和LSI芯片之间的信号交换是通过这些电容电极之间的电容耦合实现的。为了在内插器和堆叠在该内插器上的多个芯片之间利用电容耦合以实现信号传输，第八实施例是有效的结构。
工作实例1
图12是示出工作实例1的半导体器件的截面图。在本工作实例中，具有厚度不大于100μm的四个LSI芯片堆叠在内插器2上。利用硅基板1a形成LSI芯片1，并且用于信号传输的信号线圈1b形成在这些芯片的电路形成面上，这些信号线圈1b连接至内部电路。信号线圈1b借助引出互连连接至形成在LSI芯片1内的电路。通孔1d形成在硅基板1a的信号线圈1b的中心，并且磁性引脚3被插入在这些通孔1d中。
另外，通孔形成在每个LSI芯片1中以及连接至电源和地的导电引脚6被插入在这些通孔中，并且形成在这些通孔内壁表面上的壁表面导电膜1e与导电引脚6接触。之后焊盘1f形成在插入导电引脚6的通孔附近的基板表面上，这些焊盘1f连接至壁表面导电膜1e。这些焊盘1f连接至LSI芯片内的电源线或地线。在本工作实例中，磁性引脚3由Ni-Fe合金(坡莫合金)形成，并且导电引脚6由相同材料形成。
利用由硅组成的基板2a形成内插器2，并且基板2a的正反表面和通孔的内壁表面被绝缘膜2b覆盖。用于与堆叠在内插器2上方的LSI芯片1信号传输的信号线圈2c形成在基板2a的正面一侧的绝缘膜2b上，且在这些信号线圈2c的中心建立磁性引脚3。
另外，电极垫2f形成在内插器2的正表面侧上的绝缘膜2b上，并且导电引脚6接触这些电极垫2f。电极垫2f形成在内插器2的直通导体2d上并且直接连接至这些直通导体2d，以及另外，信号线圈2c延伸直至直通导体2d并连接至这些直通导体2d。
这些信号线圈2c、电极垫2f和直通导体2d是通过形成在绝缘膜2b上的阻挡/籽晶层2i和形成在阻挡/籽晶层2i上的铜板层2j的堆叠膜形成的。直通导体2d电连接至通过基板反表面上的阻挡/籽晶层2k和铜板层2m的堆叠膜形成的电极垫2e。用作外部连接端子的焊球5形成在电极垫2e的底表面上。
无铅合成物的焊料材料如Sn-37Pb或Sn-3Ag-0.5Cu和Sn-8Zn-3Bi用作焊球。该间距取决于引脚的数量和大小，但形成不大于0.5mm，即，与当前CSP外部端子电极相同的水平。内插器2的正反表面被保护膜2v覆盖，除导电引脚6的接触点和焊球5的形成位置之外。
在该结构中，如果通过互连连接到LSI芯片的电路部分，则形成在LSI芯片上的信号线圈可以形成在与电路表面或反表面相同的表面上。另外，用于电源和接地的导电引脚由磁材料形成，但这些导电引脚的表面可以被Ni/Au电镀覆盖。为了减少LSI芯片之间的相互干扰，可以采用覆盖绝缘层的金属或电磁吸收材料插入在LSI芯片之间的结构。优选地保持LSI芯片之间的间隙可能与50μm以下数量级一样小，用于保持信号传输品质。另外，还可以通过在LSI芯片之间涂敷高热导体的热油脂或者通过插入高的热传导薄片促进热量的辐射。
参考图13A-13F，接下来说明涉及导电引脚6和LSI之间的连接结构的改进。连接至内部电路的内部互连1k形成在LSI芯片1的电路形成面的绝缘膜1j上。这些内部互连1k借助LSI芯片1的表面的焊盘1f连接至通孔内表面的壁表面导电膜1e。
图13A是如图12所示垂直形成的通孔和其中最外表面是镀金层的壁表面导电膜1e形成在这些通孔的内表面上的实例。导电引脚的外周摩擦LSI芯片的壁表面导电膜1e的镀金层，并且延展性和柔韧性优良的镀金层受到塑性变形以获得导电触点。
图13B所示的结构具有锥形形状的通孔，在该通孔中插入引脚的一侧的一端的直径大于另一端的直径。该结构允许引脚和通孔之间位置偏差的大的容限，降低了两个金属层之间摩擦的面积，并且能容易将引脚插入到通孔中。
图13C中所示的结构是由金属制成的凸块1m形成在与LSI芯片的电路形成面相反的一侧上的焊盘上的实例。凸块形成为镍合金核和涂覆金的表面的结构，并且当孔直径设定为46μm和焊盘直径设定为60μm时具有3μm的直径和3μm的高度。该结构使得能够在堆叠LSI芯片的步骤中在LSI芯片表面的凸块1m和焊盘之间形成金属结合，并且由于镀金层的塑性变形而可以保持等于或超越表面接触的导电接触的可靠性。该结构可形成具有如图13C所示的锥形形状的通孔，或者可形成具有直线形状的通孔。
在图13D、13E和13F所示的结构中，通过代替在LSI芯片的通孔(形成电镀通孔)中形成镀层、在LSI芯片表面上形成连接内部互连1k的电极1n、使该电极1n与导电板1p连接、和将导电引脚6插入到导电板1p中来实现触点。导电板1p是通过由弹性材料组成的四方形核材料的中心穿过圆形中心孔、切割从截面形状的该中心孔发出的狭缝、和将金电镀涂敷到核材料的表面所形成的结构。
本工作实例的结构消除了需要形成电镀通孔并因此可以减少制备成本。另外，将导电引脚的尖端部逐渐减少到尖锐点能够实现将导电引脚容易插入到导电板中。在该结构中，将导电引脚插入到导电板中心的中心孔会导致导电板的镀层和导电引脚的外周之间的摩擦以获得导电接触。
半导体器件的制备方法
参考图14A-14F顺序示出的工序，接下来说明涉及本工作实例的半导体器件的制备方法(组装步骤)。组装之前，制备LSI芯片1，其中信号线圈1b形成在通孔周围以及壁表面导电膜1e和焊盘1f形成在如图14A所示的其它通孔上，并且进一步制备一个部分，在该部分中磁性引脚3和导电引脚6形成在插入籽晶层7a的临时基板7上。
这里的说明涉及导电引脚和壁表面导电膜1e和焊盘1f之间的空间关系。如放大图所示的，壁表面导电膜1e和焊盘1f是通过在其中设置通孔的硅基板1a上形成SiO2膜1q和然后在该SiO2膜1q上连续形成：作为阻挡金属层的TiN膜1r、作为籽晶层和镀层的铜膜1s和作为镀层的金膜1t实现的。LSI芯片1的壁表面导电膜1e和焊盘1f的形状(焊盘直径、孔直径、金属层的厚度)和导电引脚的形状(直径和长度)取决于所采用的LSI芯片的电极间距和叠层的数量。
作为一个实例，接下来说明涉及LSI芯片1的电极间距为100μm和堆叠四个LSI芯片1的情形。LSI芯片1的电源-接地通孔的焊盘直径被设定为60μm以防止出现短路，而且，获得与基础材料的可靠粘合，孔直径设定为46μm，并且孔内壁的组成材料的厚度对于绝缘膜(SiO2)为0.2μm、对于阻挡金属层(TiN)为10nm、对于籽晶层(铜)为0.15μm和对于镀金层为2μm。
壁表面导电膜1e的最终内直径为37.28μm。插入在其中的导电引脚的直径形成为38.7μm-39.2μm。采用这些空间关系会导致壁表面导电膜1e的镀金层和导电引脚的外周之间0.5μm-1μm的重叠。通过利用这些部分，当导电引脚插入到LSI芯片1的通孔中时，壁表面导电膜的金会摩擦导电引脚的金属材料层并受到塑性变形以使得能够实现可靠的导电接触。
关于通孔部分的连接结构，可以采用根据需要如前所述产品的接触可靠性的结构。形成在LSI芯片1的信号线圈中的通孔1d形成为其中一边测量为50μm的四方形形状或具有50μm内直径的圆形形状。磁性引脚3形成为38.7μm-39.2μm的直径，与导电引脚6相似。
磁性引脚和导电引脚的高度取决于LSI芯片和树脂层每个的厚度。把一个LSI芯片1的厚度为50μm和树脂膜4的层间厚度为10μm作为实例，引脚形成为250μm的高度，该高度是四个LSI芯片1厚度为200μm和五层树脂膜4总数为50μm的和。
如图14A所示，将树脂(例如，热塑性环氧树脂)4a应用到具有磁性引脚3和导电引脚6的临时基板7的中心部分。在该状态下，LSI芯片1由芯片装配器件通过真空吸引固定，LSI芯片1中的通孔和磁性引脚3和导电引脚6的图像由相机捕捉，执行位置调节，并且通过加热和加压装配和固定LSI芯片1(图14B)。重复该工艺以在上面形成了磁性引脚3和导电引脚6的临时基板7上制造三维LSI堆叠结构(图14C)。
接下来将树脂4a(例如，热塑性环氧树脂)应用到内插器2的上表面的中心部分上，并且由芯片装配器件通过真空吸引固定上面堆叠了LSI芯片1的基板以使LSI芯片1与内插器2面对面(图14D)。在该状态下，内插器上的直通导体2d和电极垫2f、和磁性引脚3和导电引脚6的图像由相机捕捉，并接下来进行位置调节，将上面堆叠了LSI芯片的临时基板7装配到内插器2上并且通过加热和加压固定(图14E)。
接下来通过蚀刻和移除使作为上表面的临时基板7分离。最后，将焊剂提供给直通导体反表面上的电极垫2e，安装焊球5并通过回流焊接(图14F)。由此可以通过上述的工艺制备本发明的半导体器件。
磁性引脚的制备方法
参考图15A-15I中顺序示出的工序，接下来说明涉及磁性引脚和导电引脚的制备方法。应用一种利用高亮度、高渗透率(短波长)和优良方向性的x射线特性的技术，由此等尺寸转移类型x射线掩模用于处理高纵横比结构。首先制备临时基板7(图15A)。例如硅、玻璃或金属的材料用作临时基板7。当使用硅基板或玻璃基板时，在基板的整个上表面上溅射铜、钛、铝或使用这些金属的合金，以形成籽晶层7a(图15B)。该基板的材料优选地使用具有热膨胀系数基本上等于将要被堆叠的LSI芯片的硅或玻璃基板。当利用具有比较高的输出和高产生的热的器件时，利用基板上的金属例如铜并留下铜到最后而不剥离，使得能够使用铜作为热辐射板。然而，在该结构的情况下，在基板上必须形成具有优良导热性的绝缘膜(SiN)和籽晶层，并接着形成磁性引脚(导电引脚)，必须移除形成在绝缘膜表面上的籽晶层的多余部分以防止短路。将这些工艺添加到下文所示的制备方法。抗蚀剂膜8a形成在该表面上至大于引脚的所希望高度10μm-50μm的量级的厚度(图15C)。
在形成抗蚀剂膜之后，执行x射线曝光。关于曝光的方法，借助掩模11a将受到高能量电子控制磁场的从同步加速器辐射设备产生的x射线照射到抗蚀剂膜8a的表面上(图15D)。作为曝光光源，代替x射线，也可以照射EUV(远紫外射线)。接下来执行显影来移除露出部分的抗蚀剂膜(图15E)。接下来使用电镀方法在消除了抗蚀剂膜的籽晶层7a上形成磁性材料镀层3a(图15F)。该金属层的材料是磁性材料，并且从金属层可以通过电镀形成的观点来看，主要使用含35-80重量百分比的镍的Ni-Fe合金(坡莫合金)、Fe-Co合金或磁铁矿(Fe3O4)。
可选地，作为其它材料，还可嵌入铁氧体或通过接下来示出的制备方法形成。首先对抗蚀剂膜表面进行亲水性处理以形成羟基，之后将基板浸入含金属离子的溶液中吸收金属离子。在该情形下，引入氧化剂例如亚硝酸离子或空气，这导致把一部分亚铁离子(二价铁)氧化成三价铁。进一步吸收该表面中的金属离子会导致产生具有尖晶石型晶体结构的铁氧体。
在图15F的工艺之后，执行研磨、抛光或干法蚀刻以处理到所希望的均匀厚度(图15G)。接下来在水平面上形成镀层以仅在引脚的上部分上形成金属凸块(图15H)。接下来通过抗蚀剂膜掩蔽磁性引脚3的形成区域并执行湿法蚀刻以削尖仅导电引脚6的尖部。然后移除抗蚀剂膜(图15I)。
内插器的制备方法
参考图16A-16T顺序示出的工艺，接下来说明涉及内插器的制备方法。准备在工业市场中买卖的具有525μm-725μm厚的硅制成的基板2a，然后通过由CVD沉积SiO2膜5μm-7μm厚在基板2a的表面上形成绝缘膜2b(图16A)。接下来在整个表面上涂敷抗蚀剂以在绝缘膜2b上形成抗蚀剂8b，之后执行曝光、显影和蚀刻以移除直通导体形成区域的抗蚀剂膜8b和绝缘膜2b。然后通过RIE(反应性离子蚀刻)挖出基板以形成100μm深的孔(图16C)。
接下来通过CVD沉积SiO2膜至0.2μm厚以在孔的内壁表面上形成绝缘膜2b(在图中，在前形成的绝缘膜和新形成的绝缘膜被示出为组合的单元)(图16D)。接下来沉积将用作阻挡层的TiN膜至10nm的厚度并沉积将用作籽晶层的铜膜至0.15μm厚以形成阻挡/籽晶层2i(图16E)。
接下来执行电镀以完全掩埋孔的内部并形成在基板上方延伸的镀铜层2j(图16F)。
执行采用湿法蚀刻和CMP方法的抛光和打平工艺，以制备沉积在表面上2μm-5μm均匀厚度的镀铜层(图16G)。用于电极垫、互连层和线圈形成区的抗蚀剂膜8c被通过光刻选择性地形成(图16H)，并且通过利用抗蚀剂膜8c作为掩模移除铜以将镀铜层2j处理成规定图形(图16I)。移除抗蚀剂膜8c之后，通过CVD在整个表面上方沉积SiN或SiO2以形成保护膜2v(图16J)。
接下来通过抗蚀剂膜8d覆盖除了导电引脚接触位置之外的所有区域(图16K)，通过干蚀刻移除多余的保护膜2v，并且分离和移除抗蚀剂膜8d(图16L)。接下来通过粘接层10粘附由例如玻璃和晶片组成的支撑结构9(图16M)。然后通过CMP从反表面执行研磨工艺直至剩余的硅距离孔的底表面具有10μm-30μm数量级的厚度(图16N)，之后执行干蚀刻以暴露出直通导体2d的端部(图16O)。
接下来使用CVD沉积SiN或SiO2以在反表面上形成绝缘膜2b(图16P)。接下来通过CMP或干蚀刻移除反表面上的一部分绝缘膜2b，以暴露出直通导体2d的表面，在这之后，在反表面上形成电极，通过溅射法沉积TiN和铜以形成阻挡/籽晶层2k并且执行电镀以形成镀铜层2m(图16Q)。接下来通过碾磨移除多余的部分并形成电源垫2e(图16R)。接下来采用CVD以在整个表面上方沉积SiN或SiO2以形成保护膜2v，然后通过干蚀刻移除外部连接端子的形成区域的保护膜2v(图16S)。最后，分离和移除支撑结构9以完成本工作实例的内插器(图16T)。
工作实例2
图17是示出本发明的工作实例2的半导体器件的截面图。在本工作实例中，使用SOI(绝缘体上硅)基板形成内插器。换句话说，使用SOI层(硅层)不仅形成硅核引脚，而且形成互连层、信号线圈和电极垫。采用该结构使得能够实现利用SOI基板成批形成所有的引脚，因此具有实现制备工艺相比工作实例1缩减的效应。另外，外部连接端子(焊球)形成在与互连层和线圈相同的表面上，并且因此本工作实例是适合于具有很少引脚的器件的结构并且允许较薄的结构。
如图17所示，在本工作实例的半导体器件中，提供有通孔的四个LSI芯片1被安装在上面建立了磁性引脚3和导电引脚6的内插器2上，这些引脚3和6被插入到LSI芯片1的通孔中。连接至LSI芯片1的内部电路的信号线圈1b形成在具有磁性引脚3作为中心的LSI芯片1上，并且信号线圈2c形成在内插器2的绝缘膜2b上。如放大图中所示的，信号线圈2c由硅层2n和表面是金层的导电镀层2t形成。
另外，焊盘1f和壁表面导电膜1e形成在插入导电引脚6的LSI芯片的通孔的内壁表面周围和之上。焊盘1f连接至LSI芯片1的电源线或地线，并使壁表面导电膜1e接触导电引脚6。内插器2和LSI芯片1之间以及LSI芯片1之间的间隙由树脂膜4填充。由硅层2n和表面是金层的导电镀层2t组成的电极垫2e，形成在内插器2的圆周，并且焊球5形成为电极垫2e上的外部连接端子。形成在内插器2的绝缘膜2b上的导电引脚6和信号线圈2c借助同样形成在绝缘膜2b上的互连而连接至电极垫2e。在本工作实例中使用的磁性引脚3和导电引脚6是相同的结构，并且通过用如放大图A中所示的Ni/Ni-Fe合金镀层2s覆盖硅核引脚2q的表面来实现。
接下来说明涉及参考图17的每个部分的结构细节。在内插器2上形成引脚的方法利用VLS(气相-液体-固体)生长方法，其是形成杆状单晶的方法，使得能够实现所有引脚的成批形成且可以相对容易地减少制备成本。
通过用作引脚材料的VLS方法实现的杆状单晶可以由Si、LaB6、GaAs、GaP、WO2和SiC形成，但从保持长期可靠性的观点来看，优选地使用具有与将被堆叠的LSI芯片相同热膨胀系数的硅。作为内插器的材料，使用SOI(绝缘体上硅)基板，其中绝缘膜的SiO2膜形成在硅基板的上表面上并且硅单晶膜形成在绝缘膜的上表面上。使用一种基板，其中硅基板具有400μm-800μm的厚度、SiO2膜具有0.5μm-2μm的厚度和硅单晶膜具有3μm-40μm的厚度。
磁(导电)引脚的形状(硅核引脚的直径和金属层的厚度)、LSI芯片的直通电极的形状(焊盘直径、孔直径、金属层的厚度)和通孔的直径都取决于使用的LSI芯片的电极间距和叠层的数量。作为实例，说明涉及LSI芯片的电极间距为100μm并堆叠四个LSI芯片的情形(涉及图14A和图17的部分放大图)。
将LSI芯片的电源/地通孔处的焊盘直径设定为60μm以防止出现短路，并且进一步，以获得与基板材料的可靠粘合；孔形成46μm的直径，并且形成孔内壁的组成材料对于绝缘膜(SiO2)为0.2μm的厚度、对于阻挡金属层(TiN)为10m的厚度、对于籽晶层(铜)为0.15μm的厚度、对于镀铜层为2μm的厚度和对于镀金层为2μm的厚度。结果，直通电极的内直径为37.28μm。关于对应于这些直通电极的导电引脚，硅核引脚的直径为34.5μm-35μm并且在具有0.1μm厚的无电镀镍层上将磁性材料(Ni-Fe合金)电镀到2μm厚。
结果，包括金属层的引脚直径为38.7μm-39.2μm。采用这些空间关系会导致壁表面导电膜1e的镀金层和导电引脚外周的磁层之间0.5μm-1μm的重叠。利用该重叠部分，壁表面导电膜1e的金会摩擦磁性材料层并且当引脚被插入到LSI芯片的通孔中时受到塑性变形，由此可以获得可靠的导电接触。对于导电引脚和LSI芯片之间的连接结构可以采用各种形式，如在下文中说明的。
形成在LSI芯片1上的信号线圈1b的中心的通孔1d形成为边长为50μm的四方形形状或内直径为50μm的圆形形状。磁性引脚3形成38.7μm-39.2μm的直径，与导电引脚6类似。LSI芯片的通孔1d的内壁和磁性引脚之间的空间优选地被制作成与从提高信号传输效率的观点来看尽可能地小。
硅核引脚的高度取决于LSI芯片和层间树脂膜4的厚度。把其中一个LSI芯片具有50μm的厚度和每层之间的树脂膜4的厚度为10μm作为实例，硅核引脚形成为250μm的高度，其是四个厚度为40μm的LSI芯片的厚度、四层厚度为10μm的树脂膜4的厚度之和，200μm，其为硅核引脚的伸出量。
对于外部连接端子，使用Sn-Pb或无铅合成物例如Sn-3Ag-0.5Cu和Sn-8Zn-3Bi的焊球或金属引脚。焊球粘附到内插器基板的高度取决于LSI芯片的叠层数，但优选地被设定为比引脚高度高0.05μm数量级的尺寸，目的是当安装在母板上时防止引脚尖端和母板之间的接触。
当在母板中形成用于堆叠的LSI芯片的底切或开口时缓解或解决了该类型的条件。外部连接端子(例如焊球)的间距取决于端子数和大小，但考虑到不大于当前CSP的外部连接端子的水平，将间距形成为0.5mm以下。
接下来说明涉及参考图18A-18F的导电引脚6(具有Ni/Ni-Fe镀层2s的硅核引脚2q)和LSI芯片之间的连接结构的改进。连接至内部电路的内部互连1k形成在LSI芯片的电路形成面的绝缘膜1j上，并且内部互连1k借助芯片表面的焊盘1f连接至通孔内表面的壁表面导电膜1e。
图18A是如图17所示垂直形成通孔的实例，并且其中最外表面是镀金层的壁表面导电膜1e形成在这些通孔的内表面上。形成在导电引脚外圆周上的Ni/Ni-Fe镀层2s会摩擦LSI芯片的壁表面导电膜1e的镀金层，并且具有优良延展性和柔韧性的镀金层受到塑性变形以获得导电接触。
图18B中所示的结构包括插入引脚的一侧(电路形成面一侧)直径比另一侧大的锥形形状的通孔。该结构使得能够实现引脚和通孔之间位置偏差的容限的增加，两个金属层之间摩擦的表面积的进一步降低，以及引脚容易插入到通孔中。
图18C中所示的结构是其中通孔形成为LSI芯片的电路形成面上的直径大的锥形形状的结构，并且进一步地，由金属制成的凸块1m形成在LSI芯片的电路形成面上的焊盘1f上。关于这些凸块1m的大小，当孔直径被设定为46μm以及焊盘直径被设定为60μm时，凸块1m形成为3μm直径和3μm高度的结构，镍合金作为核和金被涂覆在表面上。在图18C所示的结构中，在堆叠LSI芯片的工艺中可以在LSI芯片表面上的凸块1m和焊盘之间形成金属结合，由此可以超过通过镀金层的塑性变形实现的表面接触地保持电连接的可靠性。
图18D、18E和18F中所示的结构是，代替在LSI芯片的通孔中形成电镀通孔，形成电极1n连接至LSI芯片表面上的内部互连1k、这些电极1n连接至导电板1p和导电引脚6插入并与导电板1p接触的结构。导电板1p是通过形成穿过由塑料材料组成的四方形形状核材料中心的圆心孔、切割从截面形状的该中心孔辐射的狭缝和对核材料的表面进行金电镀来构造的。
该工作实例的结构消除了形成电镀通孔的需要并因此能够实现制备成本的减少。另外，将导电引脚的尖端部逐渐减少到尖锐点能够实现将导电引脚容易插入到导电板中。在该结构中，将导电引脚插入到导电板中心的中心孔中会导致导电板的镀层和导电引脚外圆周的镀层之间的摩擦以获得导电接触。
内插器和磁性(导电)引脚的制备方法
接下来说明涉及参考图19A-19Q中顺序示出的工序用在本工作实例中的内插器的制备方法。首先，如图19A所示，制备由SiO2组成的绝缘膜2b和由基本表面为(111)表面的单晶制成的硅层2n形成在硅基板2a上的SOI基板。SOI技术可以是通过将氧化物离子驱动到单晶硅基板中在单晶区下面直接形成氧化物区的方法，或使用热处理将单晶硅基板粘附到表面氧化单晶硅支撑基板的氧化表面的方法。为了消除SOI基板的金属离子和有机材料，执行RCA清洗，其是硅基板的湿法清洗方法，作为基本的氨水-过氧化氢清洗和盐酸-过氧化氢清洗，之后通过蒸发或溅射法在硅层2n上生长0.03μm厚的金膜2o(图19B)。
接下来应用抗蚀剂以在金膜2o上形成抗蚀剂膜8e(图19C)，之后执行呈现和显影，然后移除除了在互连层(包括电极垫和线圈)和引脚形成区中之外的抗蚀剂膜(图19D)。接下来利用抗蚀剂膜8e作为掩模执行金膜2o的蚀刻(图19E)，并且在移除全部的抗蚀剂膜之后，执行IPA(异丙醇)清洗(图19F)。
接下来应用新的抗蚀剂以使抗蚀剂膜8f形成到超越金膜2o的高度(图19G)，执行呈现和显影，然后从引脚形成区移除抗蚀剂膜(图19H)。然后对移除了抗蚀剂膜的凹陷进行无电镀以形成2μm厚的金凸块2p(图19I)。接下来剥离掉抗蚀剂膜8f并执行IPA清洗(图19J)。可以按相反的顺序执行图19E中所示的形成金凸块2p的工艺和蚀刻金膜2o的工艺。
接下来用金膜2o作为掩模执行利用氢氟酸和硝酸的混合物的各向同性蚀刻，在互连层和引脚形成区中留下硅层(图19K)，之后通过蚀刻移除除了直接在金凸块2p下面之外的部分的金膜2o(图19L)。接下来利用金凸块作为掩模，使用氢氟酸、硝酸和醋酸的混合液执行各向同性蚀刻，以在金凸块下面形成台式状(图19M)。
在该情形下，在反应器中将热应用到900℃以上并引入原材料氢气和四氯化硅。该工艺会导致金-硅合金熔融和气体之间的气体-液体分界面反应，在熔融和基板的界面沉淀硅，并且单晶硅在垂直方向上生长以形成硅核引脚2q。引脚下面生长的尖端为形成金-硅合金层的形状，并且在引脚的高度方面会出现变化。为了消除合金部分并使引脚高度一致而执行引脚尖端修整工艺。更具体地，旋转含微研磨剂颗粒的重叠薄片，使引脚尖端垂直接触该薄片并由此进行修整工序(图19N)。
而且，使硅核引脚接触重叠薄片并在一个平面方向上施加力以导致该引脚在一个方向上扣住和均匀变形。在该情形下，引脚尖端形成为尖点状(图19O)。通过无电镀仅在露出硅的部分上选择性地形成0.5μm厚的镍基膜2r，以得到硅核引脚和互连层导电性(图19P)。接下来，利用无电镀，在镍基膜2r的表面上形成2μm厚的磁性材料的坡莫合金(90％的镍和10％的铁合金)，并在硅核引脚的表面上形成磁性膜Ni/Ni-Fe合金镀层2s(图19Q)。
上述的镍基膜2r也可以是Ni-P基膜，并且代替Ni/Ni-Fe合金镀层2s可形成磁铁矿(Fe3O4)膜或铁氧体膜。另外，也可以根据需要在这些膜的合适位置通过无电镀形成0.5μm-2μm厚的金膜。由此可以通过上述步骤制备包括磁性引脚3和导电引脚6的内插器2。
工作实例2的制备方法
参考图20A-20E，接下来说明涉及在内插器2上堆叠LSI芯片1以制备图17中所示工作实例2的半导体器件的方法。
如图20A所示，将树脂4a(例如，热固性环氧树脂)预先涂敷到包括磁性引脚3和导电引脚6的内插器2的中心部分上。在该情形下，通过芯片安装器件工具由真空吸引固定在通孔1d周围形成信号线圈1b和壁表面导电膜1e和焊盘1f形成在其它通孔的LSI芯片1，通过相机捕捉壁表面导电膜1e形成在LSI芯片和导电引脚6上的通孔的图像，并执行位置调节(图20A)。接下来安装LSI芯片并进行加热和加压以借助树脂4密封和固定(图20B)。
接下来将树脂4a应用到被安装的第一LSI芯片上并执行第二LSI芯片1的定位(图20C)。然后安装第二LSI芯片1并进行加热和加压来固定。重复这些工艺以制备四个LSI芯片的堆叠结构(图20D)。
然后将焊剂提供给通过在硅层2n上形成导电镀层2t实现的电极垫2e，然后安装焊球5并通过回流焊接到电极垫2e上(图20E)。通过上述工艺制备本工作实例的半导体器件。另外，当引脚布置在周边附近时，通过芯片安装器件工具的真空吸引保持LSI芯片的中心部分，并且当引脚布置在区域阵列中时，由吸引保持LSI芯片的端部。
工作实例3
图21G是示出工作实例3的半导体器件的截面图，图21A-21F是示出用来说明工作实例3的制备方法的按工序顺序的中间制备阶段的状态的截面图。
如图21G所示，工作实例3与图17示出的工作实例2的主要不同在于下面的三点：第一点，在为了LSI芯片的供电和接地而插入的导电引脚6中，硅核心引脚2q的外圆周没有被磁性材料覆盖，而是，被导电镀层2t覆盖，在该镀层中最外表面是1μm-5μm厚的金层。由镀金层形成导电引脚6的表面可以使与LSI芯片的通孔的壁表面导电膜1e的接触为金-金接触，这例如在现有技术的开关中具有稳定性的证明记录，并且能够因此实现接触状态稳定性的提高。
作为第二点不同，在形成在LSI芯片的信号线圈1b的中心的通孔中插入的磁性引脚3是用磁性材料形成的，并且该磁性引脚被借助粘接固定在内插器的信号线圈2c的中心。这些引脚自己整个由磁性材料制成能够产生更强的磁场，并由此能够实现信号传输质量的提高。
作为第三点不同，在插入磁性引脚3的区域中不存在树脂。当然，在形成本结构之后的过程中，在随后堆叠LSI芯片步骤中的毛细流动会使树脂渗透到上面描述的不存在树脂的区域中。
工作实例3的制备方法
接下来涉及参考图21A-21G的堆叠LSI芯片的方法。如图21A所示，准备包括导电引脚6的内插器2，其中已经形成了互连层(未示出)、信号线圈2g和电极垫2e。在本工作实例的内插器中，导电引脚6、互连层、信号线圈2g和电极垫2e全部是在硅核心引脚2q或硅层2n的表面上形成了由Ni/Au镀层构成的导电镀层2t的部分。在安装了LSI芯片的内插器的部分中，树脂4a(例如，热硬化环氧树脂)被应用到除了信号线圈2c形成位置之外的部分。在该状态下，利用芯片安装器件的工具由真空吸引固定LSI芯片1，在LSI芯片1中信号线圈1b围绕着通孔1d形成，并且壁表面导电膜1e和焊盘1f形成在其它通孔上，壁表面导电膜1e已经形成在LSI芯片1上的通孔和导电引脚6的图像都是由相机捕捉的，并进行位置调整，之后安装LSI芯片1，并对其进行加热和加压，以借助树脂膜4进行固定(图21B)。
接下来将树脂4a应用到安装了的第一LSI芯片1上，并执行第二LSI芯片1的定位(图21C)。然后安装第二LSI芯片1并进行加热和加压以借助树脂4进行固定(图21D)。通过重复这些工艺制备内插器3上的四个LSI芯片的堆叠结构。
然后通过芯片安装器件工具由真空吸引固定上面形成插入籽晶层7a的磁性引脚3的临时基板7，通过压印使粘接剂粘附到磁性引脚上，并对准内插器2的电极垫2e和形成在临时基板7中的通孔的位置(图21E)。然后粘附磁性引脚的端部并将其固定到形成在内插器上的信号线圈2c的中心，之后选择性地蚀刻籽晶层以切掉籽晶层部分处的上临时基板7(图21F)。最后，将焊剂提供给电极垫2e以安装焊球5并且然后通过回流将焊球5焊接到电极垫2e上(图21G)。
工作实例4
图22是示出工作实例4的半导体器件的截面图，图23A-23C是示出工作实例4的内插器的线圈附近的示意平面图。在本工作实例中，磁性膜12被设置在内插器2上，一对磁性引脚3被安装在每个磁性膜12上，并且每对磁性引脚3通过磁性膜13在磁性引脚3的顶部链接。换句话说，闭合磁路由一对磁性引脚和磁性膜12和13形成。信号电容电极2h形成在内插器2上，并且信号电容电极1h形成在每个LSI芯片1上，由此实现了借助这些电极1h和2h执行在LSI芯片1之间以及内插器2和LSI芯片1之间的信号交换的结构。
另外，电源线圈2g形成在内插器2上的磁性引脚3周围，并且在每个LSI芯片1上，电源线圈1g形成在插入了磁性引脚3的通孔1d周围的基板的正反面上。如图23A所示，电源线圈2g借助导引互连2u和直通导体2d连接至基板反面上的一对电极垫(电源垫和接地垫)上。代替电源线圈2g的两端连接至电极垫的结构，可采用电源线圈2g的仅一端连接至最近的电极垫和另一端连接至地互连的结构，如图23B所示。然而，该地互连借助内插器2区域(未示出)中的直通导体2d连接至地电极垫。
可选地，与图23B中所示的结构相反，可采用电源线圈2g的一端连接至最近电极垫和另一端连接至电源互连的结构，如图23C所示。在该结构中，电源互连借助内插器2区域(未示出)中的直通导体2d的方式连接至电源电极垫。在这些电源互连和地互连中，线圈和直通导体之间以及垫和直通导体之间的互连长度优选地尽可能得短以降低由互连长度引起的损耗，并优选地将互连宽度制作得尽可能地厚以降低阻抗。
在图22中，示出了使用电容耦合交换信号的工作实例，但也可以是借助如图10所示的线圈利用电磁耦合实现信号交换或者借助如图9所示的线圈和磁性引脚利用电磁耦合实现信号交换的结构。
图22和图23A-23C所示的工作实例示出了内插器2上的电源线圈2g的匝数和每个LSI芯片1上的电源线圈1g的匝数都是一个匝数，但本发明不限于该结构。例如，通过使电源线圈2g的匝数为n0和使每个LSI芯片1的电源线圈1g的匝数为n1、n2、n3等，可以将不同的电压提供给每个LSI芯片1，以设置电源线圈1g和2g每个都具有不同的匝数。类似地，通过在同一LSI芯片1上设置电源线圈1g具有不同的匝数，可以将多种类型的电压提供给一个LSI芯片1。在该情况下，由电源线圈2g的匝数n0和每个LSI芯片1的电源线圈1g的匝数n1、n2、n3等等之间的比率确定提供给LSI芯片1的电压值。
因此，采用上述结构不需要半导体器件中具有需要多个类型电源的电路的电压转换器例如DC/DC转换器，并可以实现器件最小化。
在本工作实例中，用于电源的磁路形成为环并因此相比仅插入磁性引脚的情形能够实现电源效率的急剧增加。另外，在LSI芯片上提供信号电容电极1h实现信号交换不需要形成用于信号传输的通孔的工艺和形成电镀通孔的工艺，因此可以实现制备成本的减少。而且，在工作实例1中，对于电源和接地需要由导电引脚6和通孔的壁表面导电膜1e之间的接触实现的电连接，因此在导电引脚和LSI芯片的对准方面需要固定电平的准确度，但本工作实例可以增加位置准确度的容限。
工作实例4的制备方法
接下来说明涉及制备参考图24A-24P的工作实例4的方法。首先在临时基板7上形成籽晶层7a，然后在该籽晶层7a上形成抗蚀剂膜8g(图24A)。曝光并显影抗蚀剂膜8a以移除磁性膜形成区的抗蚀剂膜(24B)。通过电镀形成磁性膜13(图24C)。剥离掉抗蚀剂膜并将其移除(图24D)。
应用新的抗蚀剂以形成膜厚度大于磁性引脚所希望高度的抗蚀剂膜8h(图24E)。接下来执行借助掩模11b的X射线曝光(图24F)，之后执行显影(图24G)。通过电镀形成Ni-Fe合金(坡莫合金)以在通过电镀露出的籽晶层7a上形成磁性引脚3(图24H)。通过剥离剂移除抗蚀剂膜8h，并将树脂4a(例如，热固性环氧树脂)应用到临时基板7的中心部分。在该状态下，通过芯片安装器件工具由真空吸引固定LSI芯片1，在该LSI芯片1上面电源线圈1g形成在通孔周围的基板正反面上和信号电容电极1h形成在基板的电路形成面上，LSI芯片1上的磁性引脚3和通孔1d的图像由相机捕捉，执行位置调节，然后LSI芯片的通孔1d穿过磁性引脚3上方(图24I)。然后将LSI芯片1安装在临时基板7上并对其进行加热和加压以借助树脂4进行密封和固定(图24J)。
接下来将树脂4a应用到安装了的第一LSI芯片1上，然后定位第二LSI芯片1，并且第二LSI芯片的通孔1d穿过磁性引脚3(图24K)。然后安装第二LSI芯片1并通过加热和加压进行固定(图24K)。通过重复这些工艺得到了临时基板7上的四个LSI芯片1的堆叠结构(24L)。接下来将树脂4a应用到最上部的LSI芯片1上，并且上面形成了磁性膜12和电源线圈2g的内插器2位于堆叠的LSI芯片结构上(图24M)。
然后将内插器2安装在堆叠的LSI芯片结构上并通过加热和加压进行固定(图24N)。接下来剥离掉临时基板7并通过蚀刻形成在临时基板7上的籽晶层7a将其移除(图24O)。最后，将焊剂提供给电极垫2e，安装焊球5并通过回流将其焊接到电极垫2e上(图24P)。由此通过上述工艺制备本工作实例的半导体器件。
权利要求书(按照条约第19条的修改)
1.一种半导体器件，在其中堆叠了多个LSI芯片且借助线圈进行所述LSI芯片之间的信号传输，其中：
在所述LSI芯片的所述线圈内穿过所述LSI芯片形成多个通孔，并且包含磁性材料的磁性引脚被插入到所述通孔中。
2.一种半导体器件，在该半导体器件中，一个或多个堆叠的LSI芯片被安装在内插器上，在该内插器上垂直于该表面建立包含磁性材料的磁性引脚，并且在该内插器上在围绕着所述磁性引脚的表面上形成线圈；并且在至少一个所述的LSI芯片上，形成与形成在所述内插器上的所述线圈电磁耦合的线圈；其中：
在所述LSI芯片的所述线圈的中心，形成穿过所述LSI芯片的多个通孔；和
所述磁性引脚被插入在这些通孔中。
3.根据权利要求2的半导体器件，其中，建立所述磁性引脚以穿过多个所述的LSI芯片。
4.根据权利要求2的半导体器件，其中，建立多个所述磁性引脚的一部分以穿过堆叠的多个所述LSI芯片的一部分，并且建立多个所述磁性引脚的另一部分以穿过全部多个所述LSI芯片。
5.根据权利要求2到4中任一项的半导体器件，其中，所述磁性引脚用来在形成于所述内插器上的所述线圈和形成于所述LSI芯片上的所述线圈之间、或者在形成于所述内插器上的所述线圈和形成于所述LSI芯片上的所述线圈之间、以及在形成于所述LSI芯片上的所述线圈之间进行信号交换。
6.根据权利要求2到4中任一项的半导体器件，其中：
在所述内插器上，垂直于所述内插器的表面建立导电引脚，在该导电引脚中至少表面部分由导电材料形成并且连接到电源线；和
所述导电引脚被插入到形成在所述LSI芯片中的所述通孔中，并且所述的导电引脚电连接到形成在所述LSI芯片上的电源线。
7.根据权利要求6的半导体器件，其中：
在其中插入所述导电引脚的所述LSI芯片的所述通孔的内壁表面上形成壁表面导电膜；和
所述壁表面导电膜接触所述导电引脚。
8.根据权利要求6的半导体器件，其中：
建立多个导电板，这些导电板覆盖其中插入所述导电引脚的所述LSI芯片的所述各通孔、具有以辐射形式形成的开口、且连接到形成在所述LSI芯片上的所述电源线，其中所述多个导电板接触所述各导电引脚。
9.根据权利要求2的半导体器件，其中，借助形成在所述LSI芯片上的所述线圈从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的各电路提供电能。
10.根据权利要求2的半导体器件，其中：
所述磁性引脚用来在形成在所述内插器上的所述线圈和形成在所述LSI芯片上的所述线圈之间、或者在形成在所述内插器上的所述线圈和形成在所述LSI芯片上的所述线圈之间、以及在形成在所述LSI芯片上的所述各线圈之间进行信号交换；和
所述的磁性引脚用来借助形成在所述LSI芯片上的所述线圈，从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的各电路提供电能。
11.根据权利要求9或权利要求10的半导体器件，其中，用来供电的所述线圈形成在所述LSI芯片的正面和反面上。
12.根据权利要求9或权利要求10的半导体器件，其中，用于供电的所述线圈围绕着邻近建立的两个所述磁性引脚形成，并且该两个磁性引脚与在最上面堆叠的所述LSI芯片和所述的内插器的每个上形成的各磁性膜磁耦合。
13.根据权利要求9的半导体器件，其中，在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、或在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、以及在形成在所述LSI芯片上的各电路之间，借助形成在所述内插器和所述LSI芯片的每个上的用于信号传输的线圈，电磁性地进行信号交换。
14.根据权利要求9的半导体器件，其中，在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、或者在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、以及在形成在所述LSI芯片上的各电路之间，借助形成在所述内插器和所述LSI芯片的每个上的用于信号传输的电极，通过电容性耦合进行信号交换。
15.根据权利要求2的半导体器件，其中：
在所述内插器上形成多个通孔，在所述各通孔内形成直通导体；和
借助所述直通导体，形成在所述内插器上的所述线圈连接到形成在反面上的外部连接端子。
16.根据权利要求2的半导体器件，其中：在其上形成所述线圈的所述内插器的表面上，形成连接到所述线圈的外部连接端子。
17.根据权利要求2的半导体器件，其中，所述磁性引脚全部由磁性材料形成，或通过用磁性材料覆盖半导体材料的表面来实现。
18.根据权利要求6的半导体器件，其中，所述导电引脚全部由磁性材料形成，或者是通过用磁性材料覆盖半导体材料的表面的结构。
19.根据权利要求6的半导体器件，其中，所述导电引脚全部由磁性材料形成，或者是通过在所述磁性引脚的表面上形成导电膜实现的，所述磁性引脚是通过用磁性材料覆盖半导体材料的表面来实现的。
20.一种半导体器件，在该半导体器件中，在一表面上将一个或多个堆叠的LSI芯片安装在内插器上，在该内插器上形成了线圈；并且在所述LSI芯片上，与形成在所述内插器上的所述线圈电磁耦合地形成线圈；其中：
借助形成在所述LSI芯片上的所述线圈，从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的电路提供电能。
21.根据权利要求20的半导体器件，其中：
用于信号的线圈形成在所述内插器和所述LSI芯片上；并且借助用于信号的所述线圈，在所述的内插器和所述的LSI芯片之间或在所述的各LSI芯片之间交换信号。
22.根据权利要求21的半导体器件，其中，所述信号线圈围绕着磁性引脚形成，所述磁性引脚包含磁性材料并建立在所述内插器上以穿过所述LSI芯片。

Claims (22)

1. 一种半导体器件，在其中堆叠了多个LSI芯片且借助线圈进行所述LSI芯片之间的信号传输，其中：
在所述LSI芯片的所述线圈内穿过所述LSI芯片形成多个通孔，并且包含磁性材料的磁性引脚被插入到所述通孔中。
2. 一种半导体器件，在该半导体器件中，一个或多个堆叠的LSI芯片被安装在内插器上，在该内插器上垂直于该表面建立包含磁性材料的磁性引脚，并且在该内插器上在围绕着所述磁性引脚的表面上形成线圈；并且在至少一个所述的LSI芯片上，形成与形成在所述内插器上的所述线圈电磁耦合的线圈；其中：
在所述LSI芯片的所述线圈的中心，形成穿过所述LSI芯片的多个通孔；和
所述磁性引脚被插入在这些通孔中。
3. 根据权利要求2的半导体器件，其中，建立所述磁性引脚以穿过多个所述的LSI芯片。
4. 根据权利要求2的半导体器件，其中，建立多个所述磁性引脚的一部分以穿过堆叠的多个所述LSI芯片的一部分，并且建立多个所述磁性引脚的另一部分以穿过全部多个所述LSI芯片。
5. 根据权利要求2到4中任一项的半导体器件，其中，所述磁性引脚用来在形成于所述内插器上的所述线圈和形成于所述LSI芯片上的所述线圈之间、或者在形成于所述内插器上的所述线圈和形成于所述LSI芯片上的所述线圈之间、以及在形成于所述LSI芯片上的所述线圈之间进行信号交换。
6. 根据权利要求2到4中任一项的半导体器件，其中：
在所述内插器上，垂直于所述内插器的表面建立导电引脚，在该导电引脚中至少表面部分由导电材料形成并且连接到电源线；和
所述导电引脚被插入到形成在所述LSI芯片中的所述通孔中，并且所述的导电引脚电连接到形成在所述LSI芯片上的电源线。
7. 根据权利要求6的半导体器件，其中：
在其中插入所述导电引脚的所述LSI芯片的所述通孔的内壁表面上形成壁表面导电膜；和
所述壁表面导电膜接触所述导电引脚。
8. 根据权利要求6的半导体器件，其中：
建立多个导电板，这些导电板覆盖其中插入所述导电引脚的所述LSI芯片的所述各通孔、具有以辐射形式形成的开口、且连接到形成在所述LSI芯片上的所述电源线，其中所述多个导电板接触所述各导电引脚。
9. 根据权利要求2的半导体器件，其中，借助形成在所述LSI芯片上的所述线圈从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的各电路提供电能。
10. 根据权利要求2的半导体器件，其中：
所述磁性引脚用来在形成在所述内插器上的所述线圈和形成在所述LSI芯片上的所述线圈之间、或者在形成在所述内插器上的所述线圈和形成在所述LSI芯片上的所述线圈之间、以及在形成在所述LSI芯片上的所述各线圈之间进行信号交换；和
所述的磁性引脚用来借助形成在所述LSI芯片上的所述线圈，从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的各电路提供电能。
11. 根据权利要求9或权利要求10的半导体器件，其中，用来供电的所述线圈形成在所述LSI芯片的正面和反面上。
12. 根据权利要求9或权利要求10的半导体器件，其中，用于供电的所述线圈围绕着邻近建立的两个所述磁性引脚形成，并且该两个磁性引脚与在最上面堆叠的所述LSI芯片和所述的内插器的每个上形成的各磁性膜磁耦合。
13. 根据权利要求9的半导体器件，其中，在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、或在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、以及在形成在所述LSI芯片上的各电路之间，借助形成在所述内插器和所述LSI芯片的每个上的用于信号传输的线圈，电磁性地进行信号交换。
14. 根据权利要求9的半导体器件，其中，在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、或者在形成在所述内插器上的电路和形成在所述LSI芯片上的电路之间、以及在形成在所述LSI芯片上的各电路之间，借助形成在所述内插器和所述LSI芯片的每个上的用于信号传输的电极，通过电容性耦合进行信号交换。
15. 根据权利要求2的半导体器件，其中：
在所述内插器上形成多个通孔，在所述各通孔内形成直通导体；
和
借助所述直通导体，形成在所述内插器上的所述线圈连接到形成在反面上的外部连接端子。
16. 根据权利要求2的半导体器件，其中：在其上形成所述线圈的所述内插器的表面上，形成连接到所述线圈的外部连接端子。
17. 根据权利要求2的半导体器件，其中，所述磁性引脚全部由磁性材料形成，或通过用磁性材料覆盖半导体材料的表面来实现。
18. 根据权利要求7或权利要求8的半导体器件，其中，所述导电引脚是与所述磁性引脚相同的结构。
19. 根据权利要求7或权利要求8的半导体器件，其中，所述导电引脚是通过在所述磁性引脚的表面上形成导电膜实现的。
20. 一种半导体器件，在该半导体器件中，在一表面上将一个或多个堆叠的LSI芯片安装在内插器上，在该内插器上形成了线圈；并且在所述LSI芯片上，与形成在所述内插器上的所述线圈电磁耦合地形成线圈；其中：
借助形成在所述LSI芯片上的所述线圈，从形成在所述内插器上的所述线圈向形成在所述LSI芯片上的电路提供电能。
21. 根据权利要求20的半导体器件，其中：
用于信号的线圈形成在所述内插器和所述LSI芯片上；并且借助用于信号的所述线圈，在所述的内插器和所述的LSI芯片之间或在所述的各LSI芯片之间交换信号。
22. 根据权利要求21的半导体器件，其中，用于信号的所述线圈围绕着建立在所述内插器上的并且穿过所述LSI芯片的所述磁性引脚形成。
CNB2006800326391A 2005-09-06 2006-05-31 半导体器件 Expired - Fee Related CN100568502C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005257322 2005-09-06
JP257322/2005 2005-09-06

Publications (2)

Publication Number Publication Date
CN101258596A true CN101258596A (zh) 2008-09-03
CN100568502C CN100568502C (zh) 2009-12-09

Family

ID=37835515

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800326391A Expired - Fee Related CN100568502C (zh) 2005-09-06 2006-05-31 半导体器件

Country Status (4)

Country Link
US (1) US7906846B2 (zh)
JP (1) JP5136056B2 (zh)
CN (1) CN100568502C (zh)
WO (1) WO2007029384A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102379038A (zh) * 2009-04-14 2012-03-14 株式会社藤仓 电子器件安装构造及电子器件安装方法
US8778791B2 (en) 2009-12-03 2014-07-15 Advanced Semiconductor Engineering, Inc. Semiconductor structure and method for making the same
CN111999624A (zh) * 2019-05-27 2020-11-27 东京毅力科创株式会社 中间连接部件和检查装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990747B2 (en) * 2007-03-09 2011-08-02 Nec Corporation Semiconductor chip and semiconductor device
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
EP2096115A1 (en) * 2008-02-26 2009-09-02 Nestec S.A. Oligosaccharide ingredient
JP5332374B2 (ja) 2008-07-25 2013-11-06 サンケン電気株式会社 半導体装置
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
EP2382661B1 (en) 2008-12-30 2021-08-11 STMicroelectronics Srl Integrated electronic device with transceiving antenna and magnetic interconnection
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
WO2010147120A1 (ja) * 2009-06-15 2010-12-23 Hosaka Takashi コア付きインダクタ素子およびその製造方法
KR101078737B1 (ko) * 2009-08-10 2011-11-02 주식회사 하이닉스반도체 적층 반도체 패키지
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR101124568B1 (ko) * 2010-05-31 2012-03-16 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
US9029259B2 (en) * 2012-02-17 2015-05-12 Teledyne Scientific & Imaging, Llc Self-aligning hybridization method
US12068231B2 (en) * 2014-05-24 2024-08-20 Broadpak Corporation 3D integrations and methods of making thereof
US10727168B2 (en) * 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
US10490527B2 (en) * 2015-12-18 2019-11-26 Intel IP Corporation Vertical wire connections for integrated circuit package
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
US10085342B2 (en) * 2016-12-13 2018-09-25 Intel Corporation Microelectronic device having an air core inductor
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145760A (ja) 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
KR940007461B1 (ko) 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
JPH05183019A (ja) 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
JPH07221260A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
US5818112A (en) 1994-11-15 1998-10-06 Siemens Aktiengesellschaft Arrangement for capacitive signal transmission between the chip layers of a vertically integrated circuit
FR2765399B1 (fr) 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
JP2004228598A (ja) 1997-10-01 2004-08-12 Toshiba Corp マルチチップ半導体装置
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
JP2002305282A (ja) 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP4191908B2 (ja) * 2001-04-18 2008-12-03 株式会社東芝 積層型半導体装置
JP3725453B2 (ja) 2001-07-27 2005-12-14 株式会社東芝 半導体装置
JP4229642B2 (ja) 2002-06-18 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体集積回路用インダクタ及びその製造方法
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3983199B2 (ja) 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
US8232092B2 (en) * 2005-08-09 2012-07-31 Maxwell Sensors, Inc. Apparatus and method for digital magnetic beads analysis

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102379038A (zh) * 2009-04-14 2012-03-14 株式会社藤仓 电子器件安装构造及电子器件安装方法
CN102379038B (zh) * 2009-04-14 2014-07-30 株式会社藤仓 电子器件安装构造及电子器件安装方法
US8778791B2 (en) 2009-12-03 2014-07-15 Advanced Semiconductor Engineering, Inc. Semiconductor structure and method for making the same
CN111999624A (zh) * 2019-05-27 2020-11-27 东京毅力科创株式会社 中间连接部件和检查装置

Also Published As

Publication number Publication date
US7906846B2 (en) 2011-03-15
JP5136056B2 (ja) 2013-02-06
US20090278246A1 (en) 2009-11-12
CN100568502C (zh) 2009-12-09
WO2007029384A1 (ja) 2007-03-15
JPWO2007029384A1 (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
CN100568502C (zh) 半导体器件
CN101388373B (zh) 半导体装置及其制造方法
TWI292944B (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
US7994608B2 (en) Magnetically alignable integrated circuit device
TW558929B (en) Flip chip type semiconductor device and method for manufacturing the same
TWI232560B (en) Semiconductor device and its manufacture
CN100556246C (zh) 配线基板的制造方法
TW560017B (en) Semiconductor connection substrate
TW522242B (en) Contact structure and production method thereof and probe contact assembly using same
TW502390B (en) Contact structure and production method thereof and probe contact assembly using same
CN1964077B (zh) 电容器及其制造方法、以及包含该电容器的半导体器件
TWI228608B (en) Electrooptic assembly
CN1075229C (zh) 批量制造的电磁微动继电器/微动开关及其制造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
CN102646913A (zh) 电连接器制造方法
CN101110293A (zh) 超小型电力变换装置及其制造方法
US20020117753A1 (en) Three dimensional packaging
CN101266868A (zh) 超小型电力变换装置
CN104183566B (zh) 具有突出的铜端子柱的基板
CN107251218A (zh) 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
TW200807588A (en) Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device
US6762075B2 (en) Semiconductor module and producing method therefor
US9440135B2 (en) Multilayer electronic structures with integral vias extending in in-plane direction
JPH07221260A (ja) 集積回路装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20150531

EXPY Termination of patent right or utility model