CN108831863A - 芯片封装方法 - Google Patents

芯片封装方法 Download PDF

Info

Publication number
CN108831863A
CN108831863A CN201810555762.6A CN201810555762A CN108831863A CN 108831863 A CN108831863 A CN 108831863A CN 201810555762 A CN201810555762 A CN 201810555762A CN 108831863 A CN108831863 A CN 108831863A
Authority
CN
China
Prior art keywords
wafer
slide glass
support portion
packaging method
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810555762.6A
Other languages
English (en)
Other versions
CN108831863B (zh
Inventor
任玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201810555762.6A priority Critical patent/CN108831863B/zh
Publication of CN108831863A publication Critical patent/CN108831863A/zh
Application granted granted Critical
Publication of CN108831863B publication Critical patent/CN108831863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及芯片封装技术领域，具体公开了一种芯片封装方法，包括以下步骤：将待封装晶圆和载片键合，其中，载片中具有若干凹槽，凹槽与晶圆形成容置空腔；对晶圆进行减薄；沿各凹槽周边的支撑部对减薄后的晶圆进行切割，得到若干芯片，其中，切割宽度大于等于支撑部的宽度。由于载片与待封装晶圆之间是通过载片上的支撑部键合，后续切割时，切割宽度大于等于支撑部宽度，即切割时即可将载片支撑部一并切割掉，省去了解键合工艺，由此可避免现有技术中解键合时造成的晶圆碎片问题，提高了产品良率。并且，该芯片封装方法不需要使用解键合设备，大大降低了封装成本。

Description

芯片封装方法
技术领域
本发明涉及芯片封装技术领域，具体涉及一种芯片封装方法。
背景技术
近年来，随着半导体器件不断响应“更快、更便宜、更小”的需求，三维堆叠型3D集成技术已经进入了主流半导体制造中。其中，TSV(硅通孔)技术通过垂直的芯片通孔互联，带来了更短的互联长度和更小的封装面积，在很大程度上提高了信号传输速度并减小了寄生功耗。为了满足TSV制造需求，减薄晶圆已是大势所趋。但是超薄器件晶圆具有柔性和易碎性，容易翘曲和起伏，因此需要一种支撑系统来使TSV加工顺利进行。在此背景下，临时键合和解键合技术应运而生。
现有的三维芯片封装过程一般是：首先采用临时键合胶将晶圆和载片键合，形成临时键合体；然后在临时键合体上的晶圆进行减薄以及切割，得到若干固定在载片上的单片晶圆；最后通过解键合工艺将单片晶圆从载片上分离。但是由于分离时的诸多不稳定因素，在单片晶圆从载片上分离的过程中会存在很大的碎片风险。例如，采用热滑移的方式进行解键合时，高温下容易使分离后的薄晶圆产生一定的翘曲以及碎片风险；采用基于Zonebond技术的机械解键合方式，在解键合之前需要将键合体预浸泡较长时间，其表面存在产生解键合的机械应力，易造成晶圆碎片。另外，后一种解键合方式的设备成本较为昂贵。
发明内容
为此，本发明所要解决的技术问题是：现有技术中，解键合时易造成晶圆碎片。
为解决上述技术问题，本发明采用的技术方案如下：
本发明提供了一种芯片封装方法，包括以下步骤：
将待封装晶圆和载片键合，其中，所述载片中具有若干凹槽，所述凹槽与所述晶圆形成容置空腔；
对所述晶圆进行减薄；
沿各所述凹槽周边的支撑部对减薄后的所述晶圆进行切割，得到若干芯片，其中，所述切割宽度大于等于所述支撑部的宽度。
可选地，在所述将待封装晶圆和载片键合的步骤之前，还包括：在所述晶圆表面制备若干第一凸点；
在所述将待封装晶圆和载片键合步骤中，所述第一凸点位于所述容置空腔内。
可选地，所述第一凸点与所述凹槽侧壁之间的距离为不小于100μm。
可选地，所述第一凸点与所述凹槽底壁之间的距离为不小于50μm。
可选地，对所述晶圆进行减薄的步骤之后，还包括：
在减薄后的所述晶圆中形成若干在厚度方向上贯穿所述晶圆的通孔，所述通孔与所述第一凸点的底部相连；
在若干所述通孔中填充导电材料并延伸至所述晶圆表面；
在所述晶圆远离所述载片的一面制备若干第二凸点，所述第一凸点与所述第二凸点通过所述导电材料电连接。
可选地，在所述将待封装晶圆和载片键合的步骤之后，还包括：
对所述载片进行减薄，以暴露出所述晶圆；
在所述支撑部之间的暴露在外的所述晶圆表面填充内容物。
可选地，在所述支撑部之间的暴露在外的所述晶圆表面填充内容物的步骤之后，还包括：
对所述内容物表面以及所述支撑部表面进行减薄，以使所述支撑部和所述内容物表面平齐。
可选地，沿各所述凹槽周边的支撑部对减薄后的所述晶圆进行切割，得到若干芯片的步骤之后，还包括：
去除所述内容物，完成芯片封装。
可选地，所述内容物为可溶性胶水，其耐受温度不低于200摄氏度。
可选地，沿各所述凹槽周边的支撑部对减薄后的所述晶圆进行切割时，切割位距离其最近的所述第一凸点/第二凸点不小于50μm。
本发明的上述技术方案相对于现有技术具有以下优点：
本发明实施例提供的芯片封装方法，首先将待封装晶圆和载片键合，载片中的凹槽与晶圆形成容置空腔，然后对固定于载片上的晶圆进行减薄，最后沿凹槽周边的支撑部对减薄后的晶圆切割，得到若干芯片，其中，切割宽度大于等于支撑部的宽度。由于载片与待封装晶圆之间是通过载片上的支撑部键合，后续切割时，切割宽度大于等于支撑部宽度，即切割时即可将载片支撑部一并切割掉，省去了解键合工艺，由此可避免现有技术中解键合时造成的晶圆碎片问题，提高了产品良率。并且，该芯片封装方法不需要使用解键合设备，大大降低了封装成本。
本发明实施例提供的芯片封装方法，在将待封装晶圆和载片键合的步骤之前还包括在晶圆表面制备若干第一凸点的步骤；在将待封装晶圆和载片键合步骤中，第一凸点位于容置空腔内。由此，一方面，通过该芯片封装方法能够封装高凸点三维芯片；另一方面，传统的高凸点三维芯片封装时，需要在凸点表面涂布一层后大于凸点高度的键合胶，然后再通过键合胶把载片和晶圆键合以备后续工艺；本申请中高凸点可以位于载片上的凹槽和晶圆构成的容置空腔内，无需在其表面涂布键厚厚的键合胶，节省了键合成本，简化了工艺，并且避免了芯片受到污染。
本发明实施例提供的芯片封装方法，在将待封装晶圆和载片键合的步骤之后，还包括对载片进行减薄，以暴露出晶圆的步骤以及在支撑部之间的暴露在外的晶圆表面填充内容物的步骤。由此，减薄后的载片只剩下与晶圆键合在一起的支撑部，在支撑部之间的晶圆表面填充内容物，有助于保证晶圆的刚度，以免后续切割时发生背崩，提高可靠性。另外，内容物的填充有利于保证载片能够被真空吸附住，以便对晶圆远离载片的一侧进行处理以及晶圆的移动。
本发明实施例提供的芯片封装方法，在支撑部之间的暴露在外的晶圆表面填充内容物的步骤之后，还包括对内容物表面以及支撑部表面进行减薄，以使支撑部和内容物表面平齐。一方面使得内容物单独填充于被支撑部分隔开的晶圆表面，相对于内容物整面分布于支撑部表面而言，大大降低了内应力；另一方面提高了支撑部和内容物表面的平整度，进而提高真空吸附的稳固性和可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的芯片封装方法的一种实施方式的流程图；
图2为本发明实施例提供的芯片封装方法的一种实施方式的流程图；
图3为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图4为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图5为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图6为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图7为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图8为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图9为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图10为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图11为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
图12为本发明实施例提供的芯片封装方法中一个步骤的结构示意图；
附图标记说明：
1-晶圆；11-第一凸点；12-通孔；13-导电材料；14-第二凸点；
2-载片；21-凹槽；22-支撑部；23-内容物；
3-切割膜。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例
本发明实施例提供了一种芯片封装方法，如图1所示，包括以下步骤：
步骤S11、将待封装晶圆1和载片2键合(见图4)，其中，载片2中具有若干凹槽21，凹槽21与晶圆1形成容置空腔。
本实施例中，待封装晶圆1为硅片，载片2优选为200微米厚度的裸硅片，载片2上凹槽21周边均为支撑部22。晶圆1与载片2键合实则是晶圆1与载片2上的支撑部22键合，一般可选用临时键合或永久键合，临时键合可以使用临时键合胶，永久键合可以选用丝网印刷，键合材料选自胶类、金属、玻璃浆料等中的一种。本实施例中，优选为永久键合方式，由此可保证载片2和晶圆1之间连接的稳固性。
步骤S12、对晶圆1进行减薄(见图7)。减薄后的晶圆1厚度优选为50微米-100微米。
步骤S13、沿各凹槽21周边的支撑部22对减薄后的晶圆1进行切割，得到若干芯片(见图10)，其中，切割宽度大于等于支撑部22的宽度，切割深度大于载片2和晶圆1的总厚度，切割时，支撑部22会被全部切掉。
本实施例中，步骤S13中可以采用切割刀、湿法刻蚀、干法刻蚀或激光切割等切割工艺中的一种进行切割。
优选地，在步骤S13之前，将载片2贴附在切割膜3上(见图9)，由此可以为晶圆1提供支撑，使得切割后形成的若干芯片不会随意散落。
本发明实施例提供的芯片封装方法，首先将待封装晶圆1和载片2键合，载片2中的凹槽21与晶圆1形成容置空腔，然后对固定于载片2上的晶圆1进行减薄，最后沿凹槽21周边的支撑部22对减薄后的晶圆1切割，得到若干芯片，其中，切割宽度大于等于支撑部22的宽度。由于载片2与待封装晶圆1之间是通过载片2上的支撑部22键合，后续切割时，切割宽度大于等于支撑部22宽度，即切割时即可将载片2支撑部22一并切割掉，省去了解键合工艺，由此可避免现有技术中解键合时造成的晶圆1碎片问题，提高了产品良率。并且，该芯片封装方法不需要使用解键合设备，大大降低了封装成本。
作为一种可选实施方式，在步骤S11之前，如图2所示，还包括以下步骤：
步骤S10、在晶圆1表面制备若干第一凸点11(见图3)。相应地，在步骤S11中，第一凸点11位于容置空腔内。
其中，第一凸点11的高度优选为小于150μm，可以为50微米、60微米、70微米、…、100微米等，在此不做过多限制。但是需要说明的是，第一凸点11的高度小于凹槽21的深度。优选地，第一凸点11的高度与凹槽21的深度相差50微米。第一凸点11的数量可以为多个，具体数量可以根据晶圆1大小来设定。
一方面，通过该芯片封装方法能够封装高凸点三维芯片；另一方面，传统的高凸点三维芯片封装时，需要在凸点表面涂布一层后大于凸点高度的键合胶，然后再通过键合胶把载片2和晶圆1键合以备后续工艺；本申请中高凸点可以位于载片2上的凹槽21和晶圆1构成的容置空腔内，无需在其表面涂布厚厚的键合胶，节省了键合成本，简化了工艺，并且避免了芯片受到污染。
作为一种可选实施方式，第一凸点11与凹槽21侧壁之间的距离不小于100μm。由此，在进行步骤S13即沿凹槽21周边的支撑部22对晶圆1进行切割时，可以保证第一凸点11与切割位之间保持足够的安全距离，第一凸点11以及与其相连的导电材料13不易被破坏。
作为一种可选实施方式，第一凸点11与凹槽21底壁之间的距离为不小于50μm。由此，在进行后续步骤S111即对载片2进行减薄，以暴露出晶圆1时，由于第一凸点11与凹槽21底壁之间设置有足够的安全距离，保证对载片2进行减薄时，不会对第一凸点11造成破坏。
作为一种可选实施方式，步骤S12之后，还包括以下步骤：
步骤S121、在减薄后的晶圆1中形成若干在厚度方向上贯穿晶圆1的通孔12，通孔12与第一凸点11的底部相连(见图7)。优选地，通孔12为直孔，其垂直于晶圆1表面。
步骤S122、在若干通孔12中填充导电材料13并延伸至晶圆1表面(见图8)。其中，导电材料13可以为导电胶或金属焊料等。
步骤S123、在晶圆1远离载片2的一面制备若干第二凸点14，第一凸点11与第二凸点14通过导电材料13电连接(见图8)。由此，实现芯片的双面引脚，实现三维芯片的制备。
作为一种可选实施方式，在步骤S11之后，还包括以下步骤：
步骤S111、对载片2进行减薄，以暴露出晶圆1(见图5)。需要说明的是，在执行该步骤时，应避免破坏掉芯片表面的第一凸点11。
步骤S112、在支撑部22之间的暴露在外的晶圆1表面填充内容物23(见图6)。本实施例中，内容物23优选为可溶性胶水，其耐受温度不低于200摄氏度。例如环氧树脂胶等。
由此，减薄后的载片2只剩下与晶圆1键合在一起的支撑部22，在支撑部22之间的晶圆1表面填充内容物23，有助于保证晶圆1的刚度，以免后续切割时发生背崩，提高可靠性。另外，内容物23的填充有利于保证载片2能够被真空吸附住，以便对晶圆1远离载片2的一侧进行处理以及晶圆1的移动。
作为一种可选实施方式，在步骤S112之后，还包括以下步骤：
步骤S113、对内容物23表面以及支撑部22表面进行减薄，以使支撑部22和内容物23表面平齐。需要说明的是，在执行该步骤时，也应避免破坏掉芯片表面的第一凸点11。
由此，一方面使得内容物23单独填充于被支撑部22分隔开的晶圆1表面，相对于内容物23整面分布于支撑部22表面而言，大大降低了内应力；另一方面提高了支撑部22和内容物23表面的平整度，进而提高真空吸附的稳固性和可靠性。
作为一种可选实施方式，步骤S13之后，还包括以下步骤：
步骤S14、去除内容物23，完成芯片封装(见图12)。具体地，如图11所示，首先通过倒模工艺将第二凸点14固定好，然后通过有机溶液溶解掉内容物23。例如，内容物选用环氧树脂胶，在去除时，可以采用化学溶解，也可以采用热剥离或汽化剥离方式将其去除。
作为一种可选实施方式，在沿各凹槽21周边的支撑部22对减薄后的晶圆1进行切割时，切割位距离其最近的第一凸点11/第二凸点14不小于50μm。由此，保证切割时，切割位与第一凸点11/第二凸点14之间保持足够大的安全距离，不会对第一凸点11或第二凸点14造成破坏。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种芯片封装方法，其特征在于，包括以下步骤：
将待封装晶圆(1)和载片(2)键合，其中，所述载片(2)中具有若干凹槽(21)，所述凹槽(21)与所述晶圆(1)形成容置空腔；
对所述晶圆(1)进行减薄；
沿各所述凹槽(21)周边的支撑部(22)对减薄后的所述晶圆(1)进行切割，得到若干芯片，其中，所述切割宽度大于等于所述支撑部(22)的宽度。
2.根据权利要求1所述的芯片封装方法，其特征在于，在所述将待封装晶圆(1)和载片(2)键合的步骤之前，还包括：在所述晶圆(1)表面制备若干第一凸点(11)；
在所述将待封装晶圆(1)和载片(2)键合步骤中，所述第一凸点(11)位于所述容置空腔内。
3.根据权利要求2所述的芯片封装方法，其特征在于，所述第一凸点(11)与所述凹槽(21)侧壁之间的距离不小于100μm。
4.根据权利要求2所述的芯片封装方法，其特征在于，所述第一凸点(11)与所述凹槽(21)底壁之间的距离不小于50μm。
5.根据权利要求2所述的芯片封装方法，其特征在于，对所述晶圆(1)进行减薄的步骤之后，还包括：
在减薄后的所述晶圆(1)中形成若干在厚度方向上贯穿所述晶圆(1)的通孔(12)，所述通孔(12)与所述第一凸点(11)的底部相连；
在若干所述通孔(12)中填充导电材料(13)并延伸至所述晶圆(1)表面；
在所述晶圆(1)远离所述载片(2)的一面制备若干第二凸点(14)，所述第一凸点(11)与所述第二凸点(14)通过所述导电材料(13)电连接。
6.根据权利要求1-5任一项所述的芯片封装方法，其特征在于，在所述将待封装晶圆(1)和载片(2)键合的步骤之后，还包括：
对所述载片(2)进行减薄，以暴露出所述晶圆(1)；
在所述支撑部(22)之间的暴露在外的所述晶圆(1)表面填充内容物(23)。
7.根据权利要求6所述的芯片封装方法，其特征在于，在所述支撑部(22)之间的暴露在外的所述晶圆(1)表面填充内容物(23)的步骤之后，还包括：
对所述内容物(23)表面以及所述支撑部(22)表面进行减薄，以使所述支撑部(22)和所述内容物(23)表面平齐。
8.根据权利要求6所述的芯片封装方法，其特征在于，沿各所述凹槽(21)周边的支撑部(22)对减薄后的所述晶圆(1)进行切割，得到若干芯片的步骤之后，还包括：
去除所述内容物(23)，完成芯片封装。
9.根据权利要求6所述的芯片封装方法，其特征在于，所述内容物(23)为可溶性胶水，其耐受温度不低于200摄氏度。
10.根据权利要求5所述的芯片封装方法，其特征在于，沿各所述凹槽(21)周边的支撑部(22)对减薄后的所述晶圆(1)进行切割时，切割位距离其最近的所述第一凸点(11)/第二凸点(14)不小于50μm。
CN201810555762.6A 2018-05-31 2018-05-31 芯片封装方法 Active CN108831863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810555762.6A CN108831863B (zh) 2018-05-31 2018-05-31 芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810555762.6A CN108831863B (zh) 2018-05-31 2018-05-31 芯片封装方法

Publications (2)

Publication Number Publication Date
CN108831863A true CN108831863A (zh) 2018-11-16
CN108831863B CN108831863B (zh) 2021-02-12

Family

ID=64146754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810555762.6A Active CN108831863B (zh) 2018-05-31 2018-05-31 芯片封装方法

Country Status (1)

Country Link
CN (1) CN108831863B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135252A (ja) * 1996-10-29 1998-05-22 Sony Corp 半導体装置の製造方法
US20020060084A1 (en) * 2001-12-11 2002-05-23 Hilton Robert M. Flip-chip package with underfill dam that controls stress at chip edges
US20120052654A1 (en) * 2010-08-27 2012-03-01 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
CN102891117A (zh) * 2011-07-20 2013-01-23 精材科技股份有限公司 晶片封装体及其制造方法
CN103367382A (zh) * 2013-07-23 2013-10-23 格科微电子（上海）有限公司 一种图像传感器芯片的晶圆级封装方法
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子（上海）有限公司 图像传感器芯片的晶圆级封装方法
US20140110894A1 (en) * 2012-10-22 2014-04-24 Samsung Electronics Co., Ltd. Wafer Carrier Having Cavity
CN103762221A (zh) * 2014-01-28 2014-04-30 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法、以及封装方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
US20150380276A1 (en) * 2013-11-25 2015-12-31 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing semiconductor package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135252A (ja) * 1996-10-29 1998-05-22 Sony Corp 半導体装置の製造方法
US20020060084A1 (en) * 2001-12-11 2002-05-23 Hilton Robert M. Flip-chip package with underfill dam that controls stress at chip edges
US20120052654A1 (en) * 2010-08-27 2012-03-01 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
CN102891117A (zh) * 2011-07-20 2013-01-23 精材科技股份有限公司 晶片封装体及其制造方法
US20140110894A1 (en) * 2012-10-22 2014-04-24 Samsung Electronics Co., Ltd. Wafer Carrier Having Cavity
CN103367382A (zh) * 2013-07-23 2013-10-23 格科微电子（上海）有限公司 一种图像传感器芯片的晶圆级封装方法
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子（上海）有限公司 图像传感器芯片的晶圆级封装方法
US20150380276A1 (en) * 2013-11-25 2015-12-31 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing semiconductor package
CN103762221A (zh) * 2014-01-28 2014-04-30 苏州晶方半导体科技股份有限公司 晶圆级封装结构及其形成方法、以及封装方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法

Also Published As

Publication number Publication date
CN108831863B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
TWI392054B (zh) 用於三維電子模組之集體式製造的製程
US9087873B2 (en) Semiconductor device manufacturing method
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
TWI729073B (zh) 電氣互連橋接技術
US20120315710A1 (en) Method for producing reconstituted wafers and method for producing semiconductor devices
JP2009099954A (ja) 半導体基板分割方法および半導体回路構造製造方法
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
CN105551945B (zh) 晶圆键合工艺中减小界面应力的方法
TWI647753B (zh) 半導體元件之製造方法及半導體元件
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
CN116230556B (zh) 芯片载体、其形成方法、晶圆键合结构及其形成方法
CN103904044A (zh) 一种扇出型晶圆级封装结构及制造工艺
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
CN111508899B (zh) 一种半导体封装的制备方法
CN106024756A (zh) 一种3d集成电路结构及其制造方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN105529303A (zh) 键合工艺中去除气泡区域的方法
CN208444041U (zh) 三维集成光互连芯片
CN109052307B (zh) 晶圆结构及晶圆加工方法
CN107993937B (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN105097432B (zh) 晶圆处理方法
CN108831863A (zh) 芯片封装方法
CN103435000B (zh) 集成mems器件的传感器的晶圆级封装方法
EP3736863A1 (en) On-silicon bridge interconnecting disaggregated cavity dies
CN107342256A (zh) 半导体工艺及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant