CN103762221A - 晶圆级封装结构及其形成方法、以及封装方法 - Google Patents

晶圆级封装结构及其形成方法、以及封装方法 Download PDF

Info

Publication number
CN103762221A
CN103762221A CN201410041994.1A CN201410041994A CN103762221A CN 103762221 A CN103762221 A CN 103762221A CN 201410041994 A CN201410041994 A CN 201410041994A CN 103762221 A CN103762221 A CN 103762221A
Authority
CN
China
Prior art keywords
wafer
embankment
embankment structure
wrapped
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410041994.1A
Other languages
English (en)
Other versions
CN103762221B (zh
Inventor
刘张波
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410041994.1A priority Critical patent/CN103762221B/zh
Publication of CN103762221A publication Critical patent/CN103762221A/zh
Application granted granted Critical
Publication of CN103762221B publication Critical patent/CN103762221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种晶圆级封装结构及其形成方法、以及封装方法,其中,晶圆级封装结构包括:包括若干芯片区域和位于芯片区域之间的切割道区域的待封装晶圆,且待封装晶圆包括第一面和与第一面相对的第二面;位于待封装晶圆芯片区域第一面的焊垫和感光元件;覆盖于焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域对应的位置;与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。本发明在封装工艺的最后使封装盖和待封装晶圆自动分离,使得封装工艺后形成的芯片的性能更优越。

Description

晶圆级封装结构及其形成方法、以及封装方法
技术领域
本发明涉及半导体封装技术,特别涉及一种晶圆级封装结构及其形成方法、以及封装方法。
背景技术
影像传感器是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感器芯片制作完成后,再通过对影像传感器芯片进行一系列封装工艺从而形成封装好的影像传感器,以用于诸如数码相机、数码摄像机等等的各种电子设备。
传统的影像传感器封装方法通常是采用引线键合(Wire Bonding)进行封装,但随着集成电路的飞速发展,较长的引线使得产品尺寸无法达到理想的要求,因此,晶圆级封装(WLP:Wafer Level Package)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装技术是对整片晶圆进行封装测试后再切割成单颗芯片的技术,晶圆级封装具有以下的优点:能够对多个晶圆同时加工,封装效率高;在切割前进行整片晶圆的测试,减少了封装中的测试过程,降低测试成本;封装芯片具有轻、小、短、薄的优势。
利用现有的晶圆级封装技术对影像传感器进行封装时,为了在封装过程中保护影像传感器的感光元件不受损伤及污染,通常需要在晶圆上表面形成一个封装盖从而保护其感光元件。但即使封装盖是透明的,仍会影响光线的传递,使得影像传感器的感光元件对光线的接受与发射不顺利,从而影响芯片的整体性能。因此,在封装工艺的最后,还需要再把所述封装盖与晶粒剥离开。
然而,现有技术预先将封装盖与晶粒剥离开后,随后封装过程中的刻蚀、清洗等工艺又会对晶粒造成一定的损伤,对影像传感器的性能造成不良影响。
发明内容
本发明解决的问题是提供一种晶圆级封装结构及其形成方法、以及封装方法,在封装工艺完成后,封装盖与晶粒间自动分离,且避免了对晶粒造成损伤。
为解决上述问题,本发明提供一种晶圆级封装结构,包括:待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,且所述待封装晶圆包括第一面和与所述第一面相对的第二面;位于所述待封装晶圆芯片区域第一面的焊垫和感光元件;覆盖于所述焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域对应的位置;与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。
可选的,所述第二围堤结构的宽度小于切割道区域的宽度。
可选的,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。
可选的,所述第一围堤结构的顶部高于感光元件的顶部。
可选的,所述第一围堤结构顶部至感光元件顶部的距离为1μm至50μm。
可选的,所述第二围堤结构为一个或多个分立的结构。
可选的,所述第二围堤结构和第一围堤结构之间还形成有一个或多个第三围堤结构。
可选的,所述第一围堤结构和第二围堤结构的材料为光刻胶或树脂;所述封装盖的材料为无机玻璃、有机玻璃或硅基底。
相应的,本发明还提供一种晶圆级封装结构的形成方法,包括:提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,所述待封装晶圆包括第一面和与所述第一面相对的第二面,且所述待封装晶圆芯片区域的第一面具有焊垫和感光元件;形成覆盖于所述焊垫和切割道区域表面的初始围堤结构;对所述初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,所述第二围堤结构的宽度小于第一围堤结构的宽度,所述第一围堤结构覆盖于焊垫和切割道区域表面,所述第二围堤结构的位置对应于切割道区域对应的位置;形成与待封装晶圆第一面相对封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。
可选的,所述裁剪处理的工艺为镭射工艺或曝光显影工艺。
可选的,所述初始围堤结构的材料为正光刻胶时,所述裁剪处理的工艺为镭射工艺或曝光显影工艺;所述初始围堤结构的材料为负光刻胶或树脂时,所述裁剪处理的工艺为镭射工艺。
可选的,通过直接键合或利用粘合剂粘合的工艺将封装盖与待封装晶圆固定接合。
可选的,所述第一围堤结构的顶部高于感光元件的顶部。
可选的,所述第一围堤顶部至感光元件顶部的距离为1μm至50μm。
可选的,所述第二围堤结构为一个或多个分立的结构,所述第二围堤结构的宽度小于切割道区域的宽度。
可选的,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。
可选的,第二围堤结构和第一围堤结构之间形成有一个或多个第三围堤结构。
相应的,本发明还提供一种封装方法,包括:提供晶圆级封装结构;对所述晶圆级封装结构的待封装晶圆的第二面进行减薄;对减薄后待封装晶圆的第二面进行刻蚀,形成贯穿所述待封装晶圆的通孔,所述通孔暴露出待封装晶圆第一面的焊垫;在所述待封装晶圆的第二面和通孔的侧壁形成绝缘层,且暴露出通孔底部的焊垫;在所述绝缘层表面形成金属层,且所述金属层与焊垫相连接,在所述金属层表面形成焊接凸起;沿切割道区域对所述待封装晶圆进行切割,在切割待封装晶圆的同时切割封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。
可选的,对所述待封装晶圆进行切割的工艺为切片刀切割或激光切割。
可选的,所述第二围堤结构的宽度小于或等于切割待封装晶圆形成的切口的宽度。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供了结构优越的晶圆级封装结构,其中,提供位于焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置;通过第一围堤结构和第二围堤结构将封装盖和待封装晶圆固定接合。采用本发明提供的晶圆级封装结构进行封装工艺时,在对待封装晶圆进行切割后,切割道区域被切割去除,同时由于第二围堤结构的位置对应于切割道区域的位置,第二围堤结构也被切割去除,使得封装盖与被切割后的待封装晶圆自动分离。因此,采用本发明提供的晶圆级封装结构,既能保证在封装过程中焊垫受到第一围堤结构和第二围堤结构的支撑作用,感光元件免受封装工艺的污染和损伤,又能保证在封装工艺之后,封装盖与被切割的待封装晶圆之间自动分离,提高切割后形成的晶粒的性能。
进一步,在封装工艺过程中封装盖与晶粒之间自动分离后,封装盖掉落在第一围堤结构表面,而本发明中,第一围堤结构的顶部高于感光元件的顶部,避免掉落的封装盖对感光元件造成损伤。
并且,在封装工艺之后形成晶粒,部分第一围堤结构会残留在晶粒中,而本发明第一围堤结构的顶部至感光元件顶部的距离为1μm至50μm,使得残留在晶粒中的第一围堤结构的厚度足够薄(残留的第一围堤结构的厚度比感光元件厚度值大1μm至50μm,更有利于感光元件的充分采光,提高晶粒中感光元件的采光效率。
相应的,本发明提供了一种晶圆级封装结构的形成方法,在形成覆盖于焊垫和切割道区域表面的初始围堤结构之后,对初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,并且第二围堤结构的位置对应于切割道区域对应的位置,使得采用形成的封装结构进行封装时,在切割待封装晶圆时,第二围堤结构会被切割去除;而位于第二围堤结构顶部的封装盖失去与待封装晶圆固定接合的媒介(第二围堤结构)后,封装盖也会与待封装晶圆自动分离,并且未对待封装晶圆产生额外的不良影响。
同时,由于第二围堤结构位于切割道区域内,在切割去除第二围堤结构后,封装盖将与待封装晶圆自动分离,因此本发明形成封装盖时,所述封装盖仅需满足通过第二围堤结构与待封装晶圆固定接合后,封装盖与第一围堤结构和第二围堤结构之间构成的空腔包围住感光元件即可,无需考虑封装盖与待封装晶圆之间的精确对准的问题,有效的降低了工艺难度。
进一步,本发明裁剪处理为镭射工艺或曝光显影处理,在形成满足工艺需求的第一围堤结构和第二围堤结构的同时,形成第一围堤结构和第二围堤结构的工艺易实现,进一步降低了工艺难度,减少了工艺成本。
相应的,本发明还提供了一种封装方法,采用本发明提供的晶圆级封装结构进行封装工艺,沿切割道区域对待封装晶圆进行切割,在切割待封装晶圆的同时切割封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。本发明在封装工艺的最后,封装盖与晶粒自动分离,且避免了去除封装盖的工艺对晶粒造成损伤,使得形成的晶粒性能优异。
进一步,本发明第二围堤结构的宽度小于或等于切割待封装晶圆形成的切口的宽度,保证在切割待封装晶圆时,第二围堤结构被全部切割去除,使得封装盖与晶粒之间分离。
更进一步,本发明第一围堤结构的顶部略高于感光元件的顶部,使得切割后掉落的封装盖落在相邻的第一围堤结构表面,避免封装盖对感光元件造成损伤;并且,在封装工艺后,晶粒中残留有第一围堤结构,残留的第一围堤结构的厚度足够薄(残留的第一围堤结构的厚度比感光元件厚度值大1μm至50μm),有利于提高晶粒中感光元件的采光能力,提高形成的影像传感器的性能。
附图说明
图1为一实施例提供的封装方法的流程示意图;
图2至图11为本发明实施例提供的晶圆级封装结构封装过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术在对影像传感器封装之后,需要将封装盖与晶粒剥离开,如何在不伤及晶粒的情况下,使得封装盖与晶粒脱离是目前亟需解决的问题。
为解决上述问题,针对影像传感器的晶圆级封装结构和封装方法进行研究,提出包括以下步骤的封装方法:步骤S1、提供待封装晶圆,所述待封装晶圆包括芯片区域和切割道区域,待封装晶圆包括第一面和与第一面相对的第二面,且在所述封装晶圆第一面的芯片区域形成有焊垫和感光元件;步骤S2、形成位于焊垫表面和切割道区域表面的围堤结构;步骤S3、形成与所述待封装晶圆相对设置的封装盖,所述封装盖为通过围堤结构与待封装晶圆固定接合的;步骤S4、减薄待封装晶圆的第二面,在减薄后的待封装晶圆第二面形成通孔,所述通孔底部暴露出焊垫;步骤S5、在所述通孔侧壁和底部形成与焊垫电连接的金属层;步骤S6、沿切割道区域对待封装晶圆进行切割形成晶粒,同时去除封装盖。
上述封装方法中,围堤结构作为焊垫的支撑结构,防止焊垫碎裂;并且围堤结构与封装盖形成空腔,保护感光元件不受封装工艺的损伤。由于在封装工艺中存在刻蚀、研磨等工艺,为了提高封装盖与待封装晶圆之间的机械强度,防止在封装工艺过程中发生待封装晶圆碎裂或封装盖碎裂,围堤结构通常要做到覆盖焊垫表面、以及相邻焊垫之间的切割道区域表面,使得围堤结构具有较宽的宽度以降低空腔比,从而提高封装盖与待封装晶圆之间的机械强度。
然而,围堤结构覆盖焊垫表面、以及相邻焊垫之间的切割道区域表面时,围堤结构宽度明显大于切割道区域的宽度,在对待封装晶圆进行切割形成晶粒后,残留的围堤结构仍位于晶粒表面,而封装盖也仍位于相邻的残留的围堤结构顶部。
针对封装方法进行进一步研究发现,若与封装盖表面相接触的部分厚度的围堤结构的宽度小于切割道区域的宽度,且所述部分厚度的围堤结构的位置对应于切割道区域的位置,则在切割待封装晶圆之后,所述部分厚度的围堤结构被切割去除,位于所述部分厚度的围堤结构表面的封装盖也将自动脱落,从而实现封装盖与晶粒自动分离的目的。
为此,本发明提供一种晶圆级封装结构及其形成方法、以及封装方法,其中,晶圆级封装结构包括:覆盖于焊垫和切割道区域的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置;通过第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。采用本发明提供的晶圆级封装结构进行封装,在切割待封装晶圆形成晶粒后,在不损伤晶粒的前提下,使得封装盖与晶粒自动分离。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种晶圆级封装结构的形成方法,图2至图7为本发明实施例提供的晶圆级封装结构形成过程的剖面结构示意图。
请参考图2,提供待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120。
所述待封装晶圆100包括若干呈矩阵排列的芯片区域110和位于芯片区域110之间的切割道区域120,后续切割待封装晶圆100时沿着所述切割道区域120将待封装晶圆100切割成若干个分立的晶粒,每一个晶粒对应形成一个影像传感器芯片。
所述待封装晶圆100包括第一面和与所述第一面相对的第二面,所述第一面为具有感光元件和焊垫的待封装晶圆100表面,所述第二面为待进行减薄以及形成通孔的待封装晶圆100表面。
所述待封装晶圆100芯片区域110的第一面具有焊垫101和感光元件102。所述感光元件102内形成有影像传感器单元和与影像传感器单元相连接的关联电路,利用所述影像传感器单元将外界光线接收并转换成电学信号,通过所述关联电路将电学信号传递给焊垫101,再利用焊垫101和后续形成的金属层、焊接凸起将电学信号传送给其他电路。一般的,所述感光元件102顶部高于焊垫101顶部。
本实施例中,为了便于布线,感光元件102位于芯片区域110的中间位置,焊垫101位于芯片区域110的边缘位置,后续在所述焊垫101对应的位置形成贯穿所述待封装晶圆100厚度的通孔,利用通孔将位于待封装晶圆100第一面的焊垫101与后续在第二面形成的焊接凸起电学连接。
需要说明的是,在其他实施例中,焊垫和感光元件的位置可以根据实际工艺的要求灵活调整。
在本实施例中,不同芯片区域110的焊垫101为独立设置的;在其他实施例中,在相邻的芯片区域可形成相连接的焊垫,即形成的焊垫跨越切割道区域,这是因为:切割道区域在封装完成后会被切割开,所述跨越切割道区域的焊垫被切割开,不会影响影响传感芯片的电学性能。
在形成焊垫101和感光元件102之后,还包括步骤:在所述待封装晶圆100芯片区域110的第一面形成将所述焊垫101和感光元件102电学连接的金属互连结构。
请参考图3,形成覆盖于所述焊垫101和切割道区域120表面的初始围堤结构103。
所述初始围堤结构103的材料为光刻胶或树脂,其中,树脂为环氧树脂或丙烯酸树脂等。
本实施例中,所述初始围堤结构103的材料为光刻胶,形成所述初始围堤结构103的工艺为湿膜工艺或干膜工艺。
作为一个实施例,采用湿膜工艺形成所述初始围堤结构103的工艺包括:利用旋转涂胶工艺或喷涂工艺在所述待封装晶圆100的第一面形成初始光刻胶层,并对所述初始光刻胶层进行烘烤处理;对所述初始光刻胶层进行曝光显影处理,在焊垫101表面和切割道区域120表面形成光刻胶图案,所述光刻胶图案作为初始围堤结构103。
作为另一实施例,采用干膜工艺形成所述初始围堤结构103的工艺包括:将初始光刻胶层干膜粘贴在所述待封装晶圆100的第一面;对所述初始光刻胶层进行曝光显影处理,在焊垫101表面和切割道区域120表面形成光刻胶图案,所述光刻胶图案作为初始围堤结构103。
在其他实施例中,初始围堤结构的材料为树脂时,形成初始围堤结构的工艺可以为树脂印刷工艺。
由于后续工艺中在所述焊垫101对应的位置进行刻蚀形成贯穿待封装晶圆100的通孔,且刻蚀工艺会对焊垫101产生应力作用,因此所述焊垫101表面形成的初始围堤结构103作为焊垫101的刻蚀支撑结构,所述初始围堤结构103需要完全覆盖在焊垫101表面;并且,后续会形成封装盖以形成空腔,所述空腔是借由部分初始围堤结构103形成的,为了降低空腔比,提高封装盖以及待封装晶圆100之间的机械强度,防止封装盖或待封装晶圆100在封装过程中碎裂,需要增加与待封装晶圆100第一面相接触的初始围堤结构103的宽度,因此,本实施例中,形成的初始围堤结构103覆盖于焊垫101表面、以及相邻焊垫101之间的切割道区域120表面。
请参考图4,对所述初始围堤结构103(请参考图3)进行裁剪处理,形成第一围堤结构104、以及位于第一围堤结构104上方的第二围堤结构105,所述第二围堤结构105的宽度小于第一围堤结构104的宽度,所述第一围堤结构104覆盖于焊垫101和切割道区域120表面,所述第二围堤结构105的位置对应于切割道区域120的位置。
所述裁剪处理的工艺为镭射工艺或曝光显影工艺。具体的,所述初始围堤结构103的材料为正光刻胶时,采用镭射工艺或曝光显影工艺进行裁剪处理。而所述初始围堤结构103的材料为负光刻胶或树脂时,采用镭射工艺进行裁剪处理。这是由于:形成初始围堤结构103经历了曝光显影工艺,若初始围堤结构103的材料为负光刻胶,负光刻胶具有在曝光区发生交联反应而不溶解于显影液中的特性,则说明初始围堤结构103均为已发生交联反应的材料,再对初始围堤结构103进行二次曝光显影工艺也难以形成预定的形状;而若初始围堤结构103的材料为正光刻胶,正光刻胶具有在曝光区域发生分解反应而易溶于显影液中的特性,说明形成的初始围堤结构103均未进行曝光处理,对初始围堤结构103进行二次曝光显影工艺可形成预定的形状。
本实施例中,采用镭射工艺进行所述裁剪处理,将初始围堤结构103裁剪为第一围堤结构104、以及位于第一围堤结构104表面的第二围堤结构105,且第二围堤结构105的宽度小于切割道区域120的宽度。
作为一个实施例,所述镭射工艺的工艺参数为:频率为10kHZ至200kHZ,功率为0.5watts至5watts,光斑尺寸为50μm至150μm,光斑移动速度为100mm/sec至300mm/sec,重复次数为1至10次。
所述第一围堤结构104完全覆盖于焊垫101表面、切割道区域120表面、以及焊垫101与切割道区域120之间的芯片区域110表面,所述第一围堤结构104只暴露出感光元件102。第一围堤结构104和第二围堤结构105包围所述感光元件102,当后续将待封装晶圆100和封装盖压合在一起时,所述感光元件102对应的区域形成空腔,从而保护感光元件102不会在封装过程中受到损伤。
同时,所述第一围堤结构104和第二围堤结构105为待封装晶圆100的焊垫101提供支撑作用,如果空腔比过大,即所述感光元件102对应的空腔面积占整个芯片区域110的面积的比值过大,会使得封装盖与待封装晶圆100之间的机械强度变小,由于后续的封装工艺包括研磨、刻蚀等,待封装晶圆容易在感光区域102对应的位置发生碎裂,因此,通过控制第一围堤结构104的位置和宽度,可以控制感光区域102对应的位置的空腔大小,从而控制空腔比,避免待封装晶圆100发生碎裂。
本实施例中,第一围堤结构104的宽度与初始围堤结构103的位置和宽度相同,通过控制初始围堤结构103的位置和宽度,可控制空腔比的大小。
所述第二围堤结构105的位置对应于切割道区域120,也就是说,所述第二围堤结构105的侧壁均位于切割道区域120边界延长线所形成的面包围的区域内。
本实施例中,所述第二围堤结构105的宽度小于切割道区域120的宽度,且为了保证后续在切割待封装晶圆100后第二围堤结构105被切割去除,所述第二围堤结构105的宽度小于或等于切割待封装晶圆100形成的切口的宽度。
由于第二围堤结构105的位置对应于切割道区域120的位置,后续在切割待封装晶圆100时,与切割道区域120对应的第二围堤结构105被同时切割去除,在封装过程中,既能保证待封装晶圆100与封装盖之间的机械强度和空腔比,又能在封装工艺的最后将封装盖与待封装晶圆100自动分离,且不伤及待封装晶圆100。
由上述分析可知,后续在切割待封装晶圆100后封装盖会掉落,为了确保感光元件102不被掉落的封装盖造成损伤,本实施例第一围堤结构104的顶部高于感光元件102顶部;并且,由于后续切割工艺之后,部分残留的第一围堤结构104仍位于晶粒中,为了使感光元件102充分采光,保证充足的采光效率,要求残留的第一围堤结构104的厚度尽量的薄;综合以上考虑,本实施例中,第一围堤结构104的顶部略高于感光元件102的顶部,具体的,第一围堤结构104顶部至感光元件102顶部的距离为1μm至50μm,所述距离指的是与水平方向(x方向)垂直的方向(y方向)上第一围堤结构104顶部至感光元件102顶部的距离。
本实施例中,所述第二围堤结构105位于第一围堤结构104表面,且第二围堤结构105和第一围堤结构104为一体结构,即通过对初始围堤结构103进行裁剪处理后形成第一围堤结构104和第二围堤结构105,因此,所述第一围堤结构104和第二围堤结构105的材料相同,为光刻胶或树脂。
还需要说明的是,在第一围堤结构104表面形成一个第二围堤结构105;在其他实施例中,所述第二围堤结构也可以为多个分立的结构,例如2个、3个或5个等。具体的,请参考图5,在第一围堤结构104表面形成有2个第二围堤结构105,且每个分立的第二围堤结构105均位于切割道区域120对应的区域内,即每个分立的第二围堤结构105的位置对应于切割道区域120的位置;所述分立的第二围堤结构105的形成工艺为镭射工艺或曝光显影工艺,在此不再赘述。
本实施例中,为了简化封装工艺步骤,提高封装效率,第二围堤结构105位于第一围堤结构104表面;在其他实施例中,第二围堤结构和第一围堤结构之间还可以形成有一个或多个第三围堤结构。
请参考图6,形成与待封装晶圆100第一面相对的封装盖107,且通过所述第一围堤结构104和第二围堤结构105将封装盖107与待封装晶圆100固定接合。
所述封装盖107用于和待封装晶圆100的第一围堤结构104、第二围堤结构105将感光元件102对应的位置隔成一个空腔,从而保护感光元件102不会被后续对待封装晶圆100所进行的减薄、刻蚀、沉积等工艺造成损伤或污染。
所述封装盖107的材料可以为透明材料,也可以为不透明材料,包括无机玻璃、有机玻璃或硅基底等,所述玻璃可以为掺杂有杂质的普通玻璃或未掺杂有杂质的石英玻璃。
通过直接键合或利用粘合剂粘合的工艺将封装盖107与待封装晶圆100固定接合。本实施例中,在第二围堤结构105顶部涂覆粘合剂106,通过粘合剂106将封装盖107与待封装晶圆100固定接合,在进行固定接合时,只需确保待封装晶圆100的中心和封装盖107的中心重合即可。
由于本实施例考虑了第二围堤结构105与切割道区域120之间位置关系,后续在切割去除第二围堤结构105之后,封装盖107必然与待封装晶圆100自动分离,因此,确保第一围堤结构104、第二围堤结构105和封装盖107之间构成的空腔包围住感光元件102即可,无需考虑封装盖107与待封装晶圆100的精确对准的问题,显著的降低了封装结构形成工艺的难度。
在其他实施例中,第一围堤结构表面形成有多个分立的第二围堤结构时,在第二围堤结构顶部涂覆粘合剂,通过粘合剂将封装盖与待封装晶圆固定接合。例如,请参考图7,在第一围堤结构104表面形成有2个分立的第二围堤结构105,则在每个第二围堤结构105顶部涂覆粘合剂106,通过粘合剂106将封装盖107与待封装晶圆100固定接合。
综上,本发明提供的晶圆级封装结构的形成方法的技术方案具有以下优点:
首先,本发明在形成覆盖于焊垫和切割道区域表面的初始围堤结构之后,对初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,并且第二围堤结构的位置对应于切割道区域对应的位置,使得采用形成的封装结构进行封装时,在切割待封装晶圆后,第二围堤结构会被切割去除;而位于第二围堤结构顶部的封装盖失去与待封装晶圆固定接合的媒介后,封装盖也会与待封装晶圆自动分离,并且未对待封装晶圆产生额外的不良影响。
其次,由于第二围堤结构位于切割道区域内,在切割去除第二围堤结构后,封装盖将与待封装晶圆自动分离,因此本发明形成封装盖时,所述封装盖仅需满足通过第二围堤结构与待封装晶圆固定接合后,封装盖与第一围堤结构和第二围堤结构之间构成的空腔包围住感光元件即可,无需考虑封装盖与待封装晶圆之间的精确对准的问题,有效的降低了工艺难度。
再次,本发明裁剪处理为镭射工艺或曝光显影处理,在形成满足工艺需求的第一围堤结构和第二围堤结构的同时,形成第一围堤结构和第二围堤结构的工艺易实现,进一步降低了工艺难度,减少了工艺成本。
相应的,本发明实施例还提供了一种封装方法,图2至图11为晶圆级封装结构封装过程的剖面结构示意图。
提供采用图2至图7所述的封装结构的形成方法形成的晶圆级封装结构,所述晶圆级封装结构的形成过程可参考前述图2至图7所述的形成过程,在此不再赘述。
请参考图8,对所述待封装晶圆100的第二面进行减薄;对减薄后待封装晶圆100的第二面进行刻蚀,形成贯穿所述待封装晶圆100的通孔108,所述通孔108暴露出待封装晶圆100第一面的焊垫101。
具体的,将所述待封装晶圆100第二面进行减薄至预定厚度,所述减薄工艺可以是机械研磨或化学机械研磨等。将待封装晶圆100减薄至预定厚度后,通过光刻工艺及干法刻蚀工艺,对焊垫101对应位置的待封装晶圆100进行刻蚀形成通孔108,所述通孔108底部暴露出焊垫101。
需要说明的是,在对焊垫101对应位置的待封装晶圆100进行刻蚀的同时,也可以对切割道区域120对应的部分厚度的待封装晶圆100进行刻蚀,使得切割道区域120的待封装晶圆100变薄,从而减少后续切割待封装晶圆100所需的切割时间,提高封装效率。
请参考图9,在所述待封装晶圆100的第二面和通孔108的侧壁形成绝缘层109,且暴露出通孔108底部的焊垫101。
所述绝缘层109为待封装晶圆100的第二面提供电隔离,并且还可以起到保护待封装晶圆100第二面的作用。
所述绝缘层109的材料为氧化硅、氮化硅或绝缘树脂等绝缘材料。本实施例中,所述绝缘层109的材料为氧化硅。
作为一个实施例,所述绝缘层109的形成步骤包括:在所述待封装晶圆100的第二面和通孔108的底部和侧壁形成初始绝缘层;在所述初始绝缘层表面形成图形化的光刻胶层,所述图形化的光刻胶层暴露出通孔108底部的初始绝缘层;以所述图形化的光刻胶层为掩膜,刻蚀去除位于通孔108底部的初始绝缘层,暴露出通孔108底部的焊垫101,形成位于待封装晶圆100的第二面以及通孔108侧壁的绝缘层109。
请参考图10,在所述绝缘层109表面形成金属层111,且所述金属层111与焊垫101相连接。
所述金属层111的材料主要包括Cu、Al或它们的合金。
本实施例中,所述金属层111与焊垫101下表面(下表面为焊垫101与待封装晶圆100第一面相接触的表面)相连接,在其他实施例中,金属层也可以与焊垫的侧壁相接触,保证金属层与焊垫之间电连接即可。
作为一个实施例,所述金属层111的形成步骤包括:形成覆盖于所述绝缘层109表面以及通孔108底部的金属膜;在所述金属膜表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜刻蚀所述金属膜,形成位于绝缘层109表面和焊垫101表面的金属层111。
请继续参考图10,在所述金属层111表面形成焊接凸起112。
所述焊接凸起112的材料为焊锡。在本实施例中,在形成焊接凸起112之前,在金属层111和绝缘层109表面形成保护层113,所述保护层113的材料为绝缘材料,起到保护金属层111不被氧化的作用;在形成保护层113之后,刻蚀所述保护层113以形成暴露出部分金属层111表面的开口,在所述开口内填充满焊接凸起112,所述焊接凸起112与金属层111电连接。
请参考图11,沿切割道区域120(请参考图10)对所述待封装晶圆100进行切割,在切割待封装晶圆100的同时切割封装盖107,使得当待封装晶圆100被切割成晶粒130时,封装盖107与晶粒130分离。
对所述待封装晶圆100进行切割的工艺为切片刀切割或激光切割。由于激光切割具有更小的切口宽度,提高切割工艺的准确性,本实施例中采用激光对待封装晶圆100进行切割。
沿切割道区域120对待封装晶圆100进行切割时会形成一定的切口宽度,由于第二围堤结构105的位置与切割道区域120的位置相对应(第二围堤结构105位于切割道区域120的位置范围内),因此,在切割待封装晶圆100的同时,切割去除了第二围堤结构105。而由于封装盖107是通过第二围堤结构105和第一围堤结构104与待封装晶圆100进行固定接合的,当待封装晶圆100被切割成晶粒130时,第二围堤结构105被切割去除,封装盖107失去与待封装晶圆100固定接合的媒介,封装盖107与晶粒130会自动分离,一个晶粒130对应形成一个影像传感芯片。
本实施例中,在形成晶粒130后,封装盖107与晶粒130自动分离,避免在晶粒130中残留封装盖107,从而提高晶粒130中感光元件102的采光能力;并且,本实施例借助切割待封装晶圆100的切割工艺,切割去除封装盖107,避免了采用其他工艺去除封装盖107可能会对晶粒130造成的损伤。
同时,本实施例中,由于第一围堤结构104(请参考图10)的顶部高于感光元件102顶部,在切割待封装晶圆100后,脱落的封装盖107搁置在相邻的第一围堤结构104表面,防止脱落的封装盖107掉落在感光元件102表面,从而避免对感光元件102造成损伤。
在切割待封装晶圆100形成晶粒130后,晶粒130的焊垫101表面具有残留的第一围堤结构114;而本实施例中,形成的第一围堤结构104的顶部略高于感光元件102顶部,使得残留的第一围堤结构114的厚度足够薄,更低含量的残留的第一围堤结构114有利于晶粒130的感光元件102充分采光,保证充足的采光效率。
综上,本发明提供的封装方法的技术方案具有以下优点:
首先,本发明通过第一围堤结构和第二围堤结构将封装盖和待封装晶圆固定接合;沿切割道区域对待封装晶圆进行切割,在切割待封装晶圆的同时切割封装盖,由于第二围堤结构的位置对应于切割道区域的位置,并且第二围堤结构的宽度小于或等于切割待封装晶圆形成的切口的宽度,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。本发明在封装工艺的最后,封装盖与晶粒自动分离,且避免了去除封装盖的工艺对晶粒造成损伤,使得形成的晶粒性能优异。
其次,本发明第一围堤结构的顶部略高于感光元件的顶部,使得切割后掉落的封装盖落在相邻的第一围堤结构表面,避免封装盖对感光元件造成损伤;并且,在封装工艺后,晶粒中残留的第一围堤结构的厚度足够薄(残留的第一围堤结构的厚度比感光元件厚度值大1μm至50μm),有利于提高晶粒中感光元件的采光能力,确保形成的影像传感器的优良性能。
相应的,本实施例还提供一种晶圆级封装结构,请参考图6,包括:
待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120,且所述待封装晶圆100包括第一面和与所述第一面相对的第二面;
位于所述待封装晶圆100芯片区域110第一面的焊垫101和感光元件102;
覆盖于所述焊垫101和切割道区域120表面的第一围堤结构104,位于第一围堤结构104上方的第二围堤结构105,第二围堤结构105的宽度小于第一围堤结构104的宽度,且第二围堤结构105的位置对应于切割道区域120的位置;
与所述待封装晶圆100第一面相对设置的封装盖107,且通过所述第一围堤结构104和第二围堤结构105将封装盖107与待封装晶圆100固定接合。
在本实施例中,利用粘合剂粘合将封装盖107与待封装晶圆100固定接合,具体的,在第二围堤结构105顶部具有粘合剂106,通过粘合剂106将封装盖107与待封装晶圆100固定接合。在其他实施例中,也可以通过直接键合的工艺将封装盖与待封装晶圆固定接合,具体的,封装盖的表面与第二围堤结构的顶部表面直接键合以进行固定接合。
所述第二围堤结构105的宽度小于切割道区域120的宽度,本实施例中,所述第二围堤结构105的宽度小于或等于切割待封装晶圆100形成的切口的宽度。
本实施例中,第二围堤结构105位于第一围堤结构104表面,且在第一围堤结构104表面具有一个第二围堤结构105,第二围堤结构105和第一围堤结构104为一体结构。
在其他实施例中,第二围堤结构可以为多个分立的结构,且第二围堤结构为多个分立的结构时需满足:每个分立的第二围堤结构的位置均对应于切割道区域的位置,每个分立的第二围堤结构均位于切割道区域内。例如,请参考图7,在第一围堤结构104表面形成有2个分立的第二围堤结构105,且所述分立的第二围堤结构105均位于切割道区域120对应的区域内,分立的第二围堤结构105的位置对应于切割道区域120对应的位置。
在其他实施例中,第二围堤结构和第一围堤结构之间还形成有多个第三围堤结构。
本实施例中,所述第一围堤结构104的顶部高于感光元件102的顶部。且第一围堤结构104顶部至感光元件102顶部的距离为1μm至50μm,第一围堤结构104顶部为略高于感光元件102顶部。
所述第一围堤结构104和第二围堤结构105为一体结构,第一围堤结构104和第二围堤结构105的材料相同,为光刻胶或树脂。
所述封装盖107的材料为无机玻璃、有机玻璃或硅基底。
综上,本发明提供的晶圆级封装结构的技术方案具有以下优点:
首先,提供位于焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置;通过第一围堤结构和第二围堤结构将封装盖和待封装晶圆固定接合。采用本发明提供的晶圆级封装结构,在封装过程中焊垫受到第一围堤结构和第二围堤结构的支撑作用,感光元件免受封装工艺的污染和损伤;并且,采用本发明提供的晶圆级封装结构进行封装时,在对待封装晶圆进行切割后,切割道区域被切割去除,同时由于第二围堤结构的位置对应于切割道区域的位置,第二围堤结构也被切割去除,使得封装盖与被切割后的待封装晶圆自动分离,提高切割后形成的晶粒的性能。
其次,本发明第一围堤结构的顶部高于感光元件的顶部,在封装工艺过程中封装盖与晶粒之间自动分离后,封装盖掉落在第一围堤结构表面,从而避免掉落的封装盖对感光元件造成损伤。
再次,本发明第一围堤结构的顶部为略高于感光元件的顶部,使得在封装工艺完成后,残留在晶粒中的第一围堤结构的厚度足够薄(残留的第一围堤结构的厚度比感光元件厚度值大1μm至50μm),更有利于感光元件的充分采光,提高晶粒中感光元件的采光效率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶圆级封装结构,其特征在于,包括:
待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,且所述待封装晶圆包括第一面和与所述第一面相对的第二面;
位于所述待封装晶圆芯片区域第一面的焊垫和感光元件;
覆盖于所述焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置;
与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。
2.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构的宽度小于切割道区域的宽度。
3.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。
4.根据权利要求1所述晶圆级封装结构,其特征在于,所述第一围堤结构的顶部高于感光元件的顶部。
5.根据权利要求4所述晶圆级封装结构,其特征在于,所述第一围堤结构顶部至感光元件顶部的距离为1μm至50μm。
6.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构为一个或多个分立的结构。
7.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构和第一围堤结构之间还形成有一个或多个第三围堤结构。
8.根据权利要求1所述晶圆级封装结构,其特征在于,所述第一围堤结构和第二围堤结构的材料相同,为光刻胶或树脂;所述封装盖的材料为无机玻璃、有机玻璃或硅基底。
9.一种晶圆级封装结构的形成方法,其特征在于,包括:
提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,所述待封装晶圆包括第一面和与所述第一面相对的第二面,且所述待封装晶圆芯片区域的第一面具有焊垫和感光元件;
形成覆盖于所述焊垫和切割道区域表面的初始围堤结构;
对所述初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,所述第二围堤结构的宽度小于第一围堤结构的宽度,所述第一围堤结构覆盖于焊垫和切割道区域表面,所述第二围堤结构的位置对应于切割道区域对应的位置;
形成与待封装晶圆第一面相对封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。
10.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,所述裁剪处理的工艺为镭射工艺或曝光显影工艺。
11.根据权利要求10所述晶圆级封装结构的形成方法,其特征在于,所述初始围堤结构的材料为正光刻胶时,所述裁剪处理的工艺为镭射工艺或曝光显影工艺;所述初始围堤结构的材料为负光刻胶或树脂时,所述裁剪处理的工艺为镭射工艺。
12.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,通过直接键合或利用粘合剂粘合的工艺将封装盖与待封装晶圆固定接合。
13.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,所述第一围堤结构的顶部高于感光元件的顶部。
14.根据权利要求13所述晶圆级封装结构的形成方法,其特征在于,所述第一围堤顶部至感光元件顶部的距离为1μm至50μm。
15.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,所述第二围堤结构为一个或多个分立的结构,所述第二围堤结构的宽度小于切割道区域的宽度。
16.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。
17.根据权利要求9所述晶圆级封装结构的形成方法,其特征在于,第二围堤结构和第一围堤结构之间形成有一个或多个第三围堤结构。
18.一种封装方法,其特征在于,包括:
提供如权利要求1至8任一项所述的晶圆级封装结构;
对所述晶圆级封装结构的待封装晶圆的第二面进行减薄;
对减薄后待封装晶圆的第二面进行刻蚀,形成贯穿所述待封装晶圆的通孔,所述通孔暴露出待封装晶圆第一面的焊垫;
在所述待封装晶圆的第二面和通孔的侧壁形成绝缘层,且暴露出通孔底部的焊垫;
在所述绝缘层表面形成金属层,且所述金属层与焊垫相连接,在所述金属层表面形成焊接凸起;
沿切割道区域对所述待封装晶圆进行切割,在切割待封装晶圆的同时切割封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。
19.根据权利要求18所述封装方法,其特征在于,对所述待封装晶圆进行切割的工艺为切片刀切割或激光切割。
20.根据权利要求18所述封装方法,其特征在于,所述第二围堤结构的宽度小于或等于切割待封装晶圆形成的切口的宽度。
CN201410041994.1A 2014-01-28 2014-01-28 晶圆级封装结构及其形成方法、以及封装方法 Active CN103762221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410041994.1A CN103762221B (zh) 2014-01-28 2014-01-28 晶圆级封装结构及其形成方法、以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410041994.1A CN103762221B (zh) 2014-01-28 2014-01-28 晶圆级封装结构及其形成方法、以及封装方法

Publications (2)

Publication Number Publication Date
CN103762221A true CN103762221A (zh) 2014-04-30
CN103762221B CN103762221B (zh) 2017-01-11

Family

ID=50529432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410041994.1A Active CN103762221B (zh) 2014-01-28 2014-01-28 晶圆级封装结构及其形成方法、以及封装方法

Country Status (1)

Country Link
CN (1) CN103762221B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952897A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种减小应力堆叠背照式影像传感器的晶圆级封装结构
CN106158887A (zh) * 2015-04-01 2016-11-23 力成科技股份有限公司 封装结构及其制造方法
CN108831863A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 芯片封装方法
CN109360860A (zh) * 2018-09-25 2019-02-19 苏州科阳光电科技有限公司 一种晶圆封装结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299706A1 (en) * 2007-06-01 2008-12-04 Samsung Electro-Mechanics Co., Ltd. Wafer level package fabrication method
TW200929345A (en) * 2007-12-17 2009-07-01 Powertect Technology Inc Method for laser cutting a substrate
CN103367382A (zh) * 2013-07-23 2013-10-23 格科微电子(上海)有限公司 一种图像传感器芯片的晶圆级封装方法
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子(上海)有限公司 图像传感器芯片的晶圆级封装方法
CN203746855U (zh) * 2014-01-28 2014-07-30 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299706A1 (en) * 2007-06-01 2008-12-04 Samsung Electro-Mechanics Co., Ltd. Wafer level package fabrication method
TW200929345A (en) * 2007-12-17 2009-07-01 Powertect Technology Inc Method for laser cutting a substrate
CN103367382A (zh) * 2013-07-23 2013-10-23 格科微电子(上海)有限公司 一种图像传感器芯片的晶圆级封装方法
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子(上海)有限公司 图像传感器芯片的晶圆级封装方法
CN203746855U (zh) * 2014-01-28 2014-07-30 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158887A (zh) * 2015-04-01 2016-11-23 力成科技股份有限公司 封装结构及其制造方法
CN106158887B (zh) * 2015-04-01 2019-05-07 力成科技股份有限公司 封装结构及其制造方法
CN104952897A (zh) * 2015-07-14 2015-09-30 华进半导体封装先导技术研发中心有限公司 一种减小应力堆叠背照式影像传感器的晶圆级封装结构
CN104952897B (zh) * 2015-07-14 2018-01-16 华进半导体封装先导技术研发中心有限公司 一种减小应力堆叠背照式影像传感器的晶圆级封装结构
CN108831863A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 芯片封装方法
CN108831863B (zh) * 2018-05-31 2021-02-12 华进半导体封装先导技术研发中心有限公司 芯片封装方法
CN109360860A (zh) * 2018-09-25 2019-02-19 苏州科阳光电科技有限公司 一种晶圆封装结构及其制备方法
CN109360860B (zh) * 2018-09-25 2023-10-24 苏州科阳光电科技有限公司 一种晶圆封装结构及其制备方法

Also Published As

Publication number Publication date
CN103762221B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
US8536672B2 (en) Image sensor package and fabrication method thereof
CN103904093A (zh) 晶圆级封装结构以及封装方法
CN103400807A (zh) 影像传感器的晶圆级封装结构及封装方法
CN103985723B (zh) 封装方法以及封装结构
CN105070734A (zh) 封装结构及封装方法
CN102280391B (zh) 晶圆级封装结构及其形成方法
CN105244360A (zh) 感光芯片封装结构及其封装方法
CN103956371A (zh) 影像传感器模组及其形成方法
CN103762221A (zh) 晶圆级封装结构及其形成方法、以及封装方法
CN103972256A (zh) 封装方法以及封装结构
CN107221517A (zh) 一种包覆型芯片尺寸封装结构及其封装方法
CN103943645A (zh) 影像传感器模组及其形成方法
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
CN101488476B (zh) 封装方法
CN203967091U (zh) 晶圆级封装结构
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
CN203481209U (zh) 影像传感器的晶圆级封装结构
CN204991711U (zh) 封装结构
CN205159328U (zh) 感光芯片封装结构
CN103560139A (zh) 影像传感器封装结构及其封装方法
CN203746855U (zh) 晶圆级封装结构
CN203895460U (zh) 一种封装结构
CN203434141U (zh) 影像传感器的晶圆级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant