CN106158887A - 封装结构及其制造方法 - Google Patents

Abstract

本申请提供一种封装结构及其制造方法，该封装结构包括芯片、阻挡结构以及基板。芯片包括基材以及感光部，该感光部位于该基材上。阻挡结构设置在芯片上并包括第一框围部、第二框围部以及阶梯状开口，第一框围部与第二框围部共同框围感光部而定义出阶梯状开口，阶梯状开口暴露感光部，且第一框围部位于基材上并突出于第二框围部。基板设置于阻挡结构上并覆盖芯片以及阻挡结构。本申请可有效提升制程良率，并提升封装结构整体的可靠性。

Description

封装结构及其制造方法

技术领域

本申请是有关于一种封装结构及其制造方法，且特别是有关于一种芯片的封装结构及其制造方法。

背景技术

近年来由于多媒体的蓬勃发展，数码图片使用愈趋频繁，相对应许多图片处理装置的需求也愈来愈多。现今许多数码图片产品，包括电脑网络摄影机(web camera)，数码照相机(digital camera)，甚至光学扫描器(scanner)及图片电话等，皆是通过图片传感器(image sensor)来获取图片。图片传感器包括电荷耦合元件图片传感芯片(CCD image sensor chip)及互补式金氧半导体图片传感芯片(CMOS image sensor chip)等，可以灵敏地接收影物(scene)所发出的光线，并将此光线转换为数字信号。由于这些图片传感芯片需要接收光源，因此其封装方式与一般电子产品有所不同。

传统进行CMOS图片传感(CMOS Image Sensor,简称CIS)的芯片尺寸封装(Chip Scale Package,简称CSP)时，会先将一整层的阻挡层形成于具有多个芯片的晶圆上，再进行图案化制程，以移除覆盖芯片的部分阻挡层而形成框围芯片的阻挡结构(DAM)。然而，由于阻挡结构须具有一定的厚度以维持其支撑力及结构强度，在此情况下，移除覆盖芯片的部分阻挡层时则易因其厚度较厚而无法完全移除，因而容易有残留物残留在阻挡结构与感光区之间，影响制程的良率，或者需增加阻挡结构与感光区之间的间距，以维持一定的安全距离，然而，此做法会限制阻挡结构的宽度，进而影响封装结构的可靠度。

发明内容

本申请提供一种封装结构及其制造方法，其可提升制程良率。

本申请的封装结构制造方法包括下列步骤。首先，提供晶圆，前述晶圆包括多个阵列排列的芯片。形成阻挡层在晶圆上且阻挡层覆盖前述多个芯片。对阻挡层进行图案化制程，以形成阻挡结构，其中阻挡结构包括多个第一框围部、多个第二框围部以及多个阶梯状开口，各第一框围部突出于对应的第二框围部以与对应的第二框围部共同定义出各阶梯状开口。阶梯状开口分别暴露芯片。最后，设置基板在阻挡结构上以覆盖晶圆以及阻挡结构。

在本申请的一实施例的封装结构制造方法，其中晶圆可包括多个切割道，前述多个切割道设置在多个芯片之间，以分隔各个芯片。在此实施例中，还包括在设置基板在阻挡结构上之后，沿多个切割道切割晶圆，以形成多个彼此独立的封装结构。

本申请的封装结构包括芯片、阻挡结构以及基板。芯片包括基材以及感光部，感光部位于基材上。阻挡结构设置在芯片上并包括第一框围部、第二框围部以及阶梯状开口，第一框围部与第二框围部共同框围感光部而定义出阶梯状开口，阶梯状开口暴露感光部，且第一框围部位于基材上并突出于第二框围部。基板设置在阻挡结构上并覆盖芯片以及阻挡结构。

在本申请的一实施例中，上述的图案化制程的步骤还包括：首先，形成图案化光罩层在阻挡层上，其中图案化光罩层包括多个图案化开口。芯片分别位于图案化开口在晶圆上的正投影范围内，各图案化开口包括第一开口以及多个第二开口，第二开口分别环绕第一开口，以分别暴露对应的部分阻挡层，且第二开口的开口面积往远离第一开口的方向逐渐减小。接着，对阻挡层进行曝光显影制程，以移除被图案化开口所暴露的部分阻挡层而形成阶梯状开口。

在本申请的一实施例中，上述的图案化制程的步骤还包括：形成图案化光罩层在阻挡层上，其中图案化光罩层包括多个光罩图案，分别覆盖芯片在阻挡层上的正投影范围，各光罩图案包括光阻部以及多个第一开口，第一开口分别环绕光阻部设置，并暴露对应的部分阻挡层，且第一开口的开口面积往远离光阻部的方向逐渐增大。接着，对阻挡层进行曝光显影制程，以移除多个图案化开口中未被多个第一开口所暴露的部分阻挡层而形成多个阶梯状开口。

在本申请的一实施例的封装结构制造方法，上述的各个第一框围部至对应的芯片的最短距离小于200微米。

在本申请的一实施例的封装结构制造方法，上述的各个第一框围部至对应的芯片的最短距离小于对应的第二框围部至对应的芯片的最短距离。

在本申请的一实施例的封装结构制造方法，上述的阻挡结构为一体成型。

在本申请的一实施例的封装结构制造方法，上述的基板为透明基板。

在本申请的一实施例的封装结构制造方法，上述的多个芯片为图片传感芯片。

在本申请的一实施例的封装结构制造方法，还包括设置第一线路层在晶圆的上表面，多个芯片电性连接第一线路层。另外，此实施例的制造方法还包括：形成多个导通孔于晶圆。接着，形成第二线路层在晶圆相对上表面的下表面，且多个导通孔电性连接第一线路层以及第二线路层。最后，形成多个焊球于下表面，且多个焊球电性连接第二线路层。

在本申请的一实施例中，前述封装结构还包括第一线路层、第二线路层、多个导通孔以及多个焊球。第一线路层设置在基材的上表面，感光部位于上表面并电性连接第一线路层。第二线路层设置在基材相对上表面的下表面。多个导通孔设置于基材并电性连接第一线路层以及第二线路层。多个焊球设置于下表面并电性连接第二线路层。

基于上述，本申请利用图案化制程而形成具有阶梯状开口的阻挡结构，以降低阻挡结构最靠近感光区的部分的厚度，因而可减少阻挡结构因厚度较厚而在图案化制程后易产生阻挡结构残留或移除不均的情形。此外，若阻挡结构在图案化制程之后仍有少数残留物的情形，也可通过其阶梯状的开口而轻易将待移除的残留物清除。因此，本申请确实可有效提升制程良率，并提升封装结构整体的可靠性。

为让本申请的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本申请的一实施例的一种封装结构制造方法流程图；

图2A-2F是本申请一实施例的一种封装结构示意图；

图3是本申请另一实施例的一种封装结构的剖面示意图；

图4A-4E是本申请另一实施例的一种封装结构的剖面示意图。

附图标记说明：

100：封装结构；

110：晶圆；

110a：切割道；

112、212：第一线路层；

114、214：基材；

118a：导通孔；

118b：电镀层；

120、220：感光部；

125、225：芯片；

130、130'：阻挡层；

132a、134a、136a、138a：待移除框围部；

140：阻挡结构；

142：第一框围部；

144：第二框围部；

146：第三框围部；

148：第四框围部；

160、265：第二线路层；

170：防焊层；

180、280：基板；

190、290：焊球；

230：第一阻挡层；

230a：第一待移除阻挡结构；

232：第一开口区域；

240：第一阻挡结构；

250：第二阻挡层；

250a：第二待移除阻挡结构；

252；第二开口区域；

260：第二阻挡结构；

A、A'、B、C：图案化光罩层；

A1、A2'：第一开口；

A1'：光阻部；

A2：第二开口；

S：阶梯状开口。

具体实施方式

有关本申请的前述及其他技术内容、特点与功效，在以下配合附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本申请。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。

图1是本申请的一实施例的一种封装结构制造方法流程图。图2A-2F是本申请一实施例的一种封装结构示意图。本实施例的封装结构的制作方法包括下列步骤。请同时参考图1以及图2A，首先，提供如图2A所示的晶圆110，且晶圆110包括多个阵列排列的芯片125(步骤S01)。在本实施例中，前述芯片125可为图片传感芯片(CMOS Image Sensor,简称CIS)，当然，本申请并不局限芯片125的种类。此外，晶圆110包括多个切割道110a，切割道110a分隔各个芯片125。在此需注意的是，为保持图面整洁，图2B至图2F仅示出图2A中沿A-A’线剖面的制作流程图，也就是针对晶圆110中的其中一个芯片125的制作流程详细说明本申请的封装结构的制造方法。

请参考图2B，具体来说，芯片125包括基材114以及感光部120，感光部120位于基材114上，基材114可包括第一线路层112，设置在基材114的上表面，感光部120则可设置于此上表面并电性连接第一线路层112。

接着，形成如图2B所示的阻挡层130在晶圆110上(步骤S02)。具体来说，阻挡层130可全面性形成在晶圆110上并覆盖各芯片125的感光部120以及基材114，本实施例的阻挡层130可例如具有在曝光之后会呈现裂解状态的特性(正型感光材料)或可以键结的特性(负型感光材料)。

请接续参照图2C以及图2E，对阻挡层130进行图案化制程，以形成如图2E所示的阻挡结构140(步骤S03)。前述的图案化制程可为曝光及显影制程。详细而言，本实施例的图案化制程可包括下列步骤，首先，如图2C所示先形成图案化光罩层A在阻挡层130之上，其中，图案化光罩层A包括多个图案化开口(图2C仅示出一个图案化开口做举例说明)，如图2A所示的多个芯片125分别位于上述的多个图案化开口于晶圆110上的正投影范围内。换句话说，芯片125分别位于图案化开口的垂直投影范围内。各图案化开口可如图2C所示包括分别暴露对应部分阻挡层130的第一开口A1以及多个第二开口A2。芯片125的感光部120位于第一开口A1在基材114上的正投影范围P1内。多个第二开口A2分别环绕第一开口A1，且第二开口A2的开口面积往远离第一开口A1的方向逐渐减小。当然，本实施例仅用以举例说明，本申请并不限制第二开口的数量，只要第二开口A2的开口面积逐渐往远离第一开口A1的方向减小即可。

接着，进行曝光制程，使光线沿图2C中箭头的方向由图案化光罩层A远离芯片125的一侧朝向阻挡层130照射。由于本申请将图案化光罩层A设计成具有多个不同尺寸的开口，因此，光线照射至阻挡层130后，会因为感光材料解析度的关系，而使第一开口A1以及上述多个第二开口A2分别所对应的部分阻挡层130的解析度不同，导致其显影后的深度不同。

之后，可进行显影制程，以移除被上述第一开口A1以及第二开口A2所暴露的部分阻挡层130而形成如图2E所示的阶梯状开口S。详细来说，显影制程是利用显影剂移除芯片125上因曝光而呈现裂解状态的阻挡层130而形成上述的阶梯状开口S。由于位于阶梯状开口S之外的阻挡层130未经曝光，因此，此区域的阻挡层130并不溶于显影剂而形成如图2E所示的阻挡结构140。在本实施例中，各个阻挡结构140可至少包括第一框围部142、第二框围部144以及阶梯状开口S。更具体而言，阻挡结构140可如图2C所示由靠近基材114的一侧至远离基材114的一侧依序包括第一框围部142、第二框围部144、第三框围部146以及第四框围部148，其中，第一框围部142即对应至图案化光罩层A的第一开口A1，而第二框围部144、第三框围部146以及第四框围部148则分别对应开口面积逐渐往远离第一开口A1的方向减小的多个第二开口A2。阻挡结构140为一体成型，且第一框围部142、第二框围部144、第三框围部146以及第四框围部148可共同框围芯片125的感光部120并共同定义出暴露感光部120的阶梯状开口S。其中，第一框围部142至感光部120的最短距离D1可小于200微米，且也小于第二框围部144至感光部120的最短距离。同理，第二框围部144至感光部120的最短距离小于第三框围部146至感光部120的最短距离，且第三框围部146至感光部120的最短距离小于第四框围部148至感光部120的最短距离。

由于阻挡结构通常需具有一定的厚度，以维持其支撑性及结构强度(目前一般的阻挡结构的厚度约为45微米左右)。因此，本实施例利用具有多个尺寸不同的开口A1、A2的图案化光罩层A来对阻挡层130进行图案化制程，以在阻挡层130上形成阶梯状开口S而定义出阻挡结构140，因而可减少在图案化制程后容易在感光部120周围有阻挡结构140残留或移除不均的情形。

此外，参考图2D，若阻挡层130在图案化制程之后仍有少数残留物的情形，使得阶梯状开口S之中仍存在着需移除的待移除框围部132a/134a/136a/138a，或着，也有可能因为制作上的需要而需移除位于阶梯状开口S区域之外的部分阻挡结构140，则可依下述的步骤而轻易移除。举例而言，若在图案化制程之后，在第一框围部142、第二框围部144、第三框围部146以及第四框围部148旁还分别存在着第一待移除框围部132a、第二待移除框围部134a、第三待移除框围部136a以及第四待移除框围部138a，由于本申请将阻挡结构140设计成阶梯状结构，因此，第一待移除框围部132a可轻易地从第一框围部142移动至第二框围部144、再移动至第三框围部146，接着再移动至第四框围部148之上，进而将第一待移除框围部132a通过显影而移除。然而，第一待移除框围部132a也可移动至第二框围部144或第三框围部146后即通过显影而移除，本申请并不以第一待移除框围部132a的移动位置为限。通过此方式，本申请可有效避免感光部120周围有阻挡结构140残留或移除不均的情形发生，进而可提升制程良率，并可缩短阻挡结构140与感光部120之间的间距。同理，在其他实施方式中，第二待移除框围部134a、第三待移除框围部136a以及第四待移除框围部138a也可以同样的方式移除，且本申请并不以各个待移除框围部的移除顺序为限。

之后，请接续参照图2F，设置基板180在阻挡结构140上以覆盖晶圆110的多个芯片125以及阻挡结构140(图1的步骤S04)。在本实施例中，感光部120可包括图片传感芯片，而基板180则可为透明基板。在本实施例中，基板180为玻璃基板，当然，本实施例并不以此为限。更具体而言，参考图2F，基板180是覆盖在阻挡结构140之上。应注意的是，在此步骤之前，还可视需求而在阶梯状开口S区域之中填充封装胶体或萤光材料等材料。

此外，本实施例也可如图2F所示形成贯穿基材114的多个导通孔118a。举例而言，形成导通孔118a的方式可为机械钻孔，并利用电镀的方式在通孔的内壁上形成电镀层118b而形成导通孔118a。之后，再形成第二线路层160在基材114相对其上表面的下表面上，且导通孔118a电性连接第一线路层112以及第二线路层160，之后，再覆盖防焊层170在第二线路层160上并暴露部分第二线路层160。最后再形成多个焊球190在基材114的下表面，且焊球190电性连接第二线路层160。

最后，参考图1的步骤S05以及图2A，沿着切割道110a切割晶圆110，及大致完成彼此独立的多个封装结构100的制作。

图3是本申请另一实施例的一种封装结构的剖面示意图。在此必须说明的是，本实施例的封装结构的制造方法与前述实施例的封装结构制造方法相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对本实施例的封装结构的制造方法与前述实施例的差异做说明。

此实施例与前述实施例的差异在于，前述实施例所使用的阻挡层130是以正型光阻为例，而此实施例所使用的阻挡层130'是采用负型光阻，且为配合阻挡层130'的使用，此实施例的图案化光罩层A'的形状会与前述实施例的图案化光罩层A相反，具体来说，本实施例的图案化光罩层A'可包括多个光罩图案，其分别覆盖如图2A所示的多个芯片125在阻挡层130'上的正投影范围。各光罩图案可如图3所示包括光阻部A1'以及多个第一开口A2'，其中，光阻部A1'覆盖芯片120在阻挡层130'上的正投影范围。多个第一开口A2'分别环绕光阻部A1'设置，并暴露对应的部分阻挡层130，且多个第一开口A2'的开口面积往远离光阻部A1'的方向逐渐增大。

之后，再对阻挡层130进行曝光显影制程，以移除未被第一开口A2'所暴露的部分阻挡层130，而形成如图2E所示的阶梯状开口。因此，本实施例是通过形成具有不同大小第一开口A2'的图案化光罩层，使得阻挡层130经图案化制程后可形成具有类似阶梯状的阻挡结构，进而可避免现有因阻挡层130厚度较厚而导致移除不均的问题。

图4A-4E是本申请另一实施例的一种封装结构的剖面示意图。此实施例与前述实施例相同或类似的元件以相同或类似的标号标示，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。此实施例与前述实施例不同之处在于，此实施例是利用多次图案化制程而分别形成多个彼此以阶梯状堆叠的阻挡结构，举例来说，本实施例是利用两次图案化制程而分别形成如图4E所示的彼此以阶梯状堆叠的第一阻挡结构240以及第二阻挡结构260。当然，本申请并不限制阻挡结构的数量。

本实施例与前述实施例相同，皆具有如图2A所示的包括多个阵列排列的芯片的晶圆，最后在封装结构制作完成之后，再沿着晶圆上的切割道切割出多个封装结构，关于此部分的方式与前述实施例相同，在此不再赘述。以下将针对晶圆中的单一芯片的制作流程做说明。详细而言，请参考图4A以及图4B，在此实施例中的芯片225同样包括基材214以及感光部220，且基材214还可包括第一线路层212。首先，形成第一阻挡结构240。第一阻挡结构240的制作方式是将第一阻挡层230覆盖在基材214上，接着，再利用图案化光罩层B对第一阻挡层230进行曝光制程，进而在第一阻挡层230中定义出第一开口区域232。此实施例是以正型光阻为例，然而，本申请并不以此为限。之后，再对第一阻挡层230进行显影制程，以移除第一开口区域232中的第一阻挡层230并暴露出感光部220而形成第一阻挡结构240。然而，相似于前述实施例，此时的第一开口区域232之中也可能存在着需移除的第一待移除阻挡结构230a。

请接续参考图4C及图4D，接着形成第二阻挡结构260，第二阻挡结构260的制作方式与前述第一阻挡结构240的制作方式相似，故在此不再赘述，惟用以形成第二阻挡结构260的图案化光罩层C的开口结构大于图案化光罩层B的开口结构，以形成以阶梯状堆叠在第一阻挡结构240上的第二阻挡结构260。此实施例是以正型光阻为例，然而，本申请并不以此为限。此外，相似于前述实施例，第二阻挡结构260的第二开口区域252之中也可能存在着需移除的第二待移除阻挡结构250a。

在本实施例中，第一阻挡结构240以及第二阻挡结构260可共同定义出暴露感光部220的阶梯状开口区域，且其中第一阻挡结构240至感光部220的最短距离小于第二阻挡结构260至感光部220的最短距离，以使第一阻挡结构240以及第二阻挡结构260共同构成类似于阶梯状的结构。接着，参考图4E，利用此阶梯状结构将第一待移除阻挡结构230a以及第二待移除阻挡结构250a以相似于前述实施例的方法移除，再将基板280设置在第二阻挡结构260之上，且依序将第二线路层265以及焊球290形成在基材214的下表面。本申请并不以移除待移除阻挡结构230a、250a的顺序为限，且也不以基板280以及第二线路层265的设置顺序为限。此外，本实施例在覆盖基板280在第二阻挡结构260前，也可如前述实施例所述，视需求而在第一开口区域232以及第二开口区域252之中填充封装胶体或萤光材料等材料。应注意的是，此实施例在此是以两层阻挡结构为例，且每层阻挡结构的厚度约为22微米，然而，也可具有更多层的阻挡结构以及不同的厚度，本申请并不以此为限。如此配置，此实施例即可通过多层阻挡结构的设计而可减少每层阻挡结构的厚度，进而在移除多余的阻挡结构时不易因阻挡结构的厚度太厚而产生移除不均的问题。

综上所述，本申请通过形成具有不同大小开口的图案化光罩层，使得阻挡层经图案化制程后可形成具有阶梯状开口的阻挡结构，以降低阻挡结构最靠近芯片的部分的厚度，进而可减少阻挡结构因厚度较厚而在图案化制程后产生阻挡结构残留或移除不均的情形。此外，若阻挡结构在图案化制程之后仍有少数残留物的情形，也可通过其阶梯状开口而轻易将待移除的残留物清除。因此，本申请确实可有效提升制程良率，并提升封装结构整体的可靠性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种封装结构制造方法，其特征在于，包括：

提供晶圆，包括多个阵列排列的芯片；

形成阻挡层在所述晶圆上且所述阻挡层覆盖该些芯片；

对所述阻挡层进行图案化制程，以形成阻挡结构，其中所述阻挡结构包括多个第一框围部、多个第二框围部以及多个阶梯状开口，各所述第一框围部突出于对应的第二框围部以与对应的第二框围部共同定义出各所述阶梯状开口，该些阶梯状开口分别暴露该些芯片；以及

设置基板在所述阻挡结构上以覆盖所述晶圆以及所述阻挡结构。

2.根据权利要求1所述的封装结构制造方法，其特征在于，所述晶圆还包括多个切割道，该些切割道设置于该些芯片之间，以分隔该些芯片。

3.根据权利要求2所述的封装结构制造方法，其特征在于，还包括：

在设置所述基板于所述阻挡结构上之后，沿该些切割道切割所述晶圆，以形成多个彼此独立的封装结构。

4.根据权利要求1所述的封装结构制造方法，其特征在于，所述图案化制程的步骤还包括：

形成图案化光罩层在所述阻挡层上，其中所述图案化光罩层包括多个图案化开口，该些芯片分别位于该些图案化开口在所述晶圆上的正投影范围内，各所述图案化开口包括第一开口以及多个第二开口，该些第二开口分别环绕所述第一开口，以分别暴露对应的部分所述阻挡层，且该些第二开口的开口面积往远离所述第一开口的方向逐渐减小；以及

对所述阻挡层进行曝光显影制程，以移除被该些图案化开口所暴露的部分所述阻挡层而形成该些阶梯状开口。

5.根据权利要求1所述的封装结构制造方法，其特征在于，所述图案化制程的步骤还包括：

形成图案化光罩层在所述阻挡层上，其中所述图案化光罩层包括多个光罩图案，分别覆盖该些芯片在所述阻挡层上的正投影范围，各所述光罩图案包括光阻部以及多个第一开口，该些第一开口分别环绕所述光阻部设置，并暴露对应的部分所述阻挡层，且所述第一开口的开口面积往远离所述光阻部的方向逐渐增大；以及

对所述阻挡层进行曝光显影制程，以移除该些光罩图案中未被该些第一开口所暴露的部分所述阻挡层而形成该些阶梯状开口。

6.根据权利要求1所述的封装结构制造方法，其特征在于，各所述第一框围部至对应的芯片的最短距离小于200微米。

7.根据权利要求1所述的封装结构制造方法，其特征在于，各所述第一框围部至对应的芯片的最短距离小于对应的第二框围部至对应的芯片的最短距离。

8.根据权利要求1所述的封装结构制造方法，其特征在于，所述阻挡结构为一体成型。

9.根据权利要求1所述的封装结构制造方法，其特征在于，所述基板为一透明基板。

10.根据权利要求1所述的封装结构制造方法，其特征在于，该些芯片为图片传感芯片。

11.根据权利要求1所述的封装结构制造方法，其特征在于，还包括：

形成第一线路层在所述晶圆的上表面，该些芯片电性连接所述第一线路层。

12.根据权利要求11所述的封装结构制造方法，其特征在于，还包括：

形成多个导通孔于所述晶圆；

形成第二线路层在所述晶圆相对所述上表面的下表面，且该些导通孔电性连接所述第一线路层以及所述第二线路层；以及

形成多个焊球在所述下表面，且该些焊球电性连接所述第二线路层。

13.根据权利要求1所述的封装结构制造方法，其特征在于，各所述芯片包括基材以及感光部，所述感光部位于所述基材上，该些阶梯状开口分别暴露该些芯片的感光区。

14.一种封装结构，其特征在于，包括：

芯片，包括基材以及感光部，所述感光部位于所述基材上；

阻挡结构，设置在所述芯片上并包括第一框围部、第二框围部以及阶梯状开口，所述第一框围部与所述第二框围部共同框围所述感光部而定义出所述阶梯状开口，所述阶梯状开口暴露所述感光部，且所述第一框围部位于所述基材上并突出于所述第二框围部；以及

基板，设置在所述阻挡结构上并覆盖所述芯片以及所述阻挡结构。

15.根据权利要求14所述的封装结构，其特征在于，所述第一框围部至所述感光部的最短距离小于200微米。

16.根据权利要求14所述的封装结构，其特征在于，所述第一框围部至所述感光部的最短距离小于所述第二框围部至所述芯片的最短距离。

17.根据权利要求14所述的封装结构，其特征在于，所述阻挡结构为一体成型。

18.根据权利要求14所述的封装结构，其特征在于，所述基板为透明基板。

19.根据权利要求18所述的封装结构，其特征在于，该些芯片为图片传感芯片。

20.根据权利要求14所述的封装结构，其特征在于，还包括：

第一线路层，设置在所述基材的上表面，所述感光部位于所述上表面并电性连接所述第一线路层；

第二线路层，设置在所述基材相对所述上表面的下表面；

多个导通孔，设置在所述基材并电性连接所述第一线路层以及所述第二线路层；以及

多个焊球，设置在所述下表面并电性连接所述第二线路层。