JP2020013838A - 半導体素子搭載用基板の製造方法 - Google Patents
半導体素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP2020013838A JP2020013838A JP2018133679A JP2018133679A JP2020013838A JP 2020013838 A JP2020013838 A JP 2020013838A JP 2018133679 A JP2018133679 A JP 2018133679A JP 2018133679 A JP2018133679 A JP 2018133679A JP 2020013838 A JP2020013838 A JP 2020013838A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- opening
- layer
- resist layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 238000007747 plating Methods 0.000 claims abstract description 321
- 239000002184 metal Substances 0.000 claims abstract description 133
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 65
- 230000008961 swelling Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 29
- 238000010030 laminating Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 abstract description 7
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 238000007789 sealing Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000007654 immersion Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000002522 swelling effect Effects 0.000 description 1
Images
Abstract
【課題】めっき用レジストマスクを金属板から剥離する時間を従来通りの短い時間にして生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止可能な半導体素子搭載用基板の製造方法の提供。【解決手段】金属板にレジスト層を形成する工程と、レジスト層に対して露光・現像を行い、めっき層を金属板に形成するための開口部を備えためっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部から露出した金属板に所定形状のめっき層を形成する工程と、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する工程を有し、めっき用レジストマスク１１を形成する工程において、レジスト層Ｒ１（Ｒ２）における開口部１２の形成対象領域を囲む所定領域に、金属板１０を覆う底面１３ａと、底面と接する側壁１３ｂとを有してなる凹部１３を形成する。【選択図】図１
Description
本発明は、半導体素子搭載用基板の製造方法に関し、特に半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を剥離、除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板の製造方法に関する。
近年、携帯電話に代表されるように、電子機器の小型・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型・軽量化・高機能化が要求され、特に、半導体装置の厚みについて、薄型化が要求され、金属板を加工したリードフレームを用いた半導体装置に代わり、金属板を最終的に除去するタイプの半導体パッケージが開発されてきている。
例えば、金属板にめっき層により形成された、半導体素子搭載用のパッド部や半導体素子の電極と接続される内部接続用端子や外部機器と接続するための外部接続用端子となる端子部を有する、半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディング又はフリップチップ接続した後に樹脂封止を行い、樹脂封止後に金属板を除去して封止樹脂の裏面にめっき層からなるパッド部や外部接続用端子が露出した薄型の半導体パッケージが製造されてきている。
このタイプの半導体パッケージによれば、パッド部や端子部が金属板よりも薄肉のめっき層で形成され、しかも、金属板が除去されているため、半導体パッケージの厚みをより一層薄くすることができる。
例えば、金属板にめっき層により形成された、半導体素子搭載用のパッド部や半導体素子の電極と接続される内部接続用端子や外部機器と接続するための外部接続用端子となる端子部を有する、半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディング又はフリップチップ接続した後に樹脂封止を行い、樹脂封止後に金属板を除去して封止樹脂の裏面にめっき層からなるパッド部や外部接続用端子が露出した薄型の半導体パッケージが製造されてきている。
このタイプの半導体パッケージによれば、パッド部や端子部が金属板よりも薄肉のめっき層で形成され、しかも、金属板が除去されているため、半導体パッケージの厚みをより一層薄くすることができる。
このタイプの半導体パッケージに用いる半導体素子搭載用基板は、例えば、金属板にレジスト層を形成し、レジスト層に対して露光・現像を行い所定形状のめっき層を金属板に形成するための開口部を備えためっき用レジストマスクを形成し、めっき用レジストマスクの開口部から露出した金属板に所定形状のめっき層を形成した後、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去することにより製造される。
ところで、半導体素子搭載用基板の製造においては、所定の位置に所定の形状、大きさのめっき層を形成するためのめっき用レジストマスクは、形成するめっき層の上面よりも高くなる厚さが必要である。また、半導体素子搭載用基板の製造において形成しためっき層は、その側面と上面を、半導体パッケージの製造工程において用いられる封止樹脂と密着させる必要があり、薄いめっき層では封止樹脂との密着性が弱く脱落する虞がある。このため、半導体素子搭載用基板の製造においては、めっき層を数十μｍ以上の厚さで形成するようにし、めっき用レジストマスクは５０μｍ以上の厚さで形成する場合が多い。
また、半導体素子搭載用基板の製造においては、めっき層と、半導体パッケージの製造工程において用いられる封止樹脂との密着性を確保するために、例えば、次の特許文献１に開示されている、めっき層の側面に凹凸を形成する技術や、例えば、次の特許文献２に開示されている、めっき層の断面形状を逆台形とする技術が提案されている。
さらに、半導体パッケージの小型化、高集積化に伴い、半導体素子搭載用基板には、多ピン化や微細な配線が要求されてきており、端子部となるめっき層間の間隔が狭くなり、また、めっき層により形成される、端子に接続される配線の引き回し形状が複雑化する傾向にある。
しかし、半導体素子搭載用基板における多ピン化や配線の細線化に伴い、端子部となるめっき層間の間隔が狭くなり、また、めっき層により形成される、端子に接続される配線の引き回し形状が複雑化することや、めっき用レジストマスクの厚さを５０μｍ以上の厚さにすることや、端子部をなすめっき層の側面に凹凸やめっき層の断面形状を逆台形にすること等の影響により、半導体素子搭載用基板の製造工程において、めっき層を形成後、めっき用レジストマスクを剥離、除去する際に、剥離液によって膨潤しためっき用レジストマスクの一部が、めっき層の周囲に剥離しきれずに残る「レジスト剥離残」と呼ばれる不良の発生が問題となってきている。
この問題を解決するための方策として、めっき層の厚さを薄くすれば、めっき用レジストマスクの「レジスト剥離残」は生じ難くなるが、封止樹脂との密着性が弱められて、めっき層が封止樹脂から脱落し易くなり、半導体パッケージの製造に用いる半導体素子搭載用基板としての信頼性が低下してしまう虞がある。
また、めっき用レジストマスクを金属板から剥離する時間を長くすれば、比較的容易にめっき用レジストマスクの「レジスト剥離残」の発生を極力解消できるが、半導体素子搭載用基板の生産性の大幅な低下を招いてしまう。
また、めっき用レジストマスクを金属板から剥離する時間を長くすれば、比較的容易にめっき用レジストマスクの「レジスト剥離残」の発生を極力解消できるが、半導体素子搭載用基板の生産性の大幅な低下を招いてしまう。
本発明は、このような問題点を鑑みてなされたものであり、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止可能な半導体素子搭載用基板の製造方法を提供することを目的としている。
上記目的を達成するため、本発明による半導体素子搭載用基板の製造方法は、金属板にレジスト層を形成する工程と、前記レジスト層に対して露光・現像を行い所定形状のめっき層を前記金属板に形成するための開口部を備えためっき用レジストマスクを形成する工程と、前記めっき用レジストマスクの開口部から露出した前記金属板に所定形状のめっき層を形成する工程と、前記めっき用レジストマスクを剥離液により膨潤させて、前記金属板から剥離、除去する工程を有する半導体素子搭載用基板の製造方法であって、前記めっき用レジストマスクを形成する工程において、前記レジスト層における前記開口部の形成対象領域を囲む所定領域に、前記金属板を覆う底面と、前記底面と接する側壁とを有してなる凹部を形成することを特徴とする。
また、本発明の半導体素子搭載用基板の製造方法においては、前記めっき用レジストマスクを形成する工程において、前記開口部と前記凹部とに挟まれた部位における前記レジスト層の厚さが、前記開口部から露出した前記金属板に形成する前記めっき層の厚さの設計値を上回り、且つ、前記凹部の底面位置における前記レジスト層の厚さが、前記めっき層の厚さの設計値を下回るように、前記凹部を形成するのが好ましい。
また、本発明の半導体素子搭載用基板の製造方法においては、前記めっき用レジストマスクを形成する工程において、前記レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、前記レジスト層を露光し、該レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、前記レジスト層を現像することにより前記開口部と前記凹部とを形成するのが好ましい。
また、本発明の半導体素子搭載用基板の製造方法においては、前記レジスト層を形成する工程において、前記金属板に感光波長の異なる複数の前記レジスト層を積層して形成し、前記めっき用レジストマスクを形成する工程において、最上層の前記レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、最上層の前記レジスト層のみが感光する波長で最上層の該レジスト層を露光し、最上層の該レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層の前記レジスト層を現像することにより、前記開口部の形成対象領域と、前記凹部の形成対象領域と、の夫々における、最上層の前記レジスト層が完全に剥離、除去されるまでの時間及び下層の前記レジスト層の剥離、除去開始時間を異ならせて、前記開口部と前記凹部とを形成し、次いで、下層の前記レジスト層が感光する波長で下層の該レジスト層を露光するのが好ましい。
また、本発明の半導体素子搭載用基板の製造方法においては、前記レジスト層を形成する工程において、前記金属板に感光波長の異なる複数の前記レジスト層を積層して形成し、前記めっき用レジストマスクを形成する工程において、最上層の前記レジスト層における、前記開口部の形成対象領域及び該開口部の形成対象領域に比べて幅の狭い前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過・遮光作用の異なる露光マスクを用いて、最上層の前記レジスト層のみが感光する波長で最上層の該レジスト層を露光し、最上層の該レジスト層における、前記開口部の形成対象領域及び前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層の前記レジスト層を現像することにより、前記開口部の形成対象領域と前記凹部の形成対象領域との幅の違いにより、夫々における、最上層の前記レジスト層が完全に剥離、除去されるまでの時間及び下層の前記レジスト層の剥離、除去開始時間を異ならせて、前記開口部と前記凹部とを形成し、次いで、下層の前記レジスト層が感光する波長で下層の該レジスト層を露光するのが好ましい。
本発明によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止可能な半導体素子搭載用基板の製造方法が得られる。
実施形態の説明に先立ち、本発明の作用効果について説明する。
本発明の半導体素子搭載用基板の製造方法は、金属板にレジスト層を形成する工程と、レジスト層に対して露光・現像を行い所定形状のめっき層を金属板形成するための開口部を備えためっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部から露出した金属板に所定形状のめっき層を形成する工程と、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する工程を有する半導体素子搭載用基板の製造方法であって、めっき用レジストマスクを形成する工程において、レジスト層における開口部の形成対象領域を囲む所定領域に、金属板の面を覆う底面と、底面と接する側壁とを有してなる凹部を形成する。
本発明の半導体素子搭載用基板の製造方法は、金属板にレジスト層を形成する工程と、レジスト層に対して露光・現像を行い所定形状のめっき層を金属板形成するための開口部を備えためっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部から露出した金属板に所定形状のめっき層を形成する工程と、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する工程を有する半導体素子搭載用基板の製造方法であって、めっき用レジストマスクを形成する工程において、レジスト層における開口部の形成対象領域を囲む所定領域に、金属板の面を覆う底面と、底面と接する側壁とを有してなる凹部を形成する。
本発明の半導体素子搭載用基板の製造方法のように、めっき用レジストマスクを形成する工程において、レジスト層における開口部の形成対象領域を囲む所定領域に、金属板の面を覆う底面と、底面と接する側壁とを有してなる凹部を形成すると、めっき用レジストマスクの開口部から露出した金属板にめっき層を形成後、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するときに、凹部の側壁及び底面に位置するめっき用レジストマスクは、他の部材（めっき層や金属板等）と接していないため、凹部により形成された空間方向に膨潤し易くなる。そして、開口部と凹部とに挟まれた部位における凹部の側壁に位置するめっき用レジストマスクは、凹部の底面方向に倒れ込むように膨潤する。すると、めっき層と接するめっき用レジストマスクの開口部の側壁は、めっき層から離れる方向に引っ張られる。これにより、めっき層と接するめっき用レジストマスクの開口部の側壁とめっき層との境界に隙間ができる。そして、この隙間に剥離液が侵入することで、めっき層と接する部位近傍のめっき用レジストマスクの膨潤が促進されて、めっき層から剥離、除去され易くなる。
また、凹部の底面は、凹部の側壁を有する部位に比べて、レジスト層が薄いため、剥離液に膨潤して剥離する速度が速い。そして、凹部の底面の直下の金属板を露出させ易い。凹部の底面の直下の金属板が露出すると、開口部と凹部とに挟まれた部位における膨潤した凹部の側壁に位置するめっき用レジストマスクは、一層凹部の底面方向に、倒れ込み易くなり、めっき層と接するめっき用レジストマスクの開口部の側壁とめっき層との間の隙間がより一層大きくなる。そして、この隙間に剥離液が侵入することで、めっき層と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層から剥離、除去され易くなる。
このため、本発明によれば、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止可能な半導体素子搭載用基板の製造方法が得られる。
また、凹部の底面は、凹部の側壁を有する部位に比べて、レジスト層が薄いため、剥離液に膨潤して剥離する速度が速い。そして、凹部の底面の直下の金属板を露出させ易い。凹部の底面の直下の金属板が露出すると、開口部と凹部とに挟まれた部位における膨潤した凹部の側壁に位置するめっき用レジストマスクは、一層凹部の底面方向に、倒れ込み易くなり、めっき層と接するめっき用レジストマスクの開口部の側壁とめっき層との間の隙間がより一層大きくなる。そして、この隙間に剥離液が侵入することで、めっき層と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層から剥離、除去され易くなる。
このため、本発明によれば、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止可能な半導体素子搭載用基板の製造方法が得られる。
なお、本発明の半導体素子搭載用基板の製造方法に用いためっき用レジストマスクとは異なり、凹部を形成しない従来のめっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する場合において、長時間かければ、めっき層の周囲のレジストマスクが徐々に剥離して凹部が形成され、めっき用レジストマスクの「レジスト剥離残」を減らすことは可能である。しかし、凹部の形成までに長時間かけたのでは、半導体素子搭載用基板の生産性が著しく低下してしまう。しかも、本発明の半導体素子搭載用基板の製造方法のように、凹部を有するめっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する場合とは異なり、凹部を形成しない従来のめっき用レジストマスクを剥離液に浸した後、長時間が経過する前の、めっき層の周囲のレジストマスクが徐々に剥離して凹部が形成されていない状態では、めっき用レジストマスクが膨潤したときに、めっき層と接するめっき用レジストマスクの開口部の側壁が、めっき層を押圧することはあっても、めっき層から離れる方向に引っ張られることがないため、めっき層との境界に隙間ができ難い。このため、めっき層と接するめっき用レジストマスクの開口部の側壁とめっき層との境界に剥離液が侵入し難く、めっき層と接する部位近傍のめっき用レジストマスクの膨潤が促進できず、めっき層から剥離、除去され難い。その結果、めっき用レジストマスクの一部に「レジスト剥離残」が発生し易い。
また、本発明の半導体素子搭載用基板の製造方法においては、好ましくは、めっき用レジストマスクを形成する工程において、開口部と凹部とに挟まれた部位におけるレジスト層の厚さが、開口部から露出した金属板に形成するめっき層の厚さの設計値を上回り、且つ、凹部の底面位置におけるレジスト層の厚さが、めっき層の厚さの設計値を下回るように、凹部を形成する。
このようにすれば、開口部と凹部とに挟まれた部位における凹部の側壁に位置するめっき用レジストマスクが底面方向に倒れ込むように膨潤して、めっき層と接するめっき用レジストマスクの開口部の側壁がめっき層から離れる方向に引っ張られたときに、めっき層との境界に隙間ができ易くなり、この隙間に剥離液が侵入することで、めっき層と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層から剥離、除去され易くなる。
このようにすれば、開口部と凹部とに挟まれた部位における凹部の側壁に位置するめっき用レジストマスクが底面方向に倒れ込むように膨潤して、めっき層と接するめっき用レジストマスクの開口部の側壁がめっき層から離れる方向に引っ張られたときに、めっき層との境界に隙間ができ易くなり、この隙間に剥離液が侵入することで、めっき層と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層から剥離、除去され易くなる。
また、本発明の半導体素子搭載用基板の製造方法においては、好ましくは、めっき用レジストマスクを形成する工程において、レジスト層における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、レジスト層を露光し、レジスト層における、開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、レジスト層を現像することにより開口部と凹部とを形成する。
あるいは、本発明の半導体素子搭載用基板の製造方法においては、好ましくは、レジスト層を形成する工程において、金属板に感光波長の異なる複数のレジスト層を積層して形成し、めっき用レジストマスクを形成する工程において、最上層のレジスト層における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、最上層のレジスト層のみが感光する波長で最上層のレジスト層を露光し、最上層のレジスト層における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層のレジスト層を現像することにより、開口部の形成対象領域と、凹部の形成対象領域と、の夫々における、最上層のレジスト層が完全に剥離、除去されるまでの時間及び下層のレジスト層の剥離、除去開始時間を異ならせて、開口部と凹部とを形成し、次いで、下層のレジスト層が感光する波長で下層のレジスト層を露光する。
あるいは、本発明の半導体素子搭載用基板の製造方法においては、好ましくは、レジスト層を形成する工程において、金属板に感光波長の異なる複数のレジスト層を積層して形成し、めっき用レジストマスクを形成する工程において、最上層のレジスト層における、開口部の形成対象領域及び開口部の形成対象領域に比べて幅の狭い凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過・遮光作用の異なる露光マスクを用いて、最上層のレジスト層のみが感光する波長で最上層のレジスト層を露光し、最上層のレジスト層における、開口部の形成対象領域及び凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層のレジスト層を現像することにより、開口部の形成対象領域と凹部の形成対象領域との幅の違いにより、夫々における、最上層のレジスト層が完全に剥離、除去されるまでの時間及び下層のレジスト層の剥離、除去開始時間を異ならせて、開口部と凹部とを形成し、次いで、下層のレジスト層が感光する波長で下層のレジスト層を露光する。
これらのようにすれば、レジスト層における開口部の形成対象領域を囲む所定領域に、金属板を覆う底面と、底面と接する側壁とを有してなる凹部の形成を具現化できる。
以下、本発明の実施形態について、図面を用いて説明する。
図１は本発明の一実施形態にかかる半導体素子搭載用基板の製造方法において形成されためっき用レジストマスクを概略的に示す説明図で、(a)はその一例を示す平面図、(b)は(a)のＡ−Ａ断面図、(c)は他の例を示す断面図、(d)は更に他の例を示す断面図である。図２は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程の一例を示す説明図である。図３は本発明の一実施形態にかかる半導体素子搭載用基板の製造方法におけるめっき用レジストマスク形成工程を経て形成しためっき用レジストマスクの開口部から露出した金属板にめっき層を形成後、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するときのめっき用レジストマスクの状態を示す説明図である。図４は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程の他の例を示す説明図である。図５は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程のさらに他の例を示す説明図である。
図１は本発明の一実施形態にかかる半導体素子搭載用基板の製造方法において形成されためっき用レジストマスクを概略的に示す説明図で、(a)はその一例を示す平面図、(b)は(a)のＡ−Ａ断面図、(c)は他の例を示す断面図、(d)は更に他の例を示す断面図である。図２は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程の一例を示す説明図である。図３は本発明の一実施形態にかかる半導体素子搭載用基板の製造方法におけるめっき用レジストマスク形成工程を経て形成しためっき用レジストマスクの開口部から露出した金属板にめっき層を形成後、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するときのめっき用レジストマスクの状態を示す説明図である。図４は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程の他の例を示す説明図である。図５は本発明の一実施形態にかかる半導体素子搭載用基板の製造工程のさらに他の例を示す説明図である。
本実施形態の半導体素子搭載用基板の製造方法は、金属板にレジスト層を形成する工程と、レジスト層に対して露光・現像を行い所定形状のめっき層を金属板に形成するための開口部を備えためっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部から露出した金属板に所定形状のめっき層を形成する工程と、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去する工程を有する半導体素子搭載用基板の製造方法であって、めっき用レジストマスクを形成する工程では、レジスト層における開口部の形成対象領域を囲む所定領域に、金属板を覆う底面と、底面と接する側壁とを有してなる凹部を形成する。
図１(a)、図１(b)に示すように、めっき用レジストマスクを形成する工程により形成されためっき用レジストマスク１１は、開口部１２と凹部１３を有している。なお、図１中、１４は開口部１２と凹部１３とに挟まれた部位である。
開口部１２は、金属板１０を露出させている。
凹部１３は、底面１３ａと側壁１３ｂを有している。底面１３ａは、金属板１０を覆っている。側壁１３ｂは底面１３ａと接している。
また、凹部１３は、開口部１２と凹部１３とに挟まれた部位１４におけるレジスト層Ｒ１の厚さｈ２が、開口部１２から露出した金属板１０に形成するめっき層の厚さの設計値ｈ１を上回り、且つ、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３が、めっき層の厚さの設計値ｈ１を下回るように形成されている。
図１(a)、図１(b)に示すように、めっき用レジストマスクを形成する工程により形成されためっき用レジストマスク１１は、開口部１２と凹部１３を有している。なお、図１中、１４は開口部１２と凹部１３とに挟まれた部位である。
開口部１２は、金属板１０を露出させている。
凹部１３は、底面１３ａと側壁１３ｂを有している。底面１３ａは、金属板１０を覆っている。側壁１３ｂは底面１３ａと接している。
また、凹部１３は、開口部１２と凹部１３とに挟まれた部位１４におけるレジスト層Ｒ１の厚さｈ２が、開口部１２から露出した金属板１０に形成するめっき層の厚さの設計値ｈ１を上回り、且つ、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３が、めっき層の厚さの設計値ｈ１を下回るように形成されている。
なお、本実施形態の半導体素子搭載用基板の製造方法において形成するめっき用レジストマスクは、図１(b)の例の構成に限定されるものではない。例えば、図１(c)に示すように、レジスト層Ｒ１において隣り合う開口部１２の形成対象領域の間に複数の凹部１３を形成してもよい。また、例えば、図１(d)に示すように、感光波長の異なる複数のレジスト層Ｒ１、Ｒ２を積層することによって凹部１３を形成してもよい。
また、本実施形態の半導体素子搭載用基板の製造方法において形成されためっき用レジストマスク１１は、開口部１２と凹部１３とに挟まれた部位１４の幅が０．０２ｍｍ以上、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３が０．００５ｍｍ以上となるように形成されている。
レジストマスク１１における開口部１２と凹部１３とに挟まれた部位１４の幅を０．０２ｍｍ以上にすると、形成するめっき層の形状を損なったり、当該部位１４の下面へのめっきの滲み出しを生じたりすることのないようにするために必要な、当該部位１４におけるレジストマスク１５としての強度を保つことができる。
また、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３を０．００５ｍｍ以上にすると、めっきの密着性を保持するために、めっき層を形成する前処理として一般的に行われている、基材の露出面に対する脱脂洗浄等の表面処理を行う過程での、底面１３ａ位置におけるレジスト層Ｒ１が膨潤作用を起こさないようにすることができる。
また、本実施形態の半導体素子搭載用基板の製造方法において形成されためっき用レジストマスク１１は、開口部１２と凹部１３とに挟まれた部位１４の幅が０．０２ｍｍ以上、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３が０．００５ｍｍ以上となるように形成されている。
レジストマスク１１における開口部１２と凹部１３とに挟まれた部位１４の幅を０．０２ｍｍ以上にすると、形成するめっき層の形状を損なったり、当該部位１４の下面へのめっきの滲み出しを生じたりすることのないようにするために必要な、当該部位１４におけるレジストマスク１５としての強度を保つことができる。
また、凹部１３の底面１３ａ位置におけるレジスト層Ｒ１の厚さｈ３を０．００５ｍｍ以上にすると、めっきの密着性を保持するために、めっき層を形成する前処理として一般的に行われている、基材の露出面に対する脱脂洗浄等の表面処理を行う過程での、底面１３ａ位置におけるレジスト層Ｒ１が膨潤作用を起こさないようにすることができる。
このようなめっき用レジストマスクを形成する工程を有する本実施形態の半導体素子搭載用基板の具体的な製造工程の一例について、図２を用いて説明する。なお、図２では、図１(a)、図１(b)に示した例に対応するめっき用レジストマスクが形成される場合について概念的に示したものであり、開口部や凹部の寸法や比率は図１(a)、図１(b)とは一致させていない。
まず、金属板１０として導電性基板を準備する（図２(a)参照）。
次に、金属板１０の両面にレジスト層Ｒ１を形成する（図２(b)参照）。
次に、金属板１０の一方の側の面に形成されたレジスト層Ｒ１における開口部（図２(d)に示す開口部１２）の形成対象領域と、凹部（図２(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いてレジスト層Ｒ１を露光し、レジスト層Ｒ１における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図２(c)参照）。具体的には、図２の例では、レジスト層Ｒ１における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにしている。また、金属板１０の他方の側の面に形成されたレジスト層Ｒ１の全領域が完全露光状態となるように露光する。
次に、レジスト層Ｒ１を現像して、未露光状態の部位のレジスト層Ｒ１を除去し、半露光状態の部位のレジスト層Ｒ１を凹部の底面として所定量の厚さが残るように除去するとともに、完全露光状態の部位のレジスト層Ｒ１が全て残るようにする（図２(d)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３が形成される。
次に、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１を露光し、完全露光状態となるようにする（図２(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
次に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０の面に、めっき層１５を形成する（図２(f)参照）。
次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図２(g)、図２(h)参照）。
まず、金属板１０として導電性基板を準備する（図２(a)参照）。
次に、金属板１０の両面にレジスト層Ｒ１を形成する（図２(b)参照）。
次に、金属板１０の一方の側の面に形成されたレジスト層Ｒ１における開口部（図２(d)に示す開口部１２）の形成対象領域と、凹部（図２(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いてレジスト層Ｒ１を露光し、レジスト層Ｒ１における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図２(c)参照）。具体的には、図２の例では、レジスト層Ｒ１における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにしている。また、金属板１０の他方の側の面に形成されたレジスト層Ｒ１の全領域が完全露光状態となるように露光する。
次に、レジスト層Ｒ１を現像して、未露光状態の部位のレジスト層Ｒ１を除去し、半露光状態の部位のレジスト層Ｒ１を凹部の底面として所定量の厚さが残るように除去するとともに、完全露光状態の部位のレジスト層Ｒ１が全て残るようにする（図２(d)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３が形成される。
次に、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１を露光し、完全露光状態となるようにする（図２(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
次に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０の面に、めっき層１５を形成する（図２(f)参照）。
次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図２(g)、図２(h)参照）。
ここで、めっき用レジストマスクの開口部から露出した金属板にめっき層を形成後、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するときのめっき用レジストマスクの状態について、図３を用いて説明する。
開口部１２と凹部１３が形成されためっき用レジストマスク１１（図３(a)参照）の開口部から露出した金属板１０にめっき層１５を形成（図３(b)参照）後、めっき用レジストマスク１１を剥離液に浸す。
このとき、凹部１３の側壁１３ｂ及び底面１３ａに位置するめっき用レジストマスク１１は、他の部材（めっき層１５や金属板１０等）と接していないため、凹部１３により形成された空間方向に膨潤し易くなる（図３(c)参照）。そして、開口部１２と凹部１３とに挟まれた部位１４における凹部１３の側壁１４に位置するめっき用レジストマスク１１は、底面１３ａ方向に倒れ込むように膨潤する。すると、めっき層１５と接するめっき用レジストマスク１１の開口部１２の側壁１２ａは、めっき層１５から離れる方向に引っ張られる。これにより、めっき層１５と接するめっき用レジストマスク１１の開口部１２の側壁１２ａとめっき層１５との境界に隙間ができる（図３(d）参照)。そして、この隙間に剥離液が侵入することで、めっき層１５と接する部位近傍のめっき用レジストマスクの膨潤が促進されて、めっき層１５から剥離、除去され易くなる。
また、凹部１３の底面１３ａは、凹部１３の側壁１３ｂを有する部位に比べて、レジスト層が薄いため、剥離液に膨潤して剥離する速度が速い。そして、凹部１３の底面１３ａの直下の金属板１０を露出させ易い。凹部１３の底面１３ａの直下の金属板１０が露出すると、開口部と凹部とに挟まれた部位１４における膨潤した凹部１３の側壁１３ｂに位置するめっき用レジストマスク１１は、一層、凹部１３の底面１３ａ方向に、倒れ込み易くなり、めっき層１５と接するめっき用レジストマスクの開口部１２の側壁とめっき層１５との間の隙間がより一層大きくなる。そして、この隙間に剥離液が侵入することで、めっき層１５と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層１５から剥離、除去され易くなる。
その結果、本実施形態の半導体素子搭載用基板の製造方法によれば、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止することができる。
開口部１２と凹部１３が形成されためっき用レジストマスク１１（図３(a)参照）の開口部から露出した金属板１０にめっき層１５を形成（図３(b)参照）後、めっき用レジストマスク１１を剥離液に浸す。
このとき、凹部１３の側壁１３ｂ及び底面１３ａに位置するめっき用レジストマスク１１は、他の部材（めっき層１５や金属板１０等）と接していないため、凹部１３により形成された空間方向に膨潤し易くなる（図３(c)参照）。そして、開口部１２と凹部１３とに挟まれた部位１４における凹部１３の側壁１４に位置するめっき用レジストマスク１１は、底面１３ａ方向に倒れ込むように膨潤する。すると、めっき層１５と接するめっき用レジストマスク１１の開口部１２の側壁１２ａは、めっき層１５から離れる方向に引っ張られる。これにより、めっき層１５と接するめっき用レジストマスク１１の開口部１２の側壁１２ａとめっき層１５との境界に隙間ができる（図３(d）参照)。そして、この隙間に剥離液が侵入することで、めっき層１５と接する部位近傍のめっき用レジストマスクの膨潤が促進されて、めっき層１５から剥離、除去され易くなる。
また、凹部１３の底面１３ａは、凹部１３の側壁１３ｂを有する部位に比べて、レジスト層が薄いため、剥離液に膨潤して剥離する速度が速い。そして、凹部１３の底面１３ａの直下の金属板１０を露出させ易い。凹部１３の底面１３ａの直下の金属板１０が露出すると、開口部と凹部とに挟まれた部位１４における膨潤した凹部１３の側壁１３ｂに位置するめっき用レジストマスク１１は、一層、凹部１３の底面１３ａ方向に、倒れ込み易くなり、めっき層１５と接するめっき用レジストマスクの開口部１２の側壁とめっき層１５との間の隙間がより一層大きくなる。そして、この隙間に剥離液が侵入することで、めっき層１５と接する部位近傍のめっき用レジストマスクの膨潤がより一層促進されて、めっき層１５から剥離、除去され易くなる。
その結果、本実施形態の半導体素子搭載用基板の製造方法によれば、めっき層で形成される端子間の間隔や、めっき層で形成される、端子に接続される配線の引き回し形状や、端子部をなすめっき層の形状や、めっき用レジストマスクの厚さや、端子部をなすめっき層の側面の形状の如何にかかわらず、めっき用レジストマスクを金属板から剥離する時間を短い時間に抑えて生産性を確保しながら、めっき用レジストマスクの「レジスト剥離残」の発生を防止することができる。
なお、感光波長の異なる複数のレジスト層を積層して凹部を形成する、めっき用レジストマスクを形成する工程を有する本実施形態の半導体素子搭載用基板は、例えば、次のようにして製造することができる。
まず、金属板１０として導電性基板を準備する（図４(a)参照）。
次に、金属板１０の一方の側の面に第１の波長で感光する第１のレジスト層Ｒ１、第１のレジスト層Ｒ１の上に第１のレジスト層Ｒ１とは感光波長の異なる第２のレジスト層Ｒ２を積層して形成するとともに、他方の側の面に第２のレジスト層Ｒ２を形成する（図４(b)参照）。
次に、金属板１０の一方の側に形成された第２のレジスト層Ｒ２における開口部（図４(d)に示す開口部１２）の形成対象領域と、凹部（図４(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて金属板１０の一方の側に形成された第２のレジスト層Ｒ２を露光し、第２のレジスト層Ｒ２における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図４(c)参照）。具体的には、図４の例では、第２のレジスト層Ｒ２における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにしている。また、金属板１０の他方の側の面に形成された第２のレジスト層Ｒ２の全領域が完全露光状態となるように露光する。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と、最上層のレジスト層Ｒ２が半露光状態となっている凹部の形成対象領域と、の夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成する（図４(d)参照）。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにする（図４(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
以下、図２の例と同様に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０にめっき層１５を形成し（図４(f)参照）、次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図４(g)、図４(h)参照）。
まず、金属板１０として導電性基板を準備する（図４(a)参照）。
次に、金属板１０の一方の側の面に第１の波長で感光する第１のレジスト層Ｒ１、第１のレジスト層Ｒ１の上に第１のレジスト層Ｒ１とは感光波長の異なる第２のレジスト層Ｒ２を積層して形成するとともに、他方の側の面に第２のレジスト層Ｒ２を形成する（図４(b)参照）。
次に、金属板１０の一方の側に形成された第２のレジスト層Ｒ２における開口部（図４(d)に示す開口部１２）の形成対象領域と、凹部（図４(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて金属板１０の一方の側に形成された第２のレジスト層Ｒ２を露光し、第２のレジスト層Ｒ２における開口部の形成対象領域と、凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図４(c)参照）。具体的には、図４の例では、第２のレジスト層Ｒ２における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにしている。また、金属板１０の他方の側の面に形成された第２のレジスト層Ｒ２の全領域が完全露光状態となるように露光する。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と、最上層のレジスト層Ｒ２が半露光状態となっている凹部の形成対象領域と、の夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成する（図４(d)参照）。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにする（図４(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
以下、図２の例と同様に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０にめっき層１５を形成し（図４(f)参照）、次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図４(g)、図４(h)参照）。
また、感光波長の異なる複数のレジスト層を積層して凹部を形成する、めっき用レジストマスクを形成する工程を有する本実施形態の半導体素子搭載用基板は、凹部の形成対象領域の幅が開口部の形成対象領域に比べて狭い場合、例えば、次のようにして製造することもできる。
図４の例と同様に、金属板１０を準備し（図５(a)参照）、次に、金属板１０に第１のレジスト層Ｒ１、第２のレジスト層Ｒ２を形成する（図５(b)参照）。
次に、金属板１０の一方の側の面に形成された最上層のレジスト層Ｒ１における、開口部（図５(d)に示す開口部１２）の形成対象領域及び開口部の形成対象領域に比べて幅の狭い凹部（図５(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過・遮光作用の異なる（ここでは、開口部の形成対象領域と凹部の形成対象領域を遮光し、開口部及び凹部の形成対象外の領域を露光する）露光マスクを用いて、最上層のレジスト層Ｒ２のみが感光する波長で金属板１０の一方の側に形成された最上層のレジスト層Ｒ２を露光し、最上層のレジスト層Ｒ２における、開口部の形成対象領域及び凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図５(c)参照）。具体的には、図５の例では、最上層のレジスト層Ｒ２における開口部の形成対象領域及び凹部の形成対象領域は未露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態、下層のレジスト層Ｒ１は全領域が未露光状態となるようにしている。また、金属板１０の他方の側の面に形成された最上層のレジスト層Ｒ２の全領域が完全露光状態となるように露光する。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と凹部の形成対象領域との幅の違いにより、夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成する（図５(d)参照）。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにする（図５(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
以下、図２の例と同様に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０にめっき層１５を形成し（図５(f)参照）、次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図５(g)、図５(h)参照）。
図４の例と同様に、金属板１０を準備し（図５(a)参照）、次に、金属板１０に第１のレジスト層Ｒ１、第２のレジスト層Ｒ２を形成する（図５(b)参照）。
次に、金属板１０の一方の側の面に形成された最上層のレジスト層Ｒ１における、開口部（図５(d)に示す開口部１２）の形成対象領域及び開口部の形成対象領域に比べて幅の狭い凹部（図５(d)に示す凹部１３）の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々に対応して透過・遮光作用の異なる（ここでは、開口部の形成対象領域と凹部の形成対象領域を遮光し、開口部及び凹部の形成対象外の領域を露光する）露光マスクを用いて、最上層のレジスト層Ｒ２のみが感光する波長で金属板１０の一方の側に形成された最上層のレジスト層Ｒ２を露光し、最上層のレジスト層Ｒ２における、開口部の形成対象領域及び凹部の形成対象領域と、開口部及び凹部の形成対象外の領域と、の夫々を異なる露光状態にする（図５(c)参照）。具体的には、図５の例では、最上層のレジスト層Ｒ２における開口部の形成対象領域及び凹部の形成対象領域は未露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態、下層のレジスト層Ｒ１は全領域が未露光状態となるようにしている。また、金属板１０の他方の側の面に形成された最上層のレジスト層Ｒ２の全領域が完全露光状態となるように露光する。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と凹部の形成対象領域との幅の違いにより、夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成する（図５(d)参照）。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにする（図５(e)参照）。これにより、金属板１０の一方の側の面に開口部１２と凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成が完了する。
以下、図２の例と同様に、めっき処理を行い、めっき用レジストマスク１１の開口部１２から露出する金属板１０にめっき層１５を形成し（図５(f)参照）、次に、剥離液を用いてめっき用レジストマスク１１を剥離する（図５(g)、図５(h)参照）。
以下、本発明の実施例と比較例の半導体素子搭載用基板を説明する。
実施例１
実施例１では、図１(a)、図１(b)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、まず、金属板１０として、縦１３０ｍｍ、横３５０ｍｍ、厚さ０．２０ｍｍの銅系材料を準備し（図２(a)参照）、その両面に厚さ５０μｍのレジスト層Ｒ１を形成した（図２(b)参照）。
次に、透過光量の異なる露光マスクを用いて金属板１０の一方の側の面に形成されたレジスト層Ｒ１を露光し、レジスト層Ｒ１における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにした（図２(c)参照）。また、金属板１０の他方の側の面に形成されたレジスト層Ｒ１の全領域が完全露光状態となるように露光した。
次に、レジスト層Ｒ１を現像して、未露光状態の部位のレジスト層Ｒ１を除去し、半露光状態の部位のレジスト層Ｒ１を凹部の底面が残るように除去するとともに、完全露光状態の部位のレジスト層Ｒ１が全て残るようにし、金属板１０の一方の側の面に開口部１２と凹部１３を形成した（図２(d)参照）。このとき、開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜３５μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は５〜１５μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１を露光し、完全露光状態となるようにし、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた（図２(e)参照）。
次に、電気めっきにより、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍ、Ａｕを０．０１μｍの設定厚さで順次めっき加工を施して約３０μｍの厚さのめっき層１５を形成し（図２(f)参照）、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例１
実施例１では、図１(a)、図１(b)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、まず、金属板１０として、縦１３０ｍｍ、横３５０ｍｍ、厚さ０．２０ｍｍの銅系材料を準備し（図２(a)参照）、その両面に厚さ５０μｍのレジスト層Ｒ１を形成した（図２(b)参照）。
次に、透過光量の異なる露光マスクを用いて金属板１０の一方の側の面に形成されたレジスト層Ｒ１を露光し、レジスト層Ｒ１における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにした（図２(c)参照）。また、金属板１０の他方の側の面に形成されたレジスト層Ｒ１の全領域が完全露光状態となるように露光した。
次に、レジスト層Ｒ１を現像して、未露光状態の部位のレジスト層Ｒ１を除去し、半露光状態の部位のレジスト層Ｒ１を凹部の底面が残るように除去するとともに、完全露光状態の部位のレジスト層Ｒ１が全て残るようにし、金属板１０の一方の側の面に開口部１２と凹部１３を形成した（図２(d)参照）。このとき、開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜３５μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は５〜１５μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１を露光し、完全露光状態となるようにし、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた（図２(e)参照）。
次に、電気めっきにより、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍ、Ａｕを０．０１μｍの設定厚さで順次めっき加工を施して約３０μｍの厚さのめっき層１５を形成し（図２(f)参照）、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例２
実施例２では、図１(c)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、凹部の形成対象領域の幅を約３０μｍとした以外は、実施例１と略同様の条件で、金属板１０の準備、レジスト層Ｒ１の形成、レジスト層Ｒ１の露光、レジスト層Ｒ１の現像、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１の露光を行い、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた。開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜３５μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は１０〜２０μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、実施例１と略同様の条件で、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面にめっき層１５を形成し、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例２では、図１(c)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、凹部の形成対象領域の幅を約３０μｍとした以外は、実施例１と略同様の条件で、金属板１０の準備、レジスト層Ｒ１の形成、レジスト層Ｒ１の露光、レジスト層Ｒ１の現像、金属板１０の一方の側の面に形成された半露光状態の凹部１３の底面位置におけるレジスト層Ｒ１の露光を行い、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた。開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜３５μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は１０〜２０μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、実施例１と略同様の条件で、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面にめっき層１５を形成し、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例３
実施例３では、図１(d)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、まず、金属板１０として、縦１３０ｍｍ、横３５０ｍｍ、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)参照）、金属板１０の一方の側の面に第１の波長で感光する厚さ２５μｍの第１のレジスト層Ｒ１、第１のレジスト層Ｒ１の上に第１のレジスト層Ｒ１とは感光波長の異なる厚さ２５μｍの第２のレジスト層Ｒ２を積層して形成するとともに、他方の側の面に厚さ２５μｍの第２のレジスト層Ｒ２を形成した（図４(b)参照）。
次に、凹部の形成対象領域の幅を約２００μｍとするパターンが描かれた、透過光量の異なる露光マスクを用いて金属板１０の一方の側に形成された第２のレジスト層Ｒ２を露光し、第２のレジスト層Ｒ２における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにした（図４(c)参照）。また、金属板１０の他方の側の面に形成された第２のレジスト層Ｒ２の全領域が完全露光状態となるように露光した。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と、最上層のレジスト層Ｒ２が半露光状態となっている凹部の形成対象領域と、の夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成した（図４(d)参照）。このとき、開口部１２と凹部１３とに挟まれた部位１４における下層のレジスト層Ｒ１の壁面は、テーパ形状に形成された。また、開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜５０μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は５〜２０μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにし、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた（図４(e)参照）。
次に、電気めっきにより、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを２０．０μｍ、Ｐｄを０．０３μｍ、Ａｕを０．０１μｍの設定厚さで順次めっき加工を施して約２０μｍの厚さのめっき層１５を形成し（図４(f)参照）、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例３では、図１(d)に示した形態に対応した形態で開口部と凹部を有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、まず、金属板１０として、縦１３０ｍｍ、横３５０ｍｍ、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)参照）、金属板１０の一方の側の面に第１の波長で感光する厚さ２５μｍの第１のレジスト層Ｒ１、第１のレジスト層Ｒ１の上に第１のレジスト層Ｒ１とは感光波長の異なる厚さ２５μｍの第２のレジスト層Ｒ２を積層して形成するとともに、他方の側の面に厚さ２５μｍの第２のレジスト層Ｒ２を形成した（図４(b)参照）。
次に、凹部の形成対象領域の幅を約２００μｍとするパターンが描かれた、透過光量の異なる露光マスクを用いて金属板１０の一方の側に形成された第２のレジスト層Ｒ２を露光し、第２のレジスト層Ｒ２における開口部の形成対象領域は未露光状態、凹部の形成対象領域は半露光状態、開口部及び凹部の形成対象外の領域は、完全露光状態となるようにした（図４(c)参照）。また、金属板１０の他方の側の面に形成された第２のレジスト層Ｒ２の全領域が完全露光状態となるように露光した。
次に、金属板１０の一方の側の面における最上層のレジスト層（第２のレジスト層）Ｒ２及び下層のレジスト層（第１のレジスト層）Ｒ１を現像して、最上層のレジスト層Ｒ２が未露光状態となっている開口部の形成対象領域と、最上層のレジスト層Ｒ２が半露光状態となっている凹部の形成対象領域と、の夫々における、最上層のレジスト層Ｒ２が完全に剥離、除去されるまでの時間及び未露光状態となっている下層のレジスト層Ｒ１の剥離、除去開始時間を異ならせて、開口部１２と凹部１３とを形成した（図４(d)参照）。このとき、開口部１２と凹部１３とに挟まれた部位１４における下層のレジスト層Ｒ１の壁面は、テーパ形状に形成された。また、開口部１２と凹部１３とに挟まれた部位１４の幅は、２０〜５０μｍ、凹部１３の底面１３ａに位置するレジスト層Ｒ１は５〜２０μｍの厚さに形成された。また、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、下層のレジスト層Ｒ１が感光する波長で下層のレジスト層Ｒ１を露光し、完全露光状態となるようにし、金属板１０の一方の側の面に５行×７列の開口部１２と、開口部１２を囲む凹部１３とを有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた（図４(e)参照）。
次に、電気めっきにより、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを２０．０μｍ、Ｐｄを０．０３μｍ、Ａｕを０．０１μｍの設定厚さで順次めっき加工を施して約２０μｍの厚さのめっき層１５を形成し（図４(f)参照）、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
比較例１
実施例１では、開口部のみを有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、凹部を形成対象領域としない以外は、実施例１と略同様の条件で、金属板１０の準備、レジスト層Ｒ１の形成、レジスト層Ｒ１の露光、レジスト層Ｒ１の現像を行い、金属板１０の一方の側の面に５行×７列の開口部１２を有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた。なお、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、実施例１と略同様の条件で、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面にめっき層１５を形成し、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
実施例１では、開口部のみを有するめっき用レジストマスクを形成し、形成しためっき用レジストマスクを用いてめっき層を形成した。
具体的には、凹部を形成対象領域としない以外は、実施例１と略同様の条件で、金属板１０の準備、レジスト層Ｒ１の形成、レジスト層Ｒ１の露光、レジスト層Ｒ１の現像を行い、金属板１０の一方の側の面に５行×７列の開口部１２を有するめっき用レジストマスク１１、金属板１０の他方の側の面に全面を覆うめっき用レジストマスク１１の形成を完了させた。なお、開口部１２は縦２００μｍ、横４００μｍに形成された。
次に、実施例１と略同様の条件で、めっき用レジストマスク１１の開口部１２から露出した金属板１０の面にめっき層１５を形成し、後述するめっき用レジストマスクの「レジスト剥離残」の不具合発生率評価用の試料とした。
めっき用レジストマスクの「レジスト剥離残」の不具合発生率評価
実施例１〜３、比較例１の試料を夫々１０００枚、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行ったときのめっき用レジストマスクの「レジスト剥離残」の発生の有無を外観観察により調べた。なお、剥離時間が５分経過するごとにめっき用レジストマスクの剥離、除去状態を外観観察した。
また、比較例１の試料については、更に１０００枚、剥離液に２０分間浸して、めっき用レジストマスクの剥離、除去処理を行い、半導体素子搭載用基板を製造したときのめっき用レジストマスクの「レジスト剥離残」の発生の有無も外観観察により調べた。なお、この場合も剥離時間が５分経過するごとにめっき用レジストマスクの剥離、除去状態を外観観察した。その結果を次の表１に示す。
また、実施例１の試料を用いて、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するまでの経過時間とめっき用レジストマスクの剥離、除去状態を概略的に図６に示すとともに、比較例１の試料を用いて、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するまでの経過時間とめっき用レジストマスクの剥離、除去状態を概略的に図７に示す。なお、図６では便宜上、実施例１の試料を用いた場合のめっき用レジストマスクの剥離、除去状態を示すこととするが、他の実施例の試料を用いた場合も、実施例１の試料を用いた場合と同様であった。
実施例１〜３、比較例１の試料を夫々１０００枚、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行ったときのめっき用レジストマスクの「レジスト剥離残」の発生の有無を外観観察により調べた。なお、剥離時間が５分経過するごとにめっき用レジストマスクの剥離、除去状態を外観観察した。
また、比較例１の試料については、更に１０００枚、剥離液に２０分間浸して、めっき用レジストマスクの剥離、除去処理を行い、半導体素子搭載用基板を製造したときのめっき用レジストマスクの「レジスト剥離残」の発生の有無も外観観察により調べた。なお、この場合も剥離時間が５分経過するごとにめっき用レジストマスクの剥離、除去状態を外観観察した。その結果を次の表１に示す。
また、実施例１の試料を用いて、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するまでの経過時間とめっき用レジストマスクの剥離、除去状態を概略的に図６に示すとともに、比較例１の試料を用いて、めっき用レジストマスクを剥離液により膨潤させて、金属板から剥離、除去するまでの経過時間とめっき用レジストマスクの剥離、除去状態を概略的に図７に示す。なお、図６では便宜上、実施例１の試料を用いた場合のめっき用レジストマスクの剥離、除去状態を示すこととするが、他の実施例の試料を用いた場合も、実施例１の試料を用いた場合と同様であった。
実施例１〜３の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った場合、凹部の側壁が凹部の底面側に倒れ込むように膨潤して、めっき層と接するめっき用レジストマスクの開口部の側壁との境界に隙間ができて剥離液が進入し易くなり、短い剥離処理時間で容易にめっき用レジストマスクを剥離、除去できた。
詳しくは、実施例１の試料を用いた場合、剥離処理直前の状態（図６(a)参照）から、剥離液に浸して５分経過したとき（図６(b)参照）には、めっき層１５の周囲の開口部と凹部とに挟まれていた部位１４のめっき用レジストマスクは残存していたが、凹部１３の底面のめっき用レジストマスクは既に剥離、除去されて、金属板１０の面が露出していた。剥離液に浸して１０分経過したとき（図６(c)参照）には、めっき層１５の周囲の開口部と凹部とに挟まれていた部位１４に残存していた全てのめっき用レジストマスクが剥離、除去されていた。
そして、実施例１〜３の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、実施例１〜３のいずれの場合も、１０００枚あたりの「レジスト剥離残」の発生枚数は０枚であった。
詳しくは、実施例１の試料を用いた場合、剥離処理直前の状態（図６(a)参照）から、剥離液に浸して５分経過したとき（図６(b)参照）には、めっき層１５の周囲の開口部と凹部とに挟まれていた部位１４のめっき用レジストマスクは残存していたが、凹部１３の底面のめっき用レジストマスクは既に剥離、除去されて、金属板１０の面が露出していた。剥離液に浸して１０分経過したとき（図６(c)参照）には、めっき層１５の周囲の開口部と凹部とに挟まれていた部位１４に残存していた全てのめっき用レジストマスクが剥離、除去されていた。
そして、実施例１〜３の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、実施例１〜３のいずれの場合も、１０００枚あたりの「レジスト剥離残」の発生枚数は０枚であった。
これに対し、比較例１の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った場合、めっき用レジストマスクの剥離、除去の進行が遅く、短い剥離処理時間では「レジスト剥離残」が多く発生し、良品の半導体素子搭載用基板が得られなかった。また、比較例１の試料を用いて、剥離液に２０分間浸すようにして、剥離処理時間を長くしても、「レジスト剥離残」の発生をなくすことはできなかった。
詳しくは、比較例１の試料を用いた場合、レジスト剥離処理直前の状態（図７(a)参照）から、剥離液に浸して５分経過したとき（図７(b)参照）は、めっき用レジストマスクの状態に変化はなかった。剥離液に浸して１０分経過したとき（図７(c)参照）には、一部のめっき層１５間のめっき用レジストマスクが剥離、除去されて、金属板１０の面が露出していたが、３０％程度のめっき層１５の周囲にめっき用レジストマスクが残存していた。剥離液に浸して１５分経過したとき（図７(d)参照）には、１０％程度のめっき層１５の周囲にめっき用レジストマスクが残存していた。剥離液に浸して２０分経過したとき（図７(e)参照）には、めっき層１５の周囲に残存していためっき用レジストマスクは、ほぼすべて除去されたが、１０００枚の試料の全てで、完全にめっき用レジストマスクを除去することはできなかった。
そして、比較例１の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、１０００枚あたりの「レジスト剥離残」の発生枚数は３６２枚、発生率は３６．２％となった。
また、比較例１の試料を用いて、剥離液に２０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、１０００枚あたりの「レジスト剥離残」の発生枚数は２枚、発生率は０．２％に低減したが、「レジスト剥離残」の発生枚数を０にすることはできなかった。
詳しくは、比較例１の試料を用いた場合、レジスト剥離処理直前の状態（図７(a)参照）から、剥離液に浸して５分経過したとき（図７(b)参照）は、めっき用レジストマスクの状態に変化はなかった。剥離液に浸して１０分経過したとき（図７(c)参照）には、一部のめっき層１５間のめっき用レジストマスクが剥離、除去されて、金属板１０の面が露出していたが、３０％程度のめっき層１５の周囲にめっき用レジストマスクが残存していた。剥離液に浸して１５分経過したとき（図７(d)参照）には、１０％程度のめっき層１５の周囲にめっき用レジストマスクが残存していた。剥離液に浸して２０分経過したとき（図７(e)参照）には、めっき層１５の周囲に残存していためっき用レジストマスクは、ほぼすべて除去されたが、１０００枚の試料の全てで、完全にめっき用レジストマスクを除去することはできなかった。
そして、比較例１の試料を用いて、剥離液に１０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、１０００枚あたりの「レジスト剥離残」の発生枚数は３６２枚、発生率は３６．２％となった。
また、比較例１の試料を用いて、剥離液に２０分間浸して、めっき用レジストマスクの剥離、除去処理を行った結果、１０００枚あたりの「レジスト剥離残」の発生枚数は２枚、発生率は０．２％に低減したが、「レジスト剥離残」の発生枚数を０にすることはできなかった。
これらの評価結果から、実施例１〜３の半導体素子搭載用基板の製造方法によれば、比較例１と比べて、短い剥離時間で、生産性良く、めっき用レジストマスクの「レジスト剥離残」のない、歩留まりの良い半導体素子搭載用基板を製造できることが認められる。
以上、本発明の好ましい実施形態及び実施例について説明したが、本発明は上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
例えば、上記各実施形態及び各実施例の半導体素子搭載用基板の製造方法では、めっき用レジストマスクの形成にネガタイプのレジスト層を用いたが、ポジタイプのレジスト層を用いてめっき用レジストマスクを形成してもよい。
また、上記各実施形態及び各実施例の半導体素子搭載用基板の製造方法では、めっき用レジストマスクの形成に１層または２層のレジスト層を用いたが、３層以上のレジスト層を用いてめっき用レジストマスクを形成してもよい。
例えば、上記各実施形態及び各実施例の半導体素子搭載用基板の製造方法では、めっき用レジストマスクの形成にネガタイプのレジスト層を用いたが、ポジタイプのレジスト層を用いてめっき用レジストマスクを形成してもよい。
また、上記各実施形態及び各実施例の半導体素子搭載用基板の製造方法では、めっき用レジストマスクの形成に１層または２層のレジスト層を用いたが、３層以上のレジスト層を用いてめっき用レジストマスクを形成してもよい。
本発明の半導体素子搭載用基板の製造方法は、めっき用レジストマスクを用いてめっき層を形成後に、めっき用レジストマスクを剥離液で膨潤させて、剥離、除去する処理を有して半導体素子搭載用基板を製造することが求められる分野に有用である。
１０ 金属板
１１ めっき用レジストマスク
１２ 開口部
１２ａ 側壁
１３ 凹部
１３ａ 底面
１３ｂ 側壁
１４ 開口部と凹部とに挟まれた部位
１５ めっき層
１１ めっき用レジストマスク
１２ 開口部
１２ａ 側壁
１３ 凹部
１３ａ 底面
１３ｂ 側壁
１４ 開口部と凹部とに挟まれた部位
１５ めっき層
Claims (5)
- 金属板にレジスト層を形成する工程と、前記レジスト層に対して露光・現像を行い所定形状のめっき層を前記金属板に形成するための開口部を備えためっき用レジストマスクを形成する工程と、前記めっき用レジストマスクの開口部から露出した前記金属板に所定形状のめっき層を形成する工程と、前記めっき用レジストマスクを剥離液により膨潤させて、前記金属板から剥離、除去する工程を有する半導体素子搭載用基板の製造方法であって、
前記めっき用レジストマスクを形成する工程において、前記レジスト層における前記開口部の形成対象領域を囲む所定領域に、前記金属板を覆う底面と、前記底面と接する側壁とを有してなる凹部を形成することを特徴とする半導体素子搭載用基板の製造方法。 - 前記めっき用レジストマスクを形成する工程において、前記開口部と前記凹部とに挟まれた部位における前記レジスト層の厚さが、前記開口部から露出した前記金属板に形成する前記めっき層の厚さの設計値を上回り、且つ、前記凹部の底面位置における前記レジスト層の厚さが、前記めっき層の厚さの設計値を下回るように、前記凹部を形成することを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
- 前記めっき用レジストマスクを形成する工程において、前記レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、前記レジスト層を露光し、該レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、前記レジスト層を現像することにより前記開口部と前記凹部とを形成することを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
- 前記レジスト層を形成する工程において、前記金属板に感光波長の異なる複数の前記レジスト層を積層して形成し、
前記めっき用レジストマスクを形成する工程において、最上層の前記レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過光量の異なる露光マスクを用いて、最上層の前記レジスト層のみが感光する波長で最上層の該レジスト層を露光し、最上層の前記レジスト層における、前記開口部の形成対象領域と、前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層の前記レジスト層を現像することにより、前記開口部の形成対象領域と、前記凹部の形成対象領域と、の夫々における、最上層の前記レジスト層が完全に剥離、除去されるまでの時間及び下層の前記レジスト層の剥離、除去開始時間を異ならせて、前記開口部と前記凹部とを形成し、次いで、下層の前記レジスト層が感光する波長で下層の該レジスト層を露光することを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。 - 前記レジスト層を形成する工程において、前記金属板に感光波長の異なる複数の前記レジスト層を積層して形成し、
前記めっき用レジストマスクを形成する工程において、最上層の前記レジスト層における、前記開口部の形成対象領域及び該開口部の形成対象領域に比べて幅の狭い前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々に対応して透過・遮光作用の異なる露光マスクを用いて、最上層の前記レジスト層のみが感光する波長で最上層の該レジスト層を露光し、最上層の該レジスト層における、前記開口部の形成対象領域及び前記凹部の形成対象領域と、前記開口部及び前記凹部の形成対象外の領域と、の夫々を異なる露光状態にし、次いで、最上層及び下層の前記レジスト層を現像することにより、前記開口部の形成対象領域と前記凹部の形成対象領域との幅の違いにより、夫々における、最上層の前記レジスト層が完全に剥離、除去されるまでの時間及び下層の前記レジスト層の剥離、除去開始時間を異ならせて、前記開口部と前記凹部とを形成し、次いで、下層の前記レジスト層が感光する波長で下層の該レジスト層を露光することを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018133679A JP7059139B2 (ja) | 2018-07-13 | 2018-07-13 | 半導体素子搭載用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018133679A JP7059139B2 (ja) | 2018-07-13 | 2018-07-13 | 半導体素子搭載用基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020013838A true JP2020013838A (ja) | 2020-01-23 |
| JP2020013838A5 JP2020013838A5 (ja) | 2021-07-26 |
| JP7059139B2 JP7059139B2 (ja) | 2022-04-25 |
Family
ID=69170997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018133679A Active JP7059139B2 (ja) | 2018-07-13 | 2018-07-13 | 半導体素子搭載用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7059139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113373405A (zh) * | 2020-03-10 | 2021-09-10 | 株式会社日本显示器 | 蒸镀掩模组件的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198927A (ja) * | 1991-09-20 | 1993-08-06 | Hitachi Ltd | 導体回路の形成方法 |
| US5294291A (en) * | 1991-09-20 | 1994-03-15 | Hitachi, Ltd. | Process for the formation of a conductive circuit pattern |
| JP2009267080A (ja) * | 2008-04-25 | 2009-11-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2014183172A (ja) * | 2013-03-19 | 2014-09-29 | Sh Materials Co Ltd | 半導体素子搭載用基板の製造方法 |
| JP2018029214A (ja) * | 2017-11-24 | 2018-02-22 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
-
2018
- 2018-07-13 JP JP2018133679A patent/JP7059139B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198927A (ja) * | 1991-09-20 | 1993-08-06 | Hitachi Ltd | 導体回路の形成方法 |
| US5294291A (en) * | 1991-09-20 | 1994-03-15 | Hitachi, Ltd. | Process for the formation of a conductive circuit pattern |
| JP2009267080A (ja) * | 2008-04-25 | 2009-11-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2014183172A (ja) * | 2013-03-19 | 2014-09-29 | Sh Materials Co Ltd | 半導体素子搭載用基板の製造方法 |
| US20160300732A1 (en) * | 2013-03-19 | 2016-10-13 | Sh Materials Co., Ltd. | Method for producing substrate for semiconductor element mounting |
| JP2018029214A (ja) * | 2017-11-24 | 2018-02-22 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113373405A (zh) * | 2020-03-10 | 2021-09-10 | 株式会社日本显示器 | 蒸镀掩模组件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7059139B2 (ja) | 2022-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI420636B (zh) | Method for manufacturing a substrate for a semiconductor device, a method for manufacturing a semiconductor device, a substrate for a semiconductor device, and a semiconductor device | |
| JP2803987B2 (ja) | 半導体チップバンプの製造方法 | |
| JP2005026645A (ja) | 回路基板及びその製造方法 | |
| JP2020013838A (ja) | 半導体素子搭載用基板の製造方法 | |
| JP6524533B2 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
| US9721879B2 (en) | Device with pillar-shaped components | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| US9974166B2 (en) | Circuit board and manufacturing method thereof | |
| JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| JP2020013838A5 (ja) | ||
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2002260753A (ja) | バンプ付きシートの製造方法 | |
| CN112151490B (zh) | 基板结构及其制作方法与封装载板及其制作方法 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| CN112638054A (zh) | 线路板的制作方法 | |
| KR101531101B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR100609647B1 (ko) | 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법 | |
| JPH05326786A (ja) | ファインパターンリードフレーム及びその製造方法 | |
| KR101092989B1 (ko) | 금속막 구조물 및 이의 형성 방법 | |
| TWI394249B (zh) | 封裝基板結構及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210501 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7059139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |