TWI394249B - 封裝基板結構及其製法 - Google Patents

封裝基板結構及其製法 Download PDF

Info

Publication number
TWI394249B
TWI394249B TW097142468A TW97142468A TWI394249B TW I394249 B TWI394249 B TW I394249B TW 097142468 A TW097142468 A TW 097142468A TW 97142468 A TW97142468 A TW 97142468A TW I394249 B TWI394249 B TW I394249B
Authority
TW
Taiwan
Prior art keywords
layer
forming
package substrate
light transmissive
substrate structure
Prior art date
Application number
TW097142468A
Other languages
English (en)
Other versions
TW201019436A (en
Inventor
Yen Ju Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW097142468A priority Critical patent/TWI394249B/zh
Publication of TW201019436A publication Critical patent/TW201019436A/zh
Application granted granted Critical
Publication of TWI394249B publication Critical patent/TWI394249B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

封裝基板結構及其製法
本發明係有關於一種封裝基板結構及其製法，尤指一種嵌埋有半導體元件之封裝基板結構及其製法。
隨著半導體封裝技術的演進，除了傳統打線式(Wire bonding)半導體封裝技術以外，目前半導體裝置(Semiconductor device)已開發出不同的封裝型態，例如直接在封裝基板(packaging substrate)中嵌埋並電性整合一係如具有積體電路之半導體晶片，此種半導體裝置能縮減整體體積並提昇電性功能，遂成為一種封裝的主流。相關技術請參閱第1A至1F圖。
如第1A圖所示，首先，提供一嵌埋有半導體晶片11之基板10，且該半導體晶片11具有一主動面11a，於該主動面11a上具有複數電極墊110；如第1B圖所示，接著，於該基板10及半導體晶片11上形成具有介電層120及銅箔121之背膠銅箔(Resin coated copper, RCC)12，且該介電層120結合於該基板10及半導體晶片11上；如第1C圖所示，之後於該介電層120及銅箔121上形成對位孔120a；如第1D圖所示，以該對位孔120a作為基準點，並藉由雷射光以於該介電層120及銅箔121上形成介電層開孔122，以顯露該電極墊110；如第1E圖所示，藉由電鍍與蝕刻製程，於該介電層120上形成圖案化線路層13，且於該介電層開孔122中形成導電盲孔13a，以電性 連接圖案化線路層13及電極墊110；如第1F圖所示，最後，於該介電層120及圖案化線路層13上形成防焊層14，且在該防焊層14中形成開孔140以顯露圖案化線路層13之電性接觸墊130。
習知嵌埋有半導體元件之封裝基板結構之製法，係先藉由形成該對位孔120a，以便於進行該介電層開孔122之對位，再量測該對位孔120a與電極墊110之距離，令雷射光精準將該介電層開孔122設於所需位置，以避免未經設置對位孔120a且未經量測相對距離，而直接形成介電層開孔122導致孔位偏移，進而影響電極墊110與圖案化線路層13之電性連接品質。
惟，習知封裝基板結構之製法中，因該介電層120為用以製作圖案化線路層13之銅箔121所覆蓋，故需設置對位孔120a以輔助雷射光能精準對位而形成介電層開孔122，然而對於封裝基板結構而言，該對位孔120a並無其他功用，亦即習知製法需增設製程以完成該些介電層開孔122，不僅增加製程時間，且不便於該介電層開孔122之製作。
另外，雷射鑽孔製程產生之介電殘渣容易飛濺至該介電層120表面，而習知製法中又直接於該介電層120表面上形成圖案化線路層13，導致該殘渣破壞圖案化線路層13之導電效果。
因此，如何提供一種便於製作顯露電極墊之開孔，且利於線路製程之封裝基板結構之製法，已成為業界之重要 課題。
鑑於上述習知技術之缺失，本發明之一目的係在於提供一種便於製作顯露電極墊之開孔之封裝基板結構及其製法。
本發明又一目的係在於提供一種利於線路製程之封裝基板結構及其製法。
為達上述及其他目的，本發明提供一種封裝基板結構，係包括：基板；半導體晶片，係嵌埋於該基板中，且具有相對之主動面及非主動面，於該主動面具有複數電極墊；透光層，係設於該基板及該半導體晶片上，且具有複數透光層開孔，以對應顯露各該電極墊；加工面，係形成於該透光層上；以及圖案化線路層，係設於該加工面上，且具有複數電性接觸墊及導電盲孔，而各該導電盲孔對應位於各該透光層開孔中以電性連接各該電極墊。
依上述之封裝基板結構，復包括防焊層，係設於加工面及圖案化線路層上，且具有複數開孔，以對應顯露各該電性接觸墊。
依上述結構，該透光層之材料係可為介電材質；且該封裝基板結構復可包括表面處理層，係設於各該電性接觸墊上，而該表面處理層之材料係可為鎳、鈀、金及錫所組群組之其中一者。
本發明復提供一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對 之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成一具有透光層及離型膜(release film)之背膠膜，且以該透光層結合於該基板及該半導體晶片上；移除該離型膜，以顯露出該透光層；於該透光層上形成複數透光層開孔，以顯露各該電極墊；於該透光層顯露之表面經表面處理(Desmear)以形成加工面；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
本發明再提供一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及離型膜之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該離型膜，以顯露出該透光層；於該透光層上形成表面改質層(Primer)，以作為加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
本發明另提供一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及金屬層之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該 金屬層，以顯露該透光層；於該透光層上形成複數透光層開孔，以顯露各該電極墊；於該透光層顯露之表面上藉表面處理(Desmear)形成加工面；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成導電盲孔，以電性連接該圖案化線路層及各該電極墊。
依上述製法，該背膠膜之材料係可為背膠銅箔，則該金屬層係可為銅，且可以蝕刻方式移除金屬層。
本發明又提供一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及金屬層之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該金屬層，以顯露該透光層；於該透光層上形成表面改質層(Primer)，以作為加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成導電盲孔，以電性連接該圖案化線路層及各該電極墊。
依上述製法，該背膠膜之材料係可為背膠銅箔，則該金屬層係可為銅，且可以蝕刻方式移除金屬層。
本發明並提供一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成透光層；於該透光層上形成具有表面改質層(Primer)、第一金屬層及第二金屬層之背膠 膜，且該表面改質層結合至該透光層上；移除該第二及第一金屬層，而顯露該表面改質層以作為加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
依上述製法，該第一及第二金屬層之材料係可為銅，且該第二金屬層之厚度亦可大於第一金屬層，而可用剝離方式移除該第二金屬層，並可用蝕刻方式移除該第一金屬層。
此外，前述之所有製法中，該透光層之材料係可為介電材質，且可用雷射鑽孔方式以形成該透光層開孔；並於該加工面及圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，並藉由開孔顯露部份之圖案化線路層，以作為電性接觸墊。
再者，前述之各圖案化線路層之製法，係可包括：於該加工面及透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層；移除該些開口區中之初始金屬層；以及移除阻層以形成圖案化線路層及導電盲孔。
又，前述之各製法復可包括於電性接觸墊上形成表面處理層，且該表面處理層之材料係可為鎳、鈀、金及錫所組群組之其中一者。
由上可知，本發明封裝基板結構及其製法，係藉由移除該透光層上之不透光材質，以藉由該透光層之透視效果而便於顯示基板及半導體晶片，相較於習知技術，本發明之透光層因無不透光材質阻擋，因而於形成透光層開孔製程中，僅需使用光線穿透該透光層而對準電極墊即可進行鑽孔，而不需增設對位孔，以達到便於製作顯露電極墊之開孔之目的。
再者，藉由該透光層具有加工面之設計，以於圖案化線路層製程中，相較於習知技術，因該透光層表面無殘留介電材渣，而確保圖案化線路層之電性品質，以達到利於線路製程之目的。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
第一實施例
請參閱第2A至2L圖，係為本發明封裝基板結構之製法之第一實施例之剖面示意圖。
如第2A圖所示，提供一具有至少一開口200之基板20，所述之基板20係由雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine, BT)所構成，亦可由其他介電材質所構成；然，有關於封裝基板之結構種類繁多，惟乃業界所周知，並不限於上述，且非本案技術特徵，故不再贅述。
如第2B圖所示，提供一具有相對之主動面21a及非主動面21b之半導體晶片21，且該主動面21a具有複數電極墊210，並將該半導體晶片21結合於該基板20之開口200中，令該半導體晶片21嵌埋於該基板20中，而各該電極墊210係顯露於該基板20表面外；然，有關於半導體晶片嵌埋於基板之製程技術繁多，惟乃業界所周知，並不限於上述，且其非本案技術特徵，故不再贅述。
如第2C圖所示，提供具有透光層220及離型膜(release film)221之背膠膜22，且該背膠膜22藉由該透光層220以結合於該基板20及半導體晶片21之主動面21a上；所述之透光層220之材料係為例如聚丙烯(Polypropylene, PP)之介電材質，且具有透視效果。
如第2D圖所示，以剝離(stripping)方式直接移除該離型膜221，以顯露該透光層220；且該透光層220具有透視效果，用以顯示位於其下之基板20及半導體晶片21，以利於後續開孔製程中，能提供直接以光線進行對位(如圖中箭頭所示)。
如第2E及2F圖所示，以雷射鑽孔之方式，於該透光層220上形成複數透光層開孔222，以顯露各該電極墊210，因雷射鑽孔過程中，易使該透光層開孔222中之介電材d飛濺至該透光層220之表面上，而影響後續於透光層220表面上之加工製程的良率，如第2E圖所示；為避免飛濺之介電材d影響加工製程，於該透光層220表面上進行表面處理(Desmear)製程，令該透光層220表面無殘 留介電材d而形成加工面220a，如第2F圖所示。
另請參閱第2E'及2F'圖，亦可先於該透光層220上先形成表面改質層(Primer)23，以供作為加工面220a，再以雷射鑽孔之方式，於該透光層220及加工面220a上形成複數透光層開孔222，以顯露各該電極墊210；藉由該表面改質層23以避免介電材d殘留於該表面改質層23上之特性，俾使該透光層220先形成該加工面220a，再進行雷射鑽孔之製程，依然不影響後續透光層220上之加工製程之良率。另外，因該表面改質層23之厚度極薄，且不影響光線穿透，故可視為該透光層220之表面。
所述之透光層開孔222製程，係藉由移除不透光之離型膜221，以利於雷射光穿過該透光層220而對準半導體晶片21之電極墊210，因而不需再增設對位孔。
如第2G圖所示，以電鍍(plating)方式，於該透光層220之加工面220a上及該些透光層開孔222中形成銅(Cu)層240，再於該銅層240上結合銅箔(Cu Foil)241，以形成由銅層240及銅箔241所構成之初始金屬層24。
如第2H圖所示，於該初始金屬層24上形成阻層25，且覆蓋於該些透光層開孔222中之初始金屬層24上，並圖案化該阻層25，以於該阻層25中形成複數開口區250，而顯露部份之初始金屬層24；同時，各該透光層開孔222上之初始金屬層24依然覆蓋有阻層25並未顯露，且該阻層25所覆蓋之初始金屬層24係為預定製成線路之處。
所述之阻層25可為一例如乾膜或液態光阻等光阻層 (Photoresist)，其係利用印刷、旋塗或貼合等方式形成於該初始金屬層24表面，再藉由曝光、顯影等方式加以圖案化，以形成該開口區250。
如第2I及2J圖所示，移除該阻層25之開口區250中之初始金屬層24，以顯露部份加工面220a，如第2I圖所示；再移除該阻層25，以於該加工面220a上形成圖案化線路層26，且於各該透光層開孔222中形成導電盲孔26a，以電性連接該圖案化線路層26及該些電極墊210，如第2J圖所示。
然，有關於介電材質上形成圖案化線路層之製程技術繁多，惟乃業界所周知，並不限於上述；此外，亦可於後續製程中製作線路增層結構(圖未示)，而增層線路之製程亦為業界所周知技術，且其非本案技術特徵，故不再贅述。
如第2K圖所示，於該加工面220a及圖案化線路層26上形成防焊層27，且於該防焊層27中形成複數開孔270，而顯露部份之圖案化線路層26，以作為電性接觸墊260。
如第2L圖所示，於各該電性接觸墊260上形成表面處理層28，且所述之表面處理層28之材料係為鎳、鈀、金、錫所組群組之其中一者，以供結合例如焊球、凸塊、接腳等外接元件。
第二實施例
請參閱第3A至3G圖，本實施例與第一實施例之差異 僅在於背膠膜22'之材質不同，使相關製程略有不同，而其餘封裝基板結構之製法則相同，因此以下僅詳細說明其相異處，而簡略說明相同的製法，先予述明。
如第3A圖所示，首先，提供一係如第2B圖所示之結構。
如第3B圖所示，提供具有透光層220及金屬層221'之背膠膜22'，該背膠膜22'之材料係為背膠銅箔(Resin coated copper, RCC)，且該背膠膜22'藉由該透光層220以結合於該基板20及半導體晶片21上；所述之透光層220之材料係為例如聚丙烯之介電材質所製成，而所述之金屬層221'之材料係為銅。
如第3C圖所示，以蝕刻之方式移除該金屬層221'，而顯露出該透光層220，且藉由該透光層220之透視效果以顯示位於其下之基板20及半導體晶片21。
如第3D及3E圖所示，以雷射鑽孔之方式，於該透光層220上形成複數透光層開孔222，以顯露各該電極墊210，如第3D圖所示；再於該透光層220上進行表面處理製程，以使該透光層220顯露之表面形成加工面220a，如第3E圖所示。
請一併參閱第3D'及3E'圖，亦可先於該透光層220上形成表面改質層23，以供作為加工面220a，再以雷射鑽孔之方式，於該透光層220及加工面220a上形成複數透光層開孔222，以對應顯露各該電極墊210。
如第3F圖所示，於該加工面220a上形成圖案化線路 層26，且於各該透光層開孔222中形成導電盲孔26a，以電性連接圖案化線路層26及各該電極墊210；此外，亦可於後續製程中製作線路增層結構(圖未示)。
如第3G圖所示，於該加工面220a及圖案化線路層26上形成防焊層27，且於該防焊層27中形成複數開孔270，以顯露圖案化線路層26之電性接觸墊260；接著，於各該電性接觸墊260上形成係為鎳、鈀、金、錫所組群組之一者之表面處理層28。
第三實施例
請參閱第4A至4G圖，本實施例與上述實施例之差異僅在於背膠膜22"之材質不同，以使相關製程略有不同，而其餘封裝基板結構之製法則相同，因此以下僅詳細說明其相異處，而簡略說明相同的製法，特此述明。
如第4A圖所示，首先，提供一係如第2B圖所示之結構。
如第4B圖所示，於該基板20及半導體晶片21上形成透光層220，再提供具有表面改質層(Primer)23'、第一金屬層224及第二金屬層225之背膠膜22"，且該背膠膜22"藉由該表面改質層23'以結合至該透光層220上；所述之透光層220係為例如聚丙烯之介電材質，而所述之第一金屬層224之材料係為銅箔，該第二金屬層225之材料係為銅(Cu)材，且該第二金屬層225之厚度大於該第一金屬層224之厚度。
如第4C及4D圖所示，先以剝離(stripping)方式直 接移除該第二金屬層225，再以蝕刻方式移除該第一金屬層224，以顯露該表面改質層23'以作為透光層220之加工面220a，俾藉由該透光層220之透視效果顯示位於其下之基板20及半導體晶片21。
如第4E圖所示，以雷射鑽孔之方式，於該透光層220及加工面220a上形成複數透光層開孔222，以顯露該些電極墊210。
如第4F圖所示，於該加工面220a上形成圖案化線路層26，且於各該透光層開孔222中形成導電盲孔26a，以電性連接圖案化線路層26及該些電極墊210；此外，亦可於後續製程中製作線路增層結構(圖未示)。
如第4G圖所示，於該加工面220a及圖案化線路層26上形成防焊層27，且於該防焊層27中形成複數開孔270，以對應顯露各該電性接觸墊260；於各該電性接觸墊260上形成係為鎳、鈀、金、錫所組群組之其中一者之表面處理層28。
本發明藉由不同背膠膜22, 22', 22"之配合，令該透光層220以其透視效果而便於顯示基板20及半導體晶片21，再以雷射形成透光層開孔222之製程中，相較於習知技術之介電層受金屬材質遮蔽，本發明之透光層220未受不透光材質之阻擋，僅需直接將雷射光穿過該透光層220即能對準該電極墊210以供進行鑽孔，因而不需增設對位孔。
再者，本發明藉由表面處理製程或結合表面改質層 23以於該透光層220上形成加工面220a之設計，於該圖案化線路層26製程中，相較於習知技術之直接形成線路用之金屬而導致殘渣影響導電效果，本發明之透光層220表面因無雷射鑽孔製程殘留之介電材渣，而有利於圖案化線路層26之製作並確保圖案化線路層26之電性品質。
此外，本發明復提供一種封裝基板結構，係包括：基板20、半導體晶片21、透光層220、加工面220a、圖案化線路層26以及防焊層27。
所述之半導體晶片21係嵌埋於該基板20中，且具有相對之主動面21a及非主動面21b，而該主動面21a具有複數電極墊210；所述之透光層220設於基板20及半導體晶片21上，且具有複數透光層開孔222，以顯露各該電極墊210；所述之加工面220a係於該透光層顯露之表面經表面處理而形成者，或於該透光層上形成表面改質層23；所述之圖案化線路層26設於該加工面220a上，且具有複數電性接觸墊260及導電盲孔26a，且各該導電盲孔26a位於透光層開孔222中，以電性連接各該電極墊210；所述之防焊層27設於加工面220a及圖案化線路層26上，且具有複數開孔270，以顯露各該電性接觸墊260。
該電性接觸墊260上具有係為鎳、鈀、金及錫所組群組之其中一者之表面處理層28。
綜上所述，本發明封裝基板結構及其製法，係主要藉由移除透光層上之不透光材質，以使雷射光直接穿過透光層對準電極墊而進行鑽孔，有效達到便於製作顯露電極墊 之開孔之目的；另外，亦藉由該透光層具有加工面之設計，以於圖案化線路層製程中，透光層上無介電材渣，而有效達到利於線路製程之目的。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
10, 20‧‧‧基板
11, 21‧‧‧半導體晶片
11a, 21a‧‧‧主動面
110, 210‧‧‧電極墊
12‧‧‧背膠銅箔
120‧‧‧介電層
120a‧‧‧對位孔
121, 241‧‧‧銅箔
122‧‧‧介電層開孔
13, 26‧‧‧圖案化線路層
13a, 26a‧‧‧導電盲孔
130, 260‧‧‧電性接觸墊
14, 27‧‧‧防焊層
140, 270‧‧‧開孔
200‧‧‧開口
21b‧‧‧非主動面
22, 22', 22"‧‧‧背膠膜
220‧‧‧透光層
220a‧‧‧加工面
221‧‧‧離型膜
221'‧‧‧金屬層
222‧‧‧透光層開孔
224‧‧‧第一金屬層
225‧‧‧第二金屬層
23, 23'‧‧‧表面改質層
24‧‧‧初始金屬層
240‧‧‧銅層
25‧‧‧阻層
250‧‧‧開口區
28‧‧‧表面處理層
d‧‧‧介電材
第1A至1F圖係為習知嵌埋有半導體元件之封裝基板結構之製法示意圖；第2A至2L圖係為本發明封裝基板結構之製法之第一實施例之示意圖；其中，第2E'、2F'圖係為第2E、2F圖之另一實施態樣；第3A至3G圖係為本發明封裝基板結構之製法之第二實施例之示意圖；其中，第3D'、3E'圖係為第3D、3E圖之另一實施態樣；以及第4A至4G圖係為本發明封裝基板結構之製法之第三實施例之示意圖。
20‧‧‧基板
21‧‧‧半導體晶片
21a‧‧‧主動面
21b‧‧‧非主動面
210‧‧‧電極墊
220‧‧‧透光層
220a‧‧‧加工面
222‧‧‧透光層開孔
26‧‧‧圖案化線路層
26a‧‧‧導電盲孔

Claims (48)

  1. 一種封裝基板結構，係包括：基板；半導體晶片，係嵌埋於該基板中，且具有相對之主動面及非主動面，於該主動面具有複數電極墊；透光層，係設於該基板及該半導體晶片上，且具有複數透光層開孔，以對應顯露各該電極墊；加工面，係形成於該透光層上，且該加工面係形成於該透光層上之表面改質層(Primer)；以及圖案化線路層，係設於該加工面上，且具有複數電性接觸墊及導電盲孔，而各該導電盲孔對應位於各該透光層開孔中以電性連接各該電極墊。
  2. 如申請專利範圍第1項之封裝基板結構，復包括防焊層，係設於該加工面及該圖案化線路層上，且具有複數開孔，以對應顯露各該電性接觸墊。
  3. 如申請專利範圍第1項之封裝基板結構，其中，該透光層之材料係為介電材質。
  4. 如申請專利範圍第1項之封裝基板結構，其中，該透光層係經表面處理(Desmear)，且該表面改質層係形成於該經表面處理之透光層上。
  5. 如申請專利範圍第1項之封裝基板結構，復包括表面處理層，係設於各該電性接觸墊上。
  6. 如申請專利範圍第5項之封裝基板結構，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之 其中一者。
  7. 一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成一具有透光層及離型膜(release film)之背膠膜，且以該透光層結合於該基板及該半導體晶片上；移除該離型膜，以顯露出該透光層；於該透光層上形成複數透光層開孔，以顯露各該電極墊；於該透光層顯露之表面經表面處理(Desmear)以形成加工面；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
  8. 如申請專利範圍第7項之封裝基板結構之製法，復包括於該加工面及該圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，而顯露出部份之圖案化線路層，以作為電性接觸墊。
  9. 如申請專利範圍第8項之封裝基板結構之製法，復包括於各該電性接觸墊上形成表面處理層。
  10. 如申請專利範圍第9項之封裝基板結構之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所 組群組之其中一者。
  11. 如申請專利範圍第7項之封裝基板結構之製法，其中，該透光層之材料係為介電材質。
  12. 如申請專利範圍第7項之封裝基板結構之製法，其中，該圖案化線路層之製法，係包括：於該加工面及各該透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層；移除該些開口區中之初始金屬層；以及移除該阻層，以形成該圖案化線路層及該些導電盲孔。
  13. 如申請專利範圍第7項之封裝基板結構之製法，其中，該透光層開孔係以雷射鑽孔形成者。
  14. 一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及離型膜之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該離型膜，以顯露出該透光層；於該透光層上形成表面改質層(Primer)，以作為 加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
  15. 如申請專利範圍第14項之封裝基板結構之製法，復包括於該加工面及該圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，而顯露部份之該圖案化線路層，以作為電性接觸墊。
  16. 如申請專利範圍第15項之封裝基板結構之製法，復包括於各該電性接觸墊上形成表面處理層。
  17. 如申請專利範圍第16項之封裝基板結構之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之其中一者。
  18. 如申請專利範圍第14項之封裝基板結構之製法，其中，該透光層之材料係為介電材質。
  19. 如申請專利範圍第14項之封裝基板結構之製法，其中，該圖案化線路層之製法，係包括：於該加工面及各該透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層； 移除該些開口區中之初始金屬層；以及移除該阻層，以形成該圖案化線路層及該些導電盲孔。
  20. 如申請專利範圍第14項之封裝基板結構之製法，其中，該透光層開孔係以雷射鑽孔形成者。
  21. 一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及金屬層之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該金屬層，以顯露該透光層；於該透光層上形成複數透光層開孔，以顯露各該電極墊；於該透光層顯露之表面上藉表面處理(Desmear)形成加工面；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成導電盲孔，以電性連接該圖案化線路層及各該電極墊。
  22. 如申請專利範圍第21項之封裝基板結構之製法，復包括於該加工面及該圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，而顯露部份之該圖案化線路層，以作為電性接觸墊。
  23. 如申請專利範圍第22項之封裝基板結構之製法，復包括於各該電性接觸墊上形成表面處理層。
  24. 如申請專利範圍第23項之封裝基板結構之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之其中一者。
  25. 如申請專利範圍第21項之封裝基板結構之製法，其中，該透光層之材料係為介電材質。
  26. 如申請專利範圍第21項之封裝基板結構之製法，其中，該金屬層之材料係為銅。
  27. 如申請專利範圍第21項之封裝基板結構之製法，其中，該圖案化線路層之製法，係包括：於該加工面及各該透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層；移除該些開口區中之初始金屬層；以及移除該阻層，以形成該圖案化線路層及該導電盲孔。
  28. 如申請專利範圍第21項之封裝基板結構之製法，其中，該透光層開孔係以雷射鑽孔形成者。
  29. 如申請專利範圍第21項之封裝基板結構之製法，其中，該金屬層係以蝕刻移除者。
  30. 如申請專利範圍第21項之封裝基板結構之製法，其 中，該背膠膜之材料係為背膠銅箔。
  31. 一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複數電極墊；於該基板及該半導體晶片上形成具有透光層及金屬層之背膠膜，且該透光層結合於該基板及該半導體晶片上；移除該金屬層，以顯露該透光層；於該透光層上形成表面改質層(Primer)，以作為加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成導電盲孔，以電性連接該圖案化線路層及各該電極墊。
  32. 如申請專利範圍第31項之封裝基板結構之製法，復包括於該加工面及該圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，而顯露部份之圖案化線路層，以作為電性接觸墊。
  33. 如申請專利範圍第32項之封裝基板結構之製法，復包括於各該電性接觸墊上形成表面處理層。
  34. 如申請專利範圍第33項之封裝基板結構之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所 組群組之其中一者。
  35. 如申請專利範圍第31項之封裝基板結構之製法，其中，該透光層之材料係為介電材質。
  36. 如申請專利範圍第31項之封裝基板結構之製法，其中，該金屬層之材料係為銅。
  37. 如申請專利範圍第31項之封裝基板結構之製法，其中，該圖案化線路層之製法，係包括：於該加工面及各該透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層；移除該些開口區中之初始金屬層；以及移除該阻層，以形成該圖案化線路層及該導電盲孔。
  38. 如申請專利範圍第31項之封裝基板結構之製法，其中，該透光層開孔係以雷射鑽孔形成者。
  39. 如申請專利範圍第31項之封裝基板結構之製法，其中，該金屬層係以蝕刻移除者。
  40. 如申請專利範圍第31項之封裝基板結構之製法，其中，該背膠膜之材料係為背膠銅箔。
  41. 一種封裝基板結構之製法，係包括：提供一嵌埋有半導體晶片之基板，且該半導體晶片具有相對之主動面及非主動面，於該主動面具有複 數電極墊；於該基板及該半導體晶片上形成透光層；於該透光層上形成具有表面改質層(Primer)、第一金屬層及第二金屬層之背膠膜，且該表面改質層結合至該透光層上；移除該第二及第一金屬層，而顯露該表面改質層以作為加工面；於該透光層及該加工面上形成複數透光層開孔，以顯露各該電極墊；以及於該加工面上形成圖案化線路層，且於各該透光層開孔中形成複數導電盲孔，以電性連接該圖案化線路層及各該電極墊。
  42. 如申請專利範圍第41項之封裝基板結構之製法，復包括於該加工面及該圖案化線路層上形成防焊層，且於該防焊層中形成複數開孔，而顯露部份之圖案化線路層，以作為電性接觸墊。
  43. 如申請專利範圍第42項之封裝基板結構之製法，復包括於各該電性接觸墊上形成表面處理層。
  44. 如申請專利範圍第43項之封裝基板結構之製法，其中，形成該表面處理層之材料係為鎳、鈀、金、錫所組群組之其中一者。
  45. 如申請專利範圍第41項之封裝基板結構之製法，其中，該透光層之材料係為介電材質。
  46. 如申請專利範圍第41項之封裝基板結構之製法，其 中，該第一及第二金屬層之材料係為銅，且該第二金屬層之厚度大於該第一金屬層之厚度。
  47. 如申請專利範圍第41項之封裝基板結構之製法，其中，該圖案化線路層之製法，係包括：於該加工面及各該透光層開孔上形成初始金屬層；於該初始金屬層上形成阻層，且覆蓋於該些透光層開孔中之初始金屬層上，並於該阻層中形成複數開口區，以顯露部份之初始金屬層；移除該些開口區中之初始金屬層；以及移除該阻層，以形成該圖案化線路層及該導電盲孔。
  48. 如申請專利範圍第41項之封裝基板結構之製法，其中，該透光層開孔係以雷射鑽孔形成。
TW097142468A 2008-11-04 2008-11-04 封裝基板結構及其製法 TWI394249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097142468A TWI394249B (zh) 2008-11-04 2008-11-04 封裝基板結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097142468A TWI394249B (zh) 2008-11-04 2008-11-04 封裝基板結構及其製法

Publications (2)

Publication Number Publication Date
TW201019436A TW201019436A (en) 2010-05-16
TWI394249B true TWI394249B (zh) 2013-04-21

Family

ID=44831740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142468A TWI394249B (zh) 2008-11-04 2008-11-04 封裝基板結構及其製法

Country Status (1)

Country Link
TW (1) TWI394249B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233680B (en) * 2002-05-07 2005-06-01 Mitsui Chemicals Inc Package for mounting a solid state image sensor
TW200726335A (en) * 2005-12-27 2007-07-01 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
TW200839990A (en) * 2007-03-30 2008-10-01 Advanced Chip Eng Tech Inc Semiconductor device package with die receiving through-hole and dual side build-up layers over both side-surfaces for WLP and method of the same
TW200839989A (en) * 2007-03-20 2008-10-01 Shinko Electric Ind Co Method of manufacturing electronic device, substrate and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233680B (en) * 2002-05-07 2005-06-01 Mitsui Chemicals Inc Package for mounting a solid state image sensor
TW200726335A (en) * 2005-12-27 2007-07-01 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
TW200839989A (en) * 2007-03-20 2008-10-01 Shinko Electric Ind Co Method of manufacturing electronic device, substrate and semiconductor device
TW200839990A (en) * 2007-03-30 2008-10-01 Advanced Chip Eng Tech Inc Semiconductor device package with die receiving through-hole and dual side build-up layers over both side-surfaces for WLP and method of the same

Also Published As

Publication number Publication date
TW201019436A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI474450B (zh) 封裝載板及其製作方法
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JP2009043857A (ja) 半導体装置およびその製造方法
TW201304622A (zh) 無核心層之封裝基板及其製法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2023534256A (ja) パッケージ基板の製作方法
TW201446084A (zh) 電路板及其製作方法
TWI384602B (zh) 嵌埋有感光半導體晶片之封裝基板及其製法
TWI662676B (zh) 具有內埋基板的線路載板及其製作方法與晶片封裝結構
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
TW201722231A (zh) 電路板及其製作方法
TWI392073B (zh) 嵌埋有半導體元件之封裝基板之製法
TWI530240B (zh) 電路板及其製作方法
TWI394249B (zh) 封裝基板結構及其製法
TWM508791U (zh) 封裝基板與晶片封裝結構
JP2011258847A (ja) 部品内蔵基板の製造方法及び部品内蔵基板
TW201927090A (zh) 佈線板及其製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
TWI401755B (zh) 四邊扁平無接腳封裝方法