CN103633051A - 一种叠层芯片的晶圆级铜凸块封装结构 - Google Patents

一种叠层芯片的晶圆级铜凸块封装结构 Download PDF

Info

Publication number
CN103633051A
CN103633051A CN201310682395.3A CN201310682395A CN103633051A CN 103633051 A CN103633051 A CN 103633051A CN 201310682395 A CN201310682395 A CN 201310682395A CN 103633051 A CN103633051 A CN 103633051A
Authority
CN
China
Prior art keywords
copper bump
silicon bearing
electric connection
connection point
laminated chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310682395.3A
Other languages
English (en)
Inventor
俞国庆
邵长治
谢皆雷
廖周芳
吴超
罗立辉
吴伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Original Assignee
NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NINGBO CHIPEX SEMICONDUCTOR Co Ltd filed Critical NINGBO CHIPEX SEMICONDUCTOR Co Ltd
Priority to CN201310682395.3A priority Critical patent/CN103633051A/zh
Publication of CN103633051A publication Critical patent/CN103633051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种叠层芯片的晶圆级铜凸块封装结构，包括第一硅承载层和第二硅承载层组成的叠层芯片，第二硅承载层铺设在第一硅承载层的底部形成凸起区域；第一硅承载层的底部和凸起区域上均生长有电性隔绝层，并留有第一开口和第二开口；第一开口中设有第一电性连接点；第二开口中设有第二电性连接点；电性隔绝层上生长有光阻层；光阻层上生长有金属层；金属层覆盖第一电性连接点和第二电性连接点；第一电性连接点上通过多次电镀形成第一铜凸块；第二电性连接点上通过多次电镀形成第二铜凸块；第一铜凸块和第二铜凸块顶部处于同一水平面；第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。本发明能够保证在倒装焊的过程中更好地连接。

Description

一种叠层芯片的晶圆级铜凸块封装结构
技术领域
本发明涉及半导体封装技术领域中的晶圆级封装，特别是涉及一种叠层芯片的晶圆级铜凸块封装结构。
背景技术
目前的封装技术依然是传统封装为主流，虽然进入21世纪以后，圆片级先进封装在影像传感器、闪存、逻辑器件及功率芯片等行业得到了大规模的应用，先进封装的市场份额也逐年保持高速增长，但是先进封装在技术上还存在许多不足，还有不少技术上的难题需要解决，在这些难题解决前，一些芯片还必须选用传统技术进行封装。
微电子行业以符合摩尔定律的速度在发展，决定了在单颗芯片上集成了更多的场效应管、各种电阻、电容器件及逻辑关系，也造成了在更小的单颗芯片上会有更多地对外电性连接点（pad）需要做对外连接，且随着高频信号的使用增多，特别是在通讯芯片及MEMS（微机电系统）行业，对信号串扰、噪声的要求逐渐提高，对单颗芯片上拥有更多的功能模块集成也提出了更多地要求，所以在避免串扰、降低噪声的基础上，单芯片上集成更多功能模块的芯片也越来越多，但受制于晶圆级封装技术的一些行业难题，此类芯片之前全部选用传统封装技术进行芯片封装，叠层结构的晶圆减薄、切割之后进行单颗芯片的粘片，然后通过多层布线的方式来进行电性连接。
但是，随着消费类电子，更小、更薄、更低功耗、更低成本的发展趋势，对半导体封装行业的要求也越来越高，半导体封装也朝着高集成度、高密度、更薄、更小、更低功耗、更低成本的方向发展。传统封装技术的局限性也逐渐凸显，封装后的芯片尺寸过大、过厚、信噪比高、寄生电容高、成本高等问题也受到了越来越多的质疑。
发明内容
本发明所要解决的技术问题是提供一种叠层芯片的晶圆级铜凸块封装结构，解决传统封装所带来的尺寸、性能、成本等问题。
本发明解决其技术问题所采用的技术方案是：提供一种叠层芯片的晶圆级铜凸块封装结构，包括叠层芯片，所述叠层芯片包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域；所述第一硅承载层的底部和凸起区域上均生长有电性隔绝层，所述第一硅承载层的底部上的电性隔绝层上留有第一开口；所述第一开口中设有第一电性连接点；所述凸起区域上的电性隔绝层上留有第二开口；所述第二开口中设有第二电性连接点；所述电性隔绝层上生长有光阻层；所述光阻层上生长有金属层；所述金属层覆盖所述第一电性连接点和第二电性连接点；所述第一电性连接点上通过多次电镀形成第一铜凸块；所述第二电性连接点上通过多次电镀形成第二铜凸块；所述第一铜凸块和第二铜凸块顶部处于同一水平面；所述第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。
所述光阻层覆盖凸起区域的侧面。
所述铜凸块为方形或圆形。
所述凸起区域高出所述第一硅承载层底部20-40微米。
所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。
所述光阻层的厚度为10-15微米。
所述金属层的厚度为1-2微米。
所述金属层覆盖凸起区域的侧面。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明能够避免不同功能模块之间的信号串扰及高频噪声，对应的，凸起部分及芯片底部各有对外电性连接点，且这些对外电性连接点不在同一层面上，对应此结构，本发明应用了铜凸块(copper pillar)的多次分布，以达成凸起区域上的铜凸块和芯片底部铜凸块的高度一致，并且运用了雾化光阻涂布技术，保证了凸起区域侧壁的光阻覆盖性。使用铜凸块作为对外电性连接，可以在更小的芯片尺寸上排布更多的对外电性连接点，使单位面积内焊垫排布更为密集，从而得到集成度更高、串扰更小、噪声更低的封装模块、制造成本也大幅度降低。
附图说明
图1是本发明的叠层多功能芯片的剖面示意图；
图2是本发明的叠层芯片涂覆光阻后光刻图形转移后的剖面示意图；
图3是本发明的叠层芯片溅射金属后的剖面示意图；
图4是本发明的第一次厚光刻胶涂覆并且光刻图形转移后的结构主视图；
图5是本发明的芯片底部电镀后的剖面示意图；
图6是本发明的第二次厚光刻胶涂布及光刻图形转移后的剖面示意图；
图7是本发明的第二次电镀的剖面示意图；
图8是本发明的成品剖面示意图；
图9是本发明的成品平面示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种叠层芯片的晶圆级铜凸块封装结构，如图8和图9所示，包括叠层芯片，所述叠层芯片包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域；所述第一硅承载层的底部和凸起区域上均生长有电性隔绝层，所述第一硅承载层的底部上的电性隔绝层上留有第一开口；所述第一开口中设有第一电性连接点；所述凸起区域上的电性隔绝层上留有第二开口；所述第二开口中设有第二电性连接点；所述电性隔绝层上生长有光阻层；所述光阻层上生长有金属层；所述金属层覆盖所述第一电性连接点和第二电性连接点；所述第一电性连接点上通过多次电镀形成第一铜凸块；所述第二电性连接点上通过多次电镀形成第二铜凸块；所述第一铜凸块和第二铜凸块顶部处于同一水平面；所述第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。其中，所述光阻层覆盖凸起区域的侧面，从而保证了凸起区域侧壁的光阻覆盖性。所述铜凸块可以为方形，也可以为圆形。所述凸起区域高出所述第一硅承载层底部20-40微米。所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。
本发明的封装过程如图1-图8所示。
如图1所示，所述叠层芯片包含第一硅承载层11、第二硅承载层12、芯片底部第一电性连接点13、底部电性隔绝层14、凸起区域第二电性连接点15、凸起区域电性隔绝层16、凸起区域隔绝层开口17、底部隔绝层开口18，其中底部与顶部的高度差异一般在20至40微米之间，此结构可以避免不同功能模块之间的信号串扰。
如图2所示，经过雾化涂布一层光阻层21、此光阻将正面晶圆覆盖，并且比较均匀的覆盖住底部、凸起区域、及凸起区域的侧面，可选的，此光阻层的厚度一般为10至15微米，经过光刻图形转移后，对应的，在底部第一电性连接点和凸起区域第二电性连接点对应位置的光阻将被去除，将第一电性连接点和第二电性连接点露出，此时，去除光阻得到开口22和23，开口22和23一般比第一电性连接点和第二电性连接点的尺寸要小。
如图3所示，在此基础上，整片溅射一层金属层31，例如金属铜层，此金属层将直接和第一电性连接点和第二电性连接点进行连接，并且覆盖包括凸起区域侧壁的整个晶圆表面，此金属铜保证了整片晶圆的互连互通，已保证在后续的电镀过程中整个表面导电。此层金属层的厚度一般控制在1至2微米。
如图4所示，在已经溅射完金属的表面旋涂第一层光刻胶41，光刻胶的厚度一般在100微米以上，经过光刻图形转移后，对应的，在对应底层的第一电性连接点的位置开第一直孔42，此孔需要保证一定的垂直度，一般角度在90度左右。
如图5所示，形成开孔图形的晶圆经过多次电镀，生长具有一定高度和宽度的所需要图形，此图形定义由光刻图形转移过程中的图案所决定，此步骤底部的第一铜凸块51形成。第一铜凸块一般为多次电镀长成，第一铜凸块顶部可以是铜、锡、镍、金多种金属可选择性的长成，一般顶部为锡52。底部生长的第一铜凸块高度一般在80至120微米。
如图6所示，第一层光刻胶去除后，旋涂涂布第二层光刻胶61，经过光刻图形转移后，对应的，在凸起区域对应第二电性连接点的位置开直孔62，此孔需要保证一定的垂直度，一般角度在90度左右。此时，底部已经生长的第一铜凸块全部在第二层光刻胶的包覆中，不会受到后续电镀的影响。
如图7所示，再次经过电镀，生长具有一定高度和宽度的所需要图形，生长第二铜凸块71及顶部锡72，此图形定义由光刻图形转移过程中的图案所决定，对应的，此次第二铜凸块的结构和第一铜凸块51一致，高度一般在40至100微米，根据电镀时间的掌握，第二铜凸块71相加顶部锡72的顶部高度必须和第一铜凸块51相加顶部锡52的顶部高度一致。以保证整片芯片的铜凸点顶部高度一致，方便后续回流后倒装焊焊接。
如图8所示，第二层后光刻胶去除后，经过回流，铜凸点表面的锡结构成球形，形成底部铜凸点锡球81、顶部铜凸点锡球82，优选的，顶部铜凸点锡球81和顶部铜凸点锡球82的顶部高度一致。
本实施例提供的光刻图形化动作都是经过涂光刻胶、烘干、曝光、显影、刻蚀来实现的。

Claims (8)

1.一种叠层芯片的晶圆级铜凸块封装结构，包括叠层芯片，其特征在于，所述叠层芯片包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域；所述第一硅承载层的底部和凸起区域上均生长有电性隔绝层，所述第一硅承载层的底部上的电性隔绝层上留有第一开口；所述第一开口中设有第一电性连接点；所述凸起区域上的电性隔绝层上留有第二开口；所述第二开口中设有第二电性连接点；所述电性隔绝层上生长有光阻层；所述光阻层上生长有金属层；所述金属层覆盖所述第一电性连接点和第二电性连接点；所述第一电性连接点上通过多次电镀形成第一铜凸块；所述第二电性连接点上通过多次电镀形成第二铜凸块；所述第一铜凸块和第二铜凸块顶部处于同一水平面；所述第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。
2.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述光阻层覆盖凸起区域的侧面。
3.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述铜凸块为方形或圆形。
4.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述凸起区域高出所述第一硅承载层底部20-40微米。
5.根据权利要求4所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。
6.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述光阻层的厚度为10-15微米。
7.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述金属层的厚度为1-2微米。
8.根据权利要求1所述的叠层芯片的晶圆级铜凸块封装结构，其特征在于，所述金属层覆盖凸起区域的侧面。
CN201310682395.3A 2013-12-12 2013-12-12 一种叠层芯片的晶圆级铜凸块封装结构 Pending CN103633051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310682395.3A CN103633051A (zh) 2013-12-12 2013-12-12 一种叠层芯片的晶圆级铜凸块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310682395.3A CN103633051A (zh) 2013-12-12 2013-12-12 一种叠层芯片的晶圆级铜凸块封装结构

Publications (1)

Publication Number Publication Date
CN103633051A true CN103633051A (zh) 2014-03-12

Family

ID=50213918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310682395.3A Pending CN103633051A (zh) 2013-12-12 2013-12-12 一种叠层芯片的晶圆级铜凸块封装结构

Country Status (1)

Country Link
CN (1) CN103633051A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107336A1 (zh) * 2014-12-30 2016-07-07 南通富士通微电子股份有限公司 晶圆级封装的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070458A1 (en) * 2000-12-01 2002-06-13 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
CN101060117A (zh) * 2007-05-18 2007-10-24 日月光半导体制造股份有限公司 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
US20100127372A1 (en) * 2007-06-16 2010-05-27 Rf Module And Optical Design Limited Semiconductor packages
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN102456670A (zh) * 2010-10-25 2012-05-16 精材科技股份有限公司 晶片封装体
CN102593018A (zh) * 2011-01-11 2012-07-18 王琮淇 晶圆级半导体晶片封装方法及半导体晶片封装体
CN203690288U (zh) * 2013-12-12 2014-07-02 宁波芯健半导体有限公司 一种叠层芯片的晶圆级铜凸块封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070458A1 (en) * 2000-12-01 2002-06-13 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
CN101060117A (zh) * 2007-05-18 2007-10-24 日月光半导体制造股份有限公司 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
US20100127372A1 (en) * 2007-06-16 2010-05-27 Rf Module And Optical Design Limited Semiconductor packages
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN102456670A (zh) * 2010-10-25 2012-05-16 精材科技股份有限公司 晶片封装体
CN102593018A (zh) * 2011-01-11 2012-07-18 王琮淇 晶圆级半导体晶片封装方法及半导体晶片封装体
CN203690288U (zh) * 2013-12-12 2014-07-02 宁波芯健半导体有限公司 一种叠层芯片的晶圆级铜凸块封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016107336A1 (zh) * 2014-12-30 2016-07-07 南通富士通微电子股份有限公司 晶圆级封装的制造方法
US10008478B2 (en) 2014-12-30 2018-06-26 Tongfu Microelectronics Co., Ltd. Fabricating method for wafer-level packaging

Similar Documents

Publication Publication Date Title
US9059107B2 (en) Packaging methods and packaged devices
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN104752367B (zh) 晶圆级封装结构及其形成方法
US9761566B1 (en) Multi-die structure and method of forming same
CN106935563B (zh) 电子封装件及其制法与基板结构
WO2018171100A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN105070671A (zh) 一种芯片封装方法
US8912663B1 (en) Embedded package structure and method for manufacturing thereof
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN102637713B (zh) 一种含有金属微凸点的图像传感器封装方法
CN207852888U (zh) 具有天线组件的半导体封装结构
CN102543777A (zh) 具有垫片连接的集成电路封装系统及其制造方法
CN105405775B (zh) 封装结构的制法
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN105448755A (zh) 一种铜柱凸点的封装方法及封装结构
CN106024740A (zh) 集成电路结构及其形成方法
KR20190141472A (ko) 관통 비아를 포함하는 반도체 장치, 반도체 패키지 및 이의 제조 방법
CN107403785A (zh) 电子封装件及其制法
CN102157456A (zh) 三维系统级封装方法
CN104766806A (zh) 晶圆三维集成的方法
CN103632991B (zh) 一种叠层芯片的晶圆级铜凸块封装方法
CN103972217A (zh) 集成无源电容扇出型晶圆级封装结构及制作方法
CN203690288U (zh) 一种叠层芯片的晶圆级铜凸块封装结构
CN110544679B (zh) 芯片重布线结构及其制备方法
CN103633051A (zh) 一种叠层芯片的晶圆级铜凸块封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140312

RJ01 Rejection of invention patent application after publication