CN105448755A - 一种铜柱凸点的封装方法及封装结构 - Google Patents

一种铜柱凸点的封装方法及封装结构 Download PDF

Info

Publication number
CN105448755A
CN105448755A CN201610029829.3A CN201610029829A CN105448755A CN 105448755 A CN105448755 A CN 105448755A CN 201610029829 A CN201610029829 A CN 201610029829A CN 105448755 A CN105448755 A CN 105448755A
Authority
CN
China
Prior art keywords
metal
copper pillar
copper
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610029829.3A
Other languages
English (en)
Other versions
CN105448755B (zh
Inventor
汤红
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201610029829.3A priority Critical patent/CN105448755B/zh
Publication of CN105448755A publication Critical patent/CN105448755A/zh
Application granted granted Critical
Publication of CN105448755B publication Critical patent/CN105448755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种铜柱凸点的封装方法及封装结构，所述封装结构包括：金属焊料盘，制作于器件上；绝缘层，其于欲制备铜柱凸点的位置具有通孔；氧化还原石墨烯层，形成于所述金属布线层表面；铜柱，形成于所述氧化还原石墨烯层表面；金属阻挡层，形成于所述铜柱表面；焊料凸点，形成于所述金属阻挡层表面。本发明通过采用电镀工艺于金属焊料盘表面制作石墨烯层，代替传统工艺中的球下金属层，然后采用电镀制作铜柱及焊料金属，节省了传统采用溅射工艺及光刻-刻蚀工艺制作铜柱的步骤，大大节约了工艺成本。本发明可以在氧化还原石墨烯上电镀出高质量的铜柱。可见，本发明能提高器件的性能，在半导体制造领域具有广泛的应用前景。

Description

一种铜柱凸点的封装方法及封装结构
技术领域
本发明属于半导体制造领域，特别是涉及一种铜柱凸点的封装方法及封装结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。随着封装密度不断提高，芯片与芯片或者芯片与封装基板的窄节距电学互连及其可靠性已成为挑战。传统的无铅焊料凸点技术已难以满足窄间距互连的进一步发展需求。铜柱凸点互连技术，以其良好的电学性能、抗电迁移能力，正成为下一代芯片窄节距互连的关键技术。
微电子封装为半导体芯片提供了连接至电路基板的电气连接，同时对脆弱敏感的芯片加以保护，便于测试、返修、标准化输入，输出端口，以及改善半导体芯片与电路基板的热失配。为了顺应硅基半导体芯片技术的不断发展和环境保护法令对微电子封装的需求，微电子封装互连技术(结构和材料)也在不断演变：从引线键合到倒装芯片互连、从锡铅/高铅焊料凸点互连到无铅焊料凸点互连、从焊料凸点互连到铜柱凸点互连。作为下一代芯片封装互连技术，铜柱凸点互连正逐渐被越来越多的芯片封装设计所采用。
现有的铜柱凸点制作工艺中，一般是通过溅射的方法制备铜柱及焊料金属，然而，在溅射工艺后，需要将多余的铜和焊料金属去除，通常地，会采用价格昂贵的光刻工艺及刻蚀工艺去除多余的铜和焊料金属，大大地增加了工艺复杂程度以及工艺成本，并不利于成本的降低以及生产效率的提高。
鉴于以上所述，提供一种工艺简单、成本较低的铜柱凸点的封装方法及封装结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种铜柱凸点的封装方法及封装结构，用于解决现有技术中铜柱凸点制作工艺复杂、成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种铜柱凸点的封装方法，所述封装方法包括：1)提供一具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层暴露出所述金属焊盘；2)采用电镀法于所述金属焊盘表面形成氧化石墨烯层并在水合肼蒸汽下还原成还原氧化石墨烯层；3)采用电镀法于所述还原氧化石墨烯层表面形成铜柱；
4)采用电镀法于所述铜柱表面形成金属阻挡层；5)采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
作为本发明的铜柱凸点的封装方法的一种优选方案，所述绝缘层表面还形成有聚酰亚胺层。
作为本发明的铜柱凸点的封装方法的一种优选方案，所述金属焊盘的材料包括Al及铜。
作为本发明的铜柱凸点的封装方法的一种优选方案，所述金属阻挡层的材料包括镍。
作为本发明的铜柱凸点的封装方法的一种优选方案，所述还原氧化石墨烯层的上表面不超过所述绝缘层的上表面。
作为本发明的铜柱凸点的封装方法的一种优选方案，步骤2)中，包括步骤：2-1)采用旋涂工艺于所述待封装结构表面旋涂光刻胶；2-2)采用光刻工艺于欲制备铜柱凸点的位置打开窗口；2-3)基于所述窗口，采用电镀法于金属焊盘表面形成氧化石墨烯层并在水合肼蒸汽下还原成还原氧化石墨烯层。
优选地，步骤3)中，基于所述光刻胶的窗口，采用电镀法于所述还原氧化石墨烯层表面依次形成铜柱、金属阻挡层以及焊料金属。
进一步地，步骤4)中，所述焊料金属电镀完成后，还包括将所述光刻胶去除的步骤。
作为本发明的铜柱凸点的封装方法的一种优选方案，所述焊料金属包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
本发明还提供一种铜柱凸点的封装结构，包括：具有金属焊盘的半导体衬底；绝缘层，覆盖在所述半导体衬底表面，并露出所述金属焊盘；还原氧化石墨烯层，形成于金属焊盘表面；铜柱，形成于所述石还原氧化石墨烯层表面；金属阻挡层，形成于所述铜柱表面；以及焊料凸点，形成于所述金属阻挡层表面。
作为本发明的铜柱凸点的封装结构的一种优选方案，还包括聚酰亚胺层，形成于所述绝缘层表面。
作为本发明的铜柱凸点的封装结构的一种优选方案，所述金属焊盘的材料包括Al及铜。
作为本发明的铜柱凸点的封装结构的一种优选方案，所述金属阻挡层的材料包括镍。
作为本发明的铜柱凸点的封装结构的一种优选方案，所述还原氧化石墨烯层的上表面不超过所述绝缘层的上表面。
作为本发明的铜柱凸点的封装结构的一种优选方案，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
作为本发明的铜柱凸点的封装结构的一种优选方案，所述绝缘层包括二氧化硅层及氮化硅层中的一种或其组合。
如上所述，本发明的铜柱凸点的封装方法及封装结构，具有以下有益效果：本发明通过采用电镀工艺于金属焊盘表面制作石墨烯层，代替传统工艺中的球下金属层(UBM)，然后采用采用电镀制作铜柱及焊料金属，节省了传统采用溅射工艺及光刻-刻蚀工艺制作铜柱的步骤，大大节约了工艺成本。另外，石墨烯具有非常良好的导电性能，并且，可以石墨烯上电镀出高质量的铜柱。可见，本发明工艺步骤简单，有利于节约成本，且能提高器件的性能，在半导体制造领域具有广泛的应用前景。
附图说明
图1～图9显示为本发明实施例1中的铜柱凸点的封装方法各步骤所呈现的结构示意图，其中，图9显示为本发明的铜柱凸点的封装结构的结构示意图。
图10显示为本发明实施例2中的铜柱凸点的封装结构的结构示意图。
元件标号说明
101硅衬底
102金属焊盘
103绝缘层
104光刻胶
105石墨烯层
106铜柱
107金属阻挡层
108焊料金属
109焊料凸点
110聚酰亚胺层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图9所示，本实施例提供一种铜柱凸点的封装方法，所述封装方法包括：
如图1所示，首先进行步骤1)，提供具有金属焊盘102的半导体衬底101，所述半导体衬底101表面覆盖有绝缘层103，刻蚀所述绝缘层103暴露出所述金属焊盘102
具体地，所述半导体衬底101可以是硅衬底，比如，单晶硅、多晶硅或非晶硅中的一种，也可以是绝缘体上硅(SiliconOnInsulator，SOI)，还可以是硅锗化合物。本实施例中，所述半导体衬底101为硅衬底。需要说明的是，提供的半导体衬底101中已经形成有栅极、源极和漏极等半导体结构，该些半导体结构通过金属互连结构及焊垫可以与外界电连，从而实现器件的各种功能。所述半导体衬底101中可进一步含有多个绝缘结构，比如浅沟槽隔离结构(STI)或局部氧化硅(LOCOS)等。
作为示例，所述金属焊盘102的材料可包含但不限定于铜、铝、铝铜、铜合金、或其他现有导电材料，可用于连接不同芯片中的集成电路至外部结构。所述半导体衬底101表面覆盖有绝缘层103，刻蚀所述绝缘层103暴露出所述金属焊盘102。所述绝缘层103可以是氮化硅、氮氧化硅、氧化硅、或上述的组合、或其他常用的绝缘材料，在此不限。
如图2～图4所示，然后进行步骤2)，采用电镀法于所述金属焊盘102表面形成氧化石墨烯层并在水合肼蒸汽下还原成还原氧化石墨烯层105。
具体地，步骤2)中，包括步骤：
如图2所示，首先进行步骤2-1)，采用旋涂工艺于所述待封装结构表面旋涂光刻胶104；
如图3所示，然后进行步骤2-2)，采用光刻工艺于欲制备铜柱凸点的位置打开窗口；
如图4所示，接着进行步骤2-3)，基于所述窗口，采用电镀法于所述金属焊料盘102表面形成氧化石墨烯层并在水合肼蒸汽的条件下进行还原形成还原氧化石墨烯层105。
作为示例，所述还原氧化石墨烯层105的厚度选择为：还原氧化石墨烯层105的上表面不超过所述绝缘层103的上表面。如图5所示，接着进行步骤3)，采用电镀法于所述还原氧化石墨烯层105表面形成铜柱106。
作为示例，基于所述光刻胶104的窗口，采用电镀法于所述还原氧化石墨烯层105表面形成铜柱106。
如图6所示，接着进行步骤4)，采用电镀法于所述铜柱106表面形成金属阻挡层107。
作为示例，所述金属阻挡层的材料包括镍。
如图7～图9所示，最后进行步骤4)，采用电镀法于所述金属阻挡层107表面形成焊料金属108，并采用高温回流工艺于所述金属阻挡层107表面形成焊料凸点109。
作为示例，步骤4)中，所述焊料金属108电镀完成后，还包括将所述光刻胶104去除的步骤。
作为示例，所述焊料金属108包括铅、锡及银中的一种或包含上述任意一种焊料金属108的合金。在本实施例中，所述焊料金属108为锡。
如图9所示，本实施例还提供一种铜柱凸点的封装结构，包括：具有金属焊盘102的半导体衬底101，所述金属焊盘制作于半导体器件上实半导体现器件的电性引出；绝缘层103，覆盖于所述金属焊料盘102表面，所述绝缘层103于欲制备铜柱凸点的位置具有通孔，以露出所述金属焊盘102；还原氧化石墨烯层105，形成于所述金属焊料盘102表面；铜柱106，形成于所述还原氧化石墨烯层105表面；金属阻挡层107，形成于所述铜柱106表面；以及焊料凸点109，形成于所述金属阻挡层107表面。
作为示例，所述金属焊料盘102的材料包括Al及铜。
作为示例，所述金属阻挡层107包括镍。
作为示例，所述还原氧化石墨烯层105的上表面不超过所述绝缘层103的上表面。
作为示例，所述焊料凸点109的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。在本实施例中，所述焊料凸点109的材料为锡。
实施例2
如图10所示，本实施例提供一种铜柱凸点的封装方法，其基本步骤如实施例1，与实施例1的区别之处在于：所述半导体衬底101表面的绝缘层103表面还形成有聚酰亚胺(PI)层110。
如图10所示，本实施例还提供一种铜柱凸点的封装结构，其基本结构如实施例1，与实施例1的区别之处在于：所述铜柱凸点的封装结构还包括聚酰亚胺(PI)层110，形成于所述绝缘层103表面。
如上所述，本发明提供一种铜柱凸点的封装方法及封装结构，所述封装结构包括：金属焊料盘102，制作于器件上实现器件的电性引出；绝缘层103，覆盖于所述金属焊料盘102表面，所述绝缘层103于欲制备铜柱凸点的位置具有通孔；还原氧化石墨烯层105，形成于所述金属焊料盘102表面；铜柱106，形成于所述还原氧化石墨烯层105表面；金属阻挡层107，形成于所述铜柱106表面；以及焊料凸点109，形成于所述金属阻挡层107表面。本发明通过采用电镀工艺于金属焊料盘表面制作还原氧化石墨烯层105，代替传统工艺中的球下金属层(UBM)，然后采用电镀制作铜柱106及焊料金属108，节省了传统采用溅射工艺及光刻-刻蚀工艺制作铜柱的步骤，大大节约了工艺成本。另外，可以在还原氧化石墨烯上电镀出高质量的铜柱。可见，本发明工艺步骤简单，有利于节约成本，且能提高器件的性能，在半导体制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种铜柱凸点的封装方法，其特征在于，所述封装方法包括：
1)提供一具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层暴露出所述金属焊盘；
2)采用电镀法于所述金属焊盘表面形成氧化石墨烯层并在水合肼蒸汽下还原成还原氧化石墨烯层；
3)采用电镀法于所述还原氧化石墨烯层表面形成铜柱；
4)采用电镀法于所述铜柱表面形成金属阻挡层；
5)采用电镀法于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
2.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：所述绝缘层表面还形成有聚酰亚胺层。
3.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：所述金属焊盘的材料包括Al或Cu。
4.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：所述金属阻挡层的材料包括镍。
5.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：所述还原氧化石墨烯层的上表面不超过所述绝缘层的上表面。
6.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：步骤2)中，包括步骤：
2-1)采用旋涂工艺于所述待封装结构表面旋涂光刻胶；
2-2)采用光刻工艺于欲制备铜柱凸点的位置打开窗口；
2-3)基于所述窗口，采用电镀法于金属焊盘表面形成氧化石墨烯层并在水合肼蒸汽下还原成还原氧化石墨烯层。
7.根据权利要求6所述的铜柱凸点的封装方法，其特征在于：步骤3)中，基于所述光刻胶的窗口，采用电镀法于所述还原氧化石墨烯层表面依次形成铜柱、金属阻挡层以及焊料金属。
8.根据权利要求7所述的铜柱凸点的封装方法，其特征在于：步骤4)中，所述焊料金属电镀完成后，还包括将所述光刻胶去除的步骤。
9.根据权利要求1所述的铜柱凸点的封装方法，其特征在于：所述焊料金属包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
10.一种铜柱凸点的封装结构，其特征在于，包括：
具有金属焊盘的半导体衬底；
绝缘层，覆盖在所述半导体衬底表面，并露出所述金属焊盘；
还原氧化石墨烯层，形成于金属焊盘表面；
铜柱，形成于所述石还原氧化石墨烯层表面；
金属阻挡层，形成于所述铜柱表面；
焊料凸点，形成于所述金属阻挡层表面。
11.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：还包括聚酰亚胺层，形成于所述绝缘层表面。
12.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：所述金属焊盘的材料包括Al及铜。
13.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：所述金属阻挡层的材料包括镍。
14.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：所述还原氧化石墨烯层的上表面不超过所述绝缘层的上表面。
15.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
16.根据权利要求10所述的铜柱凸点的封装结构，其特征在于：所述绝缘层包括二氧化硅层及氮化硅层中的一种或其组合。
CN201610029829.3A 2016-01-15 2016-01-15 一种铜柱凸点的封装方法及封装结构 Active CN105448755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610029829.3A CN105448755B (zh) 2016-01-15 2016-01-15 一种铜柱凸点的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610029829.3A CN105448755B (zh) 2016-01-15 2016-01-15 一种铜柱凸点的封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN105448755A true CN105448755A (zh) 2016-03-30
CN105448755B CN105448755B (zh) 2019-02-15

Family

ID=55558805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610029829.3A Active CN105448755B (zh) 2016-01-15 2016-01-15 一种铜柱凸点的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN105448755B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
CN108122880A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
TWI658764B (zh) * 2017-09-12 2019-05-01 National Chung Hsing University 在印刷電路板上製造銅柱的方法
CN111446178A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种聚酰亚胺结合铜柱元件的加工方法
CN111446214A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种聚酰亚胺结合铜柱元件
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867758A (zh) * 2011-07-08 2013-01-09 颀邦科技股份有限公司 凸块制造工艺及其结构
CN102903690A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 在半导体器件和封装组件中的凸块结构
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
CN205488041U (zh) * 2016-01-15 2016-08-17 中芯长电半导体（江阴）有限公司 一种铜柱凸点的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867758A (zh) * 2011-07-08 2013-01-09 颀邦科技股份有限公司 凸块制造工艺及其结构
CN102903690A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 在半导体器件和封装组件中的凸块结构
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
CN205488041U (zh) * 2016-01-15 2016-08-17 中芯长电半导体（江阴）有限公司 一种铜柱凸点的封装结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122880A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN108122880B (zh) * 2016-11-29 2022-10-28 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN108305861B (zh) * 2017-01-12 2020-06-09 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
TWI658764B (zh) * 2017-09-12 2019-05-01 National Chung Hsing University 在印刷電路板上製造銅柱的方法
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
CN111446178A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种聚酰亚胺结合铜柱元件的加工方法
CN111446214A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种聚酰亚胺结合铜柱元件
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构

Also Published As

Publication number Publication date
CN105448755B (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN105448755B (zh) 一种铜柱凸点的封装方法及封装结构
US9966276B2 (en) Semiconductor device and manufacturing method thereof
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
CN111971792B (zh) 具有偏移3d结构的多芯片封装
TWI499000B (zh) 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法
CN110504247A (zh) 集成电路封装件及其形成方法
TWI600129B (zh) 玻璃覆晶接合結構
CN102637713B (zh) 一种含有金属微凸点的图像传感器封装方法
CN103500729A (zh) 硅转接板结构及其圆片级制作方法
CN102931111B (zh) 半导体封装结构的形成方法
CN105470235A (zh) 中介板及其制法
CN102915978B (zh) 半导体封装结构
CN102931100B (zh) 半导体封装结构的形成方法
WO2020248902A1 (zh) 一种扇出封装结构及其制造方法
US9576888B2 (en) Package on-package joint structure with molding open bumps
TWI675440B (zh) 玻璃基板封裝及其製造方法
CN102931097A (zh) 半导体封装结构的形成方法
TWI638411B (zh) 電子封裝件之製法
CN205488041U (zh) 一种铜柱凸点的封装结构
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN202917468U (zh) 半导体封装结构
TW201739024A (zh) 基板結構
CN102931159B (zh) 半导体封装结构
TWI409933B (zh) 晶片堆疊封裝結構及其製法
CN102945836B (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address