TWI499000B - 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法 - Google Patents

形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法 Download PDF

Info

Publication number
TWI499000B
TWI499000B TW099123247A TW99123247A TWI499000B TW I499000 B TWI499000 B TW I499000B TW 099123247 A TW099123247 A TW 099123247A TW 99123247 A TW99123247 A TW 99123247A TW I499000 B TWI499000 B TW I499000B
Authority
TW
Taiwan
Prior art keywords
semiconductor component
active
encapsulant
conductive
semiconductor
Prior art date
Application number
TW099123247A
Other languages
English (en)
Other versions
TW201108355A (en
Inventor
Reza A Pagaila
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201108355A publication Critical patent/TW201108355A/zh
Application granted granted Critical
Publication of TWI499000B publication Critical patent/TWI499000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73277—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法
本發明大體上關於半導體裝置，且更明確地說，係關於形成一或多個雙主動邊之半導體晶粒於扇出晶圓程度晶片級封裝之半導體裝置和方法。
在現代的電子產品中經常會發現半導體裝置。半導體裝置會有不同數量與密度的電子組件。離散半導體裝置通常含有一種類型的電子組件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。整合半導體裝置典型地含有數百個至數百萬個電子組件。整合半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。
半導體裝置會實施廣泛的功能，例如，高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。
半導體裝置利用半導體材料的電氣特性。半導體材料的原子結構使得可藉由施加電場或基礎電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至該半導體材料之中，以便操縱及控制該半導體裝置的傳導性。
半導體裝置含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)控制電流的流動。藉由改變摻雜程度以及施加電場或基礎電流，該電晶體會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)創造用以實施各式各樣電功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電連接以形成讓該半導體裝置實施高速計算及其它實用功能的電路。
半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個晶粒通常相同並且含有藉由電連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的晶粒並且封裝該晶粒以提供結構性支撐及環境隔離。
半導體製造的其中一個目標便係製造較小的半導體裝置。較小的裝置典型地會消耗較少電力，具有較高效能，並且能夠更有效地生產。此外，較小的半導體裝置還具有較小的覆蓋面積，這係為較小的末端產品所需要的。藉由改善前端製程可以達成較小的晶粒尺寸，從而導致具有較小以及較高密度之主動式組件和被動式組件的晶粒。後端製程可以藉由改善電互連材料及封裝材料而導致具有較小覆蓋面積的半導體裝置封裝。
在含有被堆疊在多層上之多個半導體裝置的扇出晶圓程度晶片級封裝(Fan-Out Wafer Level Chip Scale Package，FO-WLCSP)中的電互連能夠利用下面來完成：導體的直通矽晶穿孔(Through Silicon Via，TSV)、直通孔洞穿孔(Through Hole Via，THV)或是鍍銅傳導柱。多個穿孔會使用雷射鑽鑿或深反應離子蝕刻(Deep Reactive Ion Etching，DRIE)被形成在該晶粒附近的矽質材料或有機材料中。該等穿孔會被傳導材料填充(舉例來說，藉由使用電鍍製程的銅沉積法)，用以形成該等傳導直通矽晶穿孔與直通孔洞穿孔。該等直通矽晶穿孔與直通孔洞穿孔會經由被形成跨越每一個半導體晶粒的增進互連結構來進一步連接。該等直通矽晶穿孔與直通孔洞穿孔以及增進互連結構皆具有有限的輸入/輸出(I/O)接針數及互連能力，尤其是在扇出晶圓程度晶片級封裝中。
在扇出晶圓程度晶片級封裝中需要有較高的I/O接針數。據此，於一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：提供一暫時性載體；在該暫時性載體上方形成複數個傳導柱；以及於該等傳導柱之間在該暫時性載體上方鑲嵌一第一半導體晶粒。該第一半導體晶粒具有對面的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊。該方法還進一步包含下面步驟：將一囊封劑沉積在該第一半導體晶粒與暫時性載體的上方；以及在該囊封劑的第一表面上方形成一第一互連結構。該第一互連結構會被電連接至該等傳導柱以及該第一半導體晶粒的該等第一接觸觸墊。該方法還進一步包含下面步驟：移除該暫時性載體；以及在該囊封劑中於該囊封劑之第一表面對面的第二表面上方形成一第二互連結構。該第二互連結構會被電連接至該等傳導柱以及該第一半導體晶粒的該等第二接觸觸墊。
於另一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：形成複數個傳導柱；以及於該等傳導柱之間鑲嵌一第一半導體組件。該第一半導體組件具有相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊。該方法還進一步包含下面步驟：將一囊封劑沉積在該第一半導體組件的上方；以及在該囊封劑的第一表面上方形成一第一互連結構。該第一互連結構會被電連接至該等傳導柱以及該第一半導體組件的該等第一接觸觸墊。
於另一實施例中，本發明係一種製造半導體裝置的方法，其包括下面步驟：於該等傳導柱之間鑲嵌一第一半導體組件。該第一半導體組件具有相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊。該方法還進一步包含下面步驟：將一囊封劑沉積在該第一半導體組件的上方；以及在該囊封劑的第一表面上方形成一第一互連結構。該第一互連結構會被電連接至該第一半導體組件的該等第一接觸觸墊。
於另一實施例中，本發明係一種半導體裝置，其包括：複數個傳導柱；以及被鑲嵌於該等傳導柱之間的第一半導體組件。該第一半導體組件具有相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊。一囊封劑會被沉積在該第一半導體組件的上方。一第一互連結構會被形成在該囊封劑的第一表面上方。該第一互連結構會被電連接至該等傳導柱以及該第一半導體組件的該等第一接觸觸墊。
下面的說明書中會參考圖式於一或多個實施例中來說明本發明，於該等圖式中，相同的符號代表相同或相似的元件。雖然本文會以達成本發明目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的等效物所定義的本發明的精神與範疇內可能併入的替代、修正、以及等效物。
半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電子組件和被動式電子組件，它們會被電連接而形成功能性電路。主動式電子組件(例如電晶體與二極體)能夠控制電流的流動。被動式電子組件(例如電容器、電感器、電阻器、以及變壓器)會創造用以實施電路功能所需要的電壓和電流之間的關係。
被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由離子植入或是熱擴散將雜質引入至半導體材料之中。摻雜製程會修改主動式裝置中半導體材料的導電性，將該半導體材料轉換成絕緣體、導體，或是響應於電場或基礎電流來動態改變半導體材料傳導性。含有摻雜的不同類型和程度的範圍，參雜安排為必要的，以在施加一電場或基礎電流時讓該電晶體會提高或限制電流的流動。
主動式組件和被動式組件係由具有不同電氣特性的多層材料構成。該等層能夠藉由各式各樣的沉積技術來形成，其某種程度上取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件、被動式組件、或是組件之間的電連接線的一部分。
該等層能夠利用光微影術來圖樣化，其涉及在要被圖樣化的層的上方沉積光敏材料，舉例來說，光阻。圖樣會利用光從一光罩處被轉印至該光阻。該光阻圖樣中受到光作用的部分會利用溶劑移除，從而露出下方層之中要被圖樣化的部分。該光阻中的剩餘部分會被移除，從而留下一已圖樣化層。或者，某些類型的材料會利用無電極電鍍以及電解質電鍍之類的技術，藉由將該材料直接沉積至先前沉積及/或蝕刻製程所形成的區域或空隙(void)之中而被圖樣化。
在一既有圖樣的上方沉積一薄膜材料可能會擴大下方圖樣並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式組件和被動式組件需要用到均勻平坦的表面。平坦化作用可用來從晶圓的表面處移除材料，並且產生均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。在研磨期間加入研磨材料以及腐蝕性的化學藥劑到晶圓的表面。結合研磨料的機械作用及化學藥劑的磨蝕作用來移除任何不規律的表面形狀，從而產生均勻平坦的表面。
後端製造係指將已完成的晶圓切割或單體化裁切成個別晶粒，並且接著封裝該晶粒，以達結構性支撐及環境隔離的效果。為單體化裁切晶粒，晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。該晶圓會利用雷射切割工具或鋸片來進行單體化裁切。經過單體化裁切之後，個別晶粒便會被鑲嵌至包含接針或接觸觸墊的封裝基板，以便和其它系統組件進行互連。被形成在該半導體晶粒上方的接觸觸墊接著會被連接至該封裝裡面的接觸觸墊。該等電連接線可利用焊料凸塊、短柱凸塊、導電膏、或是焊線來製成。一囊封劑或是其它模造材料會被沉積在該封裝的上方，以提供物理性支撐和電隔離。接著，該已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體裝置的功能。
圖1說明一電子裝置50，其具有一晶片載體基板或是印刷電路板(PCB)52，其表面上鑲嵌複數個半導體封裝。電子裝置50可能係某一類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋目的，圖1中顯示不同類型的半導體封裝。
電子裝置50可能係一獨立型系統，其會使用該等半導體封裝來實施一或多項電功能。或者，電子裝置50亦可能係一較大型系統中的一子組件。舉例來說，電子裝置50可能係一圖形卡、一網路介面卡、或是能夠被插入在一電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、射頻電路、離散式裝置、或是其它半導體晶粒或電子組件。
在圖1中，印刷電路板52提供一通用基板，用以結構性支撐及電互連被鑲嵌在該印刷電路板之上的半導體封裝。利用蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、或是其它合宜的金屬沉積製程形成導體訊號線路54於印刷電路板52的一表面上方或是多層裡面。訊號線路54在該等半導體封裝、被鑲嵌的組件、以及其它外部系統組件中的每一者之間提供電通訊。線路54還會提供連接至每一個該等半導體封裝的電力連接線及接地連接線。
於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種以機械方式及電氣方式將該半導體晶粒附接至一中間載體的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載體附接至該印刷電路板。於其它實施例中，一半導體裝置可能僅有該第一層封裝，其中，該晶粒會以機械方式及電氣方式直接被鑲嵌至該印刷電路板。
為達解釋目的，在印刷電路板52上之顯示數種類型的第一層封裝，其包含焊線封裝56以及覆晶58。除此之外，還顯示被鑲嵌在印刷電路板52之上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載體(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，任何半導體封裝之組合、任何結合第一及第二層封裝形式之組合和其他電子組件皆能夠被連接至印刷電路板52。於某些實施例中，電子裝置50包含單一附接半導體封裝；而其它實施例則要求多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製造的組件併入電子裝置和系統之中。因為該等半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的組件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而讓消費者的成本會較低。
圖2a至2c所示的係示範性半導體封裝。圖2a所示的係被鑲嵌在印刷電路板52之上的DIP 64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被執行作為形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層傳導層、以及介電層，並且會根據該晶粒的電氣設計來進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒74之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸觸墊76係一或多層傳導材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))製成，並且會被電連接至形成在半導體晶粒74裡面的電路元件。在DIP 64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂)被鑲嵌至一中間載體78。封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及焊線82會在半導體晶粒74與印刷電路板52之間提供電互連。囊封劑84會被沉積在該封裝的上方，防止濕氣和粒子進入該封裝並污染晶粒74或焊線82以達環境保護的目的。
圖2b所示的係被鑲嵌在印刷電路板52之上的BCC 62的進一步細節。半導體晶粒88會利用底層填充材料或環氧樹脂膠黏材料92被黏著在載體90的上方。焊線94會在接觸觸墊96與98之間提供第一層封裝互連。模造化合物或囊封劑100會被沉積在半導體晶粒88和焊線94的上方，用以為該裝置提供物理性支撐以及電隔離效果。接觸觸墊102會利用合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在印刷電路板52的表面上方以防止氧化。接觸觸墊102會被電連接至印刷電路板52中的一或多條導體訊號線路54。凸塊104會被形成在BCC 62的接觸觸墊98和印刷電路板52的接觸觸墊102之間。
在圖2c中，半導體晶粒58會利用覆晶樣式的第一層封裝以面朝下的方式被鑲嵌至中間載體106。半導體晶粒58的主動區108含有類比電路或數位電路，該等類比電路或數位電路會被執行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、傳導層傳導層、以及介電層。舉例來說，該電路可能包含在主動區108裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載體106。
BGA 60會利用凸塊112的BGA樣式第二層封裝以電氣方式及機械方式被連接至印刷電路板52。半導體晶粒58會經由凸塊110、訊號線114、以及凸塊112被電連接至印刷電路板52中的導體訊號線路54。一模造化合物或囊封劑116會被沉積在半導體晶粒58和載體106的上方，以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置從半導體晶粒58上的主動式裝置至印刷電路板52上的傳導軌提供一條短的電傳導路徑，以便縮短訊號傳導距離、降低電容、並且改善整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接連接至印刷電路板52，而沒有中間載體106。
圖3a至3h所示的係和圖1及2a至2c有關之在扇出晶圓程度晶片級封裝中形成一雙主動邊半導體晶粒的製程。在圖3a中，一晶圓形狀的基板或載體120含有暫時性或犧牲性基礎材料，例如，矽、聚合物、聚合復合物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹、或是其它合宜的低成本剛性材料或大型半導體材料，用以達到結構性支撐的目的。於其中一實施例中，載體120的直徑為20.3公分(cm)。一非必要的介面層122可能會被形成在載體120的上方，成為一暫時性的焊接膜或是蝕刻阻止層。
在圖3b中，一或多層的光阻會被沉積在介面層122上方。該光阻會延伸在半導體晶粒130的上方，如圖3c中所述。該光阻中的一部分會藉由蝕刻顯影製程被裸露且移除，用以形成多個穿孔。傳導材料(例如Al、Cu、Sn、Ni、Au、Ag、鈦(Ti)、鎢(W)、焊料、多晶矽、或是它們的組合)會利用選擇性電鍍製程被沉積在該等穿孔中。該光阻會被剝除，留下個別的傳導柱124。於另一實施例中，傳導柱124會被形成短柱凸塊或堆疊凸塊。
在圖3c中，雙主動邊半導體晶粒或組件130會在多個傳導柱124之間被鑲嵌至介面層122。該雙主動邊半導體晶粒130具有相對的第一主動表面和第二主動表面，主動表面133上的接觸觸墊132朝向載體120而主動表面135上的接觸觸墊134則向上背對載體120。傳導柱124的高度大於半導體晶粒130的厚度。半導體晶粒130的每一個主動表面皆含有類比電路或數位電路，該等類比電路或數位電路會被執行作為形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層傳導層、以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面133與135裡面的一或多個電晶體、二極體、以及其它電路元件，用以執行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒130可能還含有用於射頻訊號處理的整合被動元件(IPD)，例如，電感器、電容器、以及電阻器。一典型的射頻系統在一或多個半導體封裝中需要用到多個整合被動元件，用以實施必要的電功能。
在圖3d中，一囊封劑或模造化合物136會利用焊膏印刷(paste printing)塗敷機、壓縮模造(compressive molding)塗敷機、轉印模造(transfer molding)塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒130的上方。囊封劑136可能係聚合物復合材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑136係非導體並且為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。囊封劑136會經過平坦化處理，以便露出傳導柱124。
在圖3e中，複數個穿孔會利用雷射鑽鑿或蝕刻製程(例如DRIE)於囊封劑136中被形成在接觸觸墊134的上方。該等穿孔會利用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程被Al、Cu、Sn、Ni、Au、Ag、鈦(Ti)、W、多晶矽、或是其它合宜的導電材料填充，以便形成傳導直通孔洞穿孔138。傳導直通孔洞穿孔138會被電連接至接觸觸墊134。
在圖3f中，一頂邊增進互連結構140會被形成在傳導柱124、半導體晶粒130、以及囊封劑136的上方。該增進互連結構140包含一絕緣層或鈍化層142，其含有由二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層142係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化方法所形成。
該頂邊增進互連結構140還進一步包含一導電層144，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層142中。傳導層144可能係由Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料所製成的一或多層。傳導傳導層144中的一部分會被電連接至傳導柱124以及半導體晶粒130的接觸觸墊134。傳導傳導層144中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
在圖3g中，載體120與非必要的介面層122會藉由化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描、或是濕式剝除方式被移除。一底邊增進互連結構150會被形成在傳導柱124、半導體晶粒130、以及囊封劑136的上方，在增進互連結構140的對面。該增進互連結構150包含一絕緣層或鈍化層152，其含有由SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層152係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化所形成。
該底邊增進互連結構150還進一步包含一導電層154，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層152中。傳導層154可能係由Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料所製成的一或多層。傳導層154中的一部分會被電連接至傳導柱124以及半導體晶粒130的接觸觸墊132。傳導層154中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
在圖3h中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程(ball drop)、或是網印製程被沉積在增進互連結構150的上方並且被電連接至傳導層154。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，具有一非必要的助熔溶劑。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至傳導層154。於一實施例中，該凸塊材料會藉由將該凸塊材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊156。於某些應用中，凸塊156會被二次回焊，以便改善和傳導層154的電接觸效果。該等凸塊也能夠被壓縮焊接至傳導層154。凸塊156代表能夠被形成在傳導層154上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。
半導體晶粒130會利用鋸片或雷射切割裝置158被單體化裁切成個別的扇出晶圓程度晶片級封裝。圖4所示的係在單體化裁切之後的扇出晶圓程度晶片級封裝160。該雙主動邊半導體晶粒130在該晶粒的主動表面133上有下方接觸觸墊132而在主動表面135上則有上方接觸觸墊134，該等接觸觸墊會被埋置在囊封劑136中。該等上方接觸觸墊134會經由導體穿孔138被電連接至增進互連結構140。該等下方接觸觸墊132會被電連接至增進互連結構150。該等增進互連結構140與150會經由z方向互連傳導柱124被電連接。扇出晶圓程度晶片級封裝160(具有雙主動邊半導體晶粒130)會提供較高的I/O接針數，其具有較大的彈性用以互連至其它半導體裝置。
圖5以單邊凸塊組態來顯示如圖3a至3h中所述之具有雙主動邊晶粒的扇出晶圓程度晶片級封裝。凸塊162會被形成在接觸觸墊132和底邊增進互連結構150中的傳導層傳導層154之間。
圖6以雙邊凸塊組態來顯示如圖3a至3h中所述之具有雙主動邊晶粒的扇出晶圓程度晶片級封裝。凸塊162會被形成在接觸觸墊132和底邊增進互連結構150中的傳導層傳導層154之間。凸塊164會被形成在接觸觸墊134和頂邊增進互連結構140中的傳導層傳導層144之間。
圖7所示的係如圖3a至3h中所述之具有雙主動邊晶粒的扇出晶圓程度晶片級封裝以及被鑲嵌在頂邊增進互連結構140上方的散熱片166。散熱片166可能係Al、Cu、或是具有高導熱係數的另一材料，以便為半導體晶粒130提供熱消散作用。
在圖8的實施例中，該具有雙主動邊晶粒的扇出晶圓程度晶片級封裝會遵循和圖3a至3b中所述者相似的製程。傳導柱124會被製造成具有足夠的高度，以便延伸在兩個堆疊半導體晶粒的上方。一雙主動邊半導體晶粒170會被鑲嵌至半導體晶粒130。半導體晶粒170的接觸觸墊172會利用凸塊174被電連接至半導體晶粒130的接觸觸墊134。圖8中所示實施例的其餘部分會遵循和圖3c至3h中所述者相似的製程。
在圖9中，一雙主動邊半導體晶粒或組件180會被鑲嵌至一暫時性載體。該雙主動邊半導體晶粒180具有相對的第一主動表面和第二主動表面，主動表面183上的接觸觸墊182朝向該載體而主動表面185上的接觸觸墊184則向上背對該載體。半導體晶粒180的每一個主動表面皆含有類比電路或數位電路，該等類比電路或數位電路會被執行作為形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層、以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面183與185裡面的一或多個電晶體、二極體、以及其它電路元件，用以執行類比電路或數位電路，例如，數位訊號處理器、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒180可能還含有用於射頻訊號處理的整合被動元件，例如，電感器、電容器、以及電阻器。一典型的射頻系統在一或多個半導體封裝中需要用到多個整合被動元件，用以實施必要的電功能。
焊線186會被形成在該載體上的接觸觸墊184和接觸觸墊188之間。一囊封劑或模造化合物190會利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒180的上方。囊封劑190可能係聚合物復合材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑190係非導體並且為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。
該暫時性載體會藉由化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描、或是濕式剝除被移除。一底邊增進互連結構192會被形成在半導體晶粒180及囊封劑190的上方。該增進互連結構192包含一絕緣層或鈍化層194，其含有由SiO2、Si3N4、SiON、Ta2O5、A12O3、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層194係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化所形成。
該底邊增進互連結構192進一步包含一導電層196，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層194中。傳導層196可能係由Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料所製成的一或多層。傳導層196中的一部分會被電連接至半導體晶粒180的接觸觸墊182。傳導層196中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在增進互連結構192的上方並且會被電連接至傳導層196。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，具有一非必要的助熔溶劑。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至傳導層196。於一實施例中，該凸塊材料會藉由將該凸塊材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊198。於某些應用中，凸塊198會被二次回焊，以便改善和傳導層196的電接觸效果。該等凸塊也能夠被壓縮焊接至傳導層傳導層196。凸塊198代表能夠被形成在傳導層傳導層196上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。
再圖10中，一或多層的光阻會被沉積在一暫時性載體的上方。該光阻中的一部分會藉由蝕刻顯影製程被裸露且移除，用以形成穿孔。傳導材料(例如Al、Cu、Sn、Ni、Au、Ag、Ti、W、焊料、多晶矽、或是它們的組合)會利用選擇性電鍍製程被沉積在該等穿孔中。該光阻會被剝除，留下個別的傳導柱200。於另一實施例中，傳導柱200會被形成短柱凸塊或堆疊凸塊。
兩個並排的雙主動邊半導體晶粒或組件202會被鑲嵌至一暫時性載體。每一個雙主動邊半導體晶粒202皆具有相對的第一主動表面和第二主動表面，主動表面205上的接觸觸墊204朝向該載體而主動表面207上的接觸觸墊206則向上背對該載體。每一個半導體晶粒202的每一個主動表面皆含有類比電路或數位電路，該等類比電路或數位電路會被執行作為形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面205與207裡面的一或多個電晶體、二極體以及其它電路元件，用以執行類比電路或數位電路，例如，數位訊號處理器、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒202可能還含有用於射頻訊號處理的整合被動元件，例如，電感器、電容器以及電阻器。一典型的射頻系統在一或多個半導體封裝中需要用到多個整合被動元件，用以實施必要的電功能。
一囊封劑或模造化合物208會利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機、或是其它合宜的塗敷機被沉積在半導體晶粒202的上方。囊封劑208可能係聚合物復合材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑208係非導體並且為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。囊封劑208會經過平坦化處理，以便露出傳導柱200。
複數個穿孔會利用雷射鑽鑿或蝕刻製程(例如DRIE)於囊封劑208中被形成在接觸觸墊206的上方。該等穿孔會利用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程以Al、Cu、Sn、Ni、Au、Ag、Ti、W、多晶矽、或是其它合宜的導電材料填充，以便形成傳導直通孔洞穿孔210。直通孔洞穿孔210會被電連接至接觸觸墊206。
一頂邊增進互連結構212會被形成在傳導柱200、半導體晶粒202以及囊封劑208的上方。該增進互連結構212包含一絕緣層或鈍化層214，其含有由SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層214係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化所形成。
該頂邊增進互連結構212還進一步包含一導電層216，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層214中。傳導層216可能係由Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料所製成的一或多層。傳導層216中的一部分會被電連接至傳導柱200以及半導體晶粒202的接觸觸墊206。傳導層216中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
該暫時性載體會藉由化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描、或是濕式剝除被移除。一底邊增進互連結構220會被形成在傳導柱200、半導體晶粒202、以及囊封劑208的上方，在增進互連結構212的對面。該增進互連結構220包含一絕緣層或鈍化層222，其含有由SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層222係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化所形成。
該底邊增進互連結構220還進一步包含一導電層224，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層222中。傳導層224可能係由Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料所製成的一或多層。傳導層224中的一部分會被電連接至傳導柱200以及半導體晶粒202的接觸觸墊204。傳導層224中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在增進互連結構220的上方並且會被電連接至傳導層224。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，具有一非必要的助熔溶劑。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至傳導層224。於一實施例中，該凸塊材料會藉由將該凸塊材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊226。於某些應用中，凸塊226會被二次回焊，以便改善和傳導層層224的電接觸效果。該等凸塊也能夠被壓縮焊接至傳導層224。凸塊226代表能夠被形成在傳導層224上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。
在圖11中，一或多層的光阻會被沉積在一暫時性載體的上方。該光阻中的一部分會藉由蝕刻顯影製程被裸露且移除，用以形成穿孔。傳導材料(例如Al、Cu、Sn、Ni、Au、Ag、Ti、W、焊料、多晶矽、或是它們的組合)會利用選擇性電鍍製程被沉積在該等穿孔中。該光阻會被剝除，留下個別的傳導柱230。於另一實施例中，傳導柱230會被形成短柱凸塊或堆疊凸塊。
一雙主動邊半導體晶粒或組件232會被鑲嵌至一暫時性載體。該雙主動邊半導體晶粒232具有對向的第一主動表面和第二主動表面，主動表面235上的接觸觸墊234朝向該載體而主動表面237上的接觸觸墊236則向上背對該載體。半導體晶粒232的每一個主動表面皆含有類比電路或數位電路，該等類比電路或數位電路會被執行作為形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面235與237裡面的一或多個電晶體、二極體、以及其它電路元件，用以執行類比電路或數位電路，例如，數位訊號處理器、ASIC、記憶體或是其它訊號處理電路。半導體晶粒232可能還含有用於射頻訊號處理的整合被動元件，例如，電感器、電容器以及電阻器。一典型的射頻系統在一或多個半導體封裝中需要用到多個整合被動元件，用以實施必要的電功能。
一囊封劑或模造化合物238會利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、旋塗塗敷機或是其它合宜的塗敷機被沉積在半導體晶粒232的上方。囊封劑238可能係聚合物復合材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑238係非導體並且為半導體裝置提供環境保護，避免受到外部元素與污染物破壞。囊封劑238會經過平坦化處理，以便露出傳導柱230。
複數個穿孔會利用雷射鑽鑿或蝕刻製程(例如DRIE)於囊封劑238中被形成在接觸觸墊236的上方。該等穿孔會利用PVD、CVD、電解質電鍍、無電極電鍍製程、或是其它合宜的金屬沉積製程以Al、Cu、Sn、Ni、Au、Ag、Ti、W、多晶矽、或是其它合宜的導電材料填充，以便形成傳導直通孔洞穿孔240。直通孔洞穿孔240會被電連接至接觸觸墊236。
一遮蔽層242會被形成在囊封劑238及半導體晶粒232的上方。遮蔽層242可能係Cu、Al、鐵氧體或羰基鐵(carbonyl iron)、不鏽鋼、鎳銀合金、低碳鋼、矽鐵鋼(silicon-iron steel)、金屬箔、環氧樹脂、導體樹脂、以及能夠阻隔或吸收電磁干擾(ElectroMagnetic Interference，EMI)、射頻干擾(Radio Frequency Interference，RFI)、以及其它裝置間干擾的其它金屬與復合物。遮蔽層242亦可能係非金屬材料，例如，碳黑或鋁質薄片，用以降低電磁干擾與射頻干擾的效應。遮蔽層242會經由傳導柱230、遮蔽邊244、或是接觸觸墊234與236被接地至增進互連結構246與凸塊252。
該暫時性載體會藉由化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描、或是濕式剝除被移除。一底邊增進互連結構246會被形成在傳導柱230、半導體晶粒232、以及囊封劑238的上方。該增進互連結構246包含一絕緣層或鈍化層248，其含有由SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是具有雷同絕緣特性及結構性特性的其它材料所製成的一或多層。該絕緣層248係利用PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化所形成。
該底邊增進互連結構246還進一步包含一導電層250，其會使用圖樣化與沉積製程(例如PVD、CVD、濺鍍、電解質電鍍、以及無電極電鍍)被形成在絕緣層248中。傳導層250可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。傳導層250中的一部分會被電連接至傳導柱230以及半導體晶粒232的接觸觸墊234。傳導層250中的其它部分可能為共電或被電隔離，端視該半導體裝置的設計及功能而定。
一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網印製程被沉積在增進互連結構246的上方並且會被電連接至傳導層250。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及它們的組合，具有一非必要的助熔溶劑。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至傳導層250。於一實施例中，該凸塊材料會藉由將該凸塊材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊252。於某些應用中，凸塊252會被二次回焊，以便改善和傳導層250的電接觸效果。該等凸塊也能夠被壓縮焊接至傳導層2250凸塊252代表能夠被形成在傳導層250上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、短柱凸塊、微凸塊、或是其它電互連線。
雖然本文已經詳細解釋過本發明的一或多個實施例；不過，熟練的技術人士便會瞭解，可以對該些實施例進行修正與改變，其並不會脫離隨後申請專利範圍中所提出的本發明的範疇。
50．．．電子裝置
52．．．印刷電路板(PCB)
54．．．線路
56．．．焊線封裝
58．．．覆晶
60．．．球柵陣列(BGA)
62．．．凸塊晶片載體(BCC)
64．．．雙直列封裝(DIP)
66．．．平台格柵陣列(LGA)
68．．．多晶片模組(MCM)
70．．．方形扁平無導線封裝(QFN)
72．．．方形扁平封裝
74．．．半導體晶粒
76．．．接觸觸墊
78．．．中間載體
80．．．傳導導線
82．．．焊線
84．．．囊封劑
88．．．半導體晶粒
90．．．載體
92．．．底層填充材料或環氧樹脂膠黏材料
94．．．焊線
96．．．接觸觸墊
98．．．接觸觸墊
100．．．模造化合物或囊封劑
102．．．接觸觸墊
104．．．凸塊
106．．．中間載體
108．．．主動區
110．．．凸塊
112．．．凸塊
114．．．訊號線
116．．．模造化合物或囊封劑
120．．．基板或載體
122．．．介面層
124．．．傳導柱
130．．．半導體晶粒或組件
132．．．接觸觸墊
133．．．主動表面
134．．．接觸觸墊
135．．．主動表面
136．．．囊封劑或模造化合物
138．．．直通孔洞穿孔
140．．．頂邊增進互連結構
142．．．絕緣層或鈍化層
144．．．傳導層
150．．．底邊增進互連結構
152．．．絕緣層或鈍化層
154．．．傳導層
156．．．球狀的丸體或凸塊
158．．．鋸片或雷射切割裝置
160．．．扇出晶圓程度晶片級封裝
162．．．凸塊
164．．．凸塊
166．．．散熱片
170．．．半導體晶粒
172．．．接觸觸墊
174．．．凸塊
180．．．半導體晶粒或組件
182．．．接觸觸墊
183．．．主動表面
184．．．接觸觸墊
185．．．主動表面
186．．．焊線
188．．．接觸觸墊
190．．．囊封劑或模造化合物
192．．．互連結構
194．．．絕緣層或鈍化層
196．．．傳導層
198．．．球狀的丸體或凸塊
200．．．傳導柱
202．．．半導體晶粒或組件
204．．．接觸觸墊
205．．．主動表面
206．．．接觸觸墊
207．．．主動表面
208．．．囊封劑或模造化合物
210．．．導體直通孔洞穿孔
212‧‧‧互連結構
214‧‧‧絕緣層或鈍化層
216‧‧‧傳導層
220‧‧‧互連結構
222‧‧‧絕緣層或鈍化層
224‧‧‧傳導層
226‧‧‧球狀的丸體或凸塊
230‧‧‧傳導柱
232‧‧‧半導體晶粒或組件
234‧‧‧接觸觸墊
235‧‧‧主動表面
236‧‧‧接觸觸墊
237‧‧‧主動表面
238‧‧‧囊封劑或模造化合物
240‧‧‧導體直通孔洞穿孔
242‧‧‧遮蔽層
244‧‧‧遮蔽邊
246‧‧‧互連結構
248‧‧‧絕緣層或鈍化層
250‧‧‧傳導層
252‧‧‧凸塊
圖1係說明一印刷電路板，在其表面上鑲嵌著不同類型的封裝；
圖2a至2c係說明被鑲嵌至該印刷電路板的代表性半導體封裝的進一步細節；
圖3a至3h係說明在扇出晶圓程度晶片級封裝中形成一雙主動邊晶粒的製程；
圖4係說明扇出晶圓程度晶片級封裝中的雙主動邊半導體晶粒；
圖5係說明具有單邊凸塊的雙主動邊半導體晶粒；
圖6係說明具有雙邊凸塊的雙主動邊半導體晶粒；
圖7係說明具有一散熱片的雙主動邊半導體晶粒；
圖8係說明扇出晶圓程度晶片級封裝中兩個垂直堆疊的雙主動邊半導體晶粒；
圖9係說明具有焊線的扇出晶圓程度晶片級封裝中的雙主動邊半導體晶粒；
圖10係說明扇出晶圓程度晶片級封裝中兩個並排的雙主動邊半導體晶粒；以及
圖11係說明扇出晶圓程度晶片級封裝中具有EMI遮蔽的雙主動邊半導體晶粒。
124．．．傳導柱
130．．．半導體晶粒或組件
132．．．接觸觸墊
133．．．主動表面
134．．．接觸觸墊
135．．．主動表面
136．．．囊封劑或模造化合物
138．．．直通孔洞穿孔
140．．．頂邊增進互連結構
142．．．絕緣層或鈍化層
144．．．傳導傳導層
150．．．底邊增進互連結構
152．．．絕緣層或鈍化層
154．．．傳導傳導層
156．．．球狀的丸體或凸塊
160．．．扇出晶圓程度晶片級封裝

Claims (15)

  1. 一種製造半導體裝置的方法，其包括：提供一載體；形成複數個傳導柱於該載體之上；於該等傳導柱之間鑲嵌一第一雙主動邊半導體組件，該第一雙主動邊半導體組件包含相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊，其中該些傳導柱的高度大於第一雙主動邊半導體組件的高度；將一囊封劑沉積在該第一雙主動邊半導體組件以及該些傳導柱的上方和周圍以覆蓋該第一雙主動邊半導體組件的第一主動表面；在該第一雙主動邊半導體組件的第一主動表面上方形成複數個穿孔穿過該囊封劑並且延伸至該第一接觸觸墊；將一傳導材料沉積在該些穿孔中以形成複數個傳導穿孔；在該囊封劑的第一表面上方形成一第一互連結構，該第一互連結構會被電連接至該些傳導柱以及傳導穿孔；移除該載體；以及在該囊封劑中和該囊封劑之第一表面對面的第二表面上方形成一第二互連結構，該第二互連結構會被電連接至該些傳導柱以及在該第一雙主動邊半導體組件的第二主動表面上的該些第二接觸觸墊。
  2. 如申請專利範圍第1項的方法，其進一步包含在該第 一互連結構的上方形成一散熱片。
  3. 如申請專利範圍第1項的方法，其進一步包含在該第一雙主動邊半導體組件的上方形成一遮蔽層。
  4. 如申請專利範圍第1項的方法，其進一步包含在該些傳導柱之間堆疊一第二半導體組件於該第一雙主動邊半導體組件上方。
  5. 如申請專利範圍第1項的方法，其進一步包含在該些傳導柱之間鑲嵌一第二半導體組件於該第一雙主動邊半導體組件之鄰近處。
  6. 一種製造半導體裝置的方法，其包括：提供複數個傳導柱；鑲嵌一第一半導體組件在該些傳導柱之間，該第一半導體組件包含相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊；將一囊封劑沉積在該第一半導體組件的上方並且圍繞該些傳導柱；在該第一半導體組件的第一主動表面上方形成複數個傳導穿孔穿過該囊封劑；以及在該囊封劑的第一表面上方形成一第一互連結構，該第一互連結構會被電連接至該些傳導柱和傳導穿孔。
  7. 如申請專利範圍第6項的方法，其進一步包含在該囊封劑中與該囊封劑之第一表面對面的第二表面上方形成一第二互連結構，該第二互連結構會被電連接至該等傳導柱以及該第一半導體組件的該等第二接觸觸墊。
  8. 如申請專利範圍第6項的方法，其進一步包含在該第一半導體組件上方形成一遮蔽層。
  9. 如申請專利範圍第6項的方法，其進一步包含在該第一半導體組件上方堆疊一第二半導體組件。
  10. 如申請專利範圍第6項的方法，其進一步包含在該第一半導體組件之鄰近處鑲嵌一第二半導體組件。
  11. 一種半導體裝置，其包括：複數個傳導柱；被鑲嵌於該等傳導柱之間的第一半導體組件，該第一半導體組件包含相對的第一主動表面與第二主動表面，在該第一主動表面之上有第一接觸觸墊且在該第二主動表面之上有第二接觸觸墊；一囊封劑，其被沉積在該第一半導體組件的上方；以及一第一互連結構，其被形成在該囊封劑的第一表面上方並且被電連接至該等傳導柱以及該第一半導體組件的該等第一接觸觸墊。
  12. 如申請專利範圍第11項的半導體裝置，其進一步包含在該囊封劑中與該囊封劑之第一表面相對的第二表面上方形成一第二互連結構，該第二互連結構會被電連接至該等傳導柱以及該第一半導體組件的該等第二接觸觸墊。
  13. 如申請專利範圍第11項的半導體裝置，其進一步包含一被形成在該第一半導體組件上方的遮蔽層。
  14. 如申請專利範圍第11項的半導體裝置，其進一步包含一於該等傳導柱之間被堆疊在該第一半導體組件上方的 第二半導體組件。
  15. 如申請專利範圍第11項的半導體裝置，其進一步包含一於該等傳導柱之間被鑲嵌在該第一半導體組件鄰近處的第二半導體組件。
TW099123247A 2009-08-21 2010-07-15 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法 TWI499000B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/545,390 US9324672B2 (en) 2009-08-21 2009-08-21 Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package

Publications (2)

Publication Number Publication Date
TW201108355A TW201108355A (en) 2011-03-01
TWI499000B true TWI499000B (zh) 2015-09-01

Family

ID=43605692

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123247A TWI499000B (zh) 2009-08-21 2010-07-15 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法

Country Status (4)

Country Link
US (1) US9324672B2 (zh)
CN (1) CN101996896B (zh)
SG (1) SG169268A1 (zh)
TW (1) TWI499000B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720489B (zh) * 2019-05-21 2021-03-01 台灣積體電路製造股份有限公司 半導體裝置

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US8514576B1 (en) 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
AT514074B1 (de) * 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR20160036667A (ko) * 2013-09-27 2016-04-04 인텔 코포레이션 양면 다이 패키지
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
CN108022889B (zh) * 2014-08-26 2021-05-07 日月光半导体制造股份有限公司 元件嵌入式封装结构、其半导体装置及其制造方法
US9633934B2 (en) * 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US9972557B2 (en) * 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
CN104538318B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出型圆片级芯片封装方法
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9659805B2 (en) * 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
CN107912069A (zh) * 2015-05-04 2018-04-13 由普莱克斯有限公司 不具有裸片附接垫的引线载体结构和由此形成的封装
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US9443830B1 (en) 2015-06-09 2016-09-13 Apple Inc. Printed circuits with embedded semiconductor dies
US9455539B1 (en) * 2015-06-26 2016-09-27 Apple Inc. Connector having printed circuit with embedded die
CN105140213B (zh) * 2015-09-24 2019-01-11 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
CN108604571B (zh) * 2015-11-20 2023-02-17 美国德卡科技公司 全模制周边堆叠封装设备
CN105575821A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装及其制备方法
CN105529276A (zh) * 2015-12-22 2016-04-27 华进半导体封装先导技术研发中心有限公司 低成本多层堆叠扇出型封装结构及其制备方法
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
CN105405827A (zh) * 2015-12-22 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种低成本多层堆叠扇出型封装结构及其制备方法
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN106971993B (zh) 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
US10269702B2 (en) * 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
TWI563602B (en) * 2016-04-15 2016-12-21 Phoenix Pioneer Technology Co Ltd Method of fabricating a package substrate
US10290609B2 (en) * 2016-10-13 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI824467B (zh) 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
TWI712147B (zh) * 2017-06-13 2020-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10192843B1 (en) 2017-07-26 2019-01-29 Micron Technology, Inc. Methods of making semiconductor device modules with increased yield
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US11508587B2 (en) 2017-12-29 2022-11-22 Intel Corporation Microelectronic assemblies
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
CN111128982B (zh) * 2018-10-30 2021-08-24 联嘉光电股份有限公司 扇出型晶圆级发光二极管封装方法及其结构
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
CN110600440B (zh) * 2019-05-13 2021-12-14 华为技术有限公司 一种埋入式封装结构及其制备方法、终端
US11222854B2 (en) 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11239168B2 (en) * 2019-07-30 2022-02-01 Industrial Technology Research Institute Chip package structure
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11342282B2 (en) * 2020-02-21 2022-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a reinforcement structure on an electronic component and method of manufacturing the same
CN111883521B (zh) * 2020-07-13 2022-03-01 矽磐微电子(重庆)有限公司 多芯片3d封装结构及其制作方法
CN113571435B (zh) * 2021-07-02 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
US20230154862A1 (en) * 2021-11-12 2023-05-18 Invensas Corporation 3D-Interconnect with Electromagnetic Interference ("EMI") Shield and/or Antenna

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20070267746A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Dual-sided chip attached modules
TW200903679A (en) * 2007-06-27 2009-01-16 Stats Chippac Ltd Integrated circuit package system with overhanging connection stack

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
TW200910541A (en) * 2007-08-21 2009-03-01 Advanced Semiconductor Eng Package structure and manufacturing method thereof
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20070267746A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Dual-sided chip attached modules
TW200903679A (en) * 2007-06-27 2009-01-16 Stats Chippac Ltd Integrated circuit package system with overhanging connection stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720489B (zh) * 2019-05-21 2021-03-01 台灣積體電路製造股份有限公司 半導體裝置

Also Published As

Publication number Publication date
SG169268A1 (en) 2011-03-30
US9324672B2 (en) 2016-04-26
CN101996896A (zh) 2011-03-30
CN101996896B (zh) 2016-01-20
US20110045634A1 (en) 2011-02-24
TW201108355A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI499000B (zh) 形成雙主動邊之半導體晶粒於扇出晶圓程度晶粒級封裝之半導體裝置和方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TWI479577B (zh) 形成屏障材料於晶粒之周圍以減少翹曲之半導體裝置和方法
TWI502682B (zh) 半導體封裝及鑲嵌半導體晶粒至直通矽晶穿孔基板的對邊之方法
TWI552265B (zh) 形成孔穴於增進互連結構中以縮短晶粒之間訊號路徑之半導體裝置和方法
TWI557872B (zh) 半導體裝置及用於形成具有垂直互連之薄剖面wlcsp於封裝覆蓋區的方法
TWI590347B (zh) 形成圍繞基板之晶粒附接區域之相鄰的通道及屏障材料之半導體裝置及方法以控制向外流之底部填充材料
TWI508226B (zh) 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
TWI488261B (zh) 半導體元件和形成三維垂直指向之整合電容器的方法
TWI531011B (zh) 使用相同的載體在ｗｌｃｓｐ中形成ｔｍｖ和ｔｓｖ的半導體裝置及方法
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI511211B (zh) 半導體裝置及形成順從的應力緩和緩衝層於大型陣列晶圓級晶片尺度封裝周圍之方法
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
TWI499030B (zh) 在矽穿孔插入物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法
TWI488264B (zh) 半導體元件以及形成無載體的薄晶圓的方法
TWI538150B (zh) 半導體裝置及形成具有圍繞半導體晶粒之導體材料的電磁干擾防護層之方法
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
US8546189B2 (en) Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
TWI557862B (zh) 形成具有半導體晶粒的ｔｓｖ插入物並在插入物的對置表面上形成增長式的互連結構之半導體元件及方法
US8288201B2 (en) Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
TWI579977B (zh) 使用引線架體以形成用於半導體晶粒的垂直互連的通過密封物的開口之半導體裝置和方法
US9048209B2 (en) Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
TWI534974B (zh) 半導體裝置以及形成具有用於凸塊鎖定而被形成穿過抗蝕刻阻劑傳導層之凹處的基板之方法