KR20120088332A - 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 - Google Patents

리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120088332A
KR20120088332A KR1020110009610A KR20110009610A KR20120088332A KR 20120088332 A KR20120088332 A KR 20120088332A KR 1020110009610 A KR1020110009610 A KR 1020110009610A KR 20110009610 A KR20110009610 A KR 20110009610A KR 20120088332 A KR20120088332 A KR 20120088332A
Authority
KR
South Korea
Prior art keywords
lead
pattern
bent portion
tape
electronic device
Prior art date
Application number
KR1020110009610A
Other languages
English (en)
Other versions
KR101259844B1 (ko
Inventor
유대성
구한모
임준영
박기태
홍대기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110009610A priority Critical patent/KR101259844B1/ko
Priority to US13/982,658 priority patent/US20130308289A1/en
Priority to CN201180066521.1A priority patent/CN103348460B/zh
Priority to PCT/KR2011/007580 priority patent/WO2012105740A1/en
Priority to JP2013551886A priority patent/JP6109078B2/ja
Priority to TW100137639A priority patent/TW201232733A/zh
Publication of KR20120088332A publication Critical patent/KR20120088332A/ko
Application granted granted Critical
Publication of KR101259844B1 publication Critical patent/KR101259844B1/ko
Priority to US15/153,970 priority patent/US10020248B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리드 크랙(Read Crack)이 강화된 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법에 관한 것으로, 인너 리드(Inner Lead)에서 아웃 리드(Outer Lead)로 연결되는 좁은 회로 패턴에 절곡부를 형성하고, 그 절곡부를 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외시킴으로써, 좁은 패선 폭에서 발생하는 크랙(Crack) 문제를 해결 또는 방지할 수 있다.
본 발명에 의한 전자소자용 탭 테이프는 절연 기판상에 형성된 제 1 및 제 2 리드와, 상기 제 1 및 제 2 리드 중 적어도 하나에 형성된 절곡부를 포함하고 있으며, 상기 절곡부가 레진(Resin) 도포영역 내에 형성된 것을 특징으로 하고 있다.

Description

리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법{Tap Tape for Electronic Components Reinforced Lead Crack And Method of Manufacture The Same}
본 발명은 리드 크랙(Lead Crack)이 강화된 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 좁은 패선 폭에서 발생하는 크랙(Crack) 문제를 해결하기 위해 좁은 회로 패턴에 절곡된 부위(이하, '절곡부'라 한다)를 형성하고, 그 절곡부를 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외한 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법에 관한 것이다.
최근, 반도체 장치와 관련된 기술 분야는 박형화, 소형화, 고 집적화, 고속화, 및 다핀화 등의 기술적 추세 속에 있다. 이를 위해, 반도체 칩을 실장 하는데 사용되는 배선 기판으로 얇은 필름 테이프 소재에 배선 패턴이 형성되어 있는 테이프 캐리어 필름이 널리 사용되고 있다.
이러한 테이프 캐리어 필름에 반도체 칩을 장착하여 패키징한 것을 통상 테이프 캐리어 패키지(Tape Carrier Package; TCP)라고 한다. 테이프 캐리어 필름은 이를 이용하여 테이프 캐리어 패키지를 제조하는데 있어서 반도체 칩과 테이프 캐리어 필름상의 리드(Lead)를 일과적으로 접속시키는 기술인 탭(Tape Automated Bonding; TAB) 기술을 적용하는 것이 가능하다는 점에서, 일반적으로 탭 테이프(Tab tape)라고 부른다.
종래의 전자소자용 탭 테이프(Tap Tape)는 인너 리드(Inner Lead)에서 아웃 리드(Outer Lead)로 연결되는 배선 패턴이 일자 형태로 구성되어 있어 배선 폭이 좁게 형성되어 있다. 따라서, 좁게 형성된 패선 폭으로 인해 벤딩(Bending)성이 취약하여 리드 크랙(Crack)이 발생하는 문제가 있었다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 제 1 리드(예를 들어, 인너 리드(Inner Lead))에서 제 2 리드(예를 들어, 아웃 리드(Outer Lead))로 연결되는 좁은 패선 폭으로 인해 벤딩(Bending)성이 취약하여 발생하는 리드 크랙(Crack) 문제를 해결할 수 있는 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 제 1 리드에서 제 2 리드로 연결되는 좁은 회로 패턴에 절곡부를 형성하고, 그 절곡부를 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외시킴으로써, 좁은 패선 폭에서 발생하는 크랙(Crack) 문제를 해결할 수 있는 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 절연 기판의 제 1 리드에서 제 2 리드로 연결되는 회로 패턴에 절곡부를 형성하고, 인너 리드 패턴 간의 간격이 다른 부분이 적어도 하나 이상 존재하는 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법을 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명에 의한 전자소자용 탭 테이프는 절연 기판상에 형성된 제 1 및 제 2 리드와, 상기 제 1 및 제 2 리드 중 적어도 하나에 형성된 절곡부를 포함하고 있다.
또한, 전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 본 발명에 의한 전자소자용 탭 테이프는 절연 기판상에 형성된 제 1 및 제 2 리드와, 상기 제 1 및 제 2 리드에 패턴 간의 간격이 다른 부분이 적어도 하나 이상 존재하는 것을 특징으로 하며, 상기 제 1 및 제 2 리드 중 적어도 하나에 절곡부가 형성되어 있다.
또한, 전술한 기술적 과제를 해결하기 위한 또 다른 수단으로서, 본 발명에 의한 전자소자용 탭 테이프의 제조 방법은 (a) 절연 필름의 한쪽 표면에 도전성 박막을 형성하는 단계와, (b) 상기 도전성 박막을 선택적으로 에칭하여 배선 패턴을 형성하되, 제 1 리드에서 제 2 리드로 연결되는 회로 패턴에 절곡부를 형성하는 단계를 포함하고 있다.
상기 절곡부는 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외하는 것이 바람직하다.
상기 회로 패턴은 제 1 리드 선보다 상대적으로 폭이 좁은 제 2 리드 패턴과, 상기 제 2 리드 선보다 상대적으로 폭이 넓은 제 1 리드 패턴과, 상기 제 1 및 제 2 리드 패턴 사이를 상기 절곡부를 기준으로 절곡 된 형태로 연결하는 연결 패턴을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 인너 리드(Inner Lead)에서 아웃 리드(Outer Lead)로 연결되는 좁은 회로 패턴에 절곡부를 형성하고, 그 절곡부를 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외시킴으로써, 좁은 패선 폭에서 발생하는 크랙(Crack) 문제를 해결 또는 방지할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 본 발명의 바람직한 실시 예에 의한 탭 테이프(Tap Tape)의 배선 패턴의 일부를 확대한 평면도이다.
도 2는 도 1에 도시된 배선 패턴의 일부를 확대한 평면도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
탭 테이프(Tap Tape)의 실시 예
도 1은 본 발명의 바람직한 실시 예에 의한 탭 테이프(Tap Tape)의 배선 패턴의 일부를 확대한 평면도이고, 도 2는 도 1에 도시된 배선 패턴의 일부를 확대한 평면도이다.
본 발명에 의한 탭 테이프는 도 1 및 도 2에 도시된 바와 같이, 폴리이미드 수지와 같은 절연성 재료로 형성되는 베이스 필름(110)과, 상기 베이스 필름(110) 위에 동박과 같은 도전성 박막을 형성한 후 사진 식각(photo etching) 등의 방법을 사용하여 형성되는 배선 패턴(120)을 구비하고 있다. 상기 베이스 필름(110)의 양측 가장자리에는 소정의 간격을 두고 스프로켓 홀(111)이 형성되어 있다.
한편, 상기 배선 패턴(120)은 반도체 칩과 인너 리드 본딩(Inner Lead Bonding; ILB) 등의 방법으로 전기적으로 접속되는 제 2 리드(122)와, 외부 기판 측의 단자와의 전기적 연결을 위한 제 1 리드(121)와, 상기 제 1 및 제 2 리드(121, 122) 사이를 연결해주는 연결부(123)가 형성되어 있다. 상기 제 2 리드(122)는 반도체 칩의 미세 피치의 접속 단자들과 연결되어야 한다는 점에서 폭이 상대적으로 좁게 형성되어 있고, 상기 제 1 리드(121)는 반도체 칩의 미세 피치 단자들에 직접 대응되는 것이 아니라, 외부 기판 측의 단자와 연결된다는 점에서 폭이 상대적으로 넓게 형성되어 있다. 상기 연결부(123)는 폭이 좁은 제 2 리드(122)와 폭이 넓은 제 1 리드(121) 사이를 절곡된 형태로 소정의 길이를 가지고 연결되어 있다.
여기서, 상기 제 2 리드(122) 부분은 인너 리드(Inner Lead)에서 아웃 리드(Outer Lead)로 연결되는 배선 패턴으로 배선 폭이 좁게 형성되어 있다. 따라서, 기존과 같이 일자 형태로 패턴이 형성된 경우 벤딩(Bending)성이 취약하여 리드 크랙이 발생하게 된다. 이러한 문제를 해결하기 위해, 본 발명에서는 상기 제 2 리드(122)의 회로 패턴에 절곡부(140)를 형성하여 배선의 폭을 넓히고, 상기 절곡부(140)를 레진(Resin) 도포영역(130) 내에 형성시켜 벤딩(Bending) 영역에서 제외시키므로 크랙 문제를 해결 또는 예방하였다.
상기 제 2 리드(122)의 회로 패턴은 도 2에 도시된 바와 같이, 제 1 리드 패턴(141) 보다 상대적으로 폭이 좁게 형성된 제 2 리드 패턴(142)과, 상기 제 2 리드 패턴(142) 보다 상대적으로 폭이 넓게 형성된 제 1 리드 패턴(141)과, 상기 제 1 및 제 2 리드 패턴(141,142) 사이를 절곡부(140)를 기준으로 절곡 된 형태로 연결하는 연결 패턴(143)으로 구성된다. 이때, 상기 절곡부(140)는 레진(Resin) 도포영역(130) 내에 형성시켜 벤딩(Bending) 영역에서 제외되도록 형성된다.
상기 구성과 같이, 배선 패턴의 폭이 다른 곳에 비해 좁게 형성되어 있는 부분, 즉 제 1 리드(예를 들어, 인너 리드(Inner Lead))에서 제 2 리드(예를 들어, 아웃 리드(Outer Lead))로 연결되는 제 2 리드(122)의 회로 패턴에 절곡부를 형성하여 IC 본딩(Bonding) 후 레진(Resin) 도포영역에 포함시키고, IC 본딩이 되지 않는 레진(Resin) 도포 바깥영역의 경우 기존대비 2배 이상의 리드 배선 패턴으로 디자인함으로써, 리드 크랙을 방지할 수 있다.
전자소자용 탭 테이프(Tap Tape)의 제조 방법
도 1 및 도 2를 참조하여, 본 발명에 의한 전자소자용 탭 테이프(Tap Tape)의 제조 방법을 설명하면 다음과 같다.
먼저, 절연 필름의 한쪽 표면에 도전성 박막을 형성한다. 이때, 상기 도전성 박막은 스퍼터링 된 금속층으로 상기 절연 필름의 전체 면에 형성된다.
이후, 상기 도전성 박막을 선택적으로 에칭하여 배선 패턴을 형성하되, 제 1 리드(인너 리드(Inner Lead))에서 제 2 리드(아웃 리드(Outer Lead))로 연결되는 배선 폭이 상대적으로 좁은 회로 패턴에 절곡부(140)를 형성한다. 여기서, 상기 회로 패턴은 상기 절곡부(140)를 기준으로 제 1 리드 패턴(141)과 제 2 리드 패턴(142)으로 구분하며, 상기 절곡부(140)를 기준으로 제 1 및 제 2 리드 패턴(141,142) 사이를 절곡시켜 연결한 연결 패턴(143)을 구비하고 있다. 이때, 상기 제 1 리드 패턴(141)의 배선 폭이 상기 제 2 리드 패턴(142)의 배선 폭보다 넓게 형성되어 있다. 상기 절곡부(140)는 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외되도록 형성한다.
이와 같이 구성된 본 발명에 의한 전자소자용 탭 테이프(Tap Tape) 및 그의 제조 방법은 제 1 리드에서 제 2 리드로 연결되는 좁은 회로 패턴에 절곡부를 형성하고, 그 절곡부를 레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외시킴으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
상술한 실시 예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다.
따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. 또한, 이상에서 실시 예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 베이스 필름 111 : 스프로켓 홀
120 : 배선 패턴 121 : 제 1 리드
122 : 제 2 리드 123 : 연결부
130 : 레진(Resin) 도포영역
140 : 절곡부(패턴 변곡점 형성 부위)
141 : 제 1 리드 패턴 142 : 제 2 리드 패턴
143 : 연결 패턴

Claims (8)

  1. 절연 기판상에 형성된 제 1 및 제 2 리드와;
    상기 제 1 및 제 2 리드 중 적어도 하나에 형성된 절곡부;
    를 포함하는 전자소자용 탭 테이프.
  2. 절연 기판상에 형성된 제 1 및 제 2 리드와;
    상기 제 1 및 제 2 리드에 패턴 간의 간격이 다른 부분이 적어도 하나 이상 존재하는 전자소자용 탭 테이프.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 리드 중 적어도 하나에 절곡부가 형성된 전자소자용 탭 테이프.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 절곡부는:
    레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외한 전자소자용 탭 테이프.
  5. 제 1 항에 있어서, 상기 회로 패턴은:
    제 1 리드 선보다 상대적으로 폭이 좁은 제 2 리드 패턴과;
    상기 제 2 리드 선보다 상대적으로 폭이 넓은 제 1 리드 패턴; 및
    상기 제 1 및 제 2 리드 패턴 사이를 상기 절곡부를 기준으로 절곡 된 형태로 연결하는 연결 패턴;
    을 포함하는 전자소자용 탭 테이프.
  6. (a) 절연 필름의 한쪽 표면에 도전성 박막을 형성하는 단계; 및
    (b) 상기 도전성 박막을 선택적으로 에칭하여 배선 패턴을 형성하되, 제 1 리드에서 제 2 리드로 연결되는 회로 패턴에 절곡부를 형성하는 단계;
    를 포함하는 전자소자용 탭 테이프(Tap Tape)의 제조 방법.
  7. 제 6 항에 있어서, 상기 절곡부는:
    레진(Resin) 도포영역 내에 형성시켜 벤딩(Bending) 영역에서 제외한 전자소자용 탭 테이프의 제조 방법.
  8. 제 6 항에 있어서, 상기 회로 패턴은:
    상기 절곡부를 기준으로 제 1 및 제 2 리드 패턴으로 구분하고, 상기 제 1 리드 패턴이 상기 제 2 리드 패턴보다 배선 폭이 넓게 형성하고, 상기 제 1 및 제 2 리드 선 사이를 상기 절곡부를 기준으로 절곡시켜 연결한 전자소자용 탭 테이프의 제조 방법.
KR1020110009610A 2011-01-31 2011-01-31 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 KR101259844B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020110009610A KR101259844B1 (ko) 2011-01-31 2011-01-31 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
US13/982,658 US20130308289A1 (en) 2011-01-31 2011-10-12 Tape for electronic devices with reinforced lead crack
CN201180066521.1A CN103348460B (zh) 2011-01-31 2011-10-12 具有增强的引线裂纹的用于电子装置的分接带
PCT/KR2011/007580 WO2012105740A1 (en) 2011-01-31 2011-10-12 Tap tape for electronic devices with reinforced lead crack and method of manufacturing the same
JP2013551886A JP6109078B2 (ja) 2011-01-31 2011-10-12 リードクラックが強化された電子素子用テープ
TW100137639A TW201232733A (en) 2011-01-31 2011-10-18 Tap tape for electronic devices with reinforced lead crack and method of manufacturing the same
US15/153,970 US10020248B2 (en) 2011-01-31 2016-05-13 Tape for electronic devices with reinforced lead crack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110009610A KR101259844B1 (ko) 2011-01-31 2011-01-31 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120088332A true KR20120088332A (ko) 2012-08-08
KR101259844B1 KR101259844B1 (ko) 2013-05-03

Family

ID=46602929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009610A KR101259844B1 (ko) 2011-01-31 2011-01-31 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US20130308289A1 (ko)
JP (1) JP6109078B2 (ko)
KR (1) KR101259844B1 (ko)
CN (1) CN103348460B (ko)
TW (1) TW201232733A (ko)
WO (1) WO2012105740A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362333B2 (en) 2013-08-27 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor packages and display devices including semiconductor packages
US10031385B2 (en) 2014-09-03 2018-07-24 Samsung Display Co., Ltd. Chip on film package and display apparatus having the same
US11043438B2 (en) 2017-12-27 2021-06-22 Samsung Display Co., Ltd. Chip on film package and display device including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10317018B2 (en) * 2015-09-01 2019-06-11 Lg Innotek Co., Ltd. Lighting device
KR20210026659A (ko) * 2019-08-30 2021-03-10 엘지이노텍 주식회사 센서 구동 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JP2555878B2 (ja) * 1988-09-05 1996-11-20 日本電気株式会社 フィルムキャリヤーテープの製造方法
US6759732B1 (en) * 1990-04-24 2004-07-06 Seiko Epson Corporation Semiconductor device with circuit cell array and arrangement on a semiconductor chip
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
JP3059560B2 (ja) * 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
JP2727862B2 (ja) * 1992-04-28 1998-03-18 日本電気株式会社 接続テープおよびフィルムキャリア型ｉｃならびに接続方法
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH09129671A (ja) * 1995-10-30 1997-05-16 Toshiba Corp 半導体パッケージ
JP3350352B2 (ja) * 1996-05-27 2002-11-25 富士通株式会社 配線パターンを有する半導体装置の支持基体
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JPH11288981A (ja) * 1998-04-02 1999-10-19 Toppan Printing Co Ltd Ｔａｂ用フィルムキャリアテープ及びその製造方法
JP3311675B2 (ja) * 1998-06-02 2002-08-05 三井金属鉱業株式会社 フィルムキャリアテープ
JP3640155B2 (ja) * 1999-01-26 2005-04-20 セイコーエプソン株式会社 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4443694B2 (ja) * 1999-11-02 2010-03-31 シャープ株式会社 配線パターンを有する半導体装置の支持基体および液晶表示装置
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR20040080741A (ko) * 2003-03-13 2004-09-20 삼성전자주식회사 테이프 캐리어 패키지(ｔｃｐ)용 탭 테이프
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2006073966A (ja) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd プリント配線基板および半導体装置
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
KR100634238B1 (ko) * 2005-08-12 2006-10-16 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
JP2007059627A (ja) * 2005-08-24 2007-03-08 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
CN201007989Y (zh) * 2007-02-06 2008-01-16 北京京东方光电科技有限公司 左右摆式排线结构
JP4337898B2 (ja) * 2007-03-29 2009-09-30 セイコーエプソン株式会社 半導体装置
JP5096782B2 (ja) * 2007-04-19 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362333B2 (en) 2013-08-27 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor packages and display devices including semiconductor packages
US10031385B2 (en) 2014-09-03 2018-07-24 Samsung Display Co., Ltd. Chip on film package and display apparatus having the same
US10747074B2 (en) 2014-09-03 2020-08-18 Samsung Display Co., Ltd. Chip on film package and display apparatus having the same
US11215883B2 (en) 2014-09-03 2022-01-04 Samsung Display Co., Ltd. Chip on film package and display apparatus having ihe same
US11043438B2 (en) 2017-12-27 2021-06-22 Samsung Display Co., Ltd. Chip on film package and display device including the same

Also Published As

Publication number Publication date
US20160254219A1 (en) 2016-09-01
CN103348460A (zh) 2013-10-09
WO2012105740A1 (en) 2012-08-09
JP6109078B2 (ja) 2017-04-05
US10020248B2 (en) 2018-07-10
CN103348460B (zh) 2016-12-21
TW201232733A (en) 2012-08-01
JP2014504034A (ja) 2014-02-13
US20130308289A1 (en) 2013-11-21
KR101259844B1 (ko) 2013-05-03

Similar Documents

Publication Publication Date Title
KR20070110202A (ko) 테이프 캐리어 및 반도체 장치 그리고 반도체 모듈 장치
JP2006165517A (ja) フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
US20050139371A1 (en) Wiring circuit board
TWI525769B (zh) 封裝基板及其製法
KR100955439B1 (ko) 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치
KR20050035161A (ko) 반도체 부품
US10117340B2 (en) Manufacturing method of package substrate with metal on conductive portions
JP5083300B2 (ja) 半導体装置用配線基板及びそれを用いた半導体装置
EP1850381A2 (en) Mounting substrate
KR20090084706A (ko) 배선 회로 기판 및 그 제조 방법
US8304665B2 (en) Package substrate having landless conductive traces
JP2006013230A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2005033025A (ja) 配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器
KR20020069675A (ko) 연성인쇄회로기판의 접합방법
JP5184578B2 (ja) プリント配線基板
KR100986294B1 (ko) 인쇄회로기판의 제조방법
KR20170038535A (ko) 인쇄회로기판 및 그 제조방법
KR101503044B1 (ko) Pcb제품 및 그 제조방법
CN112397476A (zh) 半导体器件
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20140067380A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 7