JP2006013230A - フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器 - Google Patents

フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器 Download PDF

Info

Publication number
JP2006013230A
JP2006013230A JP2004189980A JP2004189980A JP2006013230A JP 2006013230 A JP2006013230 A JP 2006013230A JP 2004189980 A JP2004189980 A JP 2004189980A JP 2004189980 A JP2004189980 A JP 2004189980A JP 2006013230 A JP2006013230 A JP 2006013230A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
semiconductor chip
conductive
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004189980A
Other languages
English (en)
Other versions
JP4443324B2 (ja
Inventor
Hidetaka Ohazama
秀隆 大峡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2004189980A priority Critical patent/JP4443324B2/ja
Priority to TW094118442A priority patent/TW200601915A/zh
Priority to CN2005100811303A priority patent/CN1717147B/zh
Priority to KR1020050056207A priority patent/KR20060048605A/ko
Priority to CN2009101659890A priority patent/CN101674705B/zh
Publication of JP2006013230A publication Critical patent/JP2006013230A/ja
Application granted granted Critical
Publication of JP4443324B2 publication Critical patent/JP4443324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 異なる大きさの端子に対応して線幅の異なる導電配線が複数形成されたフレキシブル配線基板において、特殊な加工や製法を採用することなく、端子接続部における配線厚さを均一化する。
【解決手段】 フレキシブル配線基板10における導電配線12は、導電配線12の配線引き回し部12Bが、半導体チップの入出力端子の大きさに応じて異なる線幅(W1,W2)を有し、導電配線12の端子接続部12Aは、配線引き回し部12Bの線幅の違いに拘わらず、少なくとも一つの半導体チップに接続される導電配線の線幅が等しくなるようにパターン形成されている。
【選択図】図3

Description

本発明は、フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器に関するものである。
携帯電話機やPDA(Personal Digital Assistant:携帯情報端末機器)等の小型,軽量,高性能化が要求される電子機器においては、プリント配線基板上への電子部品の実装密度向上が求められている。特に、このような電子機器に装備される薄型のフラットパネル表示装置は、表示画面を可能な限り大きくとりたいことから、その周辺に配備される駆動配線部品の実装密度向上が要求されており、これに対応するために、フレキシブル配線基板の配線と半導体チップの入出力端子とを直接接続してフレキシブル配線基板上に半導体チップを実装するCOF(Chip On Film)が近年多用されている。
このCOFでは、フレキシブル配線基板上の配線パターンを、半導体チップにおける入出力端子(バンプ)のパターンに対応して形成する必要がある。この際のフレキシブル配線基板のパターン形成技術としては、下記特許文献1に記載されるようなセミアディティブ法又はフルアディティブ法と呼ばれる技術が採用されることが多い。
この従来技術を図1によって説明すると、先ず、同図(a)に示すように、可撓性の絶縁基材100の表面にメッキリードとなるシード層101を形成し、次いで、同図(b)に示すように、所望の配線パターンを形成するために、シード層101の表面にフォトレジスト材等を用いたマスクパターン102を形成する。そして、同図(c)に示すように、電解メッキ法によってシード層101の露出した領域にニッケル,銅等の導電性部材を被着して配線パターン103を形成し、また、必要に応じて、それらの配線パターン103の表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層104を形成する。そして、同図(d)に示すように、マスクパターン102及びその底部に位置するシード層101を除去することにより、絶縁基材100の上にシード層部分101A,配線パターン103,表面導電層104からなる所望パターンの導電配線を有するフレキシブル配線基板が形成される。
一方、半導体チップにおける入出力端子(バンプ)の配列パターンは、駆動対象の電子機器の端子配列や半導体チップ内部の回路ブロックの構成によって決まるものであるが、一般的には、一様なパターンの端子形態ではなく、大小異なる大きさのバンプが配列されていることが多い。
特開2000−286536号公報
前述したような、異なる大きさのバンプを有する半導体チップを実装するCOFにおいて、一般には大きなバンプには大きな電流が流れるので、このようなバンプと接続するフレキシブル配線基板上の配線幅はバンプの大きさに応じて広くしており、バンプの大きさに対応させて配線幅の異なる導電配線のパターンが形成されている。特に、このようなバンプの大きさに応じた配線幅を有する導電配線のパターン形成は、駆動電流の大小が機器の性能に大きく影響する電子機器を対象とする場合に重要な設計事項になる。特に、自発光型のフラットパネルディスプレイとして近年注目されている有機EL表示装置においては、駆動電流の大小が直接表示性能に影響を及ぼすので、これに接続されるフレキシブル配線基板には前述したような配線パターンの設計が不可欠になっている。
しかしながら、従来技術で示したような配線パターン形成技術を採用して、このような異なる線幅の導電配線を形成した場合には、以下に示すような問題が顕在化することになる。
つまり、線幅の異なる複数の導電配線を電解メッキによって形成すると、幅の広い配線では配線材料が厚く被着され、幅の狭い配線では配線材料が薄く被着される現象が生じる。これは、電解メッキの際に幅の広い配線は幅の狭い配線に比べて抵抗による電位降下が小さくなることに起因するものであるが、このような厚みの差が導電配線のパターンに応じて生じると、フレキシブル配線基板の導電配線と半導体チップのバンプとを異方性導電膜を介して熱圧着により接続する際に、隣接する配線に段差が形成される部分の周辺で圧着不良が生じやすくなるという問題が生じる。
これを図2に示す例によって更に具体的に説明する。フレキシブル配線基板1には、幅が広い配線1aと同一形態の配線によって一つのパターンを形成した第1の配線領域1Aが形成されており、また、幅が狭い配線1bと同一形態の配線によって一つのパターンを形成した第2の配線領域1Bが形成されている。一方、半導体チップ2には、幅が広いバンプ2aと同一形態のバンプによって一つのパターンを形成した第1のバンプ領域2Aが形成されると共に、幅が狭いバンプ2bと同一形態のバンプによって一つのパターンを形成した第2のバンプ領域2Bが形成されている。配線1aとバンプ2a或いは配線1bとバンプ2bは、それぞれほぼ同じ幅を有し且つ同じパターンを有しており、異方性導電膜(ACF;Anisotropic conductive film)3を介して互いに突き合わされ、加熱状態で圧力Pを加えられて熱圧着されている。
ここで、第1の配線領域1Aと第2の配線領域1Bとの隣接箇所においては、前述したように配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差が形成された状態になっている。この状態で熱圧着がなされると、段差が形成される部分の周辺部分Aでは、その段差が影響して充分な圧力が加えられず、その周辺部分Aで圧着不良が生じて接続に不具合が生じる問題が起きることになる。
この問題を解消するには、第1の配線領域1Aにおける配線1aと第2の配線領域1Bにおける配線1bの厚みを同厚にすればよいが、このように異なる幅の配線における厚みを同厚にするためには、特殊な加工処理や電解メッキの処理時間を配線幅毎に変える特殊な製造方法が必要になり、煩雑な処理を要することでフレキシブル配線基板がコスト高になる。また、微細な配線パターンに対してこのような特殊な処理を施すことは極めて困難であるという問題もある。
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、異なる大きさの端子に対応して線幅の異なる導電配線が複数形成されたフレキシブル配線基板において、特殊な加工や製法を採用することなく、端子接続部における配線厚さを均一化すること、そして、これによってフレキシブル配線基板の導電配線と接続対象の端子間に接続不良が生じないようにすること、更には、異なる大きさの入出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高いCOFを得ること、また、これによって配線抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保すること等が本発明の目的である。
なお、ここでは、異方性導電膜(ACF)を介した端子と配線を例にして説明したが、これに限らず、非導電性フィルム(NCF;Non-Conductive Film),異方性導電ペースト(ACP;Anisotropic Conductive Paste),非導電性ペースト(NCP;Non-Conductive Paste)等の接合方法を異方性導電膜(ACF)に換えて採用した場合にも同様の問題が生じる。
このような目的を達成するために、本発明は、以下の各独立請求項に係る構成を少なくとも具備するものである。
[請求項1]線幅の異なる配線引き回し部と半導体チップの入出力端子が電気的に接続される端子接続部とを有する複数の導電配線を配線基板上に備えたフレキシブル配線基板であって、前記端子接続部における少なくとも前記入出力端子が接続される箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とするフレキシブル配線基板。
[請求項5]配線基板上に、線幅の異なる配線引き回し部と半導体チップの入出力端子が電気的に接続される端子接続部とを有する複数の導電配線を形成するフレキシブル配線基板の製造方法であって、前記導電配線をアディティブ法によって形成し、前記端子接続部における少なくとも前記入出力端子が接続される箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とするフレキシブル配線基板の製造方法。
[請求項6]配線基板上の導電配線に半導体チップの入出力端子を接続した半導体チップ実装フレキシブル配線基板であって、前記半導体チップは大きさの異なる入出力端子を備え、前記導電配線は、前記入出力端子の大きさに応じた線幅の配線引き回し部を有すると共に前記入出力端子が電気的に接続される端子接続部を有し、前記端子接続部における少なくとも前記入出力端子が電気的に接続された箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とする半導体チップ実装フレキシブル配線基板。
以下、本発明の実施形態を図面を参照して説明する。図1は本発明の一実施形態に係るフレキシブル配線基板を説明する説明図である。
同図(a)において、フレキシブル配線基板10は、絶縁フィルム等からなる配線基板11上に複数の導電配線12を備えたものであり、導電配線12は、絶縁膜(絶縁レジスト)13が施されていない端子接続部12Aと絶縁膜13で覆われている配線引き回し部12Bとを有し、導電配線12の端子接続部12Aに半導体チップの入出力端子(バンプ)が接続されることで、半導体チップ実装フレキシブル配線基板(COF;Chip On Film)を形成するものである。
半導体チップの実装に際しては、一般に、異方性導電膜(ACF)を介してフレキシブル配線基板10を半導体チップの入出力端子に熱圧着して、この入出力端子と導電配線12を電気的に接続することがなされ、その際には、破線で示した熱圧着領域Hに異方性導電膜が固化して付着することになる。以下、異方性導電膜(ACF)を介した接合を例にして説明するが、本発明の実施形態としては、これに限らず、非導電性フィルム(NCF;Non-Conductive Film),異方性導電ペースト(ACP;Anisotropic Conductive Paste),非導電性ペースト(NCP;Non-Conductive Paste)等の接合方法を異方性導電膜(ACF)と同様に採用することができる。
このフレキシブル配線基板10における導電配線12の配線パターンは、導電配線12の配線引き回し部12Bが、半導体チップの入出力端子の大きさに応じて異なる線幅(図示の例ではW1,W2の2種類の線幅)を有しており、大きな入出力端子に対しては低抵抗で大きな電流を流すことができるようになっている。
そして、導電配線12の端子接続部12Aは、配線引き回し部12Bの線幅の違いに拘わらず、少なくとも一つの半導体チップに接続される導電配線の線幅が、製造誤差を含む範囲で均一化されるようにパターン形成されている。すなわち、図示の実施形態では、線幅W1の配線引き回し部12Bを有する導電配線12と線幅W2の配線引き回し部12Bを有する導電配線12の2種類の導電配線12が配線基板11上に形成されており、一つの形態の導電配線12においては、比較的幅広の線幅W1を有する配線引き回し部12Bに対して、この線幅W1より幅が狭い線幅W1aの端子接続部12Aが形成され、もう一つの形態の導電配線12においては、導電配線12における端子接続部12Aの線幅W1aと等しい線幅W2の端子接続部12Aと配線引き回し部12Bが形成された配線パターンを有している。
前述の導電配線12の形状としては、図3(a)の形状(端子接続部12Aと配線引き回し部12Bの中心が一致した形状)だけでなく、同図(b)に示すように端子接続部12Aと配線引き回し部12Bの中心がオフセットした形状等であってもよく、要するに、端子接続部12Aにおいて、少なくとも一つの半導体チップに接続される導電配線の線幅が製造誤差を含む範囲で均一化されるようにパターン形成されていればよい。
また、図示の例では、一つの導電配線12(12,12)においては、端子接続部12Aの全体で線幅(W1a,W2)を一様にしているが、本発明の実施形態では、端子接続部12Aにおける少なくとも半導体チップの入出力端子が接続される箇所で線幅がほぼ等しくなっていれば良く、例えば、前述の熱圧着領域H内のみで線幅がほぼ等しくなるような導電配線12の形状であってもよい。
このような実施形態によると、セミアディティブ法又はフルアディティブ法(以下、総称してアディティブ法という)によって導電配線12の配線パターンを形成する場合であっても、導電配線12の端子接続部12A或いは端子接続部12Aの少なくとも半導体チップの入出力端子が接続される箇所において、導電配線12の厚さを均一にすることができる。すなわち、アディティブ法で導電配線12,12を形成した場合には、導電配線12において配線引き回し部12Bの厚さと端子接続部12Aの厚さが異なることになり、端正接続部12Aにおいては導電配線12,12の厚さが等しくなる。これによって、フレキシブル配線基板10の導電配線12と半導体チップの入出力端子とを異方性導電膜を介して熱圧着により接続する際に、端子接続部12において隣接する導電配線12に問題となるような段差が形成されることがなくなり、段差による圧着不良が生じることがない。
また、端子接続部12Aにおける有効範囲(絶縁膜13が施されていない範囲で半導体チップの入出力端子を接続するのに有効な範囲)の長さLを熱圧着領域Hの幅Lより長くして、熱圧着領域Hから絶縁膜13の端までの間に余裕ができるようにすることで、導電配線12において配線引き回し部12Bと端子接続部12Aの厚さが異なる場合にも、この厚さの差が熱圧着領域Hに影響することが無く、少なくとも熱圧着領域H内で導電配線12の厚さを均一にすることができる。
本発明の実施形態に係るフレキシブル配線基板10を製造するには、従来技術と同様に、配線基板11上にアディティブ法によって導電配線12を形成することができる。すなわち、例えば図1に示す各工程で、フォトレジスト材等を用いたマスクパターン102によって導電配線12の配線パターンを形成する際に、端子接続部12Aにおける少なくとも半導体チップの入出力端子が接続される箇所で、少なくとも一つの半導体チップに接続される導電配線12の線幅がほぼ等しくなるように配線パターンを形成する点が異なるだけで、その他の工程は従来技術と同様に製造することができる。
これによって、電解メッキ法によって被着されることで形成される導電配線12の厚さを線幅が等しく形成された箇所で均一にすることができ、前述したように、半導体チップの入出力端子との圧着不良が生じないフレキシブル配線基板10を得ることができる。
図4は本発明の実施形態に係るフレキシブル配線基板10の他の例を示したものである。この例では、導電配線12において3種類の線幅W1,W2,W3を有する配線引き回し部12Bを備えた例である。この例においても、端子接続部12Aにおいては、少なくとも一つの半導体チップに接続される導電配線12の線幅を等しく形成しており(W1a=W3a=W2)、図3の例と同様に、アディティブ法によって導電配線12の配線パターンを形成する場合であっても、端子接続部12Aでは導電配線12の厚さが均一になり、半導体チップとの接続に際して圧着不良のない接続を行うことができる。
図5及び図6は、図3に示すフレキシブル配線基板10に半導体チップを実装した半導体チップ実装フレキシブル配線基板(COF)及びこれを形成する半導体チップ実装方法を説明する説明図である(図5は、図3(a)に半導体チップを実装した場合のX1−X2断面図であり、図6は、同じく図3(a)に半導体チップを実装した場合のY1−Y2断面図である)。図示の例では、半導体チップ20の入出力端子21a,21bが異方性導電膜(ACF)30を介して導電配線12の端子接続部12Aに熱圧着によって接続されている。
図5に示すように、半導体チップ20には、大きさ(幅)の異なる入出力端子21a,21bが設けられている。図示の例では、幅B1の入出力端子21aと幅B2(B1>B2)の入出力端子21bの2種類の入出力端子が設けられている。これに対して、幅広の入出力端子21aには幅広の線幅W1の配線引き回し部12Bを有する導電配線12が対応し、比較的幅の狭い入出力端子21bには狭い線幅W2の配線引き回し部12Bの導電配線12が対応して、半導体チップ20の入出力端子21a,21bと導電配線12(12,12)の電気的な接続がなされている。
また、図6に示すように、フレキシブル配線基板11に対して半導体チップ20を実装する際には、前述したように、異方性導電膜30が熱圧着によって固化している領域を絶縁膜13の端からマージンMだけ離しており、これによって、導電配線12の厚さが配線引き回し部12Aの厚さtから端子接続部12Bの厚さtに変わる変移領域に熱圧着領域Hが関わらないようにしている。
そして、このような導電配線12の端子接続部12Aに対して異方性導電膜30を介して半導体チップ20の入出力端子21a,21bを接続することで、段差のない均一な厚さを有する端子接続部12Aに対して入出力端子21a,21bを当接して圧力Pを印加した熱圧着を行うことができるようになり、圧着不良の生じない接続が可能になる。
なお、前述した実施形態では、導電配線12と半導体チップ20の入出力端子21a,21bとの電気的な接続を、異方性導電膜30を介在させた熱圧着によって行う例を示したが、本発明の実施形態はこれに限らず、例えば、共晶接合エポキシダイボンディング,金属接合等の他の接合によって実施することも可能である。
図7は、前述した実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。ここでは、フレキシブル配線基板10に半導体チップ20を実装した半導体チップ実装フレキシブル配線基板(COF)を、有機EL表示装置、液晶表示装置(LCD)、電界放射表示装置(FED)、プラズマディスプレイ装置(PDP)等のフラットパネル型表示装置40に接続した一例を示している。この半導体チップ実装フレキシブル配線基板は、表示装置40の一辺に形成された引き出し電極40Aに接続することができるし、また、PWB(硬質基板)50等の他の回路部品に接続することができる。
このような実施形態の半導体チップ実装フレキシブル配線基板を搭載した表示装置によると、COFにおいて半導体チップの入出力端子の大きさに合致した配線引き回し部12Bを有するフレキシブル配線基板の導電配線12を採用して、各入出力端子と導電配線12を高精度に接続することができるので、設定したばらつきのない駆動電流を表示装置に供給することが可能になる。これによると、特に、駆動電流の大小が直接表示性能に直接影響を及ぼす有機EL表示装置において良好な表示性能を得ることができる。
以上説明したように、本発明の実施形態によると、半導体チップにおける異なる大きさの入出力端子に対応して、適正な線幅を有する配線引き回し部を有する導電配線が形成されたフレキシブル配線基板においても、特殊な加工や製法を採用することなく、単に導電配線のパターンを変更するだけで、端子接続部における導電配線の厚さを均一化することができ、これによって、フレキシブル配線基板の導電配線と接続対象の入出力端子間に生じる接続不良を解消することができる。
すなわち、異なる大きさの入出力端子を有する半導体チップに対して、これに応じた導電配線の配線パターンを形成する際にも、接続不良が無く精度の高いCOFを得ることができる。また、これによって、適正な配線抵抗を確保して駆動電流の適正化が可能になり、電子機器、特に駆動電流が直接表示性能に影響を及ぼす有機EL表示装置において、良好な表示性能を確保することができる。
従来技術(フレキシブル配線基板のパターン形成技術)の説明図である。 従来技術の課題を説明する説明図である。 本発明の実施形態に係るフレキシブル配線基板を示す説明図である。 本発明の実施形態に係るフレキシブル配線基板の他の例を示す説明図である。 本発明の実施形態に係る半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。 本発明の実施形態に係る半導体チップ実装フレキシブル配線基板、半導体チップ実装方法を示す説明図である。 本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。
符号の説明
10 フレキシブル配線基板
11 配線基板
12,12,12 導電配線
12A 端子接続部
12B 配線引き回し部
13 絶縁膜
20 半導体チップ
21a,21b 入出力端子
30 異方性導電膜
40 表示装置
40A 引き出し電極
50 PWB
H 熱圧着領域

Claims (8)

  1. 線幅の異なる配線引き回し部と半導体チップの入出力端子が電気的に接続される端子接続部とを有する複数の導電配線を配線基板上に備えたフレキシブル配線基板であって、
    前記端子接続部における少なくとも前記入出力端子が接続される箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とするフレキシブル配線基板。
  2. 前記導電配線は、前記配線引き回し部の厚さと前記端子接続部の厚さが異なるものを含むことを特徴とする請求項1に記載されたフレキシブル配線基板。
  3. 前記端子接続部における有効範囲の幅は、前記入出力端子が異方性導電膜を介して熱圧着される熱圧着領域の幅より広いことを特徴とする請求項1又は2に記載されたフレキシブル配線基板。
  4. 前記導電配線は、アディティブ法によって形成されることを特徴とする請求項1〜3のいずれかに記載されたフレキシブル配線基板。
  5. 配線基板上に、線幅の異なる配線引き回し部と半導体チップの入出力端子が電気的に接続される端子接続部とを有する複数の導電配線を形成するフレキシブル配線基板の製造方法であって、
    前記導電配線をアディティブ法によって形成し、
    前記端子接続部における少なくとも前記入出力端子が接続される箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とするフレキシブル配線基板の製造方法。
  6. 配線基板上の導電配線に半導体チップの入出力端子を接続した半導体チップ実装フレキシブル配線基板であって、
    前記半導体チップは大きさの異なる入出力端子を備え、
    前記導電配線は、前記入出力端子の大きさに応じた線幅の配線引き回し部を有すると共に前記入出力端子が電気的に接続される端子接続部を有し、
    前記端子接続部における少なくとも前記入出力端子が電気的に接続された箇所で、少なくとも一つの半導体チップに接続される導電配線の線幅を均一化したことを特徴とする半導体チップ実装フレキシブル配線基板。
  7. 前記入出力端子と前記端子接続部は異方性導電膜を介して熱圧着することによって電気的に接続され、前記端子接続部において、前記異方性導電膜が固化している領域の幅より絶縁膜が施されていない範囲の幅が広いことを特徴とする請求項6に記載された半導体チップ実装フレキシブル配線基板。
  8. 請求項6又は7に記載された半導体チップ実装フレキシブル配線基板を搭載した電子機器。
JP2004189980A 2004-06-28 2004-06-28 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器 Active JP4443324B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004189980A JP4443324B2 (ja) 2004-06-28 2004-06-28 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
TW094118442A TW200601915A (en) 2004-06-28 2005-06-03 Flexible wiring board and method for manufacturing the same, semiconductor chip mounted flexible wiring board and electronic apparatus
CN2005100811303A CN1717147B (zh) 2004-06-28 2005-06-28 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
KR1020050056207A KR20060048605A (ko) 2004-06-28 2005-06-28 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기
CN2009101659890A CN101674705B (zh) 2004-06-28 2005-06-28 柔性布线基板及制法、配芯片的柔性布线基板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004189980A JP4443324B2 (ja) 2004-06-28 2004-06-28 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器

Publications (2)

Publication Number Publication Date
JP2006013230A true JP2006013230A (ja) 2006-01-12
JP4443324B2 JP4443324B2 (ja) 2010-03-31

Family

ID=35780090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004189980A Active JP4443324B2 (ja) 2004-06-28 2004-06-28 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器

Country Status (4)

Country Link
JP (1) JP4443324B2 (ja)
KR (1) KR20060048605A (ja)
CN (2) CN1717147B (ja)
TW (1) TW200601915A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193058A (ja) * 2007-02-06 2008-08-21 Beijing Boe Optoelectronics Technology Co Ltd 半導体パッケージに用いられるテープ及びそのカット方法
JP2011248222A (ja) * 2010-05-28 2011-12-08 Hitachi Displays Ltd 表示装置
JP2018088519A (ja) * 2016-11-18 2018-06-07 株式会社リコー 配線基板、配線部材、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
US10149382B2 (en) 2016-11-18 2018-12-04 Ricoh Company, Ltd. Wiring substrate, wiring member, liquid discharge head, liquid discharge device, and liquid discharge apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934325B2 (ja) 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
CN101206681B (zh) * 2006-12-21 2011-05-18 英业达股份有限公司 信号线调整方法及系统
CN102131344B (zh) * 2009-11-19 2013-01-09 友达光电股份有限公司 布局方法与电路板
CN103928415A (zh) * 2013-03-01 2014-07-16 厦门天马微电子有限公司 一种引脚区域的结构
CN107203075B (zh) * 2017-05-22 2020-02-07 京东方科技集团股份有限公司 触摸显示面板和液晶显示设备
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
CN116636315A (zh) * 2021-11-18 2023-08-22 京东方科技集团股份有限公司 驱动设备、显示设备和制造驱动设备的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204067A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 回路基板モジュールの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193058A (ja) * 2007-02-06 2008-08-21 Beijing Boe Optoelectronics Technology Co Ltd 半導体パッケージに用いられるテープ及びそのカット方法
JP4728316B2 (ja) * 2007-02-06 2011-07-20 北京京東方光電科技有限公司 半導体パッケージに用いられるテープ及びそのカット方法
US8378224B2 (en) 2007-02-06 2013-02-19 Beijing Boe Optoelectronics Technology Co., Ltd. Tape for semiconductor package and cutting method thereof
JP2011248222A (ja) * 2010-05-28 2011-12-08 Hitachi Displays Ltd 表示装置
JP2018088519A (ja) * 2016-11-18 2018-06-07 株式会社リコー 配線基板、配線部材、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
US10149382B2 (en) 2016-11-18 2018-12-04 Ricoh Company, Ltd. Wiring substrate, wiring member, liquid discharge head, liquid discharge device, and liquid discharge apparatus
JP7006062B2 (ja) 2016-11-18 2022-02-10 株式会社リコー 配線基板、配線部材、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置

Also Published As

Publication number Publication date
CN1717147A (zh) 2006-01-04
KR20060048605A (ko) 2006-05-18
TW200601915A (en) 2006-01-01
JP4443324B2 (ja) 2010-03-31
CN1717147B (zh) 2010-05-05
CN101674705A (zh) 2010-03-17
TWI347155B (ja) 2011-08-11
CN101674705B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
KR20060048605A (ko) 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기
EP2086297B1 (en) Printed circuit board and method of manufacturing the same
US20160174376A1 (en) Flexible printed circuit boards structure
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
US10264670B2 (en) Structure for flexible printed circuit boards
KR20120088332A (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
EP3010062B1 (en) Flexible printed circuit board structure
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
US10707172B2 (en) Component-embedded substrate, method of manufacturing the same, and high-frequency module
JP2005050912A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法
US7383630B2 (en) Method for making a circuit plate
KR100986294B1 (ko) 인쇄회로기판의 제조방법
US7122909B2 (en) Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CN102142414A (zh) 元件搭载用基板、半导体模块及便携式设备
CN117295251A (zh) 掩膜板及电子装置、其制作方法
EP3012881A1 (en) Method for manufacturing structure for flexible printed circuit boards
JP2003324129A (ja) チップオンフィルム基板
JP2006024635A (ja) 部品実装フレキシブルプリント基板およびその実装方法
JP2004022829A (ja) 裏面電極部品及びその製造方法
JP2006339452A (ja) フレキシブル配線板およびそれを用いた電子回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100112

R150 Certificate of patent or registration of utility model

Ref document number: 4443324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4