CN102131344B - 布局方法与电路板 - Google Patents
布局方法与电路板 Download PDFInfo
- Publication number
- CN102131344B CN102131344B CN 201110065659 CN201110065659A CN102131344B CN 102131344 B CN102131344 B CN 102131344B CN 201110065659 CN201110065659 CN 201110065659 CN 201110065659 A CN201110065659 A CN 201110065659A CN 102131344 B CN102131344 B CN 102131344B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- pin
- electrically coupled
- electrical path
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种布局方法与电路板，其电性耦接于二电路之间。此电路板包括多个第一接脚、多个第二接脚、芯片安置区与绕线区。第一接脚电性耦接至二电路之一。第二接脚电性耦接至二电路的另一。芯片安置区用于设置电路芯片。绕线区用于设置多个电性通路。其中，电性通路中的第一部份电性通路的两端分别电性耦接于第一接脚之一与芯片安置区，电性通路中的第二部分电性通路的两端分别电性耦接于芯片安置区与第二接脚之一，第二部分电性通路与第一接脚其中至少一者之间不设置任一第一部份电性通路。
Description
本申请是申请日为2009年11月19日，申请号为200910222290.3的分案申请。
【技术领域】
本发明是有关于一种印刷电路板，且特别是有关于一种可充分利用电路板上的空间以进行绕线的布局方法与电路板。
【背景技术】
请参照图6，其绘示现有的电路板的绕线示意图。在现有技术中，电路板600电性耦接于控制器电路与显示区电路之间，且包括第一接脚602、第二接脚604、芯片安置区606与绕线区608。
第一接脚602电性耦接至控制器电路。第二接脚604电性耦接至显示区电路。芯片安置区606用于设置电路芯片。
绕线区608包括第一部份电性通路610、第二部份电性通路612与614以及第三部份电性通路616。其中，第一部份电性通路610为电性耦接第一接脚602与芯片安置区606，第二部份电性通路612与614为电性耦接第二接脚604与芯片安置区606。第三部份电性通路616为电性耦接第一接脚602与第二接脚604。
在现有的技术中，第一接脚602中之一部分是在驱动芯片安装于芯片安置区606上之后用于测试驱动芯片是否可正常动作之用，因此，在第一部份电性通路610中亦包含有驱动芯片测试用的绕线。在图6中，由于第一接脚602均有连接至芯片安置区606的第一部份电性通路610，因此第二部份电性通路612与614将配置于第一部份电性通路610的下。但在驱动芯片的接脚数日益增多的今天，此一设计势必将使得在有限的电路板600的面积下无法完成绕线。
【发明内容】
本发明的目的就是在提供一种布局方法，其可在不增加电路板面积的情况下增加绕线区域。
本发明的再一目的是提供一种电路板，其可以设计出面积更小的电路板。
本发明的又一目的是提供一种布局方法，其为加宽电源线的宽度以扩大散热面积。
本发明的再一目的是提供一种电路板，其可利用单侧绕线设计出比面积更小的电路板。
本发明提出一种布局方法，适用于电路板上。此电路板电性耦接于二电路之间，且布局方法包括在电路板提供多个第一接脚以电性耦接至二电路之一，并在电路板提供多个第二接脚以电性耦接至二电路的另一。其次，提供芯片安置区以设置电路芯片，且提供绕线区以设置多个电性通路。其中，电性通路中的第一部份电性通路的两端分别电性耦接于第一接脚之一与芯片安置区，电性通路中的第二部分电性通路的两端分别电性耦接于芯片安置区与第二接脚之一，第二部分电性通路与第一接脚其中至少一者之间不设置任一第一部份电性通路。
在本发明的较佳实施例中，上述的电性通路中的第三部份电性通路的两端分别电性耦接于第一接脚之一与第二接脚之一。
在本发明的较佳实施例中，上述的第一部份电性通路设置于第一接脚与芯片安置区的第一侧之间。
在本发明的较佳实施例中，上述的第二部份电性通路的至少其中之一设置于第一接脚中的两个第一接脚之间。
本发明再提出一种电路板，其电性耦接于二电路之间。此电路板包括多个第一接脚、多个第二接脚、芯片安置区与绕线区。上述的第一接脚电性耦接至二电路之一。上述的第二接脚电性耦接至二电路的另一。上述的芯片安置区用于设置电路芯片。上述的绕线区用于设置多个电性通路。其中，电性通路中的第一部份电性通路的两端分别电性耦接于第一接脚之一与芯片安置区，电性通路中的第二部分电性通路的两端分别电性耦接于芯片安置区与第二接脚之一，第二部分电性通路与第一接脚其中至少一者之间不设置任一第一部份电性通路。
本发明又提出一种布局方法，其适用于电路板上。此电路板电性耦接于二电路之间，且布局方法包括在电路板提供多个第一接脚以电性耦接至二电路之一，并在电路板提供多个第二接脚以电性耦接至二电路的另一。其次，提供芯片安置区以设置电路芯片，并提供绕线区以设置多个电性通路。其中，电性通路中的第一部份电性通路的两端分别电性耦接于第一接脚之一与芯片安置区的第一侧，电性通路中的第二部分电性通路的两端分别电性耦接于芯片安置区的第二侧与第二接脚之一，而且第一部份电性通路中至少一电源线的宽度被加宽以扩大散热面积。
本发明又提出一种电路板，其电性耦接于二电路之间。此电路板包括多个第一接脚、多个第二接脚、芯片安置区与绕线区。上述的第一接脚电性耦接至二电路之一。上述的第二接脚电性耦接至二电路的另一。上述的芯片安置区用于设置电路芯片。上述的绕线区用于设置多个电性通路。其中，电性通路中的第一部份电性通路的两端分别电性耦接于第一接脚之一与芯片安置区的第一侧，电性通路中的第二部分电性通路的两端分别电性耦接于芯片安置区的第二侧与第二接脚之一，而且第一部份电性通路中至少一电源线的宽度被加宽以扩大散热面积。
本发明因采用在第二部分电性通路与第一接脚其中至少一者之间不设置任一第一部份电性通路，因此将可缩减第一部分电性通路的范围，并将空出的区域用于设置第二部分电性通路，以达到空间的妥善利用。另外，又因将第一部份电性通路中的电源线宽度加宽，因此可以扩大散热面积。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1绘示本发明一实施例的电路板的绕线示意图。
图2绘示本发明另一实施例的电路板的绕线示意图。
图3绘示本发明一实施例的布局方法的步骤流程图。
图4绘示本发明又一实施例的电路板的绕线示意图。
图5绘示本发明又一实施例的布局方法的步骤流程图。
图6绘示现有的电路板的绕线示意图。
【主要组件符号说明】
100、400、600：电路板
102、402、602：第一接脚区
104、404、604：第二接脚区
106、406、606：芯片安置区
108、608：绕线区
110、410、610：第一部份电性通路
112、114、412、612、614：第二部份电性通路
116、416、616：第三部份电性通路
118、418：节省区域
S302～S304：各个步骤流程
S502～S514：各个步骤流程
【具体实施方式】
请参照图1，其绘示本发明一实施例的电路板的绕线示意图。此电路板100电性耦接于二电路之间，且包括多个第一接脚102、多个第二接脚104、芯片安置区106与绕线区108。其中，如熟悉本领域技术人员可以轻易知晓，二电路可以分别例如是显示器的印刷电路板与显示区电路，但均不以此为限。
在本实施例中，第一接脚102电性耦接至二电路之一，且第一接脚102可以例如是焊垫(pad)。第二接脚104电性耦接至二电路的另一，且第二接脚104可以例如是用于测试电路板100是否能正常运作的接脚，因而在电路板100组装完成后，第二接脚104将被裁切掉。
芯片安置区106用于设置电路芯片，如熟悉本领域技术人员可以轻易知晓，电路芯片可以例如是显示器的扫描线或数据线驱动芯片。
绕线区108包括第一部份电性通路110、第二部份电性通路112与114以及第三部份电性通路116。其中，第一部份电性通路110的一端电性耦接于第一接脚102的部分，用以接收控制器所在的印刷电路板所传来的信号(例如控制信号或时序信号)，第一部份电性通路110的另一端电性耦接于芯片安置区106，用以将信号输出至芯片安置区106。第二部份电性通路112与114之一端电性耦接于芯片安置区106，另一端则电性耦接于第二接脚104。第二部份电性通路112与114的设置用于将驱动芯片所输出的扫描信号与数据信号输出至显示区电路。第三部份电性通路116的一端电性耦接于第一接脚102，另一端则电性耦接于第二接脚104，用以将控制器(未绘示)所输出至信号通过第三部份电性通路116传送至显示区电路。
由于在显示器中的扫描线与数据线日益增多，为使电路板100上的空间能有效利用，因此将第一部份电性通路110中原本用于测试驱动芯片或未使用的绕线予以删除，亦即在第二部分电性通路112与114与第一接脚102其中至少一者之间不设置任一第一部份电性通路110。故，可减小第一部份电性通路110的范围，而将空余出来的范围用于第二部分电性通路112与114的绕线。
在本发明的较佳实施例中，电路板100的面积可以比现有的电路板小，且电路板100所缩小的垂直尺寸(图1所示的节省区域118的纵向宽度)略小于图6中第二部分电性通路612与614的上缘到第一接脚602的下缘之间的距离。
在本发明的较佳实施例中，第一部份电性通路110设置于第一接脚102与芯片安置区106的第一侧之间。
在本发明的较佳实施例中，芯片安置区106是例如是驱动芯片的插槽或电路板100上为容纳驱动芯片的多个贯孔。
请参照图2，其绘示本发明另一实施例的电路板的绕线示意图。为方便说明，图2中与图1相同的组件给予相同的编号，且功能相同的处则不再赘述。
在本实施例中，图2与图1不同的处在于图2将原本用于测试驱动芯片或未使用的第一接脚102予以删除，亦即仅保留未来电路板100组装完成后会使用到的第一接脚102。如此的设计可使得在某两个第一接脚102之间会有一未使用区域，因此布局人员则可将第二部分电性通路112与114配置于此未使用区域，以达成空间充分利用的目的。使用图2所示的配置方式而得的节省区域118的纵向宽度将略小于图6中用以放置第一接脚602的纵向宽度与第一部份电性通路610的纵向宽度的总和。
接着，请参照图3，其绘示本发明一实施例的布局方法的步骤流程图。其中，此布局方法可适用于图1与图2的电路板100。请合并参照图1与图3，在本实施例中首先为在电路板100上提供多个第一接脚102，以连接配置有控制器的电路板(步骤S302)。其次，在电路板100上提供多个第二接脚104，以连接显示区电路(步骤S304)。
接着，在电路板100上提供芯片安置区106，以容纳驱动芯片，并固定于其上，用以与驱动芯片作电性耦接(步骤S306)。然后，在电路板100上提供绕线区108，以配置多个电性通路(步骤S308)。
在步骤S308之后，则连接第一接脚102与芯片安置区106，以形成第一电性通路110(步骤S310)。其次，连接第二接脚104与芯片安置区106，以形成第二电性通路112与114(步骤S312)。而在第二部分电性通路112及114与第一接脚102其中至少一者之间不设置任一第一部份电性通路110(步骤S314)。
请参照图4，其绘示本发明又一实施例的电路板的绕线示意图。此电路板400电性耦接于二电路之间，且包括多个第一接脚402、多个第二接脚404与芯片安置区406。其中，如熟悉本领域技术人员可以轻易知晓，二电路可以分别例如是显示器的印刷电路板与显示区电路，但均不以此为限。
在本实施例中，第一接脚402电性耦接至二电路之一，且第一接脚402可以例如是焊垫(pad)。第二接脚404电性耦接至二电路的另一，且第二接脚404可以例如是用于测试电路板400是否能正常运作的接脚，而在电路板400组装完成后，则第二接脚404将被裁切掉。
芯片安置区406用于设置电路芯片，如熟悉本领域技术人员可以轻易知晓，电路芯片可以例如是显示器的扫描线或数据线驱动芯片。
在本实施例中，电路板400使用单侧绕线，因此在第一接脚402与芯片安置区406之间将形成第一部份电性通路410，在芯片安置区406与第二接脚404之间将形成第二电性通路412，在第一接脚402与第二接脚404之间将形成第三部份电性通路416。其中，第一部份电性通路410的一端电性耦接于第一接脚402的部分，用以接收控制器所在的印刷电路板所传来的信号(例如控制信号或时序信号)，第一部份电性通路410的另一端电性耦接于芯片安置区406，用以将信号输出至芯片安置区406。第二部份电性通路412与414之一端电性耦接于芯片安置区406，而另一端则电性耦接于第二接脚404。第二部份电性通路412与414的设置用于将驱动芯片所输出的扫描信号与数据信号输出至显示区电路。第三部份电性通路416之一端电性耦接于第一接脚402，另一端则电性耦接于第二接脚404，用以将控制器(未绘示)所输出至信号通过第三部份电性通路416传送至显示区电路。
第一部份电性通路410中包括多个电源线420。为使电源线420可充分散热，因此电源线420的宽度被加宽，以增加散热面积。如此，电源线420将不会因为过热而产生烧毁或故障。
在本发明的较佳实施例中，电路板400的面积可以比现有的电路板小，而缩减掉的节省区域418的纵向宽度则约略等同于图6中芯片安置区606的上缘到第二部分电性通路612与614的上缘间的距离。
在本发明的较佳实施例中，芯片安置区406例如是驱动芯片的插槽或电路板400上为容纳驱动芯片的多个贯孔。
请参照图5，其绘示本发明又一实施例的布局方法的步骤流程图。其中，此布局方法可适用于图4的电路板400。请合并参照图4与图5，在本实施例中首先为在电路板400上提供多个第一接脚402，以连接配置有控制器的电路板(步骤S502)。其次，在电路板400上提供多个第二接脚404，以连接显示区电路(步骤S504)。
接着，在电路板400上提供芯片安置区406，以容纳驱动芯片，并固定于其上，用以与驱动芯片作电性耦接(步骤S506)。然后，在电路板400上提供绕线区408，以配置多个电性通路(步骤S508)。
在步骤S508之后，则连接第一接脚402与芯片安置区406，以形成第一电性通路410(步骤S510)。其次，连接第二接脚404与芯片安置区506，以形成第二电性通路412(步骤S312)。加宽第一电性通路410中的电源线420的宽度，以增加散热面积(步骤S514)。
在本发明的较佳实施例中，电路板100与400可以例如是柔性印刷电路板。
在本发明的较佳实施例中，驱动芯片经过测试无误后，才配置于芯片安置区106与406上。
综上所述，在本发明的电路板与布局方法因在第二部分电性通路与第一接脚其中至少一者之间不设置任一第一部份电性通路，因此将可缩减第一部分电性通路的范围，并将空出的区域用于设置第二部分电性通路，以达到空间的妥善利用。另外，又因将第一部份电性通路中的电源线宽度加宽，因此可以扩大散热面积。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (5)
1.一种布局方法，适用于一电路板上，该电路板电性耦接于二电路之间，该布局方法包括：
在该电路板提供多个第一接脚以电性耦接至该二电路之一；
在该电路板提供多个第二接脚以电性耦接至该二电路的另一；
提供一芯片安置区以设置一电路芯片；以及
提供一绕线区以设置多个电性通路，
其中，所述电性通路中之一第一部份电性通路的两端分别电性耦接于所述第一接脚之一与该芯片安置区之一第一侧，所述电性通路中之一第二部分电性通路的两端分别电性耦接于该芯片安置区之一第二侧与所述第二接脚之一，而且该第一部份电性通路中至少一电源线的宽度被加宽以扩大散热面积。
2.根据权利要求1所述的布局方法，其特征在于，所述电性通路中之一第三部份电性通路的两端分别电性耦接于所述第一接脚之一与所述第二接脚之一。
3.一种电路板，电性耦接于二电路之间，该电路板包括：
多个第一接脚，电性耦接至该二电路之一；
多个第二接脚，电性耦接至该二电路的另一；
一芯片安置区，用以设置一电路芯片；以及
一绕线区，用以设置多个电性通路；
其中，所述电性通路中之一第一部份电性通路的两端分别电性耦接于所述第一接脚之一与该芯片安置区之一第一侧，所述电性通路中之一第二部分电性通路的两端分别电性耦接于该芯片安置区之一第二侧与所述第二接脚之一，而且该第一部份电性通路中至少一电源线的宽度被加宽以扩大散热面积。
4.根据权利要求3所述的电路板，其特征在于，所述电性通路中之一第三部份电性通路的两端分别电性耦接于所述第一接脚之一与所述第二接脚之一。
5.根据权利要求3所述的电路板，其特征在于，为柔性印刷电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110065659 CN102131344B (zh) | 2009-11-19 | 2009-11-19 | 布局方法与电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110065659 CN102131344B (zh) | 2009-11-19 | 2009-11-19 | 布局方法与电路板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102222903A Division CN101707852B (zh) | 2009-11-19 | 2009-11-19 | 布局方法与电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102131344A CN102131344A (zh) | 2011-07-20 |
| CN102131344B true CN102131344B (zh) | 2013-01-09 |
Family
ID=44269207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110065659 Active CN102131344B (zh) | 2009-11-19 | 2009-11-19 | 布局方法与电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102131344B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1717147A (zh) * | 2004-06-28 | 2006-01-04 | 东北先锋电子股份有限公司 | 柔性布线基板及制法、配芯片的柔性布线基板及电子设备 |
| CN1719602A (zh) * | 2004-07-07 | 2006-01-11 | 恩益禧电子股份有限公司 | 驱动装置和显示装置 |
-
2009
- 2009-11-19 CN CN 201110065659 patent/CN102131344B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1717147A (zh) * | 2004-06-28 | 2006-01-04 | 东北先锋电子股份有限公司 | 柔性布线基板及制法、配芯片的柔性布线基板及电子设备 |
| CN1719602A (zh) * | 2004-07-07 | 2006-01-11 | 恩益禧电子股份有限公司 | 驱动装置和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102131344A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102414806B (zh) | 管芯连接监控系统及方法 | |
| US10608549B2 (en) | Converter module | |
| CN109102771B (zh) | 一种显示面板及显示装置 | |
| CN101996128A (zh) | 硬盘状态指示灯控制系统 | |
| JP6650542B2 (ja) | ダミーメモリ基板 | |
| CN103208264A (zh) | 一种用于阵列基板行驱动线路的测试方法 | |
| CN104297536A (zh) | 具回馈测试功能的探针模块 | |
| CN109709471A (zh) | 一种测试治具、指纹模组的测试方法及装置 | |
| CN102131344B (zh) | 布局方法与电路板 | |
| CN210005637U (zh) | 母板控制装置及老炼母板 | |
| CN101707852B (zh) | 布局方法与电路板 | |
| CN102650979A (zh) | 一种用于PCI Express X4至CPCI Express X4的转接卡 | |
| CN102468262A (zh) | 半导体装置 | |
| CN101572177B (zh) | 网络变压器及使用网络变压器的网络模块与电子装置 | |
| CN102149250B (zh) | 一种插针式焊接的pcb板以及led显示装置 | |
| CN110767149B (zh) | 栅极驱动电路、显示装置及修复方法 | |
| CN201477852U (zh) | 探针卡及驱动电路测试系统 | |
| CN101135706A (zh) | 晶片测试模块 | |
| CN209606571U (zh) | 一种测试治具及测试系统 | |
| CN209462730U (zh) | 一种pcb转板 | |
| US8199519B2 (en) | Chip adapter | |
| CN201440231U (zh) | 硬盘背板连接结构 | |
| CN221081780U (zh) | 一种led显示屏及其箱体 | |
| CN216361849U (zh) | 一种单体模组集成测试治具 | |
| CN216623772U (zh) | 一种存储芯片高温测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |