CN1719602A - 驱动装置和显示装置 - Google Patents

驱动装置和显示装置 Download PDF

Info

Publication number
CN1719602A
CN1719602A CNA2005100832193A CN200510083219A CN1719602A CN 1719602 A CN1719602 A CN 1719602A CN A2005100832193 A CNA2005100832193 A CN A2005100832193A CN 200510083219 A CN200510083219 A CN 200510083219A CN 1719602 A CN1719602 A CN 1719602A
Authority
CN
China
Prior art keywords
limit
lead
terminal
interval
out terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100832193A
Other languages
English (en)
Other versions
CN100495693C (zh
Inventor
筑地正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1719602A publication Critical patent/CN1719602A/zh
Application granted granted Critical
Publication of CN100495693C publication Critical patent/CN100495693C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

具有：基板；设在基板上的多个信号输出端子电极；设在基板上的多个信号输入端子电极；以及输入端子连接在信号输入端子电极上、输出端子连接在信号输出端子电极上的显示用驱动IC，在信号输入端子电极侧相对的显示用驱动IC的第一边上，具有多个输出端子(1、3、5、…、i+1、n－1)，第一边相反侧的第二边与信号输入端子电极相对，在第二边的至少一部分区间内具有输入端子，在第二边剩下区间的至少一部分区间内具有输出端子(2、4、6、i、j、i+2、n－2、n)。第二边的一个输出端子经由穿过显示用驱动IC下面的布线，通过与该输出端子对应的所述第一边的两个输出端子之间，与对应的信号输出端子电极(12)连接。

Description

驱动装置和显示装置
技术领域
本发明涉及显示装置驱动用IC(Integrated Circuit)，特别是涉及适用于在显示装置驱动用IC芯片的两条以上边上具有驱动用输出端子的半导体装置的结构，以及具有该半导体装置的显示装置。
背景技术
在显示装置的驱动电路中，数据驱动电路(也称作源极驱动)从CPU等上位装置输入例如数字图像信号，转换成对应于该数字图像信号的灰度电压/电流，在该电压/电流下，驱动显示面板(LCD(LiquidCrystal Display)面板或者EL(Elecrto Luminescence)面板等)的数据线的驱动电路与例如一行的数据线相对应地并联。驱动电路的输出端子与显示面板的数据线的端子(端子电极)相对应地设置。另外，扫描线驱动电路(也称作栅极驱动)，输出与显示面板的栅极线连接，接收例如同步控制信号、时钟，将选择的行的栅极线顺次驱动至高电位。
近来，显示装置的驱动电路有多输出化的趋势(一个画面中每行的数据线的数目、行数增加的倾向)，并出现显示装置驱动用IC(数据驱动、栅极驱动，以下称为“驱动IC”)的芯片尺寸增加，以及搭载该驱动IC的薄膜的面积增加(定位孔(スプロケット穴)的增加)的倾向。
在以往的显示装置中，利用将驱动IC芯片直接安装在玻璃基板等上结构(COG：Chip On Glass)和将该IC芯片安装在薄膜基板上(COF：Chip On Film)，连接该薄膜基板的布线电极和玻璃基板的布线电极(数据线、栅极线电极)的结构。在COG、COF中的任一个中，驱动IC的多个输出端子与该输出端子连接的显示面板的数据线、栅极线的设置位置对应设置。
图5是表示将半细长(セミスリム)型驱动IC安装在薄膜基板上的结构的一例的图。另外，作为公开了类似于图5结构的刊物，可参照例如后述专利文献1等。在该专利文献1中记载的大意是，作为搭载驱动IC的玻璃基板上的电极布线，驱动IC的下列输出端子的玻璃基板的布线电极需要从驱动IC的搭载部卷绕到输出焊垫(PAD)侧，玻璃基板的面积变大，不能达到液晶显示装置的小型化和轻量化。图5表示将专利文献1的现有技术所述技术要点应用于COF中的例图。另外，在以下的说明中，下边、上边、左边、右边等的上下、左右是附图(俯视图)的上下、左右。
如图5所示，半细长型驱动IC芯片20A中，驱动IC芯片20A的输出端子21沿驱动IC芯片20A的多条边进行配置。在驱动IC芯片20A的下边，在多个输入端子22的排列的左侧顺次设置有第1、2、……i个输出端子(在图5中，IC芯片20A端子的侧部的号码表示输出端子的号码)，在驱动IC芯片20A的上边从左向右顺次设置有第i+1、i+2、……j-2、j-1、j个(其中，上边、下边的号码是连续数)的输出端子，并且，在驱动IC芯片20A的下边，在输入端子22的配置区域的右侧从右向左顺次设置有第j+1、j+2、……n-1、n个输出端子。
驱动IC芯片20A下边的第一个输出端子通过布线141与对应的输出焊垫12连接，下边的第n个输出端子通过布线14n与对应的输出焊垫12连接。同样地，IC芯片20A的下边以及上边的第k个输出端子(其中，k是2至n-1)经由对应的布线14k，与输出焊垫12的第k个焊垫连接，其结果是，第1、2、…、i-1、i、…、j、j+1、…、n-1、n个共n个输出端子按照输出焊垫12的顺序(连接对象的数据线或者栅极线的顺序)连接。另外，在图5中，输出焊垫12、输入焊垫13中为了简单起见，不各自区分开，表示为整体的区域(其它图中也同样)。
在图5所示结构中，需要与输入焊垫13相对侧的长边侧的输出端子的布线卷绕区域17，即，在IC芯片20A的下边和卷绕的最外侧的布线141之间需要设置间隔16。该间隔16仅仅设定为将与IC芯片20A下边的输入端子22的配置区域左右两侧的i根(第1～i根)输出端子和(n-j)根(第j+1～n根)输出端子相连接的布线卷绕到输出焊垫12侧的尺寸。
半细长型驱动IC芯片20A中，输出端子在芯片的多条边上按照该输出端子连接的数据线的顺序进行配置，与细长型(参照后述图6)相比，虽然可以使芯片尺寸变小，但是安装到薄膜基板10时需要布线卷绕区域17。需要布线卷绕区域17的理由是由于薄膜是单层布线结构。
并且，在图5所示结构的情况下，由于布线卷绕区域17的存在，搭载芯片的薄膜基板10的面积变大，每一个薄膜基板的定位孔11的数目(穿孔数)增大。这意味着薄膜每辊生产的产品数减少，产品的成本增大。
另一方面，在薄膜基板的情况下，利用多层布线没有优点，另外，利用多层基板时伴随着成本的增加。因此，主要在薄膜面上使用设有一层布线层的单层布线。
如上所述，在半细长型中，随着驱动IC的多输出化，布线卷绕区域17变大，IC的下边的输出端子数目越增加，间隔16越大，每个薄膜基板的定位孔11的数目(薄膜两侧的长度)增加。
图6是表示利用现有的细长型驱动IC芯片20B的结构的图。如图6所示，在细长型驱动IC中，输出端子按照信号的输出顺序(该输出端子对应于连接的数据线、栅极线)设置在芯片的一边上。1～n的n个驱动电路分别驱动显示面板从左至右第1～n个数据线(栅极线)时，IC芯片20B的第1～n个输出端子从左至右顺次配置。另外，在图6中，输入端子22跨越下边的整个区间进行设置，也可以是伪(dummy)端子。
如图6所示，每个薄膜基板的定位孔11的个数(穿孔数)是5个，比图5所示例(6个)少，IC芯片20B上边的端子数与图5的半细长相比增多。即，细长型芯片的情况下，与半细长型相比，能够限制薄膜面积，驱动IC的芯片尺寸变大。
另外，细长型芯片的情况下，输入边侧(输入数字图像信号、控制信号的一侧)上的无用空间变多。因而难以降低成本。
另外，细长型芯片的情况下，芯片的输出端子全部设置在一边，芯片的设计自由度(电路设计、布局)也受到限制，很难实现最优化设计。
[专利文献1]特开平6-110071号公报(图5)
近来，IC芯片和薄膜的成本大致相同。因此，为了降低产品的成本，需要降低薄膜基板的成本。
可是，随着精细化工序的进展，在高集成化的半导体装置中，实现芯片的小型化，尝试降低成本，但是实际上薄膜的小型化并没有实现。
发明内容
因此，本发明的目的是提供一种在实现芯片尺寸的小型化的同时，可以缩小搭载芯片的基板上的布线区域，降低整体成本的半导体装置、基板和半导体芯片，以及将该半导体装置作为显示用驱动装置的显示装置。
本申请所公开的发明为了实现上述目的，概略来说，如下所示：
本发明一个方面(侧面)的半导体装置，具有：半导体芯片，沿第一边具有多个端子，并且沿与所述第一边相对的第二边具有多个端子；和基板，表面具有布线，该布线从所述半导体芯片的所述第二边的至少一个端子所对应的位置处设有的端子连接部向所述半导体芯片下面延伸，从所述半导体芯片的所述第一边的对应端子间或旁边引出。
在本发明的半导体装置中，优选的是，所述半导体芯片由驱动显示装置数据线的数据驱动IC芯片，或者驱动所述显示装置栅极线的栅极驱动IC芯片构成。另外，在本发明中，所述基板由薄膜基板或者玻璃基板构成。
在本发明的半导体装置中，所述半导体芯片的所述端子由从所述半导体芯片的一面突出的突起构成，所述突起与所述基板的对应端子连接部的电极抵接，进行连接。
在本发明的半导体装置中，在所述基板表面，从所述半导体芯片的所述第一边间隔开，与所述第一边相对，设置有通过布线与所述第一边的端子和所述第二边的端子连接的信号电极组。
在本发明的半导体装置中，所述基板由薄膜基板构成，所述半导体芯片的所述第一边和所述信号电极组，在与沿所述薄膜基板的至少一侧的边设置的定位孔的排列方向相垂直的方向设置。
在本发明的半导体装置中，具有：半导体芯片，沿第一边具有多个端子，并且沿相对于所述第一边的第二边具有多个端子；以及基板，表面具有布线，该布线从所述半导体芯片的所述第二边的至少一个端子所对应的位置上设置的端子连接部，向所述半导体芯片的所述第一边侧引出，连接在与所述第一边分隔设置的信号电极上，在所述半导体芯片中，所述多个端子由输出端子构成，在从所述第二边的一端跨越预定宽度的第一区间内，顺次具有第i、第(i-1)、…、第2、第1输出端子；从所述第一边的一端到另一端顺次具有多个第i+1至第j(其中，j＞(i+1))的输出端子，从所述第二边的另一端跨越预定宽度的第二区间的一端开始，在所述第二边的另一端顺次具有第n、第n-1、…、第(j+2)、第(j+1)输出端子，所述第二边的第1至第i输出端子分别经由布线，通过预定布线区域，按所述第1至第i输出端子的顺序，引出到所述第一边的一端侧的延长线上，连接在第1至第i信号电极上，所述第一边的第(i+1)至第j(其中，j＞(i+1))的输出端子分别连接至与所述第一边相对设置的第(i+1)至第j信号电极，所述第二边的第(j+1)至第n输出端子，分别经由布线，延伸至所述第一边另一端的延长线上，与第j至第n信号电极连接。
在本发明的半导体装置中，所述半导体芯片，将n+1个(其中n是大于等于的整数)端子中的n个作为一组，在所述第一边上有多组端子组；在所述第二边上具有对应于所述第一边的多组端子组的各组、n+1个端子中剩下的一个端子；所述第二边的所述剩下的一个端子，分别从所述一个端子对应的位置处设置的端子连接部，经由延伸到所述半导体芯片下面的所述布线，通过所述第一边的对应组的端子组的两个端子间而引出。
在本发明的半导体装置中，在所述半导体芯片中，在所述第一边的至少一部分区域中具有未设置端子的空区域；在所述第二边的端子经由所述布线，延伸到所述第一边的空区域。
在本发明其他方面的基板中，搭载有沿第一边具有多个端子且沿与所述第一边相对的第二边具有多个端子的半导体芯片，其特征在于，具有布线，该布线设在所述基板的表面，从设在所述半导体芯片的所述第二边的端子的对应位置上的端子连接部延伸，从所述半导体芯片的所述第一边侧引出，或者再所述第一边延长的方向上扩展。
在本发明其他方面的基板中，搭载有沿第一边具有多个端子且沿与所述第一边相对的第二边具有多个端子的半导体芯片，其特征在于，具有布线，该布线设在所述基板的表面，从设在所述半导体芯片的所述第二边的端子的对应位置上的端子连接部延伸，从所述半导体芯片的所述第一边的端子间引出。
在本发明其他方面的半导体芯片中，沿第一边具有多个端子，并且沿第一边相对的第二边具有多个端子，在从所述第一边的一端跨越预定宽度的第一区间内顺次具有多个(k个)奇数序号的输出端子；在从所述第二边的一端跨越预定宽度的第二区间内顺次具有多个(k个)偶数序号的输出端子。
在本发明的半导体芯片中，所述半导体芯片具有从所述第一边的所述第一区间的另一端开始跨越预定宽度的第三区间；具有从所述第二边的所述第二区间的另一端开始跨越预定宽度的第四空间；在从所述第一边的所述第三区间的端部到所述第一边的另一端的第五区间内，顺次具有多个(m个)奇数序号的输出端子；在从所述第二边的所述第四区间的端部到所述第二边的另一端的第六区间内，顺次具有多个(m个)偶数序号的输出端子。
在本发明的半导体芯片中，所述第三区间和所述第四区间中的一个区间中顺次具有多个输出端子，在所述第三区间和所述第四区间的另一个区间中具有多个输入端子。
在本发明的半导体芯片中，所述半导体芯片具有从所述第一边的所述第一区间的另一端开始跨越预定宽度的第三区间；具有从所述第二边的所述第二区间的另一端开始跨越预定宽度的第四空间；在从所述第一边的所述第三区间的端部到所述第一边的另一端的第五区间内，顺次具有多个(m个)偶数序号的输出端子；在从所述第二边的所述第四区间的端部到所述第二边的另一端的第六区间内，顺次具有多个(m个)奇数序号的输出端子。
本发明其他方面的半导体芯片，沿第一边具有多个端子，并且沿第一边相对的第二边具有多个端子，所述半导体芯片将n+1个(其中n是大于等于的整数)端子中的n个作为一组，在所述第一边上有多组端子组；在所述第二边上具有对应于所述第一边的多组端子组的各阻的、n+1个端子中剩下的一个端子。
本发明其他方面的半导体芯片，沿第一边具有多个端子，并且沿第一边相对的第二边具有多个端子，所述半导体芯片将连续的n+1个(其中，n为大于等于1的整数)输出端子中的n个作为一组，在从所述第一边的一端到另一端的第一区间中有多组输出端子组；在从所述第二边的一端跨越预定宽度的第二区间、和从与所述第二边的所述一端相对的另一端跨越预定宽度的第三区间上，具有分别对应于所述第一边的多组输出端子组、连续的n+1个输出端子的剩下的一个输出端子；在所述第二边的所述第二和第三区间之间的区域中具有多个输入端子。
在本发明其他方面的半导体芯片中，沿第一边具有多个端子，并且沿第一边相对的第二边具有多个端子，在所述半导体芯片中，在从所述第一边的一端跨越预定宽度的第一区间中，顺次具有第1至第i(其中，i＞1)的输出端子；在从所述第二边的一端跨越预定宽度的第二区间中，顺次具有第i+1至第j(其中，j＞i+1)的输出端子；从所述第一边的另一端跨越预定宽度的第三区间中，从所述一端侧向所述另一端侧顺次具有第m+1至第n(其中，n＞(m+1))的输出端子；从所述第一边的另一端跨越预定宽度的第四区间中，从所述一端侧向所述另一端侧顺次具有第j+1至第m(其中，m＞(j+1))的输出端子；在所述第一边的第一区间和第二区间之间的区域中具有未设置端子的空区域。
在本发明中，所述半导体芯片是驱动显示装置的数据线的数据驱动IC芯片，或驱动所述显示装置的栅极线的栅极驱动IC芯片。
本发明其他方面的显示用驱动装置，具有：基板；设在所述基板上的多个信号输出电极；设在所述基板上的多个信号输入电极；和具有输入端子与所述信号输入电极连接、以及输出端子与所述信号输出电极连接的所述半导体芯片，所述显示用驱动IC，与所述信号输入电极相对的所述显示用驱动IC的第一边上具有多个输出端子，所述显示用驱动IC的所述第一边相反侧的第二边，与所述信号输入电极相对，所述显示用驱动IC，在所述第二边的至少一部分区间上具有输入端子，在所述第二边的剩下的区间的至少一部分上设置有输出端子，所述第二边的至少一个输出端子，经由通过所述显示用驱动IC的的所属基板相对面下面的布线，通过与所述一个输出端子对应的所述第一边的两个输出端子间，或通过所述第一边的输出端子旁边，与对应的信号输出电极连接。
根据本发明，利用通过芯片下部的布线将一侧边的端子引出到另一侧边，由此实现芯片尺寸的小型化，同时可以缩小搭载芯片的基板上的布线区域，降低整体的成本。
附图说明
图1是表示本发明第一实施例的平面结构的图。
图2是表示本发明一个实施例的剖面结构的图。
图3是表示本发明第二实施例的平面结构的图。
图4是表示本发明第三实施例的平面结构的图。
图5是表示利用半细长型芯片的现有驱动装置的平面结构的图。
图6是表示利用细长型芯片的现有驱动装置的平面结构的图。
具体实施方式
参照附图对实施本发明的最佳方式进行说明。本发明一个实施方式的半导体装置，参照图1，具有：基板(10)、设在基板(10)上的多个信号输出电极(12)、设在基板(10)上的多个信号输入电极(13)、以及输入端子连接在信号输入电极(13)上、输出端子连接在信号输出电极(12)上的显示用驱动IC(20)(数据驱动或栅极驱动)，在信号输出电极(12)侧相对的显示用驱动IC(20)的第一边上，作为一个例子，具有第1、3、5、…、i+1、…n-1个输出端子，在第一边相反侧的第二边与信号输入电极(13)相对，在第二边的至少一部分区间内具有多个输入端子(22)，在第二边剩下区间的至少一部分区间内具有例如第2、4、6、i、j、j+2、n-2、n个输出端子。第二边的输出端子(例如第二个输出端子)经由穿过半导体芯片(20)下面(基板对面侧)的布线，通过与该输出端子对应的第一边的两个输出端子(第1、3个输出端子)之间，与对应的信号输出电极(12)连接。
另外，作为本发明的其它实施方式，参照图3，半导体芯片(20)将连续的(n+1)个(例如3个)输出端子中的n个(2个)作为一组，第一边上有多组输出端子组，分别对应于第一边的多组输出端子组的各个组，在第二边上具有(n+1)个输出端子中剩下的一个输出电子，第二边的一个输出端子(例如第二个输出端子)也可以是经由布线(152)、通过与第一边对应的组的输出端子组的2个输出端子间(例如第一个和第三个输出端子间)而引出的结构。
并且，作为本发明其它的实施方式，参照图4，在半导体芯片(20)中，在第一边上的至少一部分区域(对应于逻辑部26的区域)上具有没有设置端子的空区域，在第二边上的输出端子也可以是经由半导体芯片(20)的下面设置的布线(15i)而引出到第一边的空区域的结构。
另外，基板(10)除薄膜之外，也可以是玻璃基板。在本发明的一个实施方式中，基板表面的布线优选的是单层布线。以下结合实施例进行详细说明。
图1是表示本发明一个实施方式的结构的图。参照图1，在本实施例中，数据驱动或者栅极驱动等的驱动IC芯片20是参照图5说明的半细长型IC芯片，其输出端子的排列与图5所示内容不同。在本实施例中，IC芯片20的输出端子21顺次排列配置在芯片的上边(在图1中上边设有奇数编号的输出引脚)、下边(在图1所示例中设有偶数编号的输出引脚)，在IC芯片20的下面，经由布线15，通过芯片20上边的输出端子21之间，连接到对应的输出焊垫12上。这样，IC芯片20的底面与薄膜基板10之间通有布线15，由此在薄膜基板10上，输出端子21按1～n的顺序进行设置，与对应的1～n的输出焊垫12连接(另外，在图1中，输出焊垫12、输入焊垫13为简便不各自区分表示，以整体区域表示)。
即，在本实施例中，IC芯片20上边的输出端子，从上边的左端开始按顺序依次设置有1、3、5、…、i-1、i+1的奇数编号的输出端子，在与该上边对应的下边，从下边的左端开始按顺序依次设置有2、4、6、…、i-2、i(其中，下边的号码与上边的号码是连续数)的偶数编号的输出端子，下边的第2、4、6、…、i-2、i个输出端子分别经由通过IC芯片20下部而卷绕的布线15，引出到上边侧，与对应的输出焊垫12连接。在图1所示例中，例如下边的第二个输出端子经由从上边的第一和第三个输出端子之间引出的布线152连接到输出焊垫12上。另外，第一和第三个输出端子的间隔比布线152的布线宽度大，有空隙。另外，薄膜基板10表面的布线是单层布线结构。
另外，在设置有IC芯片20下边的输入端子22的区域所对应的芯片20的上边区域中设置有输出端子i+2、i+3、i+4、i+5、…、j-3、j-2、j-1。
并且，在IC芯片20的上边，从设置有下边的输入端子22的区域所对应的区域附近到上边的另一端，顺次设置有第j+1、j+3、…、n-5、n-3、n-1个输出端子，对应的下边上设置有第j、j+2、…、n-4、n-2、n个输出端子。下边的第j、j+2、…、n-4、n-2、n个输出端子分别经由设置在芯片20下部的布线15，引出到芯片20的上边侧，连接到对应的输出焊垫12上。例如，下边的第n个输出端子经由从上边的第n-1个输出端子的右侧引出的布线15n，与对应的输出焊垫12(输出焊垫的右端)相连接。
如图1所示，在本实施例中，来自IC芯片20上边的输出端子的布线和从下边引出的布线从IC芯片20的上边扩开成扇形，与对应的输出焊垫12相连接。
根据上述结构的实施例，通过使IC芯片20的下面通过布线15，可以缩小设置在薄膜基板10表面的布线区域的面积。
另外，根据本实施例，通过将输入边侧的某个输出端子从输出边侧的相邻两个输出端子间卷绕布线，使薄膜基板10上的输出顺次。
在本实施例中，在IC芯片20中，将输出端子以上边与下边交互的方式顺次配置(在图1所示例中，上边是奇数编号，下边是偶数编号)。通过这种布局可以抑制芯片尺寸、薄膜基板的定位孔11的数目(穿孔数)的增加。
另外，在本实施例中，利用IC芯片20的电路功能，进行输出端子的替换排列控制时，也可以对应于例如TCP(Tape Carrier Package，柔性线路板)。即，在图1的芯片20下边的输出端子中，通过将输出端子的顺序替换成例如图5所示顺序，通过面朝上(端子面为表面)的丝焊等与输出焊垫12连接。该输出排列的替换也可以通过例如反熔(anti-fuse)等，可编程地替换图1或图5的输出端子的排列。
另外，在芯片左右两侧的边(短边)上也可以再设置输出端子，也可以是伪(dummy)端子。
根据本实施例，每个装置的薄膜基板10两侧的定位孔11的数目(穿孔数)是5个，与图6所示细长型IC芯片20B的情况相等。另一方面，通过在IC芯片20相对的上下边上设置输出端子，芯片尺寸(横向宽度)比细长型IC芯片20B缩短得多。
图2是表示本发明一个实施例的剖面结构的一例的模式图。在图2中表示了利用在将IC(LSI)的元件表面面向基板电极的状态下搭载到基板上的所谓“倒装式接合”的安装方式。在IC的电极和基板电极间存在突起的状态下进行电极间的接合。IC芯片20的端子面(元件面)上形成有突起21、22(焊球)，薄膜基板10上的导电部件23(电极部)与金属接合，为了缓和芯片20与基板10间的热膨胀或机械应力，在芯片20与基板10之间注入填料(树脂)25。阻焊剂24是用于突起21、22的连接(固定型的阻焊剂)。另外，薄膜基板10由聚酰亚胺、导电部件23由例如铜(镀锡)构成。突起21、22对应于图1的IC芯片20的一边(上边)和相反边(下边)的输出端子21和输入端子22。
利用布线将IC芯片20的输入焊垫13侧的输出端子引出到输出焊垫12侧的情况下，由与薄膜基板10表面的导电部件23同层的图案(即单层布线结构)构成的布线(参照图1的152、15n等)，从IC芯片20的下面，从输入端子22侧引出到输出端子21侧。另外，在图2中，说明了金属接合方式(锡球接合)的例，但当然也可以使用导电性树脂或各向异性导电部件的连接接合方式。即，在本实施例中，可以将IC芯片20的下面的布线从一条边延伸到另一边，可以确保绝缘性的话，可以不管芯片的电极和基板的电极的接合方式。
其次，对上述实施例的作用效果进行说明。
根据本实施例，可以通过减少薄膜的布线面积来减小薄膜的面积(PF数)。另外，芯片也可以以半细长型实现，从芯片和薄膜双方面来实现成本的降低。
根据本实施例，可以控制布线区域的增大，抑制薄膜面积(定位孔数)，因此可以降低成本。并且，利用半细长型芯片，与利用细长型时芯片尺寸小，芯片小型化相比，降低成本。这样，本实施例适用于多输出化趋势的显示用驱动装置，也关系着具有该驱动装置的显示装置的成本的降低。
以下对本发明其它实施例进行说明。图3是说明本发明第二实施例的结构的图。参照图3，本发明第二实施例也与所述实施例同样，数据驱动或栅极驱动等的IC芯片20是半细长型的IC芯片。在本实施例中，输出端子21的排列方式与图1所示所述实施例不同。
参照图3，在本实施例中，对应于IC芯片20上边侧的两个输出端子21，在IC芯片20的下边设置一个输出端子21，与所述实施例同样，下边的输出端子21经由通过IC芯片20下的布线(例如152)延伸到对应的两个输出端子21之间，与对应于输出焊垫12的焊垫连接。即，本实施例的IC芯片20以构成输出边的上边设置2个输出端子，下边设置1个输出端子的方式进行布局。更具体来说，如图3所示，与下面的第二输出端子相连接的布线152延伸到IC芯片20的下面，通过上边的第一和第三输出端子之间，与对应的输出焊垫12相连接，与下边的第5输出端子相连接的布线155通过在IC芯片20的下面延伸，通过上面的第四和第六输出端子之间，与对应的输出焊垫12相连接，同样的，连接于下边的第n-1输出端子的布线15n-1延伸到IC芯片20的下面，通过上边的第n-2和第n输出端子之间，与对应的输出焊垫12相连接。
另外，在图3中，与上边的2个输出端子相对地在下边设置一个输出端子，但对于上边的n个(n是大于等于3的整数)输出端子，当然也可以在下边设置一个输出端子。
图4是表示本发明第三实施例的结构的图。在本发明第三实施例中，数据驱动或栅极驱动等的IC芯片20是半细长型IC芯片，输出端子的排列方式与图1所示所示实施例不同。参照图4，在本实施例的IC芯片20中，芯片中央部设置有逻辑部(逻辑块)。图4的参考标号26表示逻辑部区域。因此，在图4上边侧的一部分存在有对应于逻辑部区域26，没有设置输出端子的空区域(逻辑部区域26的虚线限定区间)。在本实施例中，IC芯片20的下边的输出端子利用布线(通过IC芯片20的下面)，引出到上边的空区域，与对应的输出焊垫12相连接。例如，在IC芯片20的上边，在逻辑部区域26左侧，顺次设置从第1到第i(其中i＞1)的输出端子，在IC芯片20的上边，在逻辑部区域26右侧，顺次设置从第m+1到第n(其中n＞(m+1))的输出端子。另外，在IC芯片20的下边，在逻辑部区域26左侧，顺次设置从第i+1到第j(其中j＞(i+1))的输出端子，在IC芯片20下边，在逻辑部区域26右侧，顺次设置从第j+1到第m(其中m＞(j+1))的输出端子。并且从下边的第i+1到第j输出端子和从第j+1到第m输出端子，分别经由布线15i+1～15m，延伸到上边的空区域，与对应的输出焊垫12相连接。另外，也可以与第二实施例的结构并用，即设置在下边的输出端子的根数相对多时(逻辑部区域的宽度相对于芯片长边窄时)，相对于上边的n个输出端子的组，在下边设置一个输出端子，将下边的输出端子利用IC芯片20下的布线，从上边的输出端子间引出，与输出焊垫12相连接。
另外，在上述实施例中，以COF为例进行了说明，也同样适用于COG。另外，在上述实施例中，以驱动IC芯片为例进行说明，当然也可以适用于例如设置有多个输出端子的结构的任意IC芯片、LSI芯片等。
以上参照上述实施例对本发明进行了说明，但本发明不限于上述实施例，当然在本发明范围内包括本领域技术人员能够得到的各种变形和修改。

Claims (19)

1.一种半导体装置，其特征在于，具有：
半导体芯片，沿第一边具有多个端子，并且沿与所述第一边相对的第二边具有多个端子；和
基板，表面具有布线，该布线从所述半导体芯片的所述第二边的至少一个端子所对应的位置处设有的端子连接部向所述半导体芯片下面延伸，从所述半导体芯片的所述第一边的对应端子间或旁边引出。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片由驱动显示装置的数据线的数据驱动IC芯片，或者驱动所述显示装置的栅极线的栅极驱动IC芯片构成。
3.根据权利要求1所述的半导体装置，其特征在于，
所述基板由薄膜基板或者玻璃基板构成。
4.根据权利要求1所述的半导体装置，其特征在于，所述半导体芯片的所述端子由从所述半导体芯片的一面突出的突起构成，所述突起与所述基板的对应端子连接部的电极抵接，进行连接。
5.根据权利要求1所述的半导体装置，其特征在于，在所述基板表面，从所述半导体芯片的所述第一边间隔开，与所述第一边相对，设置有通过布线与所述第一边的端子和所述第二边的端子连接的信号电极组。
6.根据权利要求5所述的半导体装置，其特征在于，所述基板由薄膜基板构成，所述半导体芯片的所述第一边和所述信号电极组，在与沿所述薄膜基板的至少一侧的边设置的定位孔的排列方向相垂直的方向设置。
7.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片，在从所述第一边的一端跨越预定宽度的第一区间中，顺次具有多个(k个)序号属于偶数和奇数中一方的输出端子；
在从所述第二边的一端跨越预定宽度的第二区间中，顺次具有多个(k个)序号属于偶数和奇数中另一方的输出端子。
8.根据权利要求7所述的半导体装置，其特征在于，
所述半导体芯片具有从所述第一边的所述第一区间的另一端开始跨越预定宽度的第三区间；
具有从所述第二边的所述第二区间的另一端开始跨越预定宽度的第四空间；
在从所述第一边的所述第三区间的端部到所述第一边的另一端的第五区间内，顺次具有多个(m个)序号属于偶数和奇数中一方的输出端子；
在从所述第二边的所述第四区间的端部到所述第二边的另一端的第六区间内，顺次具有多个(m个)序号属于偶数和奇数中另一方的输出端子；
9.根据权利要求8所述的半导体装置，其特征在于，
所述半导体芯片在所述第三区间内顺次具有多个输出端子，在所述第四区间内具有多个输入端子。
10.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片，在从所述第一边的一端跨越预定宽度的第一区间内顺次具有多个(k个)奇数序号的输出端子；
在从所述第二边的一端跨越预定宽度的第二区间内顺次具有多个(k个)偶数序号的输出端子；
所述第二边的所述第二区间的输出端子，从所述基板表面的端子连接部，经由所述布线，引出到所述第一边的第一区间的相邻输出端子间或引出到所述第一边的输出端子的旁边；
2×k个输出端子从所述第一边的所述第一区间分别顺次与对应于所述第一边的所述第一区间设置的2×k个信号电极连接。
11.根据权利要求10所述的半导体装置，其特征在于，
在所述半导体芯片中，从所述第一边的所述第一区间的另一端跨越预定宽度的第三区间中顺次具有多个输出端子；
从所述第二边的所述第二区间的另一端跨越预定宽度的第四区间中顺次具有多个输入端子；
从所述第一边的所述第三区间的端部到所述第一边的另一端的第五区间中具有多个(m个)奇数序号的输出端子；
从所述第二边的所述第四区间的端部到所述第二边的另一端的第六区间中具有多个(m个)偶数序号的输出端子；
所述第二边的所述第六区间的输出端子，经由来自所述基板上的端子连接部的所述布线，引出到所述第一边的所述第五区间的相邻输出端子之间或输出端子的旁边；
2×m个输出端子从所述第一边的所述第五区间分别顺次与对应于所述第一边的第五区间设置的2×m个信号电极连接。
12.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片，将n+1个(其中n是大于等于的整数)端子中的n个作为一组，在所述第一边上有多组端子组；
在所述第二边上具有对应于所述第一边的多组端子组的各组、n+1个端子中剩下的一个端子；
所述第二边的所述剩下的一个端子，分别从所述一个端子对应的位置处设置的端子连接部，经由延伸到所述半导体芯片下面的所述布线，通过所述第一边的对应组的端子组的两个端子间而引出。
13.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片，将连续的n+1个(其中，n为大于等于1的整数)输出端子中的n个作为一组，在从所述第一边的一端到另一端的第一区间中有多组输出端子组；
在从所述第二边的一端跨越预定宽度的第二区间、和从与所述第二边的所述一端相对的另一端开始跨越预定宽度的第三区间上，具有分别对应于所述第一边的多组输出端子组、连续的n+1个输出端子的剩下的一个输出端子；
在所述第二边的所述第二和第三区间之间的区域中具有多个输入端子；
所述第二边的所述输出端子，从所述输出端子对应的位置处设置的端子连接部，经由延伸到所述半导体芯片下面的所述布线，通过所述第一边的对应组的n个输出端子中对应的两个输出端子间而引出。
14.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体芯片中，在所述第一边的至少一部分区域中具有未设置端子的空区域；
所述第二边的至少一个端子经由所述布线，延伸到所述第一边的空区域。
15.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体芯片中，在从所述第一边的一端跨越预定宽度的第一区间中，顺次具有第1至第i(其中，i＞1)的输出端子；
在从所述第二边的一端跨越预定宽度的第二区间中，顺次具有第i+1至第j(其中，j＞i+1)的输出端子；
从所述第一边的另一端跨越预定宽度的第三区间中，从所述一端侧向所述另一端侧顺次具有第m+1至第n(其中，n＞(m+1))的输出端子；
从所述第二边的另一端跨越预定宽度的第四区间中，从所述一端侧向所述另一端侧顺次具有第j+1至第m(其中，m＞(j+1))的输出端子；
在所述第一边的第一区间和第三区间之间的区域中具有未设置端子的空区域；
所述第二边的所述第二区间和所述第四区间的第i+1至第j的输出端子、和第j+1至第m的输出端子，从所述输出端子对应位置处设置的端子连接部，经由延伸到所述半导体芯片下面的所述布线，延伸到所述第一边的所述空区域，分别与对应的信号电极连接。
16.一种基板，搭载有沿第一边具有多个端子且沿与所述第一边相对的第二边具有多个端子的半导体芯片，其特征在于，
具有布线，该布线设在所述基板的表面，从所述半导体芯片的所述第二边的至少一个端子的对应位置处设置的端子连接部延伸，从所述半导体芯片的所述第一边的对应端子间或旁边引出。
17.根据权利要求16所述的基板，其特征在于，
所述基板由薄膜基板或玻璃基板构成。
18.一种显示装置，其特征在于，具有显示驱动装置，所述显示驱动装置具有权利要求1所述的半导体装置。
19.根据权利要求18所述的显示装置，其特征在于，
所述半导体芯片构成显示用驱动IC芯片，
所述显示驱动装置具有：
设在所述基板上的多个信号输出电极；和
设在所述基板上的多个信号输入电极，
所述半导体芯片具有与所述信号输入电极连接的输入端子；以及与所述信号输出电极连接的输出端子，
与所述信号输出电极相对的所述半导体芯片的所述第一边上设置有多个输出端子，
与所述半导体芯片的所述第一边相对侧的第二边，与所述信号输入电极相对，所述第二边的至少一部分区间上设置有输入端子，在所述第二边的剩下的区间的至少一部分上设置有输出端子，
所述第二边的至少一个输出端子，经由通过所述半导体芯片的所述基板相对面的下面的布线，通过与所述一个输出端子对应的所述第一边的两个输出端子之间或旁边，与对应的信号输出电极连接。
CNB2005100832193A 2004-07-07 2005-07-07 驱动装置和显示装置 Expired - Fee Related CN100495693C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004200677A JP4689202B2 (ja) 2004-07-07 2004-07-07 駆動装置及び表示装置
JP2004200677 2004-07-07

Publications (2)

Publication Number Publication Date
CN1719602A true CN1719602A (zh) 2006-01-11
CN100495693C CN100495693C (zh) 2009-06-03

Family

ID=35796777

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100832193A Expired - Fee Related CN100495693C (zh) 2004-07-07 2005-07-07 驱动装置和显示装置

Country Status (3)

Country Link
US (1) US7335977B2 (zh)
JP (1) JP4689202B2 (zh)
CN (1) CN100495693C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707852B (zh) * 2009-11-19 2011-09-28 友达光电股份有限公司 布局方法与电路板
CN102131344B (zh) * 2009-11-19 2013-01-09 友达光电股份有限公司 布局方法与电路板
CN103927963A (zh) * 2013-01-10 2014-07-16 三菱电机株式会社 显示装置及其检查方法
TWI470328B (zh) * 2012-01-17 2015-01-21 E Ink Holdings Inc 顯示面板
US9247615B2 (en) 2012-01-17 2016-01-26 E Ink Holdings Inc. Display panel
CN108399869A (zh) * 2017-02-06 2018-08-14 精工爱普生株式会社 电光面板、电光装置和电子设备
CN112140224A (zh) * 2020-09-09 2020-12-29 深圳市明锐信息科技有限公司 一种半导体集成电路及其制造系统
CN113724633A (zh) * 2020-05-26 2021-11-30 京东方科技集团股份有限公司 一种驱动芯片及显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
JP4837513B2 (ja) * 2006-10-04 2011-12-14 シャープ株式会社 半導体パッケージの製造方法、及び表示装置の製造方法
JP2010177563A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 表示駆動用半導体装置
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5581627B2 (ja) * 2009-08-05 2014-09-03 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5250525B2 (ja) 2009-10-16 2013-07-31 株式会社ジャパンディスプレイセントラル 表示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
US20100263918A1 (en) * 2010-06-29 2010-10-21 Layout Method And Circuit B Layout method and circuit board
JP2015143885A (ja) * 2015-04-24 2015-08-06 ラピスセミコンダクタ株式会社 表示装置用駆動回路
KR20170059062A (ko) * 2015-11-19 2017-05-30 삼성디스플레이 주식회사 표시 장치
US10180745B2 (en) 2015-12-25 2019-01-15 Shanghai Avic Optoelectronics Co., Ltd. Display panel and display device with narrow bezel
CN105607360B (zh) 2015-12-25 2019-07-05 上海中航光电子有限公司 一种显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06110071A (ja) * 1992-09-30 1994-04-22 Nec Corp 液晶表示装置
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2000077478A (ja) * 1998-09-02 2000-03-14 Toshiba Corp 半導体パッケージおよび印刷回路板
JP3914651B2 (ja) * 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP2000296636A (ja) * 1999-04-16 2000-10-24 Futaba Corp 蛍光プリントヘッド
JP3649050B2 (ja) * 1999-08-17 2005-05-18 カシオ計算機株式会社 半導体装置の接合構造
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
JP3807502B2 (ja) * 2003-11-28 2006-08-09 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707852B (zh) * 2009-11-19 2011-09-28 友达光电股份有限公司 布局方法与电路板
CN102131344B (zh) * 2009-11-19 2013-01-09 友达光电股份有限公司 布局方法与电路板
TWI470328B (zh) * 2012-01-17 2015-01-21 E Ink Holdings Inc 顯示面板
US9247615B2 (en) 2012-01-17 2016-01-26 E Ink Holdings Inc. Display panel
US9780123B2 (en) 2012-01-17 2017-10-03 E Ink Holdings Inc. Display panel
CN103927963A (zh) * 2013-01-10 2014-07-16 三菱电机株式会社 显示装置及其检查方法
CN108399869A (zh) * 2017-02-06 2018-08-14 精工爱普生株式会社 电光面板、电光装置和电子设备
CN113724633A (zh) * 2020-05-26 2021-11-30 京东方科技集团股份有限公司 一种驱动芯片及显示装置
US11948494B2 (en) 2020-05-26 2024-04-02 Chongqing Boe Optoelectronics Technology Co., Ltd. Driver chip and display device
CN112140224A (zh) * 2020-09-09 2020-12-29 深圳市明锐信息科技有限公司 一种半导体集成电路及其制造系统

Also Published As

Publication number Publication date
US7335977B2 (en) 2008-02-26
CN100495693C (zh) 2009-06-03
JP2006023469A (ja) 2006-01-26
US20070007650A1 (en) 2007-01-11
JP4689202B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
CN1719602A (zh) 驱动装置和显示装置
CN109994042B (zh) 驱动芯片及显示面板
KR100453306B1 (ko) 표시 소자 구동 장치 및 이를 이용한 표시 장치
US10495931B2 (en) Display device
JP5164547B2 (ja) 液晶表示装置
WO2022033117A1 (zh) 阵列基板、显示面板及显示装置
CN104732908A (zh) 显示面板
CN104952883A (zh) 柔性阵列基板、显示面板、键盘组件和电子设备
KR20070002278A (ko) 표시 기판 및 이를 구비한 표시 장치
CN1743926A (zh) 电光装置和电子设备
CN1294730A (zh) 显示板
CN1800925A (zh) 显示装置
CN114464661A (zh) 显示设备
US11069320B2 (en) Chip-on-film and display device
CN111142295A (zh) 显示装置
CN108807476A (zh) 显示器面板
CN103558703A (zh) 超窄边框液晶显示器及其驱动电路的cof封装结构
CN110828417B (zh) 集成电路封装及使用其的显示装置
KR102661646B1 (ko) 표시 장치
CN112435577A (zh) 阵列基板母板、阵列基板和显示装置
CN1670596A (zh) 半导体芯片的结构和利用其的显示设备
JP4228948B2 (ja) 表示装置
CN1683959A (zh) 显示设备的显示像素区外的外围边框上的空间节省
KR20170036942A (ko) 연성 필름, 표시 패널 및 이를 포함하는 표시 장치
JP2000330480A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20160707