JP2012059864A - 半導体装置用テープキャリア及びその製造方法 - Google Patents

半導体装置用テープキャリア及びその製造方法 Download PDF

Info

Publication number
JP2012059864A
JP2012059864A JP2010200700A JP2010200700A JP2012059864A JP 2012059864 A JP2012059864 A JP 2012059864A JP 2010200700 A JP2010200700 A JP 2010200700A JP 2010200700 A JP2010200700 A JP 2010200700A JP 2012059864 A JP2012059864 A JP 2012059864A
Authority
JP
Japan
Prior art keywords
insulating
tape carrier
wiring pattern
semiconductor device
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010200700A
Other languages
English (en)
Inventor
Akira Naito
晃 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010200700A priority Critical patent/JP2012059864A/ja
Publication of JP2012059864A publication Critical patent/JP2012059864A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】吸湿によるテープの寸法変動を抑えることが可能な半導体装置用テープキャリア及びその製造方法を提供する。
【解決手段】半導体装置用テープキャリア10は、フレキシブルな絶縁基材1と、前記絶縁基材の表面に形成された、インナーリード3及びアウターリード4,5を有する配線パターン2と、前記配線パターン2の表面に形成された、前記配線パターン2を絶縁保護する絶縁保護材6と、前記絶縁基材1の裏面に設けられた、前記絶縁基材1より吸水率が低い絶縁材料からなる低吸水材層を有する裏面基材8とを備えている。
【選択図】図1

Description

本発明は、半導体装置用テープキャリア及びその製造方法に関し、更に詳しくは、吸湿の影響によるテープ寸法の変動を抑えることが可能な半導体装置用テープキャリア及びその製造方法に関する。
電子機器の小型・軽量化、高機能化が進んでいる中で、半導体装置用テープキャリアの1つであるCOF(Chip On Film)用テープキャリアについても、使用環境として従来の乾燥状態を想定した用途向けばかりではなく、屋外や浴室など湿度条件の悪い場所への用途も想定する必要が出てきている。また、液晶パネルと接続するCOF用テープキャリアの端子部については、対応信号数の増加に伴う各端子間及び端子群トータルでの累積ピッチ管理が重要となっている。
従来、上記累積ピッチの寸法安定性を確保するために、絶縁基材の表面に形成される配線パターンとは独立した金属パターンを設けたCOF用テープキャリアが提案されている(例えば、特許文献1参照)。具体的には、図6に示すように、絶縁基材101の表面には、配線パターン102と、配線パターン102のインナーリード及びアウターリード以外の部分を覆うソルダーレジスト106とが設けられている。また、絶縁基材101の裏面には、パターニングされた金属層からなる金属パターン150が設けられている。なお、図6のCOF用テープキャリアには、ICチップ114が接続され、接続されたICチップ114の周囲は、封止樹脂116によって封止されている。
特開2003−68804号公報
しかしながら、上記特許文献1に記載された、図6に示すような配線パターン102とは独立した金属パターン(金属層)150を絶縁基材101の裏面又は表面に設けた構造のCOF用テープキャリアでは、例えば、裏面の金属パターン150により、絶縁基材101への外部からの水分を遮断する効果は期待できるものの、製造工程で絶縁基材101の両面の金属層をパターニングする必要があり、工数が増加しコスト高となる。更に、COF用テープキャリア全体の金属層が膜厚ないし広範囲となるため、COFテープキャリアの特徴である折り曲げ性が損なわれる可能性がある。
また、図6に示すような構造のCOF用テープキャリアでは、裏面に導電性の金属パターン150がむき出しであり、工程内外でのテープ搬送時に導電性異物が発生する懸念がある。昨今の配線パターンのファイン化では、導電性異物による電気的なショート不良は致命的な欠陥となり得るので、かかる導電性異物の発生を未然に防止することが望まれる。上記異物発生抑制の為には、裏面の金属パターン150にも絶縁体(ソルダーレジスト等)の積層を行う対策が考えられるが、その場合、工数の増加及び歩留りの低下により製造コストが高くなる。
本発明の目的は、吸湿によるテープ寸法の変動を抑えることが可能な半導体装置用テープキャリア及びその製造方法を提供することにある。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第1の態様は、フレキシブルな絶縁基材と、前記絶縁基材の表面に形成された、インナーリード及びアウターリードを有する配線パターンと、前記配線パターンの表面に形成された、前記配線パターンを絶縁保護する絶縁保護材と、前記絶縁基材の裏面に設けられた、前記絶縁基材より吸水率が低い絶縁材料からなる低吸水材層を有する裏面基材と、を備えた半導体装置用テープキャリアである。
本発明の第2の態様は、第1の態様の半導体装置用テープキャリアにおいて、前記裏面基材は、前記絶縁基材の表面上にICチップが実装される領域に対応する部分を除き、前記配線パターンが形成された領域に対応する部分を含む前記絶縁基材の裏面のほぼ全面に設けられている。
本発明の第3の態様は、第1の態様又は第2の態様の半導体装置用テープキャリアにおいて、前記絶縁基材の裏面に接着剤を介して前記裏面基材が接着されており、前記接着剤が前記絶縁基材より吸水率が低い材料からなる。
本発明の第4の態様は、第1〜第3の態様のいずれかの半導体装置用テープキャリアおいて、前記絶縁基材と前記裏面基材との間に金属層が設けられている。
本発明の第5の態様は、フレキシブルな絶縁基材と、前記絶縁基材の表面に形成された、インナーリード及びアウターリードを有する配線パターンと、前記配線パターンの表面に形成された、前記配線パターンを絶縁保護する絶縁保護材と、前記絶縁保護材の表面に設けられた、前記絶縁保護材より吸水率が低い絶縁材料からなる低吸水材層を有する表面基材と、を備えた半導体装置用テープキャリアである。
本発明の第6の態様は、第5の態様の半導体装置用テープキャリアにおいて、前記絶縁保護材の表面に接着剤を介して前記表面基材が接着されており、前記接着剤が前記絶縁保護材より吸水率が低い材料からなる。
本発明の第7の態様は、絶縁基材の表面に形成された導体層を、フォトエッチング法を用いて、インナーリード及びアウターリードを有する配線パターンを形成する工程と、前記配線パターンの表面に、前記配線パターンを絶縁保護する絶縁保護材パターンを形成する工程と、前記絶縁基材の裏面に、前記絶縁基材より吸水率が低い絶縁材料からなる低吸水材層を有する裏面基材を貼り付ける工程と、を備える半導体装置用テープキャリアの製造方法である。
本発明の第8の態様は、第7の態様の半導体装置用テープキャリアの製造方法において、前記裏面基材を貼り付ける工程において、前記絶縁基材の裏面に、前記絶縁基材より吸水率が低い材料からなる接着剤を介して前記裏面基材を貼り付ける。
本発明の第9の態様は、絶縁基材の表面に形成された導体層を、フォトエッチング法を用いて、インナーリード及びアウターリードを有する配線パターンを形成する工程と、前記配線パターンの表面に、前記配線パターンを絶縁保護する絶縁保護材パターンを形成する工程と、前記絶縁保護材の表面に、前記絶縁保護材より吸水率が低い絶縁材料からなる低吸水材層を有する表面基材を貼り付ける工程と、を備える半導体装置用テープキャリアの製造方法である。
本発明の第10の態様は、第9の態様の半導体装置用テープキャリアの製造方法において、前記表面基材を貼り付ける工程において、前記絶縁保護材の表面に、前記絶縁保護材より吸水率が低い材料からなる接着剤を介して前記表面基材を貼り付ける。
本発明によれば、吸湿によるテープ寸法の変動を抑えることが可能な半導体装置用テープキャリア及びその製造方法を提供できる。
本発明の第1の実施形態に係る半導体装置用テープキャリアを示すもので、図1(a)は配線パターンが形成された表面側の平面図、図1(b)は裏面側の平面図である。 図1の半導体装置用テープキャリアにICチップが実装された状態の断面図である。 図1の半導体装置用テープキャリアを液晶パネル及びプリント基板に接続した状態を示す断面図である。 図1の半導体装置用テープキャリアの各製造工程を示す断面図である。 本発明の第2の実施形態に係る半導体装置用テープキャリアを示すもので、図5(a)は配線パターンが形成される表面側の平面図、図5(b)は半導体装置用テープキャリアにICチップが実装された状態の断面図である。 従来のCOF用テープキャリアにICチップが実装された状態を示す断面図である。
以下に、本発明に係る半導体装置用テープキャリア及びその製造方法の一実施形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置用テープキャリアを示すもので、図1(a)は配線パターンが形成されたテープキャリア表面側の平面図、図1(b)はテープキャリア裏面側の平面図である。また、図2は、図1の半導体装置用テープキャリアにICチップが実装された状態の断面図である。第1の実施形態の半導体装置用テープキャリアは、デバイスホールを有さず、配線の微細化に適したCOF用テープキャリアである。
(COF用テープキャリアの構成)
本実施形態のCOF用テープキャリア10は、フレキシブルな絶縁基材としての絶縁性テープ1を有し、図1(a)に示すように、絶縁性テープ1の半導体チップ搭載側である表面側には配線パターン2が形成されている。配線パターン2は、複数の配線リードを有し、接続部となるインナーリード3、入力アウターリード4及び出力アウターリード5の部分を除く配線パターン2の表面には、絶縁保護材としてのソルダーレジスト6が被覆されている。
絶縁性テープ1の幅方向のほぼ中央部は、ICチップ(半導体チップ)を搭載する部分となっており、ソルダーレジスト6が形成されずに、複数のインナーリード3及び絶縁性テープ1が外部に露出している。また、絶縁性テープ1の長手方向の両端部にはソルダーレジスト6が形成されておらず、一端部には出力アウターリード5が露出し、他端部には入力アウターリード4が露出している。配線パターン(配線リード)2は、例えば、銅(Cu)層からなり、銅層の表面には錫(Sn)めっきが施されている。また、絶縁性テープ1の幅方向の両側縁部には、テープ長手方向に所定の間隔を持って複数のスプロケットホール7がそれぞれ設けられている。
一方、絶縁性テープ1の裏面側には、図1(b)に示すように、ICチップ接続部を除
くほぼ全面に、絶縁性を有する裏面基材8が設けられている。裏面基材8は、絶縁性テープ1の吸湿によるテープ寸法変動を抑えることを主な目的として設けられるもので、裏面基材8には、ポリイミドなどからなる絶縁性テープ1よりも吸水率が低い絶縁材料が用いられる。
本実施形態の裏面基材8は、図2に示すように、絶縁性テープ1裏面を覆う低吸水材層(水分遮断材層)11と、この低吸水材層11の外側を更に覆うポリイミド等からなる絶縁性テープ12とで構成されている。低吸水材層11は、テープのベースとなる絶縁性テープ1よりも吸水率が低い絶縁材料で形成される。
なお、裏面基材は、上記第1の実施形態のような低吸水材層11と絶縁性テープ12との2層構造の裏面基材8に限らず、例えば、絶縁性テープ1よりも吸水率が低い絶縁材料からなる単層構造の裏面基材、つまり低吸水材層のみの裏面基材、或いは、低吸水材層を有する3層構造以上の裏面基材でもよい。
図1(b)、図2に示すように、裏面基材8は、ICチップが実装される領域(ICチップ接続部)に対応する部分を除いて、スプロケットホール7の付近まで、絶縁性テープ1のほぼ全面に形成されている。ICチップ接続部に対応する部分には裏面基材8を形成せずに、絶縁性テープ1の裏面側が露出するようにした理由は、ICチップ14を実装する際に裏面側から加えられる印加熱及び圧力を、裏面基材8によって低減させることなく、インナーリード3及びICチップ14に加えるためである。
COF用テープキャリア10にICチップ14を実装する際には、図2に示すように、ソルダーレジスト6から露出するインナーリード3群に対してICチップ14のバンプ電極15を接続する。この接続には、ボンディング装置(図示せず)を用いて印加熱及び圧力を加えて行う。次いで、この接続箇所のICチップ14とCOF用テープキャリア10との間隙は、吸湿や汚染等から保護するために、封止樹脂16によって封止される。
(COF用テープキャリアを液晶パネルに接続した適用例)
図3は、図2に示すようなICチップ14が実装されたCOF用テープキャリア10を、液晶パネル31及びプリント基板32に接続した状態を示す断面図である。
ガラスからなる液晶パネル31の表面の一方に端子群(図示せず)が形成されており、ガラスエポキシからなるプリント基板(PWB)32の表面にも一方に端子群(図示せず)が形成されている。この液晶パネル31側の端子群は、COF用テープキャリア10の出力アウターリード5群と一対一に対応しており、異方性導電材(ACF)33により加圧接続されている。同様に、プリント基板32側の端子群も、COF用テープキャリア10の入力アウターリード4群と一対一に対応しており、異方性導電材33により加圧接続されている。この際、図3に示すように、ICチップ14を内側とし、裏面基材8が外側になるようにCOF用テープキャリア10を折り曲げて接続されている。なお、ICチップ14は、そのパッド電極17,バンプ電極15を介してインナーリード3に接合されている。
図3に示すように、液晶パネル31、プリント基板32と接続されるCOF用テープキャリア10の裏面に設けられる、水分を遮断する水分遮蔽効果を有する裏面基材8は、COF用テープキャリア10の最終工程で貼り付けられ、ICチップ14の実装後もそのまま保持され、最終製品の組立工程である液晶パネル31等との実装後もそのまま残る。この裏面基材8の存在により、周辺環境によるICチップ14実装時の水分によるテープ伸縮等の変動の影響を受け難くなり、ICチップ14実装時に端子群(インナーリード3、入力アウターリード4、出力アウターリード5)の累積ピッチの変動の発生を低減できる。また、液晶パネル31等に実装された最終製品完成後もそのまま裏面基材8は残るため、製品の使用環境下における水分の影響によるテープ寸法変動や端子部等の絶縁性の低下
を防止することができる。
(COF用テープキャリアの製造方法)
図4に、本発明の一実施形態に係る半導体装置用テープキャリア(COF用テープキャリア)の製造方法における各製造工程の断面図を示す。
通常のCOF用テープキャリアの製造プロセスと同様に、まず片面のみに銅層(例えば、厚さ8μm)41を有した絶縁基材である絶縁性テープ(例えば、厚さ38μmのポリイミド材)1の幅方向の両側縁部に、工程内での搬送用にスプロケットホールを加工する(図4(a)、なお、図4にはスプロケットホールは図示省略)。続いて、銅層41のパターニングのために、銅層41上に感光性のフォトレジスト42を塗布し、配線パターン形成部以外の部分のフォトレジスト42をフォトマスク43を用いて露光により感光し(図4(b))、感光部分のフォトレジスト42を現像処理により除去して、フォトレジストパターン44を形成する(図4(c))。
次いで、フォトレジストパターン44をマスクとして、エッチングにて不要な部分の銅層41を除去し(図4(d))、更に、フォトレジストパターン44を除去することで配線パターン2を形成する(図4(e))。その後、最終製品仕様に従い位置マーク等のパンチ加工を行い、配線検査を実施する。続いて、ICチップや液晶パネルなどの端子部とともに、酸化防止として配線パターン2に全面的に錫(Sn)めっきを施した後、配線パターン2の端子部以外を保護するために、ソルダーレジスト6を塗布する(図4(f))。
次に、絶縁性テープ1の裏面に、絶縁性テープ1より吸水率が低い絶縁材料からなる低吸水材層(水分遮蔽層)11を有する裏面基材8を貼り付ける(図4(g))。裏面基材8は、ベースとなる絶縁性テープ12上に低吸水材層11と接着剤層13が形成されたテープ状の材料で、裏面基材8は接着剤層13を介して絶縁性テープ1に貼り付けられる。裏面基材8は、ICチップが実装されるICチップ接続部に対応する部分には貼り付けられず、チップ接続部に対応する部分の絶縁性テープ1の裏面は露出している。
COF用テープキャリアの特徴である折り曲げ性を確保するため、貼り合わされる裏面基材8の低吸水材層11は、できるだけ薄い方が望ましく、折り曲げ性を確保するために絶縁性テープ1表面の銅層41よりも柔軟な材料とするのが良い。接着剤層13には、絶縁性テープ1と同等の吸水率の接着剤を用いれば良いが、好ましくは絶縁性テープ1よりも吸水率が低く1.4%〜1.7%程度の吸水率、より好ましくは1.4%以下の吸水率を
有する接着剤を用いる。
絶縁性テープ1の裏面側へ裏面基材8を貼り付ける際に、ソルダーレジスト6の塗布後(図4(f)の工程後)のCOF用テープキャリアを、一旦表裏の巻き替えを行うことにより、貼り付けの作業性を向上できる。この際、絶縁性テープ1の裏面に貼り付ける裏面基材8はCOF用テープキャリアに合せてリール状のものを使用する(なお、後述するように、絶縁性テープ1の表面側に低吸水材層を有する表面基材18を貼り合せる場合は、巻き替えずに、そのままの向きで作業することができる。)。
絶縁性テープ1の裏面に裏面基材8を貼り付けた後には、通常のCOF用テープキャリアと同様に、引き続き出荷仕様への加工及び各種検査を行うことで最終出荷製品となる。
なお、テープ裏面に裏面基材8を貼付けると、COF用テープキャリアは若干厚みが増すことになるが、折り曲げ性に優れた裏面基材8を使用することにより、特に既存パスラインを変更せずに、通常のCOFテープ製品と同様に搬送することが可能である。また、
テープ裏面に裏面基材8を設けると、製造工程内での搬送安定性が確保出来るため、生産性の向上を図ることが可能である。更に、吸水率が低く且つ熱負荷による変動が少ない材料の裏面基材を配置することで、ICチップ実装時の熱負荷によるテープ伸縮も低減することができる。また、上記実施形態では、絶縁性テープ1の裏面に接着剤を用いて裏面基材8を貼り付けたが、例えば、絶縁性テープ1よりも吸水率が低い絶縁材料を塗布するなどして形成しても良い。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る半導体装置用テープキャリア(COF用テープキャリア)を示すもので、図5(a)は配線パターンが形成される表面側の平面図、図5(b)は半導体装置用テープキャリアにICチップが実装された状態の断面図である。
上記第1の実施形態のCOF用テープキャリア10では、配線パターン2が形成された絶縁性テープ1の表面側とは反対側の裏面側に、絶縁性テープ1より吸水率が低い絶縁材料からなる低吸水材層11を有する裏面基材8を設けたが、この第2の実施形態のCOF用テープキャリア20では、絶縁性テープ1の表面側に、絶縁性テープ1より吸水率が低い絶縁材料からなる低吸水材層11を有する表面基材18を設けた。
図5(a)、(b)に示すように、フレキシブルな絶縁基材としての絶縁性テープ1の表面側には配線パターン2が形成され、配線パターン2のインナーリード3、入力アウターリード4及び出力アウターリード5を除く部分には、絶縁保護材としてのソルダーレジスト6が被覆されている(図1(a)に示すテープ表面側と同様な状態)。ソルダーレジスト6上には、絶縁性を有する表面基材18が設けられている。表面基材18は、図5(b)に示すように、ソルダーレジスト6より吸水率が低い絶縁材料からなり、ソルダーレジスト6表面を覆う低吸水材層(水分遮蔽材層)11と、この低吸水材層11の外側を更に覆うポリイミド等からなる絶縁性テープ12とで構成されている。表面基材18は、ICチップ実装に影響が無いようにICチップ接続部を除き、また、液晶パネル等の他機器との接続にも影響が無いようにソルダーレジスト6の形成範囲と同じにしている。本実施形態のCOF用テープキャリア20でも、表面基材18を設けることにより、COF用テープキャリア20の吸湿によるテープ寸法変動などを抑えることができる。
表面基材18をソルダーレジスト6上に設ける方法としては、図4に示す上記実施形態と同様に、接着剤を用いて表面基材18をソルダーレジスト6上に貼り付けたり、或いは、ソルダーレジスト6よりも吸水率が低い絶縁材料をソルダーレジスト6上に塗布するなどして形成したりすればよい。接着剤を用いて貼り付ける場合には、接着剤はソルダーレジスト6よりも吸水率が低い接着剤を用いるのが好ましい。
また、第1の実施形態のCOF用テープキャリア10と、第2の実施形態のCOF用テープキャリア20とを組み合わせた実施形態として、絶縁基材である絶縁性テープ1の裏面に裏面基材8を設け、更に絶縁性テープ1の表面側のソルダーレジスト6上にも表面基材18を設けてもよい。この実施形態では、絶縁性テープ1の裏面側又は表面側のどちらか一方の面側にのみ、低吸水材層を有する材料を配置する場合に比べて、より一層の水分遮断効果ないしテープ変動抑制効果を得ることができる。
(上記実施形態の効果)
上記第1,第2の実施形態のCOF用テープキャリア及びその製造方法によれば、以下に示す一つまたは複数の効果が得られる。
(1)COF用テープキャリアの絶縁性テープ1又はソルダーレジスト6よりも吸水率が低い低吸水材層(水分遮蔽材層)11を有する裏面基材8又は表面基材18を設けることにより、ICチップ実装までの保管期間及びICチップ実装後の液晶パネル等の他製品
との接続までの期間の吸水・吸湿によるテープ伸縮を抑制することが出来る。ICチップ実装時の周辺環境の湿度・水分によるCOF用テープキャリアの端子群のトータル累積ピッチの変動量は、裏面基材8又は表面基材18の吸水膨張係数以下に抑制することが出来る。低吸水材層11の吸水率を1.4〜1.7%程度とすると、裏面基材8又は表面基材18の湿度膨張係数は約15ppm/%RHとなる。
(2)裏面基材8又は表面基材18を設けることにより、水分・湿度によるテープキャリアの伸縮等の変動量が低減されるので、周囲の作業環境に影響され難くなり、ICチップとの接合時や液晶パネルとの接合時等における作業調整負荷の低減ないし作業調整の簡略化が図れる。
(3)裏面基材8又は表面基材18を設けたCOF用テープキャリアを組み込んだ液晶パネル等の最終製品の完成後、使用環境による湿度影響を受け難く、テープ変動による接続不良や腐食による絶縁性の低下を抑制することが出来る。
(4)絶縁性テープ12に低吸水材層11を設けた構造の裏面基材8又は表面基材18であるため、COF用テープキャリアの製造中および製造後においても通常のCOFテープと同様に絶縁性テープ12側がCOF用テープキャリアの最下層又は最上層となるので、致命的な異物(例えば、導電性異物など)の発生や変形等の可能性は低い。
(5)COF用テープキャリアの製造にあっては、既存のCOF用テープキャリアの製造ラインに、裏面基材8又は表面基材18を貼り付ける貼付装置を導入することにより、既存の製造ラインをそのまま使用することが可能である。また、既存の製造工程に、裏面基材又は表面基材の貼付け工程を追加するだけで実現できる。
(その他の実施形態)
他の実施形態として、上記第1の実施形態の半導体装置用キャリアテープにおいて、絶縁基材である絶縁性テープ1と裏面基材8との間に金属層を設けるようにしてもよい。或いは、上記第2の実施形態の半導体装置用キャリアテープにおいて、絶縁保護材であるソルダーレジスト6と表面基材18との間に金属層を設けるようにしてもよい。更には、絶縁性テープ1と裏面基材8との間に金属層を設け、且つソルダーレジスト6と表面基材18との間に金属層を設けた構造としてもよい。これら金属層は、金属層を有する裏面基材又は表面基材を貼り付けて形成したり、或いは、絶縁性テープ1又はソルダーレジスト6に金属を蒸着して金属層を形成した後に、裏面基材又は表面基材を塗布又は貼り付けによって形成したりすればよい。
このように、金属層を更に設けることにより、水分遮蔽効果を有する低吸水材層の薄膜化を図ることができ、また、金属層であるため、より完全に水分を遮断することが可能となる。なお、導電性の金属層を設けた場合でも、露出部となる裏面側表層又は表面側表層は絶縁体である裏面基材又は表面基材で覆われるため、万一、裏面基材又は表面基材から異物が発生しても、不導電性の異物であり致命的な欠陥には結びつく可能性は低い。
なお、本発明の半導体装置用キャリアテープは、上記実施形態で説明したCOF用キャリアテープに限らず、デバイスホールを有するTCP(Tape Carrier Package)用キャリアテープなどにも適用できる。
1 絶縁性テープ(絶縁基材)
2 配線パターン
3 インナーリード
4 入力アウターリード
5 出力アウターリード
6 ソルダーレジスト(絶縁保護材)
8 裏面基材
10 COF用キャリアテープ(半導体装置用キャリアテープ)
11 低吸水材層
12 絶縁性テープ
13 接着剤層
14 ICチップ
18 表面基材
20 COF用キャリアテープ(半導体装置用キャリアテープ)

Claims (10)

  1. フレキシブルな絶縁基材と、
    前記絶縁基材の表面に形成された、インナーリード及びアウターリードを有する配線パターンと、
    前記配線パターンの表面に形成された、前記配線パターンを絶縁保護する絶縁保護材と、
    前記絶縁基材の裏面に設けられた、前記絶縁基材より吸水率が低い絶縁材料からなる低吸水材層を有する裏面基材と、
    を備えたことを特徴とする半導体装置用テープキャリア。
  2. 請求項1に記載の半導体装置用テープキャリアにおいて、前記裏面基材は、前記絶縁基材の表面上にICチップが実装される領域に対応する部分を除き、前記配線パターンが形成された領域に対応する部分を含む前記絶縁基材の裏面のほぼ全面に設けられていることを特徴とする半導体装置用テープキャリア。
  3. 請求項1または2に記載の半導体装置用テープキャリアにおいて、前記絶縁基材の裏面に接着剤を介して前記裏面基材が接着されており、前記接着剤が前記絶縁基材より吸水率が低い材料からなることを特徴とする半導体装置用テープキャリア。
  4. 請求項1〜3のいずれかに記載の半導体装置用テープキャリアにおいて、前記絶縁基材と前記裏面基材との間に金属層が設けられていることを特徴とする半導体装置用テープキャリア。
  5. フレキシブルな絶縁基材と、
    前記絶縁基材の表面に形成された、インナーリード及びアウターリードを有する配線パターンと、
    前記配線パターンの表面に形成された、前記配線パターンを絶縁保護する絶縁保護材と、
    前記絶縁保護材の表面に設けられた、前記絶縁保護材より吸水率が低い絶縁材料からなる低吸水材層を有する表面基材と、
    を備えたことを特徴とする半導体装置用テープキャリア。
  6. 請求項5に記載の半導体装置用テープキャリアにおいて、前記絶縁保護材の表面に接着剤を介して前記表面基材が接着されており、前記接着剤が前記絶縁保護材より吸水率が低い材料からなることを特徴とする半導体装置用テープキャリア。
  7. 絶縁基材の表面に形成された導体層を、フォトエッチング法を用いて、インナーリード及びアウターリードを有する配線パターンを形成する工程と、
    前記配線パターンの表面に、前記配線パターンを絶縁保護する絶縁保護材パターンを形成する工程と、
    前記絶縁基材の裏面に、前記絶縁基材より吸水率が低い絶縁材料からなる低吸水材層を有する裏面基材を貼り付ける工程と、
    を備えることを特徴とする半導体装置用テープキャリアの製造方法。
  8. 請求項7に記載の半導体装置用テープキャリアの製造方法において、前記裏面基材を貼り付ける工程において、前記絶縁基材の裏面に、前記絶縁基材より吸水率が低い材料からなる接着剤を介して前記裏面基材を貼り付けることを特徴とする半導体装置用テープキャリアの製造方法。
  9. 絶縁基材の表面に形成された導体層を、フォトエッチング法を用いて、インナーリード及びアウターリードを有する配線パターンを形成する工程と、
    前記配線パターンの表面に、前記配線パターンを絶縁保護する絶縁保護材パターンを形成する工程と、
    前記絶縁保護材の表面に、前記絶縁保護材より吸水率が低い絶縁材料からなる低吸水材層を有する表面基材を貼り付ける工程と、
    を備えることを特徴とする半導体装置用テープキャリアの製造方法。
  10. 請求項9に記載の半導体装置用テープキャリアの製造方法において、前記表面基材を貼り付ける工程において、前記絶縁保護材の表面に、前記絶縁保護材より吸水率が低い材料からなる接着剤を介して前記表面基材を貼り付けることを特徴とする半導体装置用テープキャリアの製造方法。
JP2010200700A 2010-09-08 2010-09-08 半導体装置用テープキャリア及びその製造方法 Withdrawn JP2012059864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010200700A JP2012059864A (ja) 2010-09-08 2010-09-08 半導体装置用テープキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010200700A JP2012059864A (ja) 2010-09-08 2010-09-08 半導体装置用テープキャリア及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012059864A true JP2012059864A (ja) 2012-03-22

Family

ID=46056623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010200700A Withdrawn JP2012059864A (ja) 2010-09-08 2010-09-08 半導体装置用テープキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012059864A (ja)

Similar Documents

Publication Publication Date Title
US8648261B2 (en) Printed circuit board
US20090108445A1 (en) Substrate structure and semiconductor package using the same
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
TWI358117B (en) Packaging structure and packaging method thereof
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
US9269677B2 (en) Fabrication method of packaging substrate
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP2011199090A (ja) フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
WO2006100738A1 (ja) 半導体装置及びその製造方法
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
JP2011114332A (ja) 半導体装置用配線基板及びそれを用いた半導体装置
CN101261978A (zh) 半导体元件安装用基板及其制造方法
JP2012059864A (ja) 半導体装置用テープキャリア及びその製造方法
JPH06177315A (ja) 多層リードフレーム
TW201807790A (zh) 半導體結構
KR101320973B1 (ko) 집적회로 소자 패키지 및 이의 제조 방법
TWI604542B (zh) 封裝基板及其製法
CN108461405B (zh) 线路载板及其制造方法
TW200532884A (en) Integrated circuit substrate with conductive ring and semiconductor device integrated with the substrate
KR20080082365A (ko) 금속 코어를 사용한 pcb, 그 제조방법 및 반도체 패키지제조방법
JP5267540B2 (ja) 半導体装置
JP2011003818A (ja) モールドパッケージ
JP2009026982A (ja) 電子装置とその製造方法
KR20130120580A (ko) 집적회로 소자 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130508