CN111554658A - 一种半导体封装器件 - Google Patents

一种半导体封装器件 Download PDF

Info

Publication number
CN111554658A
CN111554658A CN202010367792.1A CN202010367792A CN111554658A CN 111554658 A CN111554658 A CN 111554658A CN 202010367792 A CN202010367792 A CN 202010367792A CN 111554658 A CN111554658 A CN 111554658A
Authority
CN
China
Prior art keywords
chip
conductive
semiconductor package
package device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010367792.1A
Other languages
English (en)
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN202010367792.1A priority Critical patent/CN111554658A/zh
Publication of CN111554658A publication Critical patent/CN111554658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体封装器件，包括：封装基板、连接芯片、多个第一导电柱、至少一层第一再布线层、第一芯片和第二芯片；连接芯片位于封装基板一侧，且连接芯片的非功能面朝向封装基板；第一导电柱位于连接芯片的外围，且第一导电柱的一端与封装基板电连接；第一再布线层位于连接芯片的功能面一侧，且第一再布线层的不同区域分别与连接芯片和第一导电柱的另一端电连接；第一芯片和第二芯片同层设置于第一再布线层上，且第一芯片和第二芯片的功能面上的信号传输区靠近设置，第一芯片和第二芯片的功能面上的信号传输区和非信号传输区高度相同，且均与第一再布线层电连接。通过上述方式，本申请能够降低封装成本，提高半导体封装器件的性能。

Description

一种半导体封装器件
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体封装器件。
背景技术
现有的芯片封装技术所封装的半导体封装器件，其芯片通常通过硅中介板与基板进行连接，该半导体封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅中介板脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，形成一种新的半导体封装器件，能够降低成本，且形成的半导体封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种半导体封装器件，能够降低封装成本，提高半导体封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装器件，该半导体封装器件包括：封装基板、连接芯片、多个第一导电柱、至少一层第一再布线层、第一芯片和第二芯片；其中，连接芯片，位于所述封装基板一侧，且所述连接芯片的非功能面朝向所述封装基板；多个第一导电柱，位于所述连接芯片的外围，且所述第一导电柱的一端与所述封装基板电连接；至少一层第一再布线层，位于所述连接芯片的功能面一侧，且所述第一再布线层的不同区域分别与所述连接芯片和所述第一导电柱的另一端电连接；第一芯片和第二芯片，同层设置于所述第一再布线层上，且所述第一芯片和所述第二芯片的功能面上的信号传输区靠近设置，所述第一芯片和所述第二芯片的功能面上的所述信号传输区和非信号传输区高度相同，且均与所述第一再布线层电连接。
其中，所述半导体封装器件还包括：多个第二导电柱，分别设置于所述连接芯片的功能面的连接焊盘上，所述第二导电柱的两端分别与所述第一再布线层和所述连接焊盘电连接。
其中，所述半导体封装器件还包括：第一底填胶，连续覆盖所述多个第二导电柱的侧面。
其中，所述第一导电柱的高度与所述连接芯片和所述第二导电柱的高度之和相同，所述半导体封装器件还包括：第一塑封层，连续覆盖所述第一导电柱、所述连接芯片以及所述第一底填胶的侧面，所述第一塑封层的高度与所述第一导电柱高度相同；
所述封装基板面向所述第一芯片和所述第二芯片的第一表面平整，所述连接芯片的非功能面与所述第一表面之间具有间隙或直接接触。
其中，所述第一导电柱的高度小于所述连接芯片和所述第二导电柱的高度之和，所述封装基板面向所述第一芯片和所述第二芯片的第一表面具有凹槽，至少部分所述连接芯片位于所述凹槽内。
其中，所述半导体封装器件还包括：多个第三导电柱，分别设置于所述信号传输区和所述非信号传输区的焊盘上，且与所述第一再布线层电连接。
其中，所述半导体封装器件还包括：第二底填胶，连续覆盖所述多个第三导电柱的侧面；和/或，第二塑封层，连续覆盖所述第一芯片和所述第二芯片的侧面。
其中，所述半导体封装器件还包括：电连接结构，设置于所述连接芯片的非功能面和所述封装基板之间，所述第一导电柱通过所述电连接结构与所述封装基板电连接。
其中，所述电连接结构包括：第一焊球，设置于所述第一导电柱远离所述第一芯片和所述第二芯片的一侧；所述第一导电柱通过所述第一焊球与所述封装基板电连接；第三底填胶，连续覆盖所述第一焊球的侧面。
其中，所述电连接结构包括：第二再布线层，设置于所述连接芯片的非功能面一侧，且所述第二再布线层与所述第一导电柱电连接；第二焊球，设置于所述第二再布线层远离所述第一导电柱的一侧，所述第一导电柱通过所述第二再布线层、所述第二焊球与所述封装基板电连接；第四底填胶，连续覆盖所述第二焊球的侧面。
本申请的有益效果是：本申请提供的半导体封装器件，其主芯片的信号传输区和非信号传输区采用不同的连接方式：信号传输区通过连接芯片连接第一芯片和第二芯片，提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能；非信号传输区通过第一导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请半导体封装器件一实施方式的结构示意图；
图2是本申请半导体封装器件另一实施方式的结构示意图；
图3是本申请半导体封装器件又一实施方式的结构示意图；
图4是本申请半导体封装器件又一实施方式的结构示意图；
图5是本申请半导体封装器件又一实施方式的结构示意图；
图6是本申请半导体封装器件又一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请半导体封装器件一实施方式的结构示意图，该半导体封装器件100包括：封装基板10、连接芯片12、多个第一导电柱14、至少一层第一再布线层16、第一芯片22和第二芯片24。其中，连接芯片12包括相背设置的功能面120和非功能面122，第一芯片22包括相背设置的功能面220和非功能面222，第二芯片24包括相背设置的功能面240和非功能面242，连接芯片12位于封装基板10一侧，且连接芯片12的非功能面122朝向封装基板10，第一导电柱14位于连接芯片12的外围，且第一导电柱14的一端与封装基板10电连接，第一再布线层16位于连接芯片12的功能面120一侧，且第一再布线层16的不同区域分别与连接芯片12和第一导电柱14的另一端电连接，第一芯片22和第二芯片24同层设置于第一再布线层16上，且第一芯片22的功能面220和第二芯片24的功能面240上的信号传输区靠近设置，第一芯片22的功能面220和第二芯片24的功能面240上的信号传输区和非信号传输区高度相同，且均与第一再布线层16电连接。其中，第一导电柱14由铜或镍或金或银中至少一种金属材质形成。
在一具体应用场景中，第一芯片22为CPU芯片，第二芯片24为GPU芯片，连接芯片12为硅桥，第一导电柱14为铜，进而CPU芯片与GPU芯片之间的信号传输区通过硅桥来进行信号传输，提高信号的传输性能，CPU芯片与GPU芯片之间的非信号传输区通过第一导电柱14和封装基板10电连接，降低封装成品。
此外，上述一个第一芯片22可以与至少一个第二芯片24通过连接芯片12电连接。例如，第一芯片22的四个角部均设置有信号传输区焊盘(图未示)，此时一个第一芯片22对应的第二芯片24的个数可以为四个，四个第二芯片24的芯片类型可以相同或者不同。
本实施方式中的半导体封装器件100，其主芯片的信号传输区和非信号传输区采用不同的连接方式：信号传输区通过连接芯片12连接第一芯片22和第二芯片24，提高第一芯片22和第二芯片24之间的信号传输速率，提高封装器件的性能；非信号传输区通过第一导电柱14与封装基板10连接，能够降低封装成本。
进一步地，请继续参阅图1，半导体封装器件100还包括多个第二导电柱15，分别设置于连接芯片12的功能面120的连接焊盘(图未示)上，第二导电柱15的两端分别与第一再布线层16和连接焊盘电连接，第二导电柱15由铜或镍或金或银中至少一种金属材质形成。由于连接焊盘在连接芯片12的功能面120为很小的一个点，因此连接焊盘上形成第二导电柱15后有利于连接芯片12与第一再布线层16的连接更充分和牢固。
可选地，第一再布线层16两侧以及第一再布线层16与连接芯片12之间还包括第一钝化层17，第一钝化层17上对应第一再布线层16、第一导电柱14和第二导电柱15的位置设有第一开口(图未示)，第一导电柱14穿过第一开口与第一再布线层16电连接，第二导电柱15穿过第一开口与第一再布线层16电连接，第一钝化层17可将第一再布线层16之间间隔开，以避免短路，并将连接芯片12的功能面120与第一再布线层16间隔开，避免连接芯片12的功能面120上的电路结构与第一再布线层16接触。
进一步地，请继续参阅图1，半导体封装器件100还包括第一底填胶18，第一底填胶18连续覆盖多个第二导电柱15的侧面，进而填满第一再布线层16和连接芯片12的功能面120之间的空隙，可以进一步固定连接芯片12的位置，降低了连接芯片12在后续过程中发生倾斜的概率，且该第一底填胶18可以保护连接芯片12的功能面120上对应的电路结构，降低电路结构发生短路的概率。
进一步地，请再次参阅图1，封装基板10具有面向第一芯片22和第二芯片24的第一表面102。
在一实施方式中，请继续参阅图1，第一导电柱14的高度与连接芯片12和第二导电柱15的高度之和相同，半导体封装器件100还包括第一塑封层19，第一塑封层19连续覆盖第一导电柱14、连接芯片12以及第一底填胶18的侧面，并且第一塑封层19的高度与第一导电柱14高度相同。第一塑封层19可有效固定住连接芯片12和第一导电柱14，上述第一塑封层19的材质可以为环氧树脂等，封装基板10面向第一芯片22和第二芯片24的第一表面102平整，连接芯片12的非功能面122与第一表面102之间具有间隙。在其他实施方式中，连接芯片12的非功能面122与第一表面102也可直接接触，第一导电柱14直接与封装基板10电连接。
在另一实施方式中，请参阅图2，图2是本申请半导体封装器件另一实施方式的结构示意图，该半导体封装器件200也包括连接芯片12、至少一层第一再布线层16、第一芯片22和第二芯片24。但是该半导体封装器件200的封装基板10a的第一表面102a具有凹槽，第一导电柱14a的高度小于连接芯片12和第二导电柱15的高度之和，连接芯片12的非功能面122黏贴在凹槽的表面上，至少部分连接芯片12位于凹槽内，第一导电柱14a与封装基板10a的凹槽外侧的第一表面102a电连接，连续芯片12a和第一导电柱14a的两侧还可设置底填胶(图未示)，以进一步固定，进而连接芯片12a的非功能面122a与封装基板10a之间无间隙时，连接芯片12a与封装基板10a的连接更稳固，以适用于对结构稳定性的要求非常高的应用场景，比如环境恶劣的室外场景。
进一步地，请继续参阅图1，半导体封装器件100还包括多个第三导电柱32，第三导电柱32分别设置于信号传输区和非信号传输区的焊盘(图未示)上，且与第一再布线层16电连接。由于信号传输区和非信号传输区的焊盘较小，设置第三导电柱32之后有利于第一芯片22和第二芯片24与第一再布线层16的连接更充分和牢固。
可选地，第一芯片22的功能面220和第二芯片24的功能面240上和第三导电柱32两侧还包括第二钝化层23，第二钝化层23对应信号传输区和非信号传输区的焊盘的位置设置有第二开口(图未示)，第三导电柱32穿过第二开口与信号传输区和非信号传输区的焊盘电连接，第二钝化层23可将第一芯片22的功能面220和第二芯片24的功能面240上的电路结构与第一再布线层16间隔开来。
进一步地，请继续参阅图1，半导体封装器件100还包括第二底填胶25和第二塑封26，在具体应用场景中，可根据实际需要设置第二底填胶25和第二塑封26层中至少一种固定第一芯片22和第二芯片24的方式。当同时设置第二底填胶25和第二塑封26层时，可有效固定第一芯片22和第二芯片24，当只设置第二塑封26层时有利于第一芯片22的功能面220和第二芯片24的功能面240散热，当只设置第二底填胶25时，可将第一芯片22和第二芯片24与第一再布线层16连接，并保证第一芯片22的非功能面222和第二芯片24的非功能面242和侧面散热。
在一实施方式中，请继续参阅图1，第二底填胶25连续覆盖多个第三导电柱32的侧面，使第一芯片22和第二芯片24与第一再布线层16的连接更可靠，第二塑封26层连续覆盖第一芯片22和第二芯片24的侧面，第二塑封26层可有效固定住第一芯片22和第二芯片24，上述第二塑封26层的材质可以为环氧树脂等。
在另一实施方式中，请参阅图3，图3是本申请半导体封装器件又一实施方式的结构示意图，该半导体封装器件300与图1中半导体封装器件100结构基本相同，但半导体封装器件300中，第一再布线层16靠近第一芯片22的功能面220和第二芯片24的功能面240一侧还包括第四导电柱34和第三钝化层36，第四导电柱34穿过第三钝化层36与第三导电柱32电连接，第二底填胶25连续覆盖多个第三导电柱32和第四导电柱34的侧面。
进一步地，请再次参阅图1，半导体封装器件100还包括电连接结构(图未示)，该电连接结构设置于连接芯片12的非功能面122和封装基板10之间，第一导电柱14通过电连接结构与封装基板10电连接。
在一实施方式中，请继续参阅图1，电连接结构包括第一焊球42，第一焊球42设置于第一导电柱14远离第一芯片22和第二芯片24的一侧，第一导电柱14通过第一焊球42与封装基板10电连接，第一焊球42由铜或镍或金或银中至少一种金属材质形成，第一导电柱14通过第一焊球42与封装基板10电连接可提高第一导电柱14与封装基板10连接的可靠性，并节约成本。
进一步地，半导体封装器件100还包括第三底填胶44，第三底填胶44连续覆盖第一焊球42的侧面和封装基板10的表面，第三底填胶44可有效提高电连接结构和封装基板10之间连接的可靠性，并保护封装基板10上的电路结构，以适用对结构稳定性的要求非常高的应用场景，比如车载环境。当然，也可以选择不设置第三底填胶44进而节约成本并提高一定的散热性能，本申请对此不做具体限制。
在另一实施方式中，请参阅图4，图4是本申请半导体封装器件又一实施方式的结构示意图，该半导体封装器件400与图1中半导体封装器件100结构基本相同，该半导体封装器件400中，电连接结构包括第二再布线层52和第二焊球54，第二再布线层52设置于连接芯片12的非功能面122一侧，且第二再布线层52与第一导电柱14电连接，第二焊球54设置于第二再布线层52远离第一导电柱14的一侧，第一导电柱14通过第二再布线层52、第二焊球54与封装基板10电连接，第二再布线层52为图案化的金属层，其只在对应第一导电柱14的位置与第一导电柱14电连接，第二焊球54对应第二再布线层52设置，第二焊球54的数量相对于图1中第一焊球42数量更多，使封装基板10与连接芯片12和第一导电柱14之间的连接更可靠，以适用对结构稳定性的要求非常高的应用场景，比如环境恶劣的室外场景。
进一步地，半导体封装器件400还包括第四底填胶56，第四底填胶56连续覆盖第二焊球54的侧面和封装基板10的表面。第四底填胶56可有效提高电连接结构和封装基板10之间连接的可靠性，并保护封装基板10上的电路结构，以适用对结构稳定性的要求非常高的应用场景，当然，也可以选择不设置第四底填胶56进而节约成本并提高一定的散热性能，本申请对此不做具体限制。
需要说明的是，从节约成本的角度而言，本申请中图1中第一芯片22和第二芯片24与第一再布线层16也可直接电连接，本申请对此不做具体限制，进而形成如图5所示的半导体封装器件500或者如图6所示的半导体封装器件600，其中，图5所示的半导体封装器件500采用如图3所示的电连接结构，图6所示的半导体封装器件600采用如图4所示的电连接结构。此外，本申请图1中第一导电柱14与封装基板10也可如图2所示的直接电连接的方式，本申请对此也不做具体限制，可具体示成本预估以及结构稳定性需求，自由搭配，本申请在此不再赘述。
综上，本申请各实施方式提供的半导体封装器件，可以依据其不同的结构特征适用于对散热性能和结构稳定性能要求不同的应用场景，使本申请提供的半导体封装器件的适用性更广。而且本申请各实施方式提供的半导体封装器件中，第一芯片22和第二芯片24的信号传输区采用连接芯片12进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能，第一芯片22和第二芯片24的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种半导体封装器件，其特征在于，所述半导体封装器件包括：
封装基板；
连接芯片，位于所述封装基板一侧，且所述连接芯片的非功能面朝向所述封装基板；
多个第一导电柱，位于所述连接芯片的外围，且所述第一导电柱的一端与所述封装基板电连接；
至少一层第一再布线层，位于所述连接芯片的功能面一侧，且所述第一再布线层的不同区域分别与所述连接芯片和所述第一导电柱的另一端电连接；
第一芯片和第二芯片，同层设置于所述第一再布线层上，且所述第一芯片和所述第二芯片的功能面上的信号传输区靠近设置，所述第一芯片和所述第二芯片的功能面上的所述信号传输区和非信号传输区高度相同，且均与所述第一再布线层电连接。
2.根据权利要求1所述的半导体封装器件，其特征在于，还包括：
多个第二导电柱，分别设置于所述连接芯片的功能面的连接焊盘上，所述第二导电柱的两端分别与所述第一再布线层和所述连接焊盘电连接。
3.根据权利要求2所述的半导体封装器件，其特征在于，还包括：
第一底填胶，连续覆盖所述多个第二导电柱的侧面。
4.根据权利要求3所述的半导体封装器件，其特征在于，所述第一导电柱的高度与所述连接芯片和所述第二导电柱的高度之和相同，所述半导体封装器件还包括：第一塑封层，连续覆盖所述第一导电柱、所述连接芯片以及所述第一底填胶的侧面，所述第一塑封层的高度与所述第一导电柱高度相同；
所述封装基板面向所述第一芯片和所述第二芯片的第一表面平整，所述连接芯片的非功能面与所述第一表面之间具有间隙或直接接触。
5.根据权利要求2所述的半导体封装器件，其特征在于，
所述第一导电柱的高度小于所述连接芯片和所述第二导电柱的高度之和，所述封装基板面向所述第一芯片和所述第二芯片的第一表面具有凹槽，至少部分所述连接芯片位于所述凹槽内。
6.根据权利要求1所述的半导体封装器件，其特征在于，还包括：
多个第三导电柱，分别设置于所述信号传输区和所述非信号传输区的焊盘上，且与所述第一再布线层电连接。
7.根据权利要求6所述的半导体封装器件，其特征在于，还包括：
第二底填胶，连续覆盖所述多个第三导电柱的侧面；和/或，
第二塑封层，连续覆盖所述第一芯片和所述第二芯片的侧面。
8.根据权利要求1所述的半导体封装器件，其特征在于，还包括：
电连接结构，设置于所述连接芯片的非功能面和所述封装基板之间，所述第一导电柱通过所述电连接结构与所述封装基板电连接。
9.根据权利要求8所述的半导体封装器件，其特征在于，所述电连接结构包括：
第一焊球，设置于所述第一导电柱远离所述第一芯片和所述第二芯片的一侧；所述第一导电柱通过所述第一焊球与所述封装基板电连接；
第三底填胶，连续覆盖所述第一焊球的侧面。
10.根据权利要求8所述的半导体封装器件，其特征在于，所述电连接结构包括：
第二再布线层，设置于所述连接芯片的非功能面一侧，且所述第二再布线层与所述第一导电柱电连接；
第二焊球，设置于所述第二再布线层远离所述第一导电柱的一侧，所述第一导电柱通过所述第二再布线层、所述第二焊球与所述封装基板电连接；
第四底填胶，连续覆盖所述第二焊球的侧面。
CN202010367792.1A 2020-04-30 2020-04-30 一种半导体封装器件 Pending CN111554658A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367792.1A CN111554658A (zh) 2020-04-30 2020-04-30 一种半导体封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367792.1A CN111554658A (zh) 2020-04-30 2020-04-30 一种半导体封装器件

Publications (1)

Publication Number Publication Date
CN111554658A true CN111554658A (zh) 2020-08-18

Family

ID=72002644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367792.1A Pending CN111554658A (zh) 2020-04-30 2020-04-30 一种半导体封装器件

Country Status (1)

Country Link
CN (1) CN111554658A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764396A (zh) * 2021-05-19 2021-12-07 浙江毫微米科技有限公司 基于重布线层的半导体封装结构及其封装方法
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法
WO2023019516A1 (zh) * 2021-08-19 2023-02-23 华为技术有限公司 芯片封装结构及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187377A (zh) * 2011-12-28 2013-07-03 美国博通公司 具有桥型中介片的半导体封装
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
CN110783309A (zh) * 2018-07-31 2020-02-11 三星电子株式会社 包括内插件的半导体封装件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187377A (zh) * 2011-12-28 2013-07-03 美国博通公司 具有桥型中介片的半导体封装
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
CN110783309A (zh) * 2018-07-31 2020-02-11 三星电子株式会社 包括内插件的半导体封装件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764396A (zh) * 2021-05-19 2021-12-07 浙江毫微米科技有限公司 基于重布线层的半导体封装结构及其封装方法
CN113764396B (zh) * 2021-05-19 2023-11-24 浙江毫微米科技有限公司 基于重布线层的半导体封装结构及其封装方法
WO2023019516A1 (zh) * 2021-08-19 2023-02-23 华为技术有限公司 芯片封装结构及电子设备
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法

Similar Documents

Publication Publication Date Title
US6982488B2 (en) Semiconductor package and method for fabricating the same
CN111554658A (zh) 一种半导体封装器件
KR101941615B1 (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
JP2006522478A (ja) プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール
US9093338B2 (en) Semiconductor device having chip-on-chip structure
US20100123243A1 (en) Flip-chip chip-scale package structure
US20130221536A1 (en) Enhanced flip chip structure using copper column interconnect
CN111554620A (zh) 一种芯片封装方法
CN111554617A (zh) 一种芯片封装方法
CN113363221A (zh) 电子封装件
CN112490209A (zh) 一种半导体封装器件
CN111554655A (zh) 一种半导体封装器件
CN111554656A (zh) 一种半导体封装器件
CN111554618A (zh) 一种芯片封装方法
CN111863794A (zh) 一种半导体封装器件
CN111554615B (zh) 一种芯片封装方法
CN111554657B (zh) 一种半导体封装器件
TWI818458B (zh) 電子封裝件及其製法
CN111554628B (zh) 一种芯片封装方法
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
US20230282625A1 (en) Semiconductor package having a thick logic die
US20230422525A1 (en) Semiconductor package having a thick logic die
US20230307421A1 (en) Package-on-package having a thick logic die
JP2000252409A (ja) 半導体チップ
US20230282604A1 (en) Semiconductor package having a thick logic die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200818