JP6550140B2 - アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ - Google Patents

アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ Download PDF

Info

Publication number
JP6550140B2
JP6550140B2 JP2017544901A JP2017544901A JP6550140B2 JP 6550140 B2 JP6550140 B2 JP 6550140B2 JP 2017544901 A JP2017544901 A JP 2017544901A JP 2017544901 A JP2017544901 A JP 2017544901A JP 6550140 B2 JP6550140 B2 JP 6550140B2
Authority
JP
Japan
Prior art keywords
semiconductor
die
device assembly
semiconductor device
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017544901A
Other languages
English (en)
Other versions
JP2018507560A (ja
Inventor
チャンドル，アニルクマール
エイチ． ファン，ウェイン
エイチ． ファン，ウェイン
エス． ヴァダフカー，サミア
エス． ヴァダフカー，サミア
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2018507560A publication Critical patent/JP2018507560A/ja
Application granted granted Critical
Publication of JP6550140B2 publication Critical patent/JP6550140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

開示する実施形態は、半導体デバイス・アセンブリに関し、詳細には、アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリに関する。
メモリ・チップ、マイクロプロセッサ・チップ、イメージャ・チップを含めたパッケージ化された半導体ダイには、基板に実装され、プラスチック保護カバーに入れられた半導体ダイが一般に含まれる。こうしたダイは、メモリ・セル、プロセッサ回路、イメージャ・デバイスなどの機能フィーチャ、ならびに、これら機能フィーチャに電気的に接続されたボンド・パッドを含む。ボンド・パッドを、保護カバーの外側の端子に電気的に接続して、より高レベルの回路にダイを接続することを可能にすることもできる。
半導体の製造者たちは、電子デバイスのスペース制約内に収まるように、ダイ・パッケージのサイズを縮小し続けており、また、作動パラメータを満たすために、各パッケージの機能的能力を増大させている。パッケージに覆われる表面積（すなわち、パッケージの「フットプリント」）を実質的に増大させずに、半導体パッケージの処理パワーを増大させる手法の１つは、単一パッケージ内で複数の半導体ダイを縦に積み重ねることである。縦に積み重ねたこのようなパッケージ内のダイは、シリコン貫通ビア（ＴＳＶ）を使用して、それぞれのダイのボンド・パッドを隣接ダイのボンド・パッドに電気的に結合させることにより、相互接続することが可能である。
縦に積み重ねたパッケージ内では、生成される熱が放散しにくく、こうなることで、個別のダイ、それらの間の接合部、およびパッケージ全体の動作温度が上昇する。これにより、多くの種類のデバイス内で、積み重ねられたダイがそれらの最高動作温度（Ｔｍａｘ）を超える温度に達する場合がある。
本技術の実施形態による半導体デバイス・アセンブリの断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す上面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す断面図である。 本技術の実施形態による半導体デバイス・アセンブリを製造する方法を示す上面図である。 本技術の実施形態による半導体デバイス・アセンブリの上面図である。 本技術の実施形態による半導体デバイスを含むシステムの概略図である。
アンダーフィル収容キャビティ、または余分なアンダーフィル材料を収容するように構成された関連するせき止めフィーチャを伴う、積み重ねた複数の半導体ダイ・アセンブリのいくつかの実施形態の具体的詳細を以下で説明する。「半導体デバイス」という用語は、半導体材料を含んだ固体デバイスを一般に指す。半導体デバイスには、たとえば、ウエハまたは基板からのシンギュレーションにより得られる半導体基板、半導体ウエハ、または半導体ダイが含まれる場合がある。本開示内容を通して、半導体デバイスを半導体ダイの文脈で概ね説明するが、半導体デバイスは、半導体ダイに限定されない。
「半導体デバイス・パッケージ」という用語は、１つまたは複数の半導体デバイスが共通のパッケージに組み込まれた構成を指す場合がある。半導体パッケージは、少なくとも１つの半導体デバイスを部分的にまたは完全に封入した筐体またはケーシングを含むこともある。また、半導体デバイス・パッケージは、１つまたは複数の半導体デバイスを担持し、ケーシングに取り付けられた、またはケーシングに組み込まれたインタポーザ基板を含む場合もある。「半導体デバイス・アセンブリ」という用語は、１つまたは複数の半導体デバイス、半導体デバイス・パッケージ、および／または基板（例、インタポーザ基板、支持基板、もしくは他の適当な基板）からなるアセンブリを指すこともある。
本明細書では、「縦」、「横」、「上」および「下」といった語は、図面内に示した向きに照らした、半導体デバイス内でのフィーチャの相対的な方向または位置を指す場合がある。たとえば、「より上」または「最も上」と言えば、他のフィーチャよりもページの上端近くに位置するフィーチャを指すことがある。しかし、これらの語は、逆転した向きや傾いた向きなど、他の向きになった半導体デバイスを含むように広く解釈されたい。この場合、上端（ｔｏｐ）／下端（ｂｏｔｔｏｍ）、上（ｏｖｅｒ）／下（ｕｎｄｅｒ）、上方（ａｂｏｖｅ）／下方（ｂｅｌｏｗ）、上（ｕｐ）／下（ｄｏｗｎ）、左（ｌｅｆｔ）／右（ｒｉｇｈｔ）が、向きに応じて入れ替わることもある。
図１は、本技術の一実施形態に従って構成された半導体デバイス・アセンブリ１００（「アセンブリ１００」）の断面図である。図示のように、アセンブリ１００は、パッケージ支持基板１０２と、基板１０２上の第１の半導体ダイ１０４と、第１のダイ１０４に取り付けられた熱伝達構造体、すなわちケーシング１１８と、第１のダイ１０４に実装された複数の第２の半導体ダイ１０６とを含む。第１のダイ１０４は、陥凹面１１０を有するベース領域１０５と、周辺領域１１２（当業者には「ポーチ」または「シェルフ」と呼ばれる）であって、ベース領域１０５から突き出し、上面１１５および周辺領域１１２の内部に沿った側壁面１１６を有する周辺領域１１２とを含む。陥凹面１１０と側壁面１１６とが、周辺領域１１２内にアンダーフィル収容キャビティ１４０を画定する。第２のダイ１０６は、キャビティ１４０の陥凹面１１０上のスタック１０８（「ダイ・スタック１０８」）内に配置され、隙間ｇ１だけ側壁面１１６から分離される。図１に示す実施形態では、ケーシング１０８は、周辺領域１１２に取り付けられた第１の壁部分１２０と、ダイ・スタック１０８の上方で横に延びる第２の壁部分１２４とを含む。第１の壁部分１２０と、第２の壁部分１２４とは、ダイ・スタック１０８の一部分を収容する凹部１１４を、キャビティ１４０の上方に画定する。他の実施形態では、第１の半導体ダイ１０４の周辺領域１１２は、一番上の第２のダイ１０６以上の高さに延びることもあり、ケーシング１１８は、第１の壁部分１２０を有さない単一パネルであってもよい。少なくともいくつかの実施形態では、ケーシング１１８は、第１のダイ１０４からの熱エネルギーを概ね第１の壁部分１２０で吸収および放散し、ダイ・スタック１０８からの熱エネルギーを概ね第２の壁部分１２４で吸収および放散するように構成される。
第１のダイ１０４および第２のダイ１０６は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、フラッシュ・メモリ、他の形態の集積回路メモリ、処理回路、イメージング構成部品、および／または、他の半導体フィーチャなど、様々な種類の半導体構成部品および機能フィーチャを含みうる。様々な実施形態で、たとえば、アセンブリ１００は、積み重ねられた第２のダイ１０６がＤＲＡＭダイ、またはデータ記憶装置をもたらす他のメモリ・ダイであり、第１のダイ１０４がＨＭＣ内でメモリ制御（例、ＤＲＡＭ制御）をもたらす高速論理ダイであるような、ハイブリッド・メモリ・キューブ（ＨＭＣ）として構成することも可能である。図１に示す実施形態では、第１のダイ１０４は、周辺領域１１２に少なくとも部分的に入って延びる集積回路１２８を含む。一実施形態では、集積回路１２８のうち周辺領域１１２に入って延びる部分は、シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）回路など、動作中に相対的に多量の熱を発する１つまたは複数の回路構成部品を含むことがある。他の実施形態では、第１のダイ１０４および第２のダイ１０６が、他の半導体構成部品を含むこともあり、かつ／または、ダイ・スタック１０８内の個別の第２のダイ１０６の半導体構成部品が、互いに異なることもある。
アセンブリ１００は、それぞれの第２のダイ１０６同士の間、および、第１のダイ１０４と、最低部の第２のダイ１０６との間にアンダーフィル材料１３０を更に含む。アンダーフィル材料１３０は、ダイ・スタック１０８と側壁面１１６との間の隙間ｇ１に入って延びる余剰部分１３４を含む場合がある。余剰部分１３４は、側壁面１１６を少なくとも部分的に覆い、フィレット１３２を含む。より詳細には後に説明するが、側壁面１１６とダイ・スタック１０８との間の隙間ｇ１は、アンダーフィル材料１３０の堆積中に、余分なアンダーフィル材料１３４が周辺領域１１２上に広がることを阻止または抑制するようにサイズを決めることも可能である。周辺領域または下にあるダイのポーチに熱伝導性部材を取り付ける他のデバイスでは、アンダーフィル材料は、通常、周辺領域を覆って横に広がる。一般には、アンダーフィル材料は、熱伝導性部材（例、ケーシング１１８または第１の半導体ダイ１０４の基板材料）と比較して熱伝導性が低いのが普通であり、よって、こうしたデバイス内での周辺領域と熱伝導性部材との間にあるアンダーフィル材料は、耐熱性を増大させることが可能である。さらに、こうしたデバイス内のアンダーフィル材料のフィレットにより、熱伝導性部材と周辺領域との間に、周辺領域上での熱伝導性部材のカバーエリアを小さくする大きな空間が作られる。
図１に示すアセンブリ１００のいくつかの実施形態では、アセンブリ１００内の個別のダイ１０４、１０６の動作温度を下げる向上した熱的性質を適宜もたらすことが可能であり、これにより、それらダイは、指定された最高温度（Ｔｍａｘ）よりも下に留まる。このことは、アセンブリ１００がＨＭＣとして構成された場合に非常に有効になりうるが、それは、第１のダイ１０４が通常は論理ダイであり、第２のダイ１０６が一般にはメモリ・ダイであり、論理ダイは普通、メモリ・ダイよりもはるかに高い電力レベルで動作する（例、０．６２８Ｗに対して５．２４Ｗ）からである。さらに、周辺領域１１２内の集積回路１２８（例、ＳＥＲＤＥＳ回路）は、論理ダイのうちのメモリ・ダイよりも下の部分の中の集積回路構成部品よりも高い電力密度を一般に有し、この結果、周辺領域の温度が高くなる。こうして、アンダーフィル材料１３０をキャビティ１４０内に収容することにより、周辺領域１１２とケーシング１２８の第１の壁部分１２０との間の熱伝達の量を改善することが可能である。
図２Ａ〜図２Ｈは、本技術の実施形態によるアセンブリ１００を製造する方法のいくつかの態様を示す。図２Ａは、アセンブリ１００の製造の一段階の断面図である。図示のように、第１のダイ１０４（図１）は、たとえば、裏面研削で、第１の厚さｔ１から第２の厚さｔ２にシニングを行った半導体基板２５０（例、シリコン・ウエハ）から形成することも可能である。第２の厚さｔ２は、周辺領域１１２（図１）の厚さを概ね規定する。周辺領域１１２が厚いことの利点の１つは、その領域が、第１のダイ１０４の周縁部での熱放散を改善することができることである。さらに、周辺領域１１２が厚ければ、ダイの曲がりを軽減することも可能である。一実施形態では、第２の厚さｔ２は、約３００μｍとすることもできる。他の実施形態では、第２の厚さｔ２は、３００μｍ未満（例、約２００μｍ）または３００μｍ超（例、約５００μｍ）にすることもできる。
更に図２Ａに示すように、基板２５０は、ベース領域１０５にて基板の前面２５４に部分的に入って延びる複数のシリコン貫通ビア（ＴＳＶ）２５２を含むこともある。ＴＳＶ２５２は、これより前の製造段階で、前面２５４に複数の孔をエッチングし、次いで、これらの孔を導電性材料（例、銅または銅合金）で充填することにより形成することも可能である。各ＴＳＶ２５２は、導電性材料（例、銅）と、周囲の基板２５０からＴＳＶ２５２を電気的に分離するために導電性材料を囲む電気絶縁材料（図示せず）とを含むこともある。
図２Ｂは、アセンブリ１００を製造する方法の次の段階を示す断面図であり、この段階は、基板２５０に窪みをエッチングして、周辺領域１１２内でベース領域１０５の上にキャビティ１４０を画定する側壁１１６および陥凹面１１０を形成した後のものである。この窪みは、レジスト材料の層（図示せず）をパターニングし、湿式または乾式エッチング・プロセスを用いることによって形成することも可能である。よって、周辺領域１１２とベース領域１０５とは、基板２５０の材料からなる一体領域である。たとえば、周辺領域とベース領域とはともに、シリコンを含むことがある。図２Ｂに示す実施形態では、キャビティ１４０の深さｄ１は、ＴＳＶ２５２の面２５８がキャビティ１４０の陥凹面１１０にて露出されるように選択される。少なくともいくつかの実施形態では、キャビティ深さｄ１は、約５０μｍ〜約２００μｍの範囲内（例、１００μｍ）であってもよい。他の実施形態では、キャビティ深さｄ１は、最低で２００μｍであってもよい。さらに他の実施形態では、キャビティ深さｄ１は、最低で３００μｍであってもよい。
少なくともいくつかの実施形態では、キャビティ深さｄ１は、キャビティ１４０とともに配置する第２のダイ１０６（図１）の数および／または第２のダイ１０６の厚さに基づいて選択することもできる。いくつかの実施形態では、第２のダイ１０６は、約５０〜約２００μｍの範囲内（例、６０μｍ）の厚さを有する。一実施形態では、半導体ダイからなるスタック（例、３個のダイ、４個のダイ、６個のダイ、８個のダイ、１２個のダイ、２０個のダイ、またはそれらより多くのダイからなるスタック）の全体をキャビティ１４０内に配置することも可能である。他の実施形態では、ダイ・スタック１０８の一部分のみをキャビティ１４０内に配置し、こうすることで、上部の半導体ダイのうちの１つまたは複数がキャビティ１４０の上端よりも上方に位置するようになる。たとえば、ダイ・スタックの半分、スタックの半分よりも大きな部分、スタックの半分よりも小さな部分、またはスタックの単一ダイのみを、キャビティ１４０内に配置することもできる。さらに、キャビティ１４０の幅、長さ、および／または形状を、ダイ・スタック１０８のサイズ（例、ダイ・スタック１０８のフットプリント）および／または形状に基づいて選択することも可能である。一実施形態では、キャビティ１４０とダイ・スタック１０８とは、同様の平面図形形状（例、長方形または矩形）を有する。
図２Ｃは、アセンブリ１００を製造する方法の次の段階を示す断面図であり、この段階は、周辺領域１１２の上面１１５およびベース領域１０５の陥凹面１１０上に誘電材料２６０が堆積された後であって、また、ベース領域１０５にてＴＳＶ２５２上に第１のボンド・パッド２６２が形成された後のものである。誘電材料２６０は、たとえば、キャビティ１４０の底で陥凹面１１０を覆う共形（コンフォーマルな）膜（例、シリコン酸化物膜）を含むこともある。第１のボンド・パッド２６２は、誘電材料２６０をパターニングしてＴＳＶ２５２を露出し、次いで、露出されたＴＳＶ２５２に導電性材料（例、銅）を電気めっきすることにより形成することも可能である。
図２Ｄは、アセンブリ１００を製造する方法の次の段階を示す断面図であり、この段階は、ダイ・スタック１０８を陥凹面１１０にてボンド・パッド２６２上に配置した後のものである。図２Ｄに示すように、底部の第２のダイ１０６は、第２のボンド・パッド２６８と、第１のダイ１０４の対応する第１のボンド・パッド２６２に第２のボンド・パッド２６８を接続する複数の導電性素子２６４とを含む。第２のボンド・パッド２６８は、底部の第２のダイ１０６を貫通して延びるＴＳＶ２６６に結合することも可能であり、ＴＳＶ２６６は、ダイ・スタック１０８の各レベルにて、更なる導電性素子２６４、ボンド・パッド２６８、およびＴＳＶ２６６に結合することも可能である。導電性素子２６４は、ピラー、カラム、ビョウ、バンプなど、適当な様々な構造を有することも可能であり、銅、ニッケル、はんだ（例、ＳｎＡｇベースのはんだ）から作ることもできる。電気つながりの他には、導電性素子２６４およびＴＳＶ２５２、２６６は、第１のダイ１０４および第２のダイ１０６からの熱がその中を伝達することが可能である熱導管をもたらすことも可能である。
図２Ｅは、アセンブリ１００を製造する方法の他の段階を示す断面図であり、この段階は、第２のダイ１０６同士の間および第１のダイ１０４と底部の第２のダイ１０６との間にアンダーフィル材料１３０が堆積された後のものであり、図２Ｆはその上面図である。図２Ｅおよび図２Ｆをともに参照すると、アンダーフィル材料１３０は、一般に、第２のダイ１０６と導電性素子２６４との間の間隙を充填する流動性材料である。一実施形態では、アンダーフィル材料１３０は、それぞれの第２のダイ１０６同士の間にそれをマイクロジェット噴射することにより、こうした間隙に注入することもできる。アンダーフィル材料１３０の体積は、間隙を適切に満たすように選択され、こうすることで、余分なアンダーフィル材料１３４が、側壁面１１６とダイ・スタック１０８との間の隙間ｇ１に入って、フィレット１３２を形成する。隙間ｇ１のサイズおよび／またはキャビティ深さｄ１は、余分なアンダーフィル材料１３４が周辺領域１１２の上面１１５に流れることを阻止または抑制するように、また、アンダーフィル材料１３０のフィレット１３２を内部に収めるように選択することもできる。特定の実施形態では、アンダーフィル材料１３０が隙間ｇ１を完全には充填しない場合に、側壁面１１６の一部分２３６が露出されることもある。少なくともいくつかの実施形態では、アンダーフィル材料１３０は、非導電性のエポキシ・ペースト（例、日本の新潟県のナミックス株式会社により製造されるＸＳ８４４８−１７１）、毛管アンダーフィル（ｃａｐｉｌｌａｒｙ ｕｎｄｅｒｆｉｌｌ）、非導電性膜、成型したアンダーフィルであってもよく、かつ／または、他の適当な電気絶縁材材料を含むこともある。あるいは、アンダーフィル材料１３０は、ドイツのDusseldorf のHenkelにより製造されるＦＰ４５８５などの誘電性アンダーフィルであってもよい。いくつかの実施形態では、アンダーフィル材料１３０は、ダイ・スタック１０８を通じた熱放散を高めるために、材料の熱伝導性に基づいて選択することもある。
図２Ｇは、アセンブリ１００を製造する方法の他の段階を示す断面図であり、この段階は、第１のダイ１０４の周辺領域１１２にケーシング１１８が取り付けられた後のものであり、図２Ｈはその上面図である。まず図２Ｇを参照すると、ケーシング１１８の第１の壁部分１２０が、周辺領域１１２の上面１１５に第１の接着剤２２２により取り付けられ、ケーシング１１８の第２の壁部分１２４が、最上部の第２のダイ１０６に第２の接着剤２２６により取り付けられる。接着剤２２２と２２６は同一の接着剤であっても、互いに異なるものであってもよい。第１の接着剤２２２および第２の接着剤２２６は、たとえば、サーマル・インタフェース材料（「ＴＩＭ」）または他の適当な接着剤であってもよい。たとえば、ＴＩＭおよび他の接着剤には、導電性材料（例、カーボン・ナノ・チューブ、はんだ材、ダイヤモンド状カーボン（ＤＬＣ）など）でドープしたシリコーン・ベースのグリース、ゲル、または接着剤、ならびに、相変化材料が含まれることもある。いくつかの実施形態では、ケーシング１１８は、ニッケル、銅、アルミニウムなどの熱伝導性材料、熱伝導度の高いセラミック材料（例、窒化アルミニウム）、および／または、他の適当な熱伝導性材料から作られる。
図示の実施形態では、ケーシング１１８の凹部１１４は、ダイ・スタック１０８の形状に適合する形状を有している。こうしたケースでは、凹部１１４は、ケーシング１１８内に配置するべき第２のダイ１０６の数に基づいて選択される高さｈ１を有し、第１の壁部分１２０は、ダイ・スタック１０８と、第１の壁部分１２０の内面２７０との間に十分な空間をもたらし、フィレット１３２を内部に収めるように構成された隙間ｇ２だけ、ダイ・スタック１０８から離隔される。一実施形態では、ケーシング１１８は、アンダーフィル材料１３０に接触しない。少なくともいくつかの実施形態では、第１の壁部分１２０が周辺領域１１２の多くの割合を覆うように、第１の壁部分１２０の幅ｗ１を選択することが可能である。これらの実施形態および他の実施形態では、第１の壁部分１２０の内面２７０が、側壁面１１６と実質的に同一平面上に存在する場合もある。図２Ｈを参照すると、第１の壁部分１２０は、ダイ・スタック１０８の少なくとも一部分を囲んで延びるように構成することも可能である。他の実施形態では、ケーシング１１８は、ダイ・スタック１０８の形状に適合するようには構成されない。
図３は、本技術の実施形態による半導体デバイス・アセンブリ３００（「アセンブリ３００」）の他の実施形態の断面上面図である。アセンブリ３００のいくつかのフィーチャは、アセンブリ１００について先に説明したものと同様である。たとえば、アセンブリ３００は、第１の半導体ダイ３０４のキャビティ３４０内に配置された第２の半導体ダイからなるダイ・スタック１０８を含むこともある。しかし、図３に示す実施形態では、第１のダイ３０４は、ダイ・スタック１０８に面した第１の側壁面３１６と、第１の側壁面３１６から離れるように角度を付けられた第２の側壁面３１７とを含む。余分なアンダーフィル材料１３４が、第１の側壁面３１６および第２の側壁面３１７を少なくとも部分的に覆う。図３に示す実施形態の一態様では、図１に示すキャビティ１４０と比較して、余分なアンダーフィル材料１３４のより多くを収容するために、第２の側壁３１７が、キャビティ３４０の容積を増大させるようにすることも可能である。関連する一実施形態では、第２の側壁３１７を使用して、キャビティ深さｄ１（図２Ｂ）を増やさずにキャビティ３４０の容積を増大させることもできる。
図１〜図３に関連して先に説明した積み重ねた半導体デバイス・アセンブリのうちのいずれのアセンブリも、より大型であり、かつ／または、より複雑な無数のシステムのうちのどんなシステムにも組み入れることが可能であり、その代表的な例の１つは、図４に模式的に示すシステム４８０である。システム４８０は、半導体デバイス・アセンブリ４００、電源４８２、ドライバ４８４、プロセッサ４８６、および／または、他のサブシステムもしくは構成部品４８８を含むこともできる。半導体デバイス・アセンブリ４００は、図１〜図３について先に説明した半導体デバイス・アセンブリのフィーチャと概ね同様のフィーチャを含むことも可能であり、よって、熱放散を高める様々なフィーチャを含むこともある。この結果得られるシステム４８０は、メモリ・ストレージやデータ処理などの幅広い種類の機能、および／または他の適当な機能のうちのどんな機能でも実施することが可能である。したがって、代表的なシステム４８０には、ハンドヘルド・デバイス（例、携帯電話、タブレット、デジタル・リーダ、デジタル・オーディオ・プレイヤ）、コンピュータ、車両、電気製品、および他の製品が含まれうるが、これらに限定されない。システム４８０の構成部品は、単一ユニット内に入れることができ、または、相互接続された複数のユニットにわたって（例、通信ネットワークを介して）分散させることもできる。システム４８０の構成部品には、遠隔デバイス、および幅広い種類のコンピュータ可読媒体のうちの任意の媒体が含まれることもある。
本技術の具体的な実施形態が例証目的で本明細書中に記載されているが、本開示内容から逸脱することなく、様々な修正を加えることもできることが上記から理解されるであろう。たとえば、一実施形態では、アンダーフィル収容キャビティ１４０が、中心から外れて配置されることもあり、キャビティの一方の側の周辺領域１１２が、他方側の周辺領域よりも大きい場合もある。さらに、半導体ダイ・アセンブリの実施形態のうちの多くをＨＭＣに関連して説明しているが、他の実施形態では、半導体ダイ・アセンブリが、他のメモリ・デバイスまたは他の種類の積み重ねた半導体ダイ・アセンブリとして構成されることもある。さらに、特定の実施形態の文脈で説明した本新規技術の特定の態様を、他の実施形態で、組み合わせること、または削除することもある。さらに、本新規技術の特定の実施形態に関連する利点を、これらの実施形態の文脈で説明してきたが、他の実施形態がこうした利点を示すこともあり、全ての実施形態が、必ずしも、本技術の範囲に含まれるように、こうした利点を示す必要はない。したがって、本開示内容および関連技術は、図示または本明細書中での説明を明確に行ってはいない他の実施形態を包含することもある。

Claims (36)

  1. 基板材料から形成されたベース領域、前記ベース領域に沿った陥凹面、前記基板材料から形成され、前記ベース領域から突き出た周辺領域、および前記周辺領域に沿った側壁面を有する第１の半導体ダイであって、前記陥凹面と前記側壁面とが、前記周辺領域内にキャビティを画定する、第１の半導体ダイと、
    前記キャビティに少なくとも部分的に入った複数の第２の半導体ダイからなるスタックと、
    前記第１の半導体ダイの前記周辺領域に取り付けられた熱伝達構造体と、
    前記キャビティを少なくとも部分的に充填し、前記周辺領域と前記複数の第２の半導体ダイからなるスタックとの間にフィレットを含むアンダーフィル材料と
    を備える半導体デバイス・アセンブリ。
  2. 前記側壁面が、内側を向いて、前記複数の第２の半導体ダイからなるスタックに面し、
    前記側壁面が、露出される部分を含む、
    請求項１に記載の半導体デバイス・アセンブリ。
  3. 前記フィレットが、前記側壁面と前記複数の第２の半導体ダイからなるスタックとの間の第１の部分、および、前記熱伝達構造体と前記複数の第２の半導体ダイからなるスタックとの間の第２の部分を含む、
    請求項２に記載の半導体デバイス・アセンブリ。
  4. 前記側壁面が、内側を向いて、前記複数の第２の半導体ダイからなるスタックに面し、
    前記熱伝達構造体が、前記側壁面と概ね同一平面状に存在する内面を含む、
    請求項１に記載の半導体デバイス・アセンブリ。
  5. 前記側壁面が、前記複数の第２の半導体ダイからなるスタックを向いた第１の側壁面を画定し、前記第１の半導体ダイが、０度以外の角度で、前記第１の側壁面から離れるように延びる第２の側壁面を更に含み、
    前記アンダーフィル材料が、前記第１の側壁面および前記第２の側壁面を少なくとも部分的に覆う、
    請求項１に記載の半導体デバイス・アセンブリ。
  6. 前記熱伝達構造体が、凹部を画定する第１の壁部分および第２の壁部分を含み、
    前記複数の第２の半導体ダイのうちの少なくとも１つが、前記凹部内に配置される、
    請求項１に記載の半導体デバイス・アセンブリ。
  7. 前記第１の半導体ダイが、前記ベース領域を貫通して延びる複数のシリコン貫通ビアを含み、
    前記複数のシリコン貫通ビアが、前記複数の第２の半導体ダイからなるスタックに電気的に結合される、
    請求項１に記載の半導体デバイス・アセンブリ。
  8. 前記第１の半導体ダイが、集積回路を含む、
    請求項１に記載の半導体デバイス・アセンブリ。
  9. 前記集積回路が、前記周辺領域に少なくとも部分的に入るように配置される、
    請求項８に記載の半導体デバイス・アセンブリ。
  10. 前記集積回路が、論理回路であり、
    前記複数の第２の半導体ダイが、複数のメモリ・ダイである、
    請求項８に記載の半導体デバイス・アセンブリ。
  11. 前記キャビティが、最低でも２００μｍの深さを有する、
    請求項１に記載の半導体デバイス・アセンブリ。
  12. 前記複数の第２の半導体ダイがそれぞれ、約５０〜約２００μｍの範囲内の厚さを有する、
    請求項１１に記載の半導体デバイス・アセンブリ。
  13. 前記キャビティが、最低でも３００μｍの深さを有する、
    請求項１に記載の半導体デバイス・アセンブリ。
  14. 前記複数の第２の半導体ダイからなるスタックが、前記キャビティ内の少なくとも２つの半導体ダイを含む、
    請求項１に記載の半導体デバイス・アセンブリ。
  15. キャビティを有する論理ダイと、
    前記キャビティ内の第１のメモリ・ダイと、
    前記論理ダイに取り付けられた熱伝達構造体と、
    前記第１のメモリ・ダイ上の第２のメモリ・ダイと、
    前記第１のメモリ・ダイと前記第２のメモリ・ダイとの間にあり、前記キャビティを少なくとも部分的に充填するアンダーフィル材料と
    を備える半導体デバイス・アセンブリ。
  16. 前記第１のメモリ・ダイの下方にあり、前記論理ダイを貫通して延びる複数のシリコン貫通ビアを更に備える、
    請求項１５に記載の半導体デバイス・アセンブリ。
  17. 前記論理ダイが、前記熱伝達構造体に隣接し、ある隙間分だけ前記第１のメモリ・ダイから分離された側壁面を含み、
    前記アンダーフィル材料が、前記隙間に少なくとも入ったフィレットを含む、
    請求項１５に記載の半導体デバイス・アセンブリ。
  18. 前記熱伝達構造体が、前記第２のメモリ・ダイに取り付けられる、
    請求項１５に記載の半導体デバイス・アセンブリ。
  19. 前記熱伝達構造体が、前記アンダーフィル材料に接触しない、
    請求項１５に記載の半導体デバイス・アセンブリ。
  20. 前記論理ダイが、
    前記キャビティに隣接し、前記熱伝達構造体に取り付けられた周辺領域、および
    前記周辺領域内に少なくとも部分的に入って配置された集積回路構成部品
    を含む、
    請求項１５に記載の半導体デバイス・アセンブリ。
  21. 前記集積回路構成部品が、シリアライザ／デシリアライザ回路を含む、
    請求項２０に記載の半導体デバイス・アセンブリ。
  22. 半導体デバイス・アセンブリを形成する方法であって、
    半導体基板内にキャビティを形成することと、
    前記キャビティ内の陥凹面に複数の半導体ダイからなるスタックを取り付けることと、
    前記複数の半導体ダイからなるスタックの個別の半導体ダイ同士の間にアンダーフィル材料を堆積させることと、
    前記複数の半導体ダイからなるスタックと、前記キャビティに隣接する、前記半導体基板の周辺領域との間に余分なアンダーフィル材料を蓄積することと、
    前記周辺領域に熱伝達構造体を取り付けることと
    を含む方法。
  23. 前記アンダーフィル材料を堆積させることが、前記個別の半導体ダイ同士の間に前記アンダーフィル材料を注入することを含む、
    請求項２２に記載の方法。
  24. 前記熱伝達構造体を前記複数の半導体ダイからなるスタックに取り付けることを更に含む、
    請求項２２に記載の方法。
  25. 前記キャビティを形成することが、前記半導体基板に最低でも２００μｍの深さで孔をエッチングすることを含む、
    請求項２２に記載の方法。
  26. 前記半導体基板に厚さ３００μｍ以下になるようにシニングを行うことを更に含む、
    請求項２５に記載の方法。
  27. 前記キャビティを形成することが、前記半導体基板に最低でも３００μｍの深さで孔をエッチングすることを含む、
    請求項２２に記載の方法。
  28. 前記キャビティを形成することが、前記キャビティの底で複数のシリコン貫通ビア（ＴＳＶ）を露出するように、前記半導体基板に孔をエッチングすることを含み、
    前記複数の半導体ダイからなるスタックを取り付けることが、前記複数の半導体ダイのうち前記スタック内で一番下にある半導体ダイのボンド・パッドを、前記ＴＳＶにつなぐことを含む、
    請求項２２に記載の方法。
  29. 前記半導体基板が、集積回路を含む、
    請求項２２に記載の方法。
  30. 前記熱伝達構造体を取り付けることが、前記複数の半導体ダイのうちの少なくとも１つの半導体ダイを、前記熱伝達構造体の凹部内に配置することを含む、
    請求項２２に記載の方法。
  31. 半導体デバイス・アセンブリを形成する方法であって、
    論理ダイのキャビティ内に少なくとも部分的に入るように、複数のメモリ・ダイからなるスタックを配置することと、
    前記キャビティをアンダーフィル材料で少なくとも部分的に充填することと、
    前記複数のメモリ・ダイのうちの少なくとも１つのメモリ・ダイを、熱伝達構造体の凹部内に配置することと、
    前記熱伝達構造体を、前記キャビティに隣接する、前記論理ダイの周辺領域に取り付け
    ることと
    を含む方法。
  32. 前記キャビティを前記アンダーフィル材料で少なくとも部分的に充填することが、前記複数のメモリ・ダイからなるスタックと前記周辺領域との隙間に余分なアンダーフィル材料を流すことを含む、
    請求項３１に記載の方法。
  33. 前記キャビティの底で、前記複数のメモリ・ダイからなるスタックを複数のシリコン貫通ビアに電気的に結合することを更に含む、
    請求項３１に記載の方法。
  34. 前記熱伝達構造体を、前記複数のメモリ・ダイのうちの前記少なくとも１つのメモリ・ダイに取り付けることを更に含む、
    請求項３１に記載の方法。
  35. 前記論理ダイが、前記周辺領域に少なくとも部分的に入って配置された集積回路構成部品を含む、
    請求項３１に記載の方法。
  36. 前記集積回路構成部品が、シリアライザ／デシリアライザ回路を含む、
    請求項３５に記載の方法。
JP2017544901A 2015-03-02 2016-02-25 アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ Active JP6550140B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/635,888 2015-03-02
US14/635,888 US9397078B1 (en) 2015-03-02 2015-03-02 Semiconductor device assembly with underfill containment cavity
PCT/US2016/019601 WO2016140865A1 (en) 2015-03-02 2016-02-25 Semiconductor device assembly with underfill containment cavity

Publications (2)

Publication Number Publication Date
JP2018507560A JP2018507560A (ja) 2018-03-15
JP6550140B2 true JP6550140B2 (ja) 2019-07-24

Family

ID=56381734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017544901A Active JP6550140B2 (ja) 2015-03-02 2016-02-25 アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ

Country Status (7)

Country Link
US (1) US9397078B1 (ja)
EP (1) EP3266042A4 (ja)
JP (1) JP6550140B2 (ja)
KR (1) KR101996161B1 (ja)
CN (1) CN107408546B (ja)
TW (1) TWI680543B (ja)
WO (1) WO2016140865A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10515867B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11227777B2 (en) * 2018-10-09 2022-01-18 Micron Technology, Inc. Sacrificial separators for wafer level encapsulating
US11683911B2 (en) * 2018-10-26 2023-06-20 Magna Electronics Inc. Vehicular sensing device with cooling feature
US10529637B1 (en) 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
TWI716124B (zh) * 2019-09-27 2021-01-11 力成科技股份有限公司 半導體封裝結構及其製造方法
CN112670274A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN112670191A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN112670249A (zh) 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
US11264349B2 (en) 2019-12-19 2022-03-01 Micron Technology, Inc. Semiconductor die with capillary flow structures for direct chip attachment
KR20220118006A (ko) * 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 3차원 적층 구조를 갖는 반도체 패키지
US11855006B2 (en) * 2021-07-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, package structure and fabricating method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501278B2 (ja) * 1991-11-28 1996-05-29 株式会社東芝 半導体パッケ―ジ
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
US7504718B2 (en) * 2005-05-10 2009-03-17 International Business Machines Corporation Apparatus and methods for constructing balanced chip packages to reduce thermally induced mechanical strain
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
US7592697B2 (en) * 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP2011216818A (ja) * 2010-04-02 2011-10-27 Elpida Memory Inc 半導体装置の製造方法
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
KR20130042936A (ko) * 2011-10-19 2013-04-29 에스케이하이닉스 주식회사 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
US9269646B2 (en) * 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
JP6110734B2 (ja) * 2013-06-06 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
US20150069624A1 (en) * 2013-09-12 2015-03-12 Freescale Semiconductor, Inc. Recessed semiconductor die stack
US9337119B2 (en) * 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems

Also Published As

Publication number Publication date
JP2018507560A (ja) 2018-03-15
KR20170122245A (ko) 2017-11-03
TW201705395A (zh) 2017-02-01
TWI680543B (zh) 2019-12-21
EP3266042A4 (en) 2018-12-12
CN107408546A (zh) 2017-11-28
US9397078B1 (en) 2016-07-19
CN107408546B (zh) 2020-03-10
EP3266042A1 (en) 2018-01-10
WO2016140865A1 (en) 2016-09-09
KR101996161B1 (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
JP6550140B2 (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10559551B2 (en) Semiconductor device assembly with heat transfer structure formed from semiconductor material
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
TWI588915B (zh) 製造具有高效率散熱路徑之堆疊式半導體晶粒總成之方法
TWI553785B (zh) 具有改良式熱性能之堆疊式半導體晶粒組件及相關之系統及方法
TWI548056B (zh) 具有高效率散熱路徑之堆疊式半導體晶粒總成及相關系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190628

R150 Certificate of patent or registration of utility model

Ref document number: 6550140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250