TWI540692B - 可調變複合中介層 - Google Patents

可調變複合中介層 Download PDF

Info

Publication number
TWI540692B
TWI540692B TW102133311A TW102133311A TWI540692B TW I540692 B TWI540692 B TW I540692B TW 102133311 A TW102133311 A TW 102133311A TW 102133311 A TW102133311 A TW 102133311A TW I540692 B TWI540692 B TW I540692B
Authority
TW
Taiwan
Prior art keywords
conductive
support member
component
substrate
microelectronic
Prior art date
Application number
TW102133311A
Other languages
English (en)
Other versions
TW201417221A (zh
Inventor
查爾斯 渥奇克
席普倫 亞梅卡 烏若
佐藤浩明
Original Assignee
英凡薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英凡薩斯公司 filed Critical 英凡薩斯公司
Publication of TW201417221A publication Critical patent/TW201417221A/zh
Application granted granted Critical
Publication of TWI540692B publication Critical patent/TWI540692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

可調變複合中介層
本發明與微電子裝置及中介層結構的封裝有關，特別是與經由結構傳導以及經由半導體與中介層的封裝結構構成傳導的方法有關。
微電子元件一般而言都由一薄片半導體材料(如矽或砷化鎵)所構成，一般稱為晶粒或半導體晶片。半導體晶片通常以單獨且有封裝的單體(單元)形式供應。在某些單元設計中，半導體晶片會安裝在一基板或晶片載體上，然後再將其安裝到一電路板(例如印刷電路板)上。
主動電路會製作在半導體晶片的第一面(亦即，第二表面)上。為方便構成與主動電路的電氣連結，晶片在同一面上提供有銲墊。銲墊通常以規則的排列方式設置於晶粒的邊緣四周，或者(如許多記憶體裝置)設置於晶粒的中央。銲墊通常以導電金屬材料製成，例如銅或鋁，厚度約0.5μm左右。銲墊可能包含單層或複層金屬。銲墊的大小視裝置的種類而定，但通常的尺寸為邊長數十到數百微米。
穿透矽通孔(TSV)用來連接銲墊與位於半導體晶片第一面反面的第二面(亦即，第一表面)。傳統的通孔連接由一穿透半導體晶片的孔和通過這個孔從第一面延伸到第二面的導電材料所構成。銲墊可能與通孔進行電氣連結來讓銲墊與半導體晶片第二面的導電元件之間構成連通。
傳統的TSV孔可能會減少第一面可用來容納主動電路的部份的空間。減少第一面可用來容納主動電路的可用空間可能會增加生產每個半導體晶片所需的矽的需要量，因而可能增加每個晶片的生產成本。
傳統的通孔可能由於從通孔放射狀向外的非理想應力分佈以及半導體晶片與(例如)晶片所黏合的結構之間的熱膨脹係數(CTE)的不一致而帶來可靠性的挑戰。例如，當一半導體晶片中的導電通孔以相對薄而剛硬的介電材料進行絕緣時，通孔中可能會因為通孔的導電材料與基板材料之間CTE的不一致而存在有顯著的應力。除此之外，當半導體晶片與聚合物基板的導電元件銲黏時，晶片與基板的較高CTE結構之間的電氣連結將會因為CTE的不一致而承受應力。
對於晶片的任何物理安排來說，大小都是一重要的考量因素。晶片對於更緊湊的物理安排的要求已隨著行動電子裝置快速發展而日益強烈。單純舉例來說，一般被稱為「智慧型手機」的裝置通常結合有行動電話的功能以及強力的資料處理器、記憶體、和各種輔助裝置如全球定位系統接收器、電子數位相機、以及區域網路連線的功能，並搭配有高解析度顯示器和相關的影像處理晶片。這樣的裝置可以提供各種能力，例如完整的網際網路連線能力以及各種視聽娛樂功能包括高傳真視訊、導航、電子銀行等等，全都集合在一口袋大小的裝置中。精密複雜的行動裝置需要在極為狹小的空間中封裝多個晶片。此外，某些晶片會有許多輸入和輸出連接，一般稱之為「I/O」。這些I/O必須與其他晶片的I/O互連。這些互連必須盡可能縮短並應有較低的阻抗以減少訊號傳遞的遲延。構成互連的元件必須不會大幅增加整個組合的大小。類似 的需求也在其他應用中越來越明顯，例如，在用於網際網路搜尋引擎的資料伺服器方面。例如，可在各個精密複雜的晶片之間提供多個短而低阻抗的互連的結構將可以增大搜尋引擎頻寬並減少它的能源消耗。
儘管在半導體通孔和中介層通孔的成型以及互連方面已經有長足的進步，但仍有進行改善的需要以盡可能縮小半導體晶片和中介層結構的大小，同時增進電路互連的可靠性。本發明可以透過如以下所述的元件構造以及元件製作的方法來達成這些屬性。
在本發明其中的一方面，一複合中介層可能包括一基板元件和一支承元件。基板元件基本上可能由至少一介電或半導體材料所構成。基板元件可能有第一表面和反面的第二表面且厚度可能為200微米或以下，並可能有複數個接點外露於第一表面並有具備電導結構延伸穿透這個厚度。支承元件可能有至少一介電或半導體材料外露於支承元件的第二表面上的本體。支承元件的第二表面可能與基板元件的第二表面合而為一。本體可能有一每攝氏度低於百萬分之12(「12ppm/ºC」)的熱膨脹係數(「CTE」)。
支承元件也可能有開孔延伸通過支承元件的第二表面與相反面的第一表面之間的本體厚度。支承元件也可能有複數的導電通孔延伸到至少在本體厚度方向上的某些開孔的範圍內。支承元件也可能有多個端子外露於支承元件的第一表面用來與中介層構成元件外部對中介層的電氣連結。這些端子可能通過導電通孔和導電結構與接點構成電氣連 結。
在一特定的實施例中，接點可能有比端子更小的最小間距。在一範例中，接點的最小間距可能比端子的最小間距小至少五倍。在一例示性的實施例中，延伸通過基板元件厚度的導電結構可能包括複數個導電通孔。基板元件的導電通孔中任何兩個相鄰通孔的之間的最小間距可能小於或等於延伸通過支承元件開孔的導電通孔中任何兩個相鄰的通孔之間的最小間距。在一特定的範例中，延伸通過基板元件厚度的導電結構可能包括複數個導電通孔。基板元件的導電通孔中任何兩個相鄰通孔的之間的最小間距可能大於延伸通過支承元件開孔的導電通孔中任何兩個相鄰的通孔之間的最小間距。
在一實施例中，延伸通過基板元件厚度的導電結構可能包括複數個導電通孔。基板元件導電通孔的數量可能等於或大於延伸通過支承元件開孔的導電通孔的數量。在一特定的實施例中，延伸通過基板元件厚度的導電結構可能包括複數個導電通孔。基板元件導電通孔的數量可能小於延伸通過支承元件開孔的導電通孔的數量。在一範例中，基板元件的厚度可能小於支承元件的厚度。在一例示性的實施例中，基板元件的厚度可能小於支承元件厚度的十分之一。
在一特定的範例中，支承元件的厚度可能是基板元件厚度的至少1.5倍。支承元件的楊氏模數(Young's Modulus)可能大於60GPa。在一實施例中，支承元件的厚度可能是基板元件厚度的至少1.5倍。支承元件的楊氏模數可能是基板楊氏模數的至少1.3倍。在一特定的實施例中，支承元件的本體可能基本上由介電材料構成。在一範例中，基 板元件可能基本上由一半導體材料構成。在一例示性的實施例中，支承元件的本體可能基本上由玻璃、陶瓷、或低介電常數材料構成。在一特定的範例中，支承元件本體的CTE可能在基板元件的CTE的30%以內。
在一實施例中，支承元件的本體可能基本上由中間晶相材料或液晶材料構成。在一特定的實施例中，複合中介層也可能包括一沿著支承元件第一表面延伸的應變介電層。至少有某些端子可能至少部份平貼在應變介電層上。在一範例中，鄰近端子的導電通孔端頭可能可以朝一第一方向(相對於基板元件的至少一側向方向)移動。在一例示性的實施例中，導電通孔的規劃可能可以減少複合中介層因與導電通孔附近的一元件之間的相對熱膨脹差所承受的應力。
在一特定的範例中，每個導電通孔的外側表面可能與所對應的一開孔的內側表面的輪廓並不一致。在一實施例中，每個導電通孔可能大致上完全填滿所對應的一開孔。在一特定的實施例中，每個導電通孔可能在支承元件的第一表面有一第一寬度而在支承元件的第二表面有一第二寬度，且第二寬度與第一寬度不同。在一範例中，至少某些導電通孔可能包括一些分散於其中所充填的導電材料中空腔。在一例示性的實施例中，至少有某些導電通孔可能為銲線。在一特定的範例中，至少某些導電通孔中的每一通孔可能由一應變介電材料與所延伸的開孔的內側表面隔開。
在一實施例中，應變介電材料可能基本上由聚醯亞胺或矽膠構成。應變介電材料的應變模數可能小於3GPa。在一特定的實施例中， 應變介電材料可能基本上由至少一種發泡材料或低介電常數材料構成。在一範例中，至少某些開孔可能大致上完全填滿應變介電材料。在一例示性的實施例中，至少某些開孔中的每一開孔可能在開孔的內側表面與支承元件的第一表面之間設定成一圓角。在一特定的範例中，至少某些導電通孔中的每一通孔可能由一延伸到兩者之間的空腔與所延伸的開孔的內側表面隔開。在一實施例中，至少有某些端子可能並不平貼在支承元件的第一表面上。在一範例中，至少有某些端子可能並不平貼在支承元件的開孔上。
在一特定的實施例中，一或多個開孔中的每一開孔可能有複數個導電通孔延伸到其中。在一範例中，至少一有複數個導電通孔延伸到其中的開孔的長度可能朝至少一側向方向的第一方向延伸，而寬度可能朝至少一側向方向且與第一方向呈橫向的第二方向延伸，其中長度至少為寬度的兩倍。在一例示性的實施例中，兩個或以上的開孔可能有一分隔部份從支承元件的第二表面朝向第一表面延伸，並有一連接部份從分隔部份延伸到支承元件的第一表面。
在一特定的範例中，一或多個開孔中的每一開孔可能完全填滿介電材料。在一實施例中，一或多個開孔中至少有一開孔的長度可能朝至少一側向方向的第一方向延伸，而寬度可能朝至少一側向方向且與第一方向呈橫向的第二方向延伸，其中長度至少為寬度的兩倍。在一特定的實施例中，複合中介層也可能包括一導體層沿著基板元件或支承元件中的至少一第二表面延伸。導體層可能在導電通孔與導電結構之間提供直接電氣連結。
在本發明其中的另一方面，一複合中介層可能包括一基板元件和一支承元件。基板元件基本上可能由至少一介電或半導體材料所構成。基板元件可能有第一表面和反面的第二表面且厚度可能為200微米或以下，並可能有複數個接點外露於第一表面並有具備電導結構延伸穿透這個厚度。支承元件可能有至少一介電或半導體材料外露於支承元件的第二表面上的本體。支承元件的第二表面可能面向基板元件的第二表面。本體的CTE可能小於12ppm/ºC。
支承元件也可能有開孔延伸通過支承元件的第二表面與相反面的第一表面之間的本體厚度。支承元件也可能有複數的導電通孔延伸到至少在本體厚度方向上的某些開孔的範圍內。支承元件也可能有多個端子外露於支承元件的第一表面用來與中介層構成元件外部對中介層的電氣連結。這些端子可能通過導電通孔和導電結構與接點構成電氣連結。支承元件可能以複數個構成導電通孔和導電結構電氣連結的導電連接單元與基板元件連接。
本發明中的另外一方面，一微電子組合可能包括一具有表面承載元件(接點設於其上)的微電子元件以及一複合中介層。複合中介層可能包括一基板元件(具有第一表面和反面的第二表面)以及一與基板元件組裝在一起的支承元件。基板元件也可能有複數個接點外露於第一表面以及延伸穿透基板元件厚度的導電結構。微電子元件可能與基板元件組裝在一起，使至少有某些接點可與至少某些元件接點構成電氣連結。
支承元件可能有至少一介電或半導體材料外露於支承元件的第 二表面上的本體。支承元件的第二表面可能面向基板元件的第二表面。支承元件可能有開孔延伸通過支承元件的第二表面與相反面的第一表面之間的本體厚度。支承元件可能有複數的導電通孔延伸到至少在本體厚度方向上的某些開孔的範圍內。支承元件可能有多個端子外露於支承元件的第一表面用來與中介層構成元件外部對微電子組合的電氣連結。這些端子可能通過導電通孔和導電結構與接點構成電氣連結。
在一範例中，微電子元件及基板元件可能基本上由矽構成。在一例示性的實施例中，基板元件在第一與第二表面之間的厚度可能設定為200微米或以下。在一特定的範例中，支承元件本體的CTE可能小於12ppm/ºC。在一實施例中，至少有某些元件接點可能面向基板元件的接點並與其中至少某些接點連接。在一特定的實施例中，微電子元件的背側表面可能面向基板元件的第一表面。至少有某些元件接點可能透過導線與至少某些基板元件接點構成電氣連結。其中至少某些導線可能包括銲線。
在一範例中，微電子元件可能包含較大量的主動裝置來提除供任何其他功能以外的記憶體儲存陣列功能。在一例示性的實施例中，微電子組合也可能包括一具有表面承載元件(接點設於其上)的額外微電子元件並包括一主要規劃來執行邏輯功能的半導體晶片。至少有某些基板元件接點可能與這個額外微電子元件的至少某些元件接點構成電氣連結。在一特定的範例中，額外的微電子元件可能包括一用來再生所接收到的訊號以及輸出所再生的訊號給微電子元件的緩衝晶片。在一實施例中，微電子組合也可能在微電子元件與額外微電子元件之間包括一朝 與基板元件第一表面平行的水平方向延伸的密封材料。
在一特定的實施例中，密封材料可能採用三維異質包覆成型，其第一表面部分可能與微電子元件的背側表面平行而第二表面部分可能與額外微電子元件的背側表面平行。第一表面部分可能延伸到第二表面部分以外的一不同平面。在一範例中，微電子組合也可能包括一額外的微電子元件且其上設有用來設置接點的表面承載元件。至少有某些基板元件接點可能與這個額外微電子元件的至少某些元件接點構成電氣連結。微電子元件的元件接點可能透過基板元件的導電結構與額外微電子元件的元件接點直接構成電氣連結用來在微電子元件之間傳輸訊號。此處所稱的訊號可能代表至少一資料或指令。可能採用多個微電子元件來同時執行一程序中的特定執行緒的一組指令。
在一例示性的實施例中，微電子元件與額外微電子元件可能有大致上完全相同的結構。在一特定的範例中，微電子元件可能包括複數個彼此堆疊且電氣互連的半導體晶片。在一實施例中，每一晶片可能包含較大量的主動裝置來提除供任何其他功能以外的記憶體儲存陣列功能。在一特定的實施例中，複數個堆疊的半導體晶片中可能包括一其上設有元件接點用來與基板元件接點連接的第一半導體晶片，且至少有一第二半導體晶片平貼於第一半導體晶片的背側表面而與基板元件的第一表面遠隔並與第一半導體晶片構成電氣互連。至少一第二半導體晶片可能包含較大量的主動裝置來提除供任何其他功能以外的記憶體儲存陣列功能。
在一範例中，微電子組合也可能包括一散熱片與微電子元件構 成熱導通。在一例示性的實施例中，微電子組合也可能包括一導體層沿著基板元件或支承元件中的至少一第二表面延伸。導體層可能在導電通孔與導電結構之間提供直接電氣連結。在一特定的範例中，支承元件可能以複數個構成導電通孔和導電結構電氣連結的導電連接單元與基板元件連接。
在一實施例中，一系統可能包括一上述微電子組合安裝於電路板上。微電子組合的至少某些端子可能與外露於電路板一表面的電路板接點連接並構成電氣連結。在一特定的實施例中，端子可能透過至少其中包括部分銲線的導線與電路板接點構成電氣連結。在一範例中，端子可能透過至少其中包括部分導電柱的導線與電路板接點構成電氣連結。在一例示性的實施例中，端子可能透過至少其中包括部分導性連接材料的導線與電路板接點構成電氣連結。
在一特定的範例中，支承元件可能以構成導電通孔和導電結構電氣連結的第一複數導電連接單元與基板元件連接。支承元件可能以構成導電通孔和電路板接點電氣連結的第二複數連接單元與電路板連接。在一實施例中，第一複數連接單元包含的連接單元數量可能等於或大於第二複數連接單元。在一特定的實施例中，第一複數連接單元包含的連接單元數量可能小於第二複數連接單元。
在本發明的其他方面進一步包括結合有本發明前述各方面所述結構用來與其他電子裝置連接並協力工作的系統。在一範例中，一系統可能包括一上述微電子組合以及一或多個與該微電子組合構成電氣連結的其他電子元件。在一例示性的實施例中，系統也可能包括一外殼、 微電子組合以及一或多個與外殼組裝在一起的其他電子元件。在一特定的範例中，微電子組合可能是一第一微電子組合，而系統也包括一如以上所述的第二微電子組合。在一實施例中，一模組可能包括複數個如以上所述的微電子組合，其中每個微電子組合安裝在一第二電路板上並與第二電路板構成電氣連結，用來在每個微電子組合之間往返傳輸訊號。
在本發明其中的額外另一方面，用來製作微電子組合的方法可能包括將至少一基板元件與支承元件的介電或半導體材料的外露表面彼此黏合。基板元件的第一表面和反面的第二表面的厚度可能設定為200微米或以下。基板元件可能有複數個接點外露於第一表面以及延伸穿透其厚度的導電結構。至少一基板元件的介電或半導體材料的外露表面可以為其第二表面。
支承元件可能有一具有第一表面和反面的第二表面的本體且其CTE小於12ppm/ºC。支承元件可能有開孔延伸通過支承元件的第一與第二表面之間穿透本體的厚度。至少一支承元件的介電或半導體材料的外露表面可以為其第二表面。其方法也可能包括形成在開孔範圍內延伸且端子外露於支承元件第一表面的導電通孔。這些端子可能通過導電通孔和導電結構與接點構成電氣連結。
在一特定的實施例中，形成導電通孔及端子的步驟可能使至少某些端子與導電通孔整合成型做為導電通孔的端頭。在一範例中，導電通孔可能以銲線形式成型。在一例示性的實施例中，導電通孔可能採用以金屬沉積在開孔內側表面構成。在一特定的範例中，方法也可能包括形成一層應變介電材料延伸到開孔範圍內。導電通孔可能在在延伸穿透 應變介電材料的穿孔內形成。在一實施例中，方法也可能包括形成一層應變介電材料延伸到至少某些平貼於導電通孔外側表面的開孔內，使至少一部份應變介電材料與其所延伸的開孔內側表面透過在兩者之間延伸的一空腔隔開。
在一特定的實施例中，方法也可能包括形成一沿著支承元件第一表面延伸的應變介電層。在一範例中，方法也可能包括形成一沿著基板元件或支承元件中的至少一第二表面延伸的導體層。導體層可能在導電通孔與導電結構之間提供直接電氣連結。在一例示性的實施例中，方法也可能包括組裝一微電子元件與基板元件。微電子元件可能有一其上用來設置接點的表面承載元件。至少有某些基板元件接點可能與至少某些元件接點構成電氣連結。在一特定的範例中，微電子元件的表面可能面向基板的第一表面。組裝步驟可能包括連接至少某些元件接點與至少某些基板元件接點。
在一實施例中，組裝步驟可能包括透過導線將至少某些基板接點與至少某些元件接點構成電氣連結。其中至少某些導線可能包括銲線。在一特定的實施例中，方法也可能包括組裝一額外微電子元件與基板元件。額外微電子元件可能有一其上用來設置接點的表面承載元件。至少有某些基板元件接點可能與這個額外微電子元件的至少某些元件接點構成電氣連結。在一範例中，微電子元件可能包含較大量的主動裝置來提除供任何其他功能以外的記憶體儲存陣列功能。額外微電子元件可能包括一主要規劃(Configured)來執行邏輯功能的半導體晶片。
在一例示性的實施例中，方法也可能包括組裝一電路板與支承 元件。微電子組合的至少某些端子可能與外露於電路板一表面的電路板接點連接並構成電氣連結。在一特定的範例中，端子可能透過至少其中包括部分銲線的導線與電路板接點構成電氣連結。在一實施例中，端子可能透過至少其中包括部分導電柱的導線與電路板接點構成電氣連結。在一特定的實施例中，端子可能透過至少其中包括部分導性連接材料的導線與電路板接點構成電氣連結。
在本發明其中的另一方面，用來製作微電子組合的方法可能包括組裝微電子元件與一複合中介層。微電子元件可能有一其上用來設置接點的表面承載元件。複合中介層可能包括一基本上由至少一介電或半導體材料以及一支承元件所構成的基板元件。基板元件的第一表面和反面的第二表面的厚度可能設定為200微米或以下。基板元件可能有複數個接點外露於其第一表面以及延伸穿透其厚度的導電結構。支承元件可能有至少一介電或半導體材料外露於支承元件的第二表面上的本體。支承元件的第二表面可能與基板元件的第二表面合而為一。本體的CTE可能小於12ppm/ºC。
支承元件可能有開孔延伸通過支承元件的第二表面與相反面的第一表面之間的本體厚度。支承元件可能有複數的導電通孔延伸到至少在本體厚度方向上的某些開孔的範圍內。支承元件可能有多個端子外露於支承元件的第一表面用來與中介層構成元件外部對中介層的電氣連結。這些端子可能通過導電通孔和導電結構與接點構成電氣連結。組裝步驟可能包括將至少某些基板元件接點與至少某些元件接點構成電氣連結。在一範例中，方法也可能包括組裝一電路板與支承元件。微電子 組合的至少某些端子可能與外露於電路板一表面的電路板接點連接並構成電氣連結。
10‧‧‧微電子組合
20‧‧‧互連元件
21‧‧‧第一表面
22‧‧‧第二表面
30‧‧‧微電子元件
90‧‧‧密封材料
12‧‧‧電路板
20‧‧‧互連元件
40‧‧‧基板元件
50‧‧‧支承元件
60‧‧‧導體層
70‧‧‧接點
80‧‧‧端子
60b‧‧‧導體層
23‧‧‧介電層
50a‧‧‧本體
51‧‧‧第一表面
31‧‧‧前側表面
30a‧‧‧微電子元件
30e‧‧‧微電子元件
35‧‧‧接點
32‧‧‧背側表面
30a、30b、30c、30d‧‧‧微電子元件
12‧‧‧電路板
15‧‧‧接點
30'‧‧‧被動元件
41‧‧‧第一表面
42‧‧‧第二表面
44‧‧‧導電通孔
40a‧‧‧本體
50a‧‧‧本體
51‧‧‧第一表面
52‧‧‧第二表面
53‧‧‧開孔
54‧‧‧導電通孔
56‧‧‧介電材料
55‧‧‧內側表面
58‧‧‧端頭
11‧‧‧連接單元
54'‧‧‧導電通孔
D‧‧‧距離
F‧‧‧力
60‧‧‧導體層
L1‧‧‧側向方向
70‧‧‧接點
60a‧‧‧導體層
44‧‧‧導電通孔
60a‧‧‧第一導體層
71‧‧‧導電連接單元
D1‧‧‧距離
D2‧‧‧距離
90‧‧‧密封材料
32‧‧‧背側表面
91‧‧‧外露表面
13‧‧‧第一表面
14‧‧‧第二表面
15‧‧‧接點
43‧‧‧開孔
40‧‧‧基板元件
41‧‧‧第一表面
42‧‧‧第二表面
40a‧‧‧本體
45‧‧‧內側表面
62‧‧‧介電材料
61‧‧‧導電佈線
70‧‧‧接點
60a‧‧‧導體層
5‧‧‧支承基板
40‧‧‧半導體層(基板元件)
T1‧‧‧厚度
T2‧‧‧厚度
46‧‧‧端頭
51‧‧‧第一表面
53‧‧‧開孔
43‧‧‧開孔
56‧‧‧介電材料
56‧‧‧開孔
57‧‧‧凹槽
54a‧‧‧導電通孔
53a‧‧‧開孔
51a‧‧‧第一表面
59‧‧‧圓角
54b‧‧‧導電通孔
L1‧‧‧方向
54c‧‧‧導電通孔
W1‧‧‧寬度
52‧‧‧第二表面
W2‧‧‧寬度
54d‧‧‧導電通孔
56d‧‧‧介電部位
82‧‧‧縫隙
D3‧‧‧距離
54e‧‧‧導電通孔
59‧‧‧圓角
54f‧‧‧導電通孔
56f‧‧‧介電部位
T4‧‧‧厚度
D4‧‧‧距離
52‧‧‧第二表面
54g‧‧‧導電通孔
54h‧‧‧導電通孔
54i‧‧‧導電通孔
110‧‧‧微電子組合
116‧‧‧銲線
180‧‧‧端子
111‧‧‧連接單元
120‧‧‧互連元件
112‧‧‧電路板
195‧‧‧密封材料
116‧‧‧銲線
111a‧‧‧連接單元
150‧‧‧支承元件
151‧‧‧第一表面
154‧‧‧導電通孔
111b‧‧‧連接單元
116a‧‧‧銲線
115‧‧‧接點
116b‧‧‧銲線
150‧‧‧支承元件
151‧‧‧第一表面
111c‧‧‧連接單元
116c‧‧‧銲線
210‧‧‧微電子組合
280‧‧‧端子
211‧‧‧連接單元
218‧‧‧導電柱
220‧‧‧互連元件
212‧‧‧電路板
295‧‧‧密封材料
310‧‧‧微電子組合
344‧‧‧導電通孔
P1‧‧‧間距
354‧‧‧導電通孔
P2‧‧‧間距
320‧‧‧互連元件
381‧‧‧導電連接單元
344a‧‧‧端頭
340‧‧‧基板元件
342‧‧‧第二表面
380a‧‧‧導電片
350‧‧‧支承元件
352‧‧‧第二表面
380b‧‧‧導電片
380a,380b‧‧‧導電片
360‧‧‧導體層
311‧‧‧導電連接單元
315‧‧‧接點
320‧‧‧互連元件
322‧‧‧第二表面
380‧‧‧導電片
313‧‧‧表面
315‧‧‧接點
360‧‧‧導體層
381‧‧‧連接單元
330‧‧‧微電子元件
332‧‧‧背側表面
390‧‧‧密封材料
391a‧‧‧第一表面部分
391b‧‧‧第二表面部分
330d,330e‧‧‧微電子元件
T1‧‧‧距離
T2‧‧‧距離
321‧‧‧第一表面
310‧‧‧微電子組合
340‧‧‧基板元件
342‧‧‧第二表面
350‧‧‧支承元件
352‧‧‧第二表面
320‧‧‧互連基板
322‧‧‧第二表面
312‧‧‧電路板
313‧‧‧表面
311‧‧‧導電連接單元
395a、395b‧‧‧散熱片
30‧‧‧微電子元件
396‧‧‧散熱膏或散熱膠
330‧‧‧微電子元件
332‧‧‧背側表面
30e‧‧‧微電子元件
T2‧‧‧厚度
30d‧‧‧微電子元件
T1‧‧‧厚度
700‧‧‧系統
706‧‧‧微電子組合
708‧‧‧電子元件
710‧‧‧電子元件(螢幕)
701‧‧‧外殼
702‧‧‧電路板
704‧‧‧導體
706‧‧‧結構
711‧‧‧鏡頭
圖1A顯示以本發明為依據的一實施例中的微電子組合的側視剖面圖。
圖1B是圖1A中的一部分的放大側視剖面圖。
圖1C是圖1A中的一部分經歷過因熱膨脹差所造成的移動之後的放大側視剖面圖。
圖2A-2I顯示以圖1A及1B中所示的實施例為依據的各製造階段的側視剖面圖。
圖3A-3I顯示圖1A及1B中所示的第二導電通孔的替代實施例的放大的側視剖面圖。
圖4顯示以本發明為依據的另一實施例中的微電子組合的側視剖面圖。
圖5顯示以本發明為依據的另外一實施例中的微電子組合的側視剖面圖。
圖6顯示以本發明為依據的另外一額外實施例中的微電子組合的側視剖面圖。
圖7顯示以本發明為依據的一實施例的一系統的簡圖。
如圖1A中所示，一微電子組合10可能包括一互連元件20(具有第一表面21及在其相反面的第二表面22)，一或多個微電子元件30以互連元件組裝在一起，一密封材料90至少局部包覆微電子元件30，以及一以互連元件進行組裝的電路板12。
在圖1A中，與第一表面21平行的方向在本文件中稱為「水平」或「側向」方向，而與第一表面垂直的方向在本文件中稱為上/下方向，在本文件中也稱為「垂直」方向。本文件中所稱的方向僅用於表示文件中所稱結構的參考架構。因此，這些方向也可能是一般或重力參考架構的任何方向。在敘述一特徵設置於「一表面上方」的位置比另一特徵的高度更大時，表示這一特徵與該表面的距離比另一特徵在同一正交方向上的距離更遠。相反的，在敘述一特徵設置於「一表面上方」的位置比另一特徵的高度更小時，表示這一特徵與該表面的距離比另一特徵在同一正交方向上的距離更近。
如本文件中的用法，在敘述一電導電元件「外露於」一結構的表面時，表示該電導電元件可在從結構外側以垂直於該表面的方向朝向表面移動時與一理論上的點接觸。因此，外露於一結構的一表面上的一端子或其他導電元件可能凸出於該表面、可能與該表面齊平、或者可能相對於該表面呈凹入狀態而透過結構中的一孔或凹陷部位外露。
互連元件20可能包括一基板元件40、一與基板元件結合的支承元件50、導體層60、外露於互連元件第一表面21的接點70、以 及外露於互連元件第二表面22的端子80。
如圖1A中所示，支承元件50典型上可能與基板元件40層積在一起；例如，可能以一黏劑層來黏合支承元件50與基板元件40相對的表面。這樣的黏劑層可能是後面所述的導體層60b的一部分，或者可能將這樣的黏劑層附加於導體層60b上。
在一實施例中，或者基板元件40或支承元件50其中之一或兩者可能包括在支承元件與基板元件的相對表面彼此接觸時不會完全固化的材料(例如「B階材料」)，而B階材料的固化可能在之後的時間進行，某些情況下可能施加高溫、壓力(或兩者同時)來協助固化。這樣的B階材料層可能是後面所述的導體層60b的一部分，或者可能將這樣的B階材料層附加於導體層60b上。
互連元件20可能進一步包括一外露於第二表面22上的絕緣介電層23。這樣的介電層可能與來自基板元件40的導電元件保持電氣絕緣。這個介電層可能稱之為基板元件40的一「鈍化層」。介電層23可能包括無機或有機介電材料或同時包括兩者。介電層可能包括電沉積敷形或非敷形被覆或其他介電材料，例如，感光顯像聚合材料(如阻銲膜材料)。
在一特定的範例中，介電層23為可應變者。這樣的應變介電層23可能以具有相對較低應變模數(例如，楊氏模數小於約6GPa)的材料形成。在一特定的實施例中，應變介電層23可能具有與硬度約為蕭氏A硬度計20到70的軟橡膠相當的應變特性。例如，應變介 電層23可能是一介電質，其材料結構可能由具有以化合物形態做為填充料的材料密度或硬度的材料所形成，例如可撓性環氧樹脂、矽膠、低應變模數環氧樹脂、鐵氟龍基材料、發泡材料、液晶聚合物、熱固性聚合物、氟化應變體、熱塑性聚合物、聚醯亞胺、聚四氟乙烯(PTFE)、側鏈型聚四氟乙烯(PFA)、乙烯丙烯氟化物(FEP)、及聚氟乙烯(PTFE)或類似的化合物。
例如，在某些實施例中，其中的支承元件50的本體50a基本上由一種介電材料所構成；或者，若希望將一或多個端子80連接到支承元件的本體進行接地時，可以忽略介電層23，而端子可能與支承元件的第一表面51接觸。
在圖1A中以複數呈現的微電子元件30在一特定範例中可能可能有一前側表面31面向互連元件20的第一表面21，如圖1A中所示。在某些實施例中，一或多個微電子元件30的背側表面可能面向第一表面21。在一範例中，至少一微電子元件30(例如微電子元件30a)可能為覆晶而與外露於互連元件20第一表面21的接點70連接。雖然圖中所示的微電子元件30其前側表面31面向互連元件20的第一表面21，但在一特定的實施例中，一或多個微電子元件的前側表面31也可能面向互連元件的第二表面22。
在一範例中，一或多個微電子元件30可能為裸晶或各合併有一記憶儲存元件的微電子單元，例如動態隨機存取記憶體(「DRAM」)儲存陣列，或主要規劃來發揮DRAM儲存陣列功能(例如DRAM積體電路晶片)的微電子單元。如本文件中的用法，「記憶儲存元件」用 來指稱以陣列形式排列並與電路一起構成可用來儲存及檢索資料(例如透過一電氣介面傳輸資料)的多重記憶儲存單元。
在本文件所述的任何實施例中，一或多個微電子元件30可能以下列一種或多種技術用於實際用途，如：DRAM、NAND flash快閃記憶體、RRAM(「電阻式RAM」或「電阻式隨機存取記憶體」)、相變記憶體(「PCM」)、磁電阻式隨機存取記憶體；例如，其中可能的實施事如磁穿隧介面裝置、靜態隨機存取記憶體(「SRAM」)、自旋力矩RAM、或內容定址記憶體。
在一特定的範例中，一包括記憶儲存元件的微電子元件30可能至少具有一記憶體儲存陣列功能，但微電子元件可能不是一完整功能的記憶體晶片。這樣的微電子元件本身可能不具備緩衝功能，但可能與其他微電子元件電氣連結構成一微電子元件堆疊，而堆疊中至少有一微電子元件具備有緩衝功能(緩衝用微電子元件可能是一緩衝晶片、完整功能的記憶體晶片、或者控制器晶片)。
在其他範例中，本文件所述任何封裝中的一或多個微電子元件可能主要規劃用來提供記憶體儲存陣列功能，如圖1A中所示的微電子元件30a，其中一或多個微電子元件可能有較大量的主動裝置(例如電晶體)用來提供除任何其他功能以外的記憶體儲存陣列功能，例如快閃記憶體、DRAM、或其他種類的記憶體。
這種可能主要規劃用來提供記憶體儲存陣列功能的微電子元件可能被安排與另一主要規劃(Configured)用來提供邏輯功能的微電子元 件或「邏輯晶片」一起封裝，例如圖1A中所示的微電子元件30e。在一特定的實施例中，邏輯晶片可能是一可編程元件或處理器元件，例如一微處理器或其他範用型計算元件。邏輯晶片可能是一微控制器元件、圖形處理器、浮點運算處理器、偕同處理器、數位訊號處理器等。在一特定的實施例中，邏輯晶片可能主要執行硬體狀態機器功能，或者可能「寫死」來用於一特定的功能或目的。又或者，邏輯晶片也可能是一特殊應用專用積體電路(「ASIC」)或現場可編菸程邏輯閘陣列(「FPGA」)晶片。在這些設計變化中，封裝可能採用「系統級封裝」(「SIP」)。
在另一種設計變化中，本文件所述任何封裝中的一微電子元件可能同時內嵌有邏輯和記憶功能，例如於同一微電子元件中內嵌有一或多個相聯記憶體儲存陣列的一可編程處理器。這樣的微電子元件有時也稱為「系統單晶片」(「SOC」)，其中同時內嵌有邏輯電路(如處理器)與其他電路(如記憶體儲存陣列)或用來執行某些其他功能(可能是一專門功能)的電路。
每一微電子元件30可能有複數個電導電元件接點35外露於其前側表面31。每個微電子元件30的接點35可能以一排或多排方式排列設置於前側表面31的中央部位，並占據前側表面區域的中央部分。例如，中央部位可能佔據前側表面31中包括在微電子元件30相對的周圍邊緣之間中間第三最短距離的區域。在一特定的範例中，接點35可能沿著平分微電子元件30的一條軸線排列或沿著一條與平分微電子元件的軸線平行的軸線排列。這些例子可能出現在接點35設置於前側表面31中央部位的情況下，或者出現在接點不局限設置於前述中 央部位的其他情況下。
在一特定的範例中，每一微電子元件30可能在功能上以及物理上與其他微電子元件相當，使每一微電子元件儘管特定的長、寬、高尺寸與其他微電子元件不同，但每一微電子元件仍可以有相同形狀的導電接點35設置於具有相同的功能前側表面31上。
微電子組合10可能包括兩個微電子元件30，包括彼此堆疊的第一及第二微電子元件30a和30b。在圖1A中所示的實施例中，第一微電子元件30a的前側表面31可能與互連元件20的第一表面21相對，而第二微電子元件30b的前側表面31與第一微電子元件30a的背側表面32可能彼此相向。至少一部分的第二微電子元件30b前側表面31可能與至少一部份的第一微電子元件30a背側表面32重疊。額外的微電子元件30c及30d可能分別與微電子元件30a及30b堆疊，如圖1A中所示。在一特定的範例中，所有微電子元件30a、30b、30c、及30d可能主要規劃用來提供記憶體儲存陣列功能。在一範例中，一或多個微電子元件30a、30b、30c、及30d可能包括有一記憶體儲存控制裝置。
雖然在圖1A中所示的微電子元件30以一覆晶連接堆疊方式排列，其前側表面31面向互連元件20的第一表面21，但在其他實施例中，一或多個微電子元件可能以其他方式裝設並與其他微電子元件及/或互連元件進行電氣連結。例如，任一微電子元件30可能以其背側表面32面向互連元件20第一表面21的方式設置。在一範例中，這樣的微電子元件30的接點35可能透過(例如)延伸到其前側表面 31上方的導電結構與互連元件20的接點70連接，這個導電結構可能是銲線或可能包括銲線。
如本文件中的用法，所稱的「導線」是延伸在兩個電導電元件之間的電氣連結的一部分或。例如，導線可能包括在第一元件的接點(例如微電子元件30a的接點31)與第二元件的焦點(如電路板12的接點15)之間延伸的銲線、連接單元(如錫球)、導電通孔、及導電佈線。
在一特定的範例中，可能在互連元件20的第一及/或第二表面21、22上裝設一或多個被動元件30'(如解耦電容)來代替或輔助前述的微電子元件30，並可能與互連元件的電導電元件電氣連結。在一特定的範例中，一或多個被動元件30'可能是控制裝置或測時元件裝置。這樣的被動元件30'可能與內部電源供應器及/或微電子組合10內的接地匯流排電氣連結。
基板元件40可能有第一表面41及反面的第二表面42，並有第一導電通孔44朝基板元件厚度方向延伸連通第一與第二表面。基板元件40可能包括一至少由一介電或半導體材料構成的本體40a。在一實施例中，本體40a基本上可能由一半導體材料(例如矽或砷化鎵)構成。在一範例中，基板元件40的本體40a基本上可能由碳化矽構成。在特定的實施例中，可能摻雜一碳化矽本體40a以便可以在其中設置主動裝置。在一例示性的實施例中，基板元件40的本體40a可能基本上由低熱膨脹玻璃(如石英)所構成。在一範例中，基板元件40可能是一發光二極體(「LED」)。
在基板元件40包括一(例如)由矽所構成的半導體本體40a的實施例中，一或複數個半導體裝置(例如電晶體、二極體等)可能設置在位於基板元件第一表面41上及/或下方的一或多個主動裝置部位。在一特定的範例中，基板元件40的本體40a中的這些主動裝置部位能如後面所述位於一導體層60a下方。
支承元件50可能包括一至少由一介電或半導體材料所構成的本體50a、第一表面51及反面的第二表面52、延伸穿透第一與第二表面之間的本體厚度的開孔53、以及延伸到至少某些開孔範圍內的第二導電通孔54。在一範例中，第二導電通孔54可能延伸到至少在本體50a厚度方向上的某些開孔53的範圍內。第二導電通孔54可能通過第一導電通孔44與至少某些接點70構成電氣連結。
在一實施例中，一或多個開孔53中的每一開孔可能有複數個第二導電通孔54延伸到其中。在一特定的實施例中，一或多個開孔53中的每一開孔可能有單一導電通孔54延伸到其中。開孔53可能以任何頂視圖幾何規劃方式排列，包括例如一m x n陣列，其中的m及n均大於1。
在一範例中，基板元件40在其第一與第二表面41、42之間的厚度可能小於支承元件50在其第一與第二表面51、52之間的厚度。在一特定的實施例中，基板元件40在其第一與第二表面41、42之間的厚度可能小於支承元件50在其第一與第二表面51、52之間的厚度的五分之一。
在一實施例中，支承元件50的厚度可能至少為基板元件40厚度的1.5倍，且支承元件的楊氏模數可能大於60GPa。在一特定的範例中，支承元件50的厚度可能至少為基板元件40厚度的1.5倍，且支承元件的楊氏模數可能大於120GPa。在一例示性的實施例中，支承元件50的厚度可能至少為基板元件40厚度的1.5倍，且支承元件的楊氏模數可能等於或大於基板元件的楊氏模數。在一範例中，支承元件50的厚度可能至少為基板元件40厚度的1.5倍，且支承元件的楊氏模數可能至少為基板元件的楊氏模數的1.3倍。
在一特定的範例中，支承元件50的本體50a可能基本上由介電材料構成，例如，玻璃、陶瓷、或液晶。在一實施例中，支承元件50的本體50a在平行於互連元件20第一表面21的一平面上的CTE可能為小於12ppm/ºC。在一例示性的實施例中，支承元件50的本體50a的CTE可能為基板元件40的CTE的30%以內。在一範例中，若基板元件40由矽製成且CTE約為3ppm/ºC，則支承元件50的CTE可能約為3.5ppm/ºC。
在一範例中，支承元件50的本體50a可能基本上由半導體材料如矽所構成。在一特定的實施例中，基板元件40的本體40a可能基本上由矽構成，而支承元件50的本體50a可能基本上由矽所構成。這樣的例子中，在某些情況下，支承元件50的本體50a可能依據比基板元件40的本體40a更寬鬆的公差製造，且支承元件的本體在某些情況下可能基本上由多晶半導體材料構成。
在一範例中，支承元件50的本體50a可能基本上由中間晶相材料所構成。這樣的中間晶相材料可能有一高秩序性結構，例如碳質、氧化鋁、二氧化鈦、鈦酸鈹，可以透過在其中添加干擾物(如雜質)來調變到一指定的CTE。在一實施例中，本體50a of支承元件50可能基本上由可以從瀝青中提煉的碳基材料所構成。在這樣的實施例中，本體50a的楊氏模數在一層積結構中可能會\受碳基材料的方向性所影響或者可透過化學處理調整。
在一例示性的實施例中，支承元件50的CTE可以調變到大致與基板元件40的CTE相符，以減少支承元件相對於基板元件的熱膨脹差。在一範例中，支承元件50的CTE可以透過支承元件本體50a的結構設計來進行調變(例如透過在中間晶相材料中導入雜質或空腔，或者透過指定支承元件本體材料的方向)，以便獲得一特定的CTE。
在一特定的範例中，支承元件50的CTE可以透過以一特定的規劃形成開孔53以移除支承元件本體50a的部分材料來進行調變，以便達到所希望的CTE。例如，支承元件50的本體50a若有一特定CTE值，可以透過增設沒有第二導電通孔54延伸到其中的開孔53來變更支承元件50的CTE。
每個開孔53可能包括有從支承元件50的第一表面51以一相對於由第一表面所界定的水平面介於0度到90度之間的角度延伸過來的內側表面55。內側表面55可能有一固定的斜度或可變的斜度。例如，內側表面55相對於由支承元件50第一表面51所界定的水平面之間的角度或斜度可能隨著內側表面55朝向第二表面52進 一步穿透而逐漸減少(也就是變為較小的正值或較小的負值)。例如，一或多個開孔53可能有一固定的寬度，但開孔可能在從第一表面51朝向第二表面52的方向上逐漸變細，或者開孔可能在從第二表面51朝向第一表面的方向上逐漸變細。
在某些範例中，每個開孔53可能有任何的三維形狀，可能包括，例如截頭圓錐形、圓柱形、立方形、稜柱形、橢圓拋物線形、雙曲線形、或以一曲線形內面分界的結構。如本文件中的用法，在說明一三維結構有一曲線形表面或以一曲線形表面分界時，該表面在與基板元件的第一及第二表面大致垂直的一平面上的剖面圖為一段可變斜度的曲線(例如二階多項式曲線)。
開孔53可能有任何的頂視圖形狀。例如，開孔可能有圓柱形的頂視圖形狀而有一矩形的縱向剖面圖，如圖1A中所示。在一範例中，一或多個開孔53可能是一渠道或壕溝形狀。在一特定的實施例中，這樣的渠道形開孔的長度可能朝至少一側向方向的第一方向延伸，而寬度則可能朝至少一側向方向且與第一方向呈橫向的第二方向延伸，且長度至少為寬度的兩倍。在一範例中，兩個或以上的開孔53可能有一分隔部份從支承元件50的第二表面52朝向其第一表面51延伸，並有一連接部份從分隔部份延伸到支承元件的第一表面。
在一例示性的實施例中，複數個第二導電通孔54可能延伸到單一開孔53中。在一範例中，複數個第二導電通孔54可能延伸到單一壕溝形開孔53中，這樣的壕溝形開孔的長度可能朝至少一側向方向的第一方向延伸，而寬度則可能朝至少一側向方向且與第一方向呈橫向 的第二方向延伸，且長度至少為寬度的兩倍。
在特定的實施例中，本文件中所述的開孔53及任何其他開孔可能有各種不同的形狀，如美國專利申請公告第2012/0018863號及第2012/0018868號中所舉的範例所述(上述文件納入本文件中做為參考)，且這樣的開孔可能採用如前述專利申請中所述的例示性製程形成。
如圖1A中所示，一或多個開孔53可能各為局部或完全填滿介電材料56。這樣的介電材料56可能在第二導電通孔54與支承元件50的本體50a之間提供電氣絕緣。在某些實施例中，例如，其中的支承元件50本體50a基本上由一介電材料構成，或者若希望將一或多個第二導電通孔54連接到支承元件的本體進行接地時，可能忽略介電材料56，且第二導電通孔可能與對應的開孔53的內側表面55接觸。
介電材料56可能包括無機或有機介電材料(或同時包含兩者)。在一特定的範例中，介電材料56可能具有應變。介電材料56可能包括前面所述(參考前述「應變介電層23」)的任何材料。在一特定的範例中，介電材料56與絕緣介電層23可能一起成型做為一一體的絕緣介電部位，或者可能分別成型做為個別的絕緣介電部位。
在一特定的範例中，第二導電通孔54鄰近端子80的端頭58可以朝一相對於支承元件50本體50a的至少一側向方向的第一方向(例如方向L1)移動。這樣的移動可以配合端子80所承受的外部負荷(例如因電路板12相對於互連元件20的熱膨脹所造成)來調整。 這樣的活動端子80的移動範例如圖1C中所示。如圖中所示，一力F施加於連接單元11上(例如，因電路板12相對於支承元件50本體50a的熱膨脹差所造成)。力F移動端子80，而端子的移動產生一彎曲負荷作用在導電通孔54上，後者則彎曲或偏斜到一變形導電通孔54'。變形導電通孔54'的前端從它的原始未彎曲位置移動了一段距離D。如果力F變小或消失，例如因溫度變化而減少電路板12相對於互連元件20的熱膨脹差，變形導電通孔54'可能彎曲或偏斜回復到原始未彎曲位置，如圖1B中所示。
如與連接到基板或支承元件本體的導電元件有關的主張中的用法，所稱的「活動」表示當支承元件承受外部負荷時(例如可能因本發明組合於製造、測試、或操作中的溫度變化所造成)，導電元件至少有一部分可以因導電元件所承受的外部負荷而透過與外部元件(例如電路板)的接點或端子之間的連接產生相對於支承元件的位移，且位移的程度可顯著緩解(例如)因支承元件與電路板之間的電氣連結存在的熱膨脹差所可能(若沒有這樣的位移)造成的機械應力。
導體層60可能各朝至少一側向方向(例如，與基板元件40第一表面41平行的側向方向L1)延伸。一或多個導體層60(例如導體層60a)可能鄰近互連元件20的第一表面21，而導體層60b可能設置於基板元件40的第二表面42與支承元件50的第二表面52之間。
在一範例中，互連元件20可能包括一設置於鄰近基板元件40第一表面41的單一導體層60a，其中的接點70透過導體層60a與第 一導電通孔44構成電氣連結。在一實施例中，互連元件20可能包括一設置於鄰近基板元件40第二表面42的單一導體層60b，其中的第一導電通孔44透過導體層60b與第二導電通孔54構成電氣連結。
在一特定的實施例中，互連元件20可能同時包括第一導體層60a及第二導體層60b。第一導體層60a可能設置於鄰近基板元件40的第一表面41，而接點70可能透過第一導體層60a與第一導電通孔44構成電氣連結。第二導體層60b可能設置於鄰近基板元件40的第二表面42，而第一導電通孔44可能透過第二導體層60b與第二導電通孔54構成電氣連結。
端子80可能外露於支承元件50的第一表面51用來與互連元件20外部的一元件連接，端子則透過第二導電通孔54構成電氣連結。
互連元件20可能包括設於端子80上的導電連接單元11用來與一外部元件連接。連接單元11可能是(例如)熔接金屬(如銲錫、錫、銦、共熔合金或上述材料的組合)，或者是另一種連接材料(如導電銀膠或導電黏劑)。在一特定的實施例中，端子80與一外部元件(例如圖1A中所示的電路板12)的接點之間的連接可能包括如美國專利申請案第13/155,719號及第13/158,797號中所述的一種導電基質材料(上述文件納入本文件中做為參考)。在一特定的實施例中，上述連接可能有一類似的結構或以本文件中所述的方式成型。
接點70可能外露於基板元件40的第一表面41，且各接點與 第一導電通孔44構成電氣連結。接點70可能透過導電連接單元71連接到至少一微電子元件30的元件接點35。導電連接單元71可能具有與上述的連接單元11類似的結構及功能。
在一特定的範例中，接點70可能有比端子80更細密的最小間距，也就是相鄰接點中心點之間的最小距離D1可能小於相鄰端子中心點之間的最小距離D2。在一實施例中，接點70的最小間距可能小於端子80的最小間距至少五倍。
微電子組合10也可能包括一可能選擇性包覆、局部包覆、或不包覆微電子元件30的背側表面32的密封材料90。例如，在圖1A中所示的微電子組合10中，密封材料可能澆鑄、印刷、網印、或塗佈於微電子元件30的背側表面32上。在另一範例中，密封材料90可能是採用異質包覆成型方式模塑於其上的模塑材料。在某些實施例中，可能移除部分的密封材料90，使密封材料不具有平坦的外露表面91。在一範例中，在某些微電子元件30與外露表面91之間的密封材料90厚度可能比其他微電子元件與外露表面之間的厚度更大。
電路板12可能有第一表面13及反面的第二表面14並有負數個導電電路板接點15外露於第一表面。互連元件20可能透過(例如)可能在端子80與電路板接點之間延伸的連接單元11連接到電路板接點15上。如圖1A中所示，互連元件20的第二表面22可能與電路板12的第一表面13相對。
電路板12可能包括一薄片基板，基本可能基本上由聚合材料 如聚醯亞胺、環氧樹脂、熱塑性/熱固性塑膠、或其他合適的聚合材料所構成，或者可能包括或基本上由複合聚合無機材料如BT樹脂(雙馬來醯亞胺三氮雜苯)玻璃強化結構或環氧樹脂玻璃(如FR 4)所構成。在一範例中，這樣的電路板12基板可能基本上由基板平面(即沿著基板表面的方向上)的CTE小於30ppm/ºC的材料構成。
以下將說明微電子組合10(圖1A及1B)的製造方法，請參考圖2A到2I。如圖2A中所示，開孔43可能從基板元件40的第一表面41朝向第二表面42延伸穿過本體40a的厚度。開孔43可能於形成預定用以保留第一表面41其餘部份的一遮罩層之後透過(例如)對基板元件40進行選擇性蝕刻所形成。例如，可能先沉積並構成一感光顯像層(如光阻層)來遮蓋一部分的第一表面41，之後可能從開孔43執行一項定時蝕刻程序。
開孔43的內側表面45可能從第一表面41朝向第二表面42以大致上與外露表面呈直角的垂直或大致垂直的方向向下延伸，如圖2A中所示。內側表面基本上呈垂直的開孔43可能採用非等向性蝕刻程序、雷射燒蝕、機械削除程序(如銑削)、超音波加工、對基板元件40進行噴砂(摩擦性顆粒)處理、反應式離子蝕刻、或電漿蝕刻、或上述多種程序的組合來形成。
另外，開孔43的內側表面45除了大致上與外露表面呈直角之外，內側表面也可能呈斜角形態，也就是可能以法線角(直角)以外的角度延伸到外露表面上。內側表面45呈斜角形態的開孔43可能採用濕式蝕刻程序(如等向性蝕刻程序)及使用非固定厚度鋸片鋸切來形 成。也可能採用雷射燒蝕、機械銑削、化學蝕刻、電漿蝕刻、對基板元件40進行噴砂(摩擦性顆粒)處理來形成內側表面45呈斜角形態的開孔43(或本文件中所述的任何其他孔或開孔)。
在某些範例中，一或多個開孔43至少有一部分的內側表面45可能有一橢圓拋物線、雙曲線、或曲線形的剖面形狀。如本文件中的用法，在說明一表面有一曲線形剖面形狀時，該表面在與基板元件的第一及第二表面大致垂直的一平面上的剖面圖為一段可變斜度的曲線(例如二階多項式曲線)。
之後，可能在每個開孔43的內側表面45形成一絕緣介電層(圖2A中未顯示)。可能採用各種不同的方法在開孔43的內側表面45上形成這樣的絕緣介電層，以下將說明這些方法。在特定的範例中，可能採用化學氣相沉積(CVD)或原子層沉積(ALD)在開孔43的內側表面45上沉積一薄層絕緣介電層。在一範例中，可能在沉積這個絕緣介電層的一低溫程序中使用原矽酸乙酯(TEOS)。在例示性的實施例中，可能在開孔43的內側表面45上沉積一二氧化矽、硼磷矽玻璃(BPSG)、硼矽玻璃(BSG)、或磷矽玻璃(PSG)層，且這些玻璃可能為有摻雜或無摻雜。
在一範例中，可能在基板元件40的第一表面41上塗佈一層可流動性介電材料，並可能透過後續的「旋塗」作業讓可流動性材料更均勻的分佈於整個外露表面，之後並伴隨進行一可能包括加熱的乾燥程序。在另一範例中，可能於組合加熱後或在真空環境(即置於壓力低於環境壓力的環境下)中加熱後，在第一表面41上塗佈一層熱塑性介電 材料薄膜。在另一範例中，可能採用氣相沉積來形成絕緣介電層。
在另外的其他範例中，可能將包括基板元件40的組合浸沒在介電沉積池中來形成一敷形介電被覆或絕緣介電層。如本文件中的用法，「敷形被覆」是以特定材料順應受被覆的表面輪廓所形成的一層被覆，例如開孔43內側表面45上的敷形絕緣介電層。可能採用電化學沈積方法來形成敷形介電層，包括(例如)電泳沈積或電解沈積法。
在一範例中，可能採用電泳沈積技術來形成敷形介電被覆，使敷形介電被覆僅只沉積於組合的外露導電及半導電表面上。在沉積過程中，將半導體裝置晶圓保持在一所需的電位並將一電極浸沒在沉積池中使池中保持在一不同的所需電位。然後將組合保持在適當條件下的池中一段足以在基板元件40的導電或半導電外露表面上(包括但不限於沿著開孔43的內側表面45)形成一電沉積敷形介電層的充足時間。只要在所要被覆的表面與沉積池之間維持足夠強度的電場，就會發生電泳沈積。由於以電泳方式所沉積的被覆會在達到由沈積的參數(例如電壓、濃度等)所規範的特定厚度之後自限，此時沈積過程就會停止。
電泳沈積可以在組合的導電及/或半導電外部表面上形成一連續且厚薄均一的敷形被覆。除此之外，也可以進行電泳被覆沉積使它不會由於它的介電(不導電)性質而在基板元件40的第一表面41上形成一殘留鈍化層。換另一方式說明，電泳沈積的一特性是它通常不會在一層介電材料上形成，並且由於它的介電特性而不會在具有足夠厚度的該層介電材料上所提供的導體上面形成一介電層。通常，在厚度大於約10微米到幾十微米的介電層上將不會發生電泳沈積。敷形介電層可以 從陰極環氧樹脂沈積先驅物形成。或者，可以使用聚胺酯或丙烯酸沈積先驅物。以下表1顯示各種電泳被覆先驅物成分及供應來源。
在另一範例中，介電層可能以電解方式形成。這個過程除了沉積層的厚度不會因沉積層與導電或半導電表面的近接性而受限之外，其他都與電泳沈積法類似。在這種方法中，所形成的電解沉積介電層的厚度可以根據要求來選擇，而所達到的厚度由處理時間決定。
之後，如圖2B中所示，可以在絕緣介電層上(至少在開孔43範圍內)形成第一導電通孔44，使每個第一導電通孔的輪廓符合對應的內側表面45的輪廓。
在形成第一導電通孔44(及本文件中所述的任何其他導電元件)時，一例示性方法牽涉到透過一種或多種方法在基板元件40及開孔43的外露表面上濺鍍、電鍍、或機械沈積一主要金屬層來沉積一金 屬層。機械沈積法可能涉及以高速將經過加熱的金屬微粒流噴向要被覆的表面。這個步驟可以透過例如在第一表面41及內側表面45上進行全面沈積來執行。在其他實施例中，次微米金屬粉末可以例如使用脈衝雷射打入或選擇性打入開孔43中，金屬流將會填滿空腔。這個步驟可以在開孔43內的介電層上進行全面沈積來執行。
在一實施例中，主要金屬層包括或基本上由鋁構成。在另一特定的實施例中，主要金屬層包括或基本上由銅構成。在另外的實施例中，主要金屬層包括或基本上由鈦構成。也可以在製程中使用一種或多種其他例示性金屬來形成第一導電通孔44(以及本文件中所述的任何其他導電元件)。在特定的範例中，可能在一或多個前述表面上形成一包括複數金屬層的堆疊。例如，這樣的堆疊金屬層可能包括一層鈦然後以一層銅覆蓋於鈦上(Ti-Cu)、一層鎳然後以一層銅覆蓋於鎳層上(Ni-Cu)、以類似的方式提供一(例如)鎳-鈦-銅堆疊(Ni-Ti-Cu)、或者一鎳-釩堆疊(Ni-V)。
之後，如圖2C中所示，可能在基板元件40的第一表面41上形成導體層60a，使導體層的外露表面成為基板元件的第一表面。導體層60a可能包括彼此以介電材料62分隔及絕緣的複數層導電佈線61。接點70可能在導體層60a的一外露表面上形成，而這些接點可能透過導體層的導電佈線61與導電通孔44構成電氣連結。導電佈線61及接點70可能利用如前面所述的類似方法(參考第一導電通孔44)來形成，而介電材料62可能利用如前面所述的類似方法(參考介 電層45)(圖2B)來形成。
接著，如圖2D中所示，可能將一支承基板5以可移除的方式固定在導體層60a上用來在後續的半導體層第二表面42的處理中固定及支撐半導體層40。然後，如圖2E中所示，可能透過移除第二表面42上的本體40a的材料來削薄半導體層40，將半導體層的厚度從一起始厚度T1(圖2D)減少到一最終厚度T2(圖2E)，使第一導電通孔44的端頭46外露於半導體層的第二表面42上。半導體層40可能透過一例如研磨或拋磨程序來削薄。最初的外露第二表面42也可能透過拋摩、拋光、或高精密銑削來整平。
接下來，可能在半導體層40的第二表面42上形成一第二導體層60b(圖1A)。這樣的第二導體層60b(若有)可能以前面所述的類似方式(參考第一導體層60a)(圖2C)來形成。接著，如圖2F中所示，可能利用例如一黏劑層或一B階材料層來將支承元件50與半導體層40黏合。開孔53可能延伸穿過支承元件50在第一表面51與第二表面52之間的本體50a厚度來形成。開孔53可能於形成預定用以保留第一表面51其餘部份的一遮罩層之後透過(例如)對支承元件50進行選擇性蝕刻所形成。例如，可能先沉積並構成一感光顯像層(如光阻層)來遮蓋一部分的第一表面51，之後可能從開孔53執行一項定時蝕刻程序。開孔53可能利用前面針對形成開孔43所述的一種或多種程序來形成。開孔53可能在支承元件50與基板元件40黏合之前或之後形成。
然後，如圖2G中所示，可能形成介電材料56延伸到開孔56 中，並可能在支承元件50的第一表面51上形成介電層23。介電材料56及介電層23可能在一沈積程序中形成一單一介電部位，或者可能在分開的沈積程序中形成個別的介電部位。
接著，如圖2H中所示，可能在至少某些預定要沉積第二導電通孔54的開孔53中的介電材料56中形成一凹槽57。凹槽57可能透過前面所述用於形成開孔43的任何製程來形成。接下來，參考圖2I，可能在一對應的凹槽57內形成第二導電通孔54，並可能形成與一對應的第二導電通孔接觸的端子80。
接著，再次參考圖1A，微電子元件30可能與互連元件20進行組裝，使它的元件接點35與接點70構成電氣連結，且互連元件可能與電路板12進行組裝，使端子80與電路板接點15構成電氣連結。然後，可能沉積至少局部包覆微電子元件30的密封材料90。
圖3A到3I顯示圖1A及1B中的第二導電通孔54的各種不同規劃構成的設計變化。圖3A中所示的導電通孔54a除了開孔53a在支承元件50本體50a的第一表面51a與開孔的內側表面55之間有圓角59之外，其他都與前面所述的導電通孔54相同。這些圓角59可能減少支承元件50的第一表面51由於互連元件20與一外部元件(例如電路板12)之間的熱膨脹差所承受的合成應力。支承元件50本體50a的第一表面51a與開孔53a的內側表面55之間的圓角59可能透過(例如)高壓電漿處理、非等向性程度比傳統的蝕刻程序低的蝕刻程序、或者濕式或乾式蝕刻程序來形成。在一特定的範例中，圓角59的彎曲半徑可能大致等於開孔53a在與本體50a的第 一表面51a平行的一平面上的半徑。
圖3B中所示的導電通孔54b除了端子80會配合導電通孔54b的端頭58沿著側向方向L1位移之外，其餘都與前面所述的導電通孔54a相同。導電通孔54b的端頭58與對應的端子80之間可能透過一導電佈線構成電氣連結。
圖3C中所示的導電通孔54c除了導電通孔54c的寬度從支承元件50的第一表面51朝向第二表面52逐漸變細使第一表面上的寬度W1大於第二表面52上的寬度W2之外，其餘都與前面所述的導電通孔54相同。在一範例中，導電通孔54c可能為截頭圓錐形。
圖3D中所示的導電通孔54d除了介電部位56d與對應開孔53的內側表面55之間有一縫隙82之外，其餘都與前面所述的導電通孔54相同。在一特定的範例中(如圖3D中所示)，縫隙82並不需要延伸到支承元件50的整個厚度T3。例如，縫隙82可能從支承元件50的第一表面51朝向第二表面52延伸到一距離D3，而內側表面55與導電通孔54d之間的一部份介電部位56d可能延伸不到距離D3。
在一例示性的實施例中，縫隙82可能延伸到支承元件50的第一表面51與第二表面52之間的大部份距離，除非縫隙可能在鄰近第一表面處塞住或密封(例如，在介電部位56d與開孔53的內側表面55之間插入應變密封劑)。在這樣的實施例中，縫隙82可能從兩端密封，藉以將空氣困住在縫隙內。在一範例中，這樣的應變密封栓塞 可能從支承元件50的第一表面51朝向第二表面52延伸到最多達厚度T3的25%。
圖3E中所示的導電通孔54e是導電通孔54d的一變化設計，但導電通孔54e的寬度逐漸變細，而開孔54則在開孔53的內側表面55與支承元件50的第一表面51之間有圓角59。
圖3F中所示的導電通孔54f與前面所述的導電通孔54類似，只是介電部位56f並沒有延伸到支承元件50的第一表面51，而在部份的導電通孔54f與開孔53的內側表面55之間形成一縫隙83。同時，也省略端子80，而連接單元11則連接到導電通孔54f鄰近支承元件50的第一表面51處的前端58，且導電通孔54f的寬度從支承元件的第二表面52朝向第一表面逐漸變細，使第二表面上的寬度大於第一表面上的寬度。
在一範例中，介電部位56f可能從第二表面52延伸到大約為支承元件50厚度T4的50%的一距離D4。在一特定的實施例中，介電部位56f可能從第二表面52延伸到大約為支承元件50厚度T4的25%到約75%之間的一距離D4。
圖3G中所示的導電通孔54g除了省略介電部位56、而導電通孔54g是一條細線而不是一導電柱之外，其餘都與前面所述的導電通孔54a相同。可能有一縫隙82延伸在導電通孔54g的外側表面與開孔53的內側表面55之間。
圖3H中所示的導電通孔54h除了省略端子80之外，其餘都 與前面所述的導電通孔54a相同。導電通孔54h的前端58延伸到支承元件50的第一表面51上方，使連接單元11有足夠的表面與其連接。圖3I中所示的導電通孔54i除了端子80是設置在抵住支承元件50本體50a的外露表面51a處而不是平貼在介電層23上之外，其餘都與前面所述的導電通孔54相同。
圖4中所示的微電子組合110除了有銲線116延伸在端子180與連接單元111之間以便使互連元件120可以因為熱膨脹差而產生相對於電路板112的移動之外，其餘都與前面所述的微電子組合10相同。可能提供密封材料195用來至少局部包覆銲線116。
在一特定的範例中(如圖4的左側所示)，可能省略至少某些端子180，而一連接單元111a可能與支承元件150的第一表面151上的導電通孔154外露端頭構成電氣連結。在一範例中，連接單元111a與一中間連接單元111b之間可能有一條第一銲線116a，而中間連接單元111b與電路板112的電路板接點115之間可能有一條第二銲線116b。在一例示性實施例中(未顯示)，可能只有一條銲線直接從連接單元111a延伸到電路板接點115，而中間連接單元111b則可能省略。在一範例中，鄰近支承元件150第一表面151的第一連接單元111c與和電路板112的電路板接點115構成電氣連結的一第二連接單元111之間可能有單一條銲線116c。
圖5中所示的微電子組合210除了端子280與連接單元211之間有異徑導電柱218以便使互連元件220可以因為熱膨脹差而產生相對於電路板212的移動之外，其餘都與前面所述的微電子組合10 相同。可能提供密封材料295用來至少局部包覆異徑導電柱218。
圖6中所示的微電子組合310除了複數個第一導電通孔344中的任何兩個相鄰的第一導電通孔縱軸之間的最小間距P1可能大致等於複數個第二導電通孔354中的任何兩個相鄰的第二導電通孔縱軸之間的最小間距P2之外，其餘都與前面所述的微電子組合10相同。如本文件中的用法，導電通孔之間的最小間距表示：在與互連元件320第一表面321平行的方向上，通過任何兩個相鄰的導電通孔中心線的縱軸之間的距離。
在一特定的實施例中，各個第一導電通孔344之間的最小間距P1可能小於各個第二導電通孔354之間的最小間距P2。在一範例中，各個第一導電通孔344之間的最小間距P1可能大於各個第二導電通孔354之間的最小間距P2。在一例示性的實施例中，複數個第一導電通孔344的導電通孔數可能等於或大於複數個第二導電通孔354的導電通孔數。在一實施例中，複數個第一導電通孔344的導電通孔數可能小於複數個第二導電通孔354的導電通孔數。
同時，微電子組合310可能有複數個第一導電連接單元381可能延伸在至少某些第一導電通孔344的外露端頭344a與對應的第二導電通孔354的外露端頭354a之間。第一導電連接單元381並不需要接連接第一導電通孔344的外露端頭344a與對應的第二導電通孔354的外露端頭354a。
例如(如圖6的右側所示)，第一導電連接單元381可能延伸 在外露於基板元件340第二表面342的一導電片380a與外露於支承元件350第二表面352的一導電片380b之間。此外，導電片380a與380b並不需要分別與第一及第二導電通孔344和354直接接觸。相反的，一或多個導電片380a和380b可能分別與第一及第二導電通孔344和354的外露端頭分開一間隔而可能經由類似於導體層360的一或多個導體層與其構成電氣連結。
微電子組合310也可能有複數個第二導電連接單元311可能延伸在至少某些對應於電路板接點315的第二導電通孔354的外露端頭354b之間。第二導電連接單元311並不需要直接連接第二導電通孔354的外露端頭354b與電路板接點315。相反的，如圖6的右側所示，第二導電連接單元311可能延伸在外露於互連元件320第二表面322的一導電片380與外露於電路板312表面313的一電路板接點315之間。此外，一或多個導電片380可能與對應的第二導電通孔354的外露端頭分開一間隔而可能經由類似於導體層360的一或多個導體層與其構成電氣連結。
在一範例中，第一複數連接單元381的連接單元數可能等於或大於第二複數連接單元311的連接單元數。在一特定的實施例中，第一複數連接單元381的連接單元數可能小於第二複數連接單元311的連接單元數。
在相鄰的第一導電通孔344之間的最小間距P1接近相鄰的第二導電通孔354之間的最小間距P2的實施例中，最小間距P1與最小間距P2之間的差可能約為連接單元381的平均直徑的10%。例 如，如果連接單元381的平均直徑為50微米，則最小間距P1與最小間距P2之間的差可能為5微米。在這樣的實施例中，連接單元381可以容忍對應的第一導電通孔344與第二導電通孔354之間的側向對正失準。
類似於圖1A中所示的微電子組合10，微電子組合310也可能包括一可能選擇性包覆、局部包覆、或不包覆微電子元件330背側表面332的密封材料390。例如，在圖6中所示的微電子組合310中，密封材料可能澆鑄、印刷、網印、或塗佈於微電子元件330的背側表面332上。
在一範例中，密封材料390可能採用三維異質包覆成型，其第一及第二表面部分391a、391b可能順應微電子元件330背側表面332的輪廓。例如，密封材料390的第一表面部分391a可能與微電子元件330d的背側表面332平行(例如一微電子元件堆疊中可能主要規劃用來提供記憶體儲存陣列功能的最上方微電子元件)，而第二表面部分391b可能與微電子元件330e的背側表面平行(例如一可能主要規劃用來提供邏輯功能的微電子元件)，第一表面部分延伸到第二表面部分以外的一不同的平面上。
在這樣的例子中，密封材料390的第一表面部分391a可能位於距微電子元件330d背側表面332一第一距離T1處，而密封材料的第二表面部分391b可能位於距微電子元件330e的背側表面一第二距離T2處，其中距離T1等於或大致等於距離T2。不過，第一及第二表面部分391a、391b也可能位於距互連元件320的第一表面321 不同的距離處。
在一特定的實施例中，微電子組合310可能包括一密封材料或底部填充膠(未顯示)可能延伸在基板元件340的第二表面342與支承元件350的第二表面352之間並包圍第一連接單元381，用來(例如)為基板元件提供機械支撐及/或減少基板元件的翹曲。在一範例中，類似的密封材料或底部填充膠(未顯示)可能延伸在互連基板320的第二表面322與電路板312的表面313之間並包圍第二導電連接單元311。同時，也可能有密封材料或底部填充膠用來分隔每個第一導電連接單元381並提供絕緣。在一範例中，可能採用氣相沉積程序在第一連接單元381的外露表面上沉積一介電材料，然後可能選擇性塗佈密封材料或異質包覆成型延伸到各個第一連接單元之間。
在一特定的實施例中，微電子組合310也可能包括一或多個散熱片395a、395b與一或多個微電子元件30構成熱導通。散熱片395a及395b可能是各自獨立的元件，也可能是一散熱片的不同部份。一或多個散熱片395a及395b可能透過一層(例如)散熱膏或散熱膠396與微電子元件330的一外露表面(例如背側表面332)連結。
在一範例中，至少一部分平貼在一可能主要規劃用來提供邏輯功能的微電子元件30e上的散熱片395b的厚度T2可能等於或大致等於至少一部分平貼在一可能主要規劃用來提供記憶體儲存陣列功能的微電子元件30d上的散熱片395a的厚度T1。在一特定的範例中，至少一部分平貼在一可能主要規劃用來提供邏輯功能的微電子元件30e上的散熱片395b的厚度可能大於至少一部分平貼在一可能主要 規劃用來提供記憶體儲存陣列功能的微電子元件30d上的散熱片395a的厚度。
前面所述的各種元件可能以各種不同的電子系統構造加以運用，如圖7中所示。例如，一以本發明的進一步實施例為依據的系統700包括有一如前面所述的微電子組合706以及其他電子元件708及710。在所示的範例中，元件708是一半導體晶片而元件710是一顯示幕，但也可能使用任何其他元件。當然，雖然在圖7中為確保插圖簡潔易懂而只顯示兩個額外的元件，但系統中可能包括任何數目的這些元件。微電子組合706可能是前面所述的任何元件。在進一步的設計變化中，可能使用任何數目的這些微電子組合706。
微電子組合706以及元件708和710可能布置在一共同的外殼701中(圖中以虛線表示)，並可能視需要進行彼此間的電氣互連來構成所需的電路。在所示的例示性系統中，系統可能包括一電路板702(例如軟性印刷電路板)，而電路板可能包括眾多的導體704(圖7中只顯示一)在各個元件之間進行彼此互連。不過，這僅只提供例示參考；也可能採用任何合適的結構來構成電氣連結。
所示的外殼701顯示為一合用型式的攜帶型外殼，例如，行動電話或個人數位助理，而螢幕710可能外露於外殼的表面。其中的結構706包括一光敏元件(例如影像感測晶片)、一鏡頭711或者也可以用來將光線引導到這個結構上的其他光學裝置。同樣的，圖7中所示的簡化系統僅只提供例示參考；其他的系統，包括通常被視為固定結構的系統(例如筆記型電腦、路由器等等)也可能採用上述的結構製成。
雖然在圖1A及1B中所示的實施例中只說明其上設有主動裝置部位的矽基板用來提供參考，但本文件中所述的任何元件的基板元件也可能以矽或介電材料(如玻璃)、低介電常數材料(即k值小於3.5的材料)、陶瓷、複合材料、或者對稱或非對稱複層材料製成，如前面所述。如果是矽製基板元件，本文件中所述的任何實施例中的任何這類基板元件都可以在基板元件的一或多個主動裝置部位中包括主動半導體裝置。
本文件中所揭示的開孔、穿孔、以及導電元件可能以各種製程構成，例如在美國專利申請公告第2008/0246136、2012/0018863、2012/0018868、2012/0018893、2012/0018894、2012/0018895、及2012/0020026號中所詳細揭示的各種製程(上述文件納入本文件中做為參考)。
雖然本發明在本文件中引用特定的實施例來進行說明，但必須理解的是這些實施例主要只用來舉例說明本發明的原理和應用。因此，應理解各個實施例可以進行各種修改來進行說明，同時也可以進行其他安排而不會背離本發明如專利主張中所揭櫫的精神及範圍。
應當理解的是，其中所述的各項獨立主張及特徵形態應可以原始主張以外的任何不同方式合併。同時也應當理解的是，在個別實施例所述的特徵形態也應可與所述的其他實施例共用。
10‧‧‧微電子組合
20‧‧‧互連元件
21‧‧‧第一表面
22‧‧‧第二表面
30‧‧‧微電子元件
90‧‧‧密封材料
12‧‧‧電路板
40‧‧‧基板元件
50‧‧‧支承元件
60‧‧‧導體層
70‧‧‧接點
80‧‧‧端子
60b‧‧‧導體層
23‧‧‧介電層
50a‧‧‧本體
51‧‧‧第一表面
31‧‧‧前側表面
35‧‧‧接點
41‧‧‧第一表面
42‧‧‧第二表面
44‧‧‧導電通孔
40a‧‧‧本體
52‧‧‧第二表面
53‧‧‧開孔
54‧‧‧導電通孔
56‧‧‧介電材料
55‧‧‧內側表面
58‧‧‧端頭
11‧‧‧連接單元
L1‧‧‧側向方向
D1‧‧‧距離
D2‧‧‧距離
71‧‧‧導電連接單元
70‧‧‧接點
60a‧‧‧導體層
43‧‧‧開孔
32‧‧‧背側表面
30a、30b、30c、30d、30e‧‧‧微電子元件
15‧‧‧接點
30'‧‧‧被動元件
13‧‧‧第一表面
14‧‧‧第二表面
91‧‧‧外露表面

Claims (12)

  1. 一種複合中介層，包含：一基板元件，係由至少一介電或半導體材料構成，該基板元件有一第一表面和反面的一第二表面且一厚度設定為200微米或以下，並有一群(Plurality)之複數接點(Contacts)外露於該第一表面，且具備一電導結構延伸穿透該厚度；以及一支承元件，具有：一本體，係由至少一介電或半導體材料構成，其外露於該支承元件的一第二表面，該支承元件的該第二表面與該基板元件的該第二表面結合，該本體的一熱膨脹係數(「CTE」)小於每攝氏度百萬分之12(「ppm/℃」)；複數開孔(Openings)，係延伸通過該本體之一厚度，該本體係位於該支承元件的該第二表面與反面的該第一表面之間；一群之複數導電通孔，係以該本體之該厚度之一方向，延伸在至少某些該複數開孔之內；以及複數端子(Terminals)，係外露於該支承元件的該第一表面，並用來作為該中介層與該中介層外部之一元件之間的電氣連結，其中該複數端子透過該複數導電通孔(Conductive Vias)及該導電結構與複數接點構成電氣連結；其中至少某些該複數導電通孔中的每一通孔由一應變介電材料與所延伸的開孔的一內側表面隔開。
  2. 如請求項1所述之複合中介層，其中經由該基板元件厚度而延伸之該導 電結構包含一群(Plurality)的複數導電通孔，其中該基板元件之任何二個相鄰之該導電通孔之間之最小間距，係小於或等於經由該支承元件之該複數個開孔而延伸之任何二個相鄰之該導電通孔之間的最小間距。
  3. 如請求項1所述之複合中介層，其中該基板元件係由該半導體材料構成。
  4. 如請求項3所述之複合中介層，其中該支承元件的本體係由玻璃、陶瓷、或低介電常數材料構成。
  5. 如請求項1所述之複合中介層，其中該支承元件之本體的CTE為該基板元件CTE的30%以內。
  6. 如請求項1所述之複合中介層，進一步包含一沿著該支承元件之第一表面延伸之一應變介電層(Compliant dielectric layer)，其中至少有某些該複數端子(Some of the terminals)至少部份平貼於該應變介電層上。
  7. 如請求項1所述之複合中介層，其中該導電通孔鄰近該複數端子的複數端頭可朝相對於該基板元件至少一側向方向的一第一方向移動。
  8. 如請求項7所述之複合中介層，其中該導電通孔可用來減少施加於該複 合中介層的複數應力(Stresses)，該複數應力係與該複數導電通孔相鄰貼附的一元件的熱膨脹差有關。
  9. 如請求項1所述之複合中介層，其中每個導電通孔係完全填滿該複數開孔之一對應開孔。
  10. 如請求項1所述之複合中介層，其中至少某些該複數導電通孔(Conductive Vias)為銲線。
  11. 如請求項1所述之複合中介層，進一步包含一導體層，其沿著該基板元件或該支承元件之第二表面延伸，該導體層用來在導電通孔與導電結構之間提供直接電氣連結。
  12. 一種製造微電子組合的方法，包含：使一基板元件之至少一介電或半導體材料的外露表面與一支承元件互相結合；該基板元件有一第一表面和反面的一第二表面，且一厚度設定為200微米或以下，並有一群之複數接點外露於該第一表面，且導電結構延伸穿過該厚度，該基板元件之至少一介電或半導體材料之該外露表面係為該第二表面，該支承元件有一本體，該本體有一第一表面和反面的一第二表面，且 CTE小於12ppm/℃，並有複數開孔延伸通過該支承元件的該第一與第二表面之間，以穿透該本體的一厚度，使該支承元件之至少一介電或半導體材料之該外露表面為該第二表面；形成延伸到該複數開孔中且複數端子外露於該支承元件之該第一表面的複數導電通孔，該複數端子透過該複數導電通孔及該導電結構與該複數接點構成電氣連結；其中至少某些該複數導電通孔中的每一通孔由一應變介電材料與所延伸的開孔的一內側表面隔開。
TW102133311A 2012-09-13 2013-09-13 可調變複合中介層 TWI540692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/613,611 US8963335B2 (en) 2012-09-13 2012-09-13 Tunable composite interposer

Publications (2)

Publication Number Publication Date
TW201417221A TW201417221A (zh) 2014-05-01
TWI540692B true TWI540692B (zh) 2016-07-01

Family

ID=49223907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133311A TWI540692B (zh) 2012-09-13 2013-09-13 可調變複合中介層

Country Status (6)

Country Link
US (3) US8963335B2 (zh)
EP (1) EP2896069A1 (zh)
KR (1) KR20150053952A (zh)
CN (1) CN105122448A (zh)
TW (1) TWI540692B (zh)
WO (1) WO2014043390A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957512B2 (en) * 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
TWI503934B (zh) * 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
US9402312B2 (en) * 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
CN105321892B (zh) * 2014-07-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及其制造方法
TWI575785B (zh) * 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
US9373590B1 (en) * 2014-12-30 2016-06-21 International Business Machines Corporation Integrated circuit bonding with interposer die
KR20160080965A (ko) 2014-12-30 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6637769B2 (ja) * 2015-03-05 2020-01-29 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US9543192B2 (en) * 2015-05-18 2017-01-10 Globalfoundries Singapore Pte. Ltd. Stitched devices
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) * 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US10074625B2 (en) 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
WO2017052641A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Metal on both sides with power distributed through the silicon
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9852971B1 (en) 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10529690B2 (en) * 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
EP3659178A4 (en) 2017-07-24 2021-05-19 Cerebras Systems Inc. DEVICE AND METHOD FOR FASTENING SUBSTRATES WITH VARIATING COEFFICIENTS OF THERMAL EXPANSION
WO2019022902A1 (en) 2017-07-24 2019-01-31 Cerebras Systems Inc. APPARATUS AND METHOD FOR INTERCONNECTING MULTIPLE CHIPS
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
TW201929161A (zh) * 2017-10-11 2019-07-16 美商奧克塔佛系統有限責任公司 用於系統級封裝之高效能模組
US10504854B2 (en) * 2017-12-07 2019-12-10 Intel Corporation Through-stiffener inerconnects for package-on-package apparatus and methods of assembling same
US10955671B2 (en) * 2018-03-01 2021-03-23 Invensas Corporation Stretchable film assembly with conductive traces
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
TWI699039B (zh) * 2018-07-27 2020-07-11 景碩科技股份有限公司 天線載板結構
US11037883B2 (en) * 2018-11-16 2021-06-15 Analog Devices International Unlimited Company Regulator circuit package techniques
US20220278053A1 (en) * 2019-03-29 2022-09-01 Nepes Co., Ltd. Semiconductor package and method for manufacturing same
KR102283059B1 (ko) * 2019-03-29 2021-07-28 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR20200121126A (ko) 2019-04-15 2020-10-23 삼성전자주식회사 반도체 패키지
CN113488505B (zh) * 2019-04-30 2022-09-30 长江存储科技有限责任公司 具有三维相变存储器的三维存储设备
US11264361B2 (en) 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures
US10937736B2 (en) * 2019-06-14 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11081420B2 (en) * 2019-07-10 2021-08-03 Advanced Semiconductor Engineering, Inc. Substrate structure and semiconductor package structure
US11081473B2 (en) * 2019-08-23 2021-08-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11830783B2 (en) * 2019-10-11 2023-11-28 Intel Corporation Embedded substrate heat sink for bottom side cooling
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
TWI761864B (zh) * 2020-06-19 2022-04-21 海華科技股份有限公司 散熱式晶片級封裝結構
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
DE10059176C2 (de) 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
TW525273B (en) 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
DE10223203B4 (de) 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7282932B2 (en) 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
US7473577B2 (en) 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
DE102009012643A1 (de) 2008-03-10 2009-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
JP5032456B2 (ja) 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
JP5550280B2 (ja) 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
JP5590869B2 (ja) 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US20120001895A1 (en) 2010-06-30 2012-01-05 Chi-Hsin Lin Light module and display apparatus using the same
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
KR101943460B1 (ko) * 2011-02-15 2019-01-29 에스케이하이닉스 주식회사 반도체 패키지
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer

Also Published As

Publication number Publication date
TW201417221A (zh) 2014-05-01
US9362204B2 (en) 2016-06-07
US20160276296A1 (en) 2016-09-22
EP2896069A1 (en) 2015-07-22
US8963335B2 (en) 2015-02-24
US9780042B2 (en) 2017-10-03
WO2014043390A1 (en) 2014-03-20
US20150162216A1 (en) 2015-06-11
CN105122448A (zh) 2015-12-02
US20140070423A1 (en) 2014-03-13
KR20150053952A (ko) 2015-05-19

Similar Documents

Publication Publication Date Title
TWI540692B (zh) 可調變複合中介層
US10636769B2 (en) Semiconductor package having spacer layer
KR101884971B1 (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
TWI588966B (zh) 具有加強框的積體電路組件及製造方法
TWI511248B (zh) 多孔基材中之通路
US9754866B2 (en) Reversed build-up substrate for 2.5D
JP7458969B2 (ja) モールド貫通ビアを有する成形領域を有するマイクロ電子コンポーネント
US9666560B1 (en) Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US8780576B2 (en) Low CTE interposer
TWI502697B (zh) 具有在多個階段中形成之矽穿孔且具有多個主動晶片之堆疊式微電子組件
JP2017022398A (ja) 窓介在型ダイパッケージング
US9397081B2 (en) Fabrication method of semiconductor package having embedded semiconductor elements
TW201801285A (zh) 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件
JP2005340389A (ja) 半導体装置及びその製造方法
JP2018507560A (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
TW201445698A (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
US20180308813A1 (en) 3d-interconnect
TWI550736B (zh) 具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件
US20240186250A1 (en) Microelectronic Assembly Including Interconnect Bridges with Through Vias Embedded Therein
KR20220085706A (ko) 직접 본딩을 갖는 마이크로전자 어셈블리의 인터-컴포넌트 재료

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees