JPH1167831A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1167831A JPH1167831A JP9218383A JP21838397A JPH1167831A JP H1167831 A JPH1167831 A JP H1167831A JP 9218383 A JP9218383 A JP 9218383A JP 21838397 A JP21838397 A JP 21838397A JP H1167831 A JPH1167831 A JP H1167831A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- wiring board
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ２の放熱性が低下する。
【解決手段】 配線基板１の一表面上にバンプ電極３を
介在して半導体チップ２が塔載され、前記配線基板１と
前記半導体チップ２との間の間隙部に樹脂４が充填され
た半導体装置であって、前記樹脂４として、樹脂基材
(母材)に前記バンプ電極３の熱伝導率に比べて高い熱伝
導率を有する材料からなるフィラー５を多数混入した樹
脂を用いる。
介在して半導体チップ２が塔載され、前記配線基板１と
前記半導体チップ２との間の間隙部に樹脂４が充填され
た半導体装置であって、前記樹脂４として、樹脂基材
(母材)に前記バンプ電極３の熱伝導率に比べて高い熱伝
導率を有する材料からなるフィラー５を多数混入した樹
脂を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の一表面上にバンプ電極を介在して
半導体チップを塔載する半導体装置に適用して有効な技
術に関するものである。
し、特に、配線基板の一表面上にバンプ電極を介在して
半導体チップを塔載する半導体装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＣＳＰ(Ｃhip
Ｓize Ｐackage)構造の半導体装置がある。このＣＳＰ
構造の半導体装置は、配線基板の一表面上にバンプ電極
を介在して半導体チップを塔載した構成になっている。
バンプ電極は、配線基板の一表面に配置された電極と半
導体チップの主面(回路形成面)に配置された電極との間
に介在され、両者を電気的にかつ機械的に接続してい
る。バンプ電極としては、例えばＰｂ(鉛)−Ｓｎ(錫)組
成の金属材からなるバンプ電極が用いられている。
Ｓize Ｐackage)構造の半導体装置がある。このＣＳＰ
構造の半導体装置は、配線基板の一表面上にバンプ電極
を介在して半導体チップを塔載した構成になっている。
バンプ電極は、配線基板の一表面に配置された電極と半
導体チップの主面(回路形成面)に配置された電極との間
に介在され、両者を電気的にかつ機械的に接続してい
る。バンプ電極としては、例えばＰｂ(鉛)−Ｓｎ(錫)組
成の金属材からなるバンプ電極が用いられている。
【０００３】前記ＣＳＰ構造の半導体装置は、配線基板
と半導体チップとの熱膨張係数の差に起因するバンプ電
極の破損を抑制するため、配線基板の一表面と半導体チ
ップの主面との間の間隙部に樹脂を充填した構成になっ
ている。樹脂としては、樹脂基材(母材)に多数のフィラ
ーを混入した樹脂が用いられている。樹脂基材として
は、エポキシ系の熱硬化性樹脂が用いられている。フィ
ラーとしては、樹脂の熱膨張係数とバンプ電極の熱膨張
係数との整合を図るため、溶融シリカ(ＳiＯ2)若しくは
アルミナ(Ａl2Ｏ3）からなるフィラーが用いられてい
る。
と半導体チップとの熱膨張係数の差に起因するバンプ電
極の破損を抑制するため、配線基板の一表面と半導体チ
ップの主面との間の間隙部に樹脂を充填した構成になっ
ている。樹脂としては、樹脂基材(母材)に多数のフィラ
ーを混入した樹脂が用いられている。樹脂基材として
は、エポキシ系の熱硬化性樹脂が用いられている。フィ
ラーとしては、樹脂の熱膨張係数とバンプ電極の熱膨張
係数との整合を図るため、溶融シリカ(ＳiＯ2)若しくは
アルミナ(Ａl2Ｏ3）からなるフィラーが用いられてい
る。
【０００４】なお、前記ＣＳＰ構造の半導体装置につい
ては、例えば、工業調査会発行の電子材料〔１９９６年
４月号、第１４頁乃至第１９頁〕に記載されている。
ては、例えば、工業調査会発行の電子材料〔１９９６年
４月号、第１４頁乃至第１９頁〕に記載されている。
【０００５】
【発明が解決しようとする課題】前記半導体装置におい
て、配線基板の一表面と半導体チップの主面との間の間
隙部には樹脂が充填されている。樹脂としては、樹脂の
熱膨張係数とバンプ電極の熱膨張係数との整合を図るた
め、樹脂基材に、溶融シリカ若しくはアルミナからなる
フィラーを多数混入した樹脂が用いられている。
て、配線基板の一表面と半導体チップの主面との間の間
隙部には樹脂が充填されている。樹脂としては、樹脂の
熱膨張係数とバンプ電極の熱膨張係数との整合を図るた
め、樹脂基材に、溶融シリカ若しくはアルミナからなる
フィラーを多数混入した樹脂が用いられている。
【０００６】しかしながら、溶融シリカの熱伝導率及び
アルミナの熱伝導率はバンプ電極の熱伝導率に比べて低
いので、これらの材料からなるフィラーを多数混入した
樹脂の熱伝導率は低い。例えば、溶融シリカからなるフ
ィラーを混入した樹脂の熱伝導率は、通常１〜２［Ｗ／
(ｍ・Ｋ)］程度であり、バンプ電極の熱伝導率は、２５
［Ｗ／(ｍ・Ｋ）］程度である。このため、配線基板の
一表面と半導体チップの主面との間における熱抵抗が増
加し、半導体チップに塔載された回路システムの動作に
よって発生した熱、即ち、半導体チップから発生した熱
を配線基板に効率よく伝達することができないので、半
導体チップの放熱性が低下する。
アルミナの熱伝導率はバンプ電極の熱伝導率に比べて低
いので、これらの材料からなるフィラーを多数混入した
樹脂の熱伝導率は低い。例えば、溶融シリカからなるフ
ィラーを混入した樹脂の熱伝導率は、通常１〜２［Ｗ／
(ｍ・Ｋ)］程度であり、バンプ電極の熱伝導率は、２５
［Ｗ／(ｍ・Ｋ）］程度である。このため、配線基板の
一表面と半導体チップの主面との間における熱抵抗が増
加し、半導体チップに塔載された回路システムの動作に
よって発生した熱、即ち、半導体チップから発生した熱
を配線基板に効率よく伝達することができないので、半
導体チップの放熱性が低下する。
【０００７】近年、半導体チップから発生する発熱量は
回路システムの高性能化に伴って増加の傾向にあるの
で、半導体チップに塔載された回路システムを正常に動
作させるためには、半導体チップから発生した熱を配線
基板に効率よく伝達し、半導体チップの放熱性を高める
ことが必須である。
回路システムの高性能化に伴って増加の傾向にあるの
で、半導体チップに塔載された回路システムを正常に動
作させるためには、半導体チップから発生した熱を配線
基板に効率よく伝達し、半導体チップの放熱性を高める
ことが必須である。
【０００８】本発明の目的は、半導体チップの放熱性を
高めることが可能な技術を提供することにある。
高めることが可能な技術を提供することにある。
【０００９】本発明の他の目的は、前記目的を達成し、
半導体装置の熱に対する信頼性を高めることが可能な技
術を提供することにある。
半導体装置の熱に対する信頼性を高めることが可能な技
術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】配線基板の一表面上にバンプ電極を介在し
て半導体チップが塔載され、前記配線基板と前記半導体
チップとの間の間隙部に樹脂が充填された半導体装置で
あって、前記樹脂として、樹脂基材(母材)に前記バンプ
電極の熱伝導率に比べて高い熱伝導率を有する材料から
なるフィラーを多数混入した樹脂を用いる。
て半導体チップが塔載され、前記配線基板と前記半導体
チップとの間の間隙部に樹脂が充填された半導体装置で
あって、前記樹脂として、樹脂基材(母材)に前記バンプ
電極の熱伝導率に比べて高い熱伝導率を有する材料から
なるフィラーを多数混入した樹脂を用いる。
【００１３】上述した手段によれば、配線基板と半導体
チップとの間の間隙部に充填された樹脂の熱伝導率が高
くなるので、配線基板と半導体チップとの間における熱
抵抗を低減することができる。この結果、半導体チップ
から発生した熱は配線基板に効率よく伝達されるので、
半導体チップの放熱性を高めることができる。
チップとの間の間隙部に充填された樹脂の熱伝導率が高
くなるので、配線基板と半導体チップとの間における熱
抵抗を低減することができる。この結果、半導体チップ
から発生した熱は配線基板に効率よく伝達されるので、
半導体チップの放熱性を高めることができる。
【００１４】また、半導体チップの放熱性が高くなるこ
とにより、半導体チップの温度を一定温度以下に保つこ
とができ、半導体チップに塔載された回路システムを正
常に動作させることができるので、半導体装置の熱に対
する信頼性を高めることができる。
とにより、半導体チップの温度を一定温度以下に保つこ
とができ、半導体チップに塔載された回路システムを正
常に動作させることができるので、半導体装置の熱に対
する信頼性を高めることができる。
【００１５】
【発明の実施の形態】以下、本発明の構成について、半
導体装置に本発明を適用した実施の形態とともに説明す
る。なお、実施の形態を説明するための図面において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
導体装置に本発明を適用した実施の形態とともに説明す
る。なお、実施の形態を説明するための図面において、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
【００１６】（実施形態１）図１は、本発明の実施形態
１である半導体装置の模式断面図である。
１である半導体装置の模式断面図である。
【００１７】図１に示すように、半導体装置は、配線基
板１の一表面上にバンプ電極３を介在して半導体チップ
２を塔載したパッケージ構造で構成されている。
板１の一表面上にバンプ電極３を介在して半導体チップ
２を塔載したパッケージ構造で構成されている。
【００１８】前記配線基板１は、これに限定されない
が、例えばガラス繊維にエポキシ系の樹脂若しくはポリ
イミド系の樹脂を含浸させた樹脂基板を主体とする多層
配線構造で構成されている。この場合の配線基板１は、
１３〜１６×１０~6[１／℃]程度の熱膨張係数を有す
る。
が、例えばガラス繊維にエポキシ系の樹脂若しくはポリ
イミド系の樹脂を含浸させた樹脂基板を主体とする多層
配線構造で構成されている。この場合の配線基板１は、
１３〜１６×１０~6[１／℃]程度の熱膨張係数を有す
る。
【００１９】前記配線基板１の一表面には電極１Ａが複
数個配置され、また、配線基板１の一表面と対向するそ
の裏面には電極１Ｂが複数個配置されている。この電極
１Ａ、電極１Ｂの夫々は、配線基板１の配線を介して互
いに電気的に接続されている。
数個配置され、また、配線基板１の一表面と対向するそ
の裏面には電極１Ｂが複数個配置されている。この電極
１Ａ、電極１Ｂの夫々は、配線基板１の配線を介して互
いに電気的に接続されている。
【００２０】前記配線基板１の裏面には外部端子として
バンプ電極６が複数個配置されている。この複数個のバ
ンプ電極６の夫々は、配線基板１の裏面に配置された複
数個の電極１Ｂの夫々に固着され、電気的にかつ機械的
に接続されている。バンプ電極６としては、例えば１８
３［℃］程度の融点を有する３７［重量％］Ｐｂ(鉛)−
６３［重量％］Ｓｎ(錫)組成の金属材からなる球状バン
プ電極が用いられている。即ち、本実施形態の半導体装
置は、ＢＧＡ(Ｂall Ｇrid Ａrray)構造で構成されてい
る。
バンプ電極６が複数個配置されている。この複数個のバ
ンプ電極６の夫々は、配線基板１の裏面に配置された複
数個の電極１Ｂの夫々に固着され、電気的にかつ機械的
に接続されている。バンプ電極６としては、例えば１８
３［℃］程度の融点を有する３７［重量％］Ｐｂ(鉛)−
６３［重量％］Ｓｎ(錫)組成の金属材からなる球状バン
プ電極が用いられている。即ち、本実施形態の半導体装
置は、ＢＧＡ(Ｂall Ｇrid Ａrray)構造で構成されてい
る。
【００２１】前記半導体チップ２は、これに限定されな
いが、例えば単結晶珪素からなる半導体基板上に絶縁
層、配線層の夫々を順次積層した構造で構成されてい
る。この場合の半導体チップ２は、３．５×１０~6[１
／℃]程度の熱膨張係数を有する。
いが、例えば単結晶珪素からなる半導体基板上に絶縁
層、配線層の夫々を順次積層した構造で構成されてい
る。この場合の半導体チップ２は、３．５×１０~6[１
／℃]程度の熱膨張係数を有する。
【００２２】前記半導体チップ２には、論理回路システ
ム、記憶回路システム、或いはそれらの混合回路システ
ムが塔載されている。また、半導体チップ２の主面（回
路形成面）には電極２Ａが複数個配置されている。この
複数個の電極２Ａの夫々は、半導体チップ２に塔載され
た回路システムに電気的に接続されている。
ム、記憶回路システム、或いはそれらの混合回路システ
ムが塔載されている。また、半導体チップ２の主面（回
路形成面）には電極２Ａが複数個配置されている。この
複数個の電極２Ａの夫々は、半導体チップ２に塔載され
た回路システムに電気的に接続されている。
【００２３】前記バンプ電極３は、配線基板１の電極１
Ａと半導体チップ２の電極２Ａとの間に介在されてい
る。このバンプ電極３は、配線基板１の電極１Ａ、半導
体チップ２の電極２Ａの夫々に固着され、電気的にかつ
機械的に接続されている。バンプ電極３としては、例え
ば２２１［℃］程度の融点を有する９６．５［重量％］
Ｓｎ−３．５［重量％］Ａｇ(銀)組成の金属材からなる
球状バンプ電極が用いられている。この場合のバンプ電
極３は、２５［Ｗ／(ｍ・Ｋ)］程度の熱伝導率を有し、
２２×１０~6[１／℃]程度の熱膨張係数を有する。即
ち、本実施形態の半導体装置は、製造プロセスでの形成
順序毎にバンプ電極の溶融温度が順次低くなる温度階層
構造で構成されている。
Ａと半導体チップ２の電極２Ａとの間に介在されてい
る。このバンプ電極３は、配線基板１の電極１Ａ、半導
体チップ２の電極２Ａの夫々に固着され、電気的にかつ
機械的に接続されている。バンプ電極３としては、例え
ば２２１［℃］程度の融点を有する９６．５［重量％］
Ｓｎ−３．５［重量％］Ａｇ(銀)組成の金属材からなる
球状バンプ電極が用いられている。この場合のバンプ電
極３は、２５［Ｗ／(ｍ・Ｋ)］程度の熱伝導率を有し、
２２×１０~6[１／℃]程度の熱膨張係数を有する。即
ち、本実施形態の半導体装置は、製造プロセスでの形成
順序毎にバンプ電極の溶融温度が順次低くなる温度階層
構造で構成されている。
【００２４】前記配線基板１の一表面と半導体チップ２
の主面との間には、配線基板１と半導体チップ２との熱
膨張係数の差に起因するバンプ電極３の破損を抑制する
ため、樹脂４が充填されている。樹脂４としては、図２
(図１の要部拡大模式断面図)に示すように、樹脂基材
(母材)に多数のフィラー５を混入した樹脂が用いられて
いる。樹脂基材としては例えばエポキシ系の熱硬化性樹
脂が用いられ、フィラー５としては窒化アルミニウム
(ＡｌＮ)材からなる球状フィラーが用いられている。窒
化アルミニウム材は、１７０［Ｗ／(ｍ・Ｋ)］程度の熱
伝導率を有し、３．７×１０~6[１／℃]程度の熱膨張係
数を有する。即ち、配線基板１の一表面と半導体チップ
２の主面との間の間隙部には、バンプ電極３の熱伝導率
に比べて高い熱伝導率を有し、かつバンプ電極３の熱膨
張係数に比べて小さい熱膨張係数を有する窒化アルミニ
ウム材からなるフィラー５を樹脂基材に多数混入した樹
脂４が充填されている。この窒化アルミニウム材からな
るフィラー５をエポキシ系の熱硬化性樹脂からなる樹脂
基材に６０［vol％］の割合で混入した場合、樹脂４の
熱伝導率は１０［Ｗ／(ｍ・Ｋ)］程度となり、７０［vo
l％］の割合で混入した場合、樹脂４の熱伝導率は２０
［Ｗ／(ｍ・Ｋ)］程度となる。即ち、本実施形態の樹脂
４の熱伝導率は、溶融シリカからなるフィラーをエポキ
シ系の熱硬化性樹脂からなる樹脂基材に多数混入した樹
脂の熱伝導率と比べて高くなる。
の主面との間には、配線基板１と半導体チップ２との熱
膨張係数の差に起因するバンプ電極３の破損を抑制する
ため、樹脂４が充填されている。樹脂４としては、図２
(図１の要部拡大模式断面図)に示すように、樹脂基材
(母材)に多数のフィラー５を混入した樹脂が用いられて
いる。樹脂基材としては例えばエポキシ系の熱硬化性樹
脂が用いられ、フィラー５としては窒化アルミニウム
(ＡｌＮ)材からなる球状フィラーが用いられている。窒
化アルミニウム材は、１７０［Ｗ／(ｍ・Ｋ)］程度の熱
伝導率を有し、３．７×１０~6[１／℃]程度の熱膨張係
数を有する。即ち、配線基板１の一表面と半導体チップ
２の主面との間の間隙部には、バンプ電極３の熱伝導率
に比べて高い熱伝導率を有し、かつバンプ電極３の熱膨
張係数に比べて小さい熱膨張係数を有する窒化アルミニ
ウム材からなるフィラー５を樹脂基材に多数混入した樹
脂４が充填されている。この窒化アルミニウム材からな
るフィラー５をエポキシ系の熱硬化性樹脂からなる樹脂
基材に６０［vol％］の割合で混入した場合、樹脂４の
熱伝導率は１０［Ｗ／(ｍ・Ｋ)］程度となり、７０［vo
l％］の割合で混入した場合、樹脂４の熱伝導率は２０
［Ｗ／(ｍ・Ｋ)］程度となる。即ち、本実施形態の樹脂
４の熱伝導率は、溶融シリカからなるフィラーをエポキ
シ系の熱硬化性樹脂からなる樹脂基材に多数混入した樹
脂の熱伝導率と比べて高くなる。
【００２５】なお、窒化アルミニウム材からなるフィラ
ー５としては１０〜１００［μｍ］程度の大きさのもの
を用いる。
ー５としては１０〜１００［μｍ］程度の大きさのもの
を用いる。
【００２６】次に、前記半導体装置の製造方法につい
て、図３及び図４（製造方法を説明するための模式断面
図）を用いて簡単に説明する。
て、図３及び図４（製造方法を説明するための模式断面
図）を用いて簡単に説明する。
【００２７】まず、バンプ電極３を有する半導体チップ
２を準備する。バンプ電極３は、半導体チップ２の主面
(回路形成面)に配置された電極パッド２Ａの表面上に形
成されている。
２を準備する。バンプ電極３は、半導体チップ２の主面
(回路形成面)に配置された電極パッド２Ａの表面上に形
成されている。
【００２８】次に、前記半導体チップ２の主面に配置さ
れた電極２Ａと配線基板１の一表面に配置された電極１
Ａとの間にバンプ電極３が介在されるように、配線基板
１の一表面上に半導体チップ２を配置する。
れた電極２Ａと配線基板１の一表面に配置された電極１
Ａとの間にバンプ電極３が介在されるように、配線基板
１の一表面上に半導体チップ２を配置する。
【００２９】次に、前記バンプ電極３を溶融し、図３に
示すように、配線基板１の電極１Ａと半導体チップ２の
電極２Ａとをバンプ電極３で固着する。
示すように、配線基板１の電極１Ａと半導体チップ２の
電極２Ａとをバンプ電極３で固着する。
【００３０】次に、図４に示すように、前記配線基板１
の一表面と半導体チップ２の主面との間の間隙部に液状
の樹脂４を充填する。液状の樹脂４はシリンジ１０から
供給される。この工程において、樹脂４の流動性を高め
るため、樹脂４の充填は、配線基板１を傾斜させた状態
にて行う。樹脂４としては、エポキシ系の熱硬化性樹脂
からなる樹脂基材(母材)に窒化アルミニウム(ＡｌＮ)材
からなる球状フィラーを多数混入した樹脂を用いる。窒
化アルミニウム材は、バンプ電極３の熱伝導率に比べて
高い熱伝導率を有し、バンプ電極３の熱膨張係数に比べ
て小さい熱膨張係数を有する。
の一表面と半導体チップ２の主面との間の間隙部に液状
の樹脂４を充填する。液状の樹脂４はシリンジ１０から
供給される。この工程において、樹脂４の流動性を高め
るため、樹脂４の充填は、配線基板１を傾斜させた状態
にて行う。樹脂４としては、エポキシ系の熱硬化性樹脂
からなる樹脂基材(母材)に窒化アルミニウム(ＡｌＮ)材
からなる球状フィラーを多数混入した樹脂を用いる。窒
化アルミニウム材は、バンプ電極３の熱伝導率に比べて
高い熱伝導率を有し、バンプ電極３の熱膨張係数に比べ
て小さい熱膨張係数を有する。
【００３１】次に、熱処理を施し、前記配線基板１の一
表面と半導体チップ２の主面との間の間隙部に充填され
た液状の樹脂４を硬化させる。
表面と半導体チップ２の主面との間の間隙部に充填され
た液状の樹脂４を硬化させる。
【００３２】次に、前記配線基板１の裏面に配置された
電極１Ｂの表面上にバンプ電極６を形成することによ
り、図１及び図２に示す半導体装置がほぼ完成する。こ
の後、半導体装置は、環境試験である温度サイクル試験
が施され、製品として出荷される。製品として出荷され
た半導体装置は、ＣＰＵボード、メモリボード等の実装
基板に実装され、パーソナルコンピュータ等の電子機器
に組み込まれる。
電極１Ｂの表面上にバンプ電極６を形成することによ
り、図１及び図２に示す半導体装置がほぼ完成する。こ
の後、半導体装置は、環境試験である温度サイクル試験
が施され、製品として出荷される。製品として出荷され
た半導体装置は、ＣＰＵボード、メモリボード等の実装
基板に実装され、パーソナルコンピュータ等の電子機器
に組み込まれる。
【００３３】このように、本実施形態によれば、以下の
効果が得られる。
効果が得られる。
【００３４】配線基板１の一表面と半導体チップ２の主
面との間の間隙部に充填される樹脂４として、エポキシ
系の熱硬化性樹脂からなる樹脂基材(母材)に、バンプ電
極３の熱伝導率に比べて高い熱伝導率を有し、かつバン
プ電極３の熱膨張係数に比べて小さい熱膨張係数を有す
る窒化アルミニウム(ＡｌＮ)材からなるフィラー５を多
数混入した樹脂を用いることにより、配線基板１と半導
体チップ２との間の間隙部に充填された樹脂４の熱伝導
率が高くなるので、配線基板１と半導体チップ２との間
における熱抵抗を低減することができる。この結果、半
導体チップ２から発生した熱は配線基板１に効率よく伝
達されるので、半導体チップ２の放熱性を高めることが
できる。
面との間の間隙部に充填される樹脂４として、エポキシ
系の熱硬化性樹脂からなる樹脂基材(母材)に、バンプ電
極３の熱伝導率に比べて高い熱伝導率を有し、かつバン
プ電極３の熱膨張係数に比べて小さい熱膨張係数を有す
る窒化アルミニウム(ＡｌＮ)材からなるフィラー５を多
数混入した樹脂を用いることにより、配線基板１と半導
体チップ２との間の間隙部に充填された樹脂４の熱伝導
率が高くなるので、配線基板１と半導体チップ２との間
における熱抵抗を低減することができる。この結果、半
導体チップ２から発生した熱は配線基板１に効率よく伝
達されるので、半導体チップ２の放熱性を高めることが
できる。
【００３５】また、半導体チップの放熱性が高くなるこ
とにより、半導体チップの温度を一定温度以下に保つこ
とができ、半導体チップに塔載された回路システムを正
常に動作させることができるので、半導体装置の熱に対
する信頼性を高めることができる。
とにより、半導体チップの温度を一定温度以下に保つこ
とができ、半導体チップに塔載された回路システムを正
常に動作させることができるので、半導体装置の熱に対
する信頼性を高めることができる。
【００３６】また、窒化アルミニウム材はバンプ電極３
の熱膨張係数に比べて小さい熱膨張係数を有するので、
樹脂４の熱膨張係数とバンプ電極３の熱膨張係数との整
合を図ることができ、樹脂４の縦方向(高さ方向)の膨張
によってバンプ電極３に生じる破損を抑制することがで
きる。この結果、半導体装置の熱に対する信頼性を高め
ることができる。
の熱膨張係数に比べて小さい熱膨張係数を有するので、
樹脂４の熱膨張係数とバンプ電極３の熱膨張係数との整
合を図ることができ、樹脂４の縦方向(高さ方向)の膨張
によってバンプ電極３に生じる破損を抑制することがで
きる。この結果、半導体装置の熱に対する信頼性を高め
ることができる。
【００３７】なお、本実施形態は、フィラー５として、
窒化アルミニウム材からなる球状のフィラーを用いた例
について説明したが、フィラー５として、窒化アルミニ
ウム材からなる破砕状フィラーを用いてもよい。
窒化アルミニウム材からなる球状のフィラーを用いた例
について説明したが、フィラー５として、窒化アルミニ
ウム材からなる破砕状フィラーを用いてもよい。
【００３８】また、本実施形態は、フィラー５として、
窒化アルミニウム材からなるフィラーを用いた例につい
て説明したが、フィラー５として、２７０［Ｗ／(ｍ・
Ｋ)］程度の熱伝導率を有し、かつ３．７×１０~6[１／
℃]程度の熱膨張係数を有するシリコンカーバイト(Ｓｉ
Ｃ)材からなるフィラーを用いてもよい。この場合にお
いても前述の実施形態と同様の効果が得られる。
窒化アルミニウム材からなるフィラーを用いた例につい
て説明したが、フィラー５として、２７０［Ｗ／(ｍ・
Ｋ)］程度の熱伝導率を有し、かつ３．７×１０~6[１／
℃]程度の熱膨張係数を有するシリコンカーバイト(Ｓｉ
Ｃ)材からなるフィラーを用いてもよい。この場合にお
いても前述の実施形態と同様の効果が得られる。
【００３９】（実施形態２）図５は、本発明の実施形態
２である半導体装置の要部模式断面図である。
２である半導体装置の要部模式断面図である。
【００４０】図５に示すように、半導体装置は、配線基
板１の一表面上に複数個の半導体チップ２を塔載したＭ
ＣＭ(Ｍulti Ｃhip Ｍodule)構造で構成されている。本
実施形態の半導体装置は、前述の実施形態１と同様に、
配線基板１の一表面上にバンプ電極３を介在して半導体
チップ２を塔載し、配線基板１の一表面と半導体チップ
２との間の間隙部に樹脂４を充填した構成になってい
る。樹脂４としては、エポキシ系の熱硬化性樹脂からな
る樹脂基材(母材)に、バンプ電極３の熱伝導率に比べて
高い熱伝導率を有し、かつバンプ電極３の熱膨張係数に
比べて小さい熱膨張係数を有する窒化アルミニウム(Ａ
ｌＮ)材からなるフィラー(５)を多数混入した樹脂が用
いられている。
板１の一表面上に複数個の半導体チップ２を塔載したＭ
ＣＭ(Ｍulti Ｃhip Ｍodule)構造で構成されている。本
実施形態の半導体装置は、前述の実施形態１と同様に、
配線基板１の一表面上にバンプ電極３を介在して半導体
チップ２を塔載し、配線基板１の一表面と半導体チップ
２との間の間隙部に樹脂４を充填した構成になってい
る。樹脂４としては、エポキシ系の熱硬化性樹脂からな
る樹脂基材(母材)に、バンプ電極３の熱伝導率に比べて
高い熱伝導率を有し、かつバンプ電極３の熱膨張係数に
比べて小さい熱膨張係数を有する窒化アルミニウム(Ａ
ｌＮ)材からなるフィラー(５)を多数混入した樹脂が用
いられている。
【００４１】このように、配線基板１の一表面と半導体
チップ２の主面との間の間隙部に充填される樹脂４とし
て、エポキシ系の熱硬化性樹脂からなる樹脂基材(母材)
に、バンプ電極３の熱伝導率に比べて高い熱伝導率を有
し、かつバンプ電極３の熱膨張係数に比べて小さい熱膨
張係数を有する窒化アルミニウム(ＡｌＮ)材からなるフ
ィラー５を多数混入した樹脂を用いることにより、前述
の実施形態１と同様の効果が得られる。
チップ２の主面との間の間隙部に充填される樹脂４とし
て、エポキシ系の熱硬化性樹脂からなる樹脂基材(母材)
に、バンプ電極３の熱伝導率に比べて高い熱伝導率を有
し、かつバンプ電極３の熱膨張係数に比べて小さい熱膨
張係数を有する窒化アルミニウム(ＡｌＮ)材からなるフ
ィラー５を多数混入した樹脂を用いることにより、前述
の実施形態１と同様の効果が得られる。
【００４２】（実施形態３）図６は、本発明の実施形態
３である半導体装置の模式断面図である。
３である半導体装置の模式断面図である。
【００４３】図６に示すように、半導体装置は、配線基
板１の一表面上にバンプ電極３を介在して半導体チップ
２を塔載したパッケージ構造で構成されている。
板１の一表面上にバンプ電極３を介在して半導体チップ
２を塔載したパッケージ構造で構成されている。
【００４４】前記バンプ電極３は、配線基板１の電極１
Ａと半導体チップ２の電極２Ａとの間に介在されてい
る。バンプ電極３は、半導体チップ２の主面(回路形成
面)に配置された電極２Ａに固着され、電気的にかつ機
械的に接続されている。また、バンプ電極３は、配線基
板１の一表面に配置された電極１Ａに圧接され、電気的
にかつ機械的に接続されている。このバンプ電極３と配
線基板１の電極１Ａとの圧接による接続は、配線基板１
の一表面と半導体チップ２の主面との間の間隙部に充填
された樹脂４の熱収縮力及び熱硬化収縮力等の圧縮力に
よって行なわれている。
Ａと半導体チップ２の電極２Ａとの間に介在されてい
る。バンプ電極３は、半導体チップ２の主面(回路形成
面)に配置された電極２Ａに固着され、電気的にかつ機
械的に接続されている。また、バンプ電極３は、配線基
板１の一表面に配置された電極１Ａに圧接され、電気的
にかつ機械的に接続されている。このバンプ電極３と配
線基板１の電極１Ａとの圧接による接続は、配線基板１
の一表面と半導体チップ２の主面との間の間隙部に充填
された樹脂４の熱収縮力及び熱硬化収縮力等の圧縮力に
よって行なわれている。
【００４５】前記バンプ電極３としては、例えば金(Ａ
ｕ)からなる球状のバンプ電極が用いられている。この
場合のバンプ電極３は、２９７［Ｗ／(ｍ・Ｋ)］程度の
熱伝導率を有し、１４．２×１０~6[１／℃]程度の熱膨
張係数を有する。
ｕ)からなる球状のバンプ電極が用いられている。この
場合のバンプ電極３は、２９７［Ｗ／(ｍ・Ｋ)］程度の
熱伝導率を有し、１４．２×１０~6[１／℃]程度の熱膨
張係数を有する。
【００４６】前記樹脂４としては、前述の実施形態１と
同様に、樹脂基材(母材)に多数のフィラーを混入した樹
脂が用いられている。樹脂基材としては例えばエポキシ
系の熱硬化性樹脂が用いられ、フィラー５としては例え
ば窒化アルミニウム(ＡｌＮ)材からなる球状フィラーが
用いられている。窒化アルミニウム材は、１７０［Ｗ／
(ｍ・Ｋ)］程度の熱伝導率を有し、３．７×１０~6[１
／℃]程度の熱膨張係数を有する。即ち、配線基板１の
一表面と半導体チップ２の主面との間の間隙部には、バ
ンプ電極３の熱伝導率に比べて高い熱伝導率を有し、か
つバンプ電極３の熱膨張係数に比べて小さい熱膨張係数
を有する窒化アルミニウム材からなるフィラーを樹脂基
材に多数混入した樹脂４が充填されている。
同様に、樹脂基材(母材)に多数のフィラーを混入した樹
脂が用いられている。樹脂基材としては例えばエポキシ
系の熱硬化性樹脂が用いられ、フィラー５としては例え
ば窒化アルミニウム(ＡｌＮ)材からなる球状フィラーが
用いられている。窒化アルミニウム材は、１７０［Ｗ／
(ｍ・Ｋ)］程度の熱伝導率を有し、３．７×１０~6[１
／℃]程度の熱膨張係数を有する。即ち、配線基板１の
一表面と半導体チップ２の主面との間の間隙部には、バ
ンプ電極３の熱伝導率に比べて高い熱伝導率を有し、か
つバンプ電極３の熱膨張係数に比べて小さい熱膨張係数
を有する窒化アルミニウム材からなるフィラーを樹脂基
材に多数混入した樹脂４が充填されている。
【００４７】次に、前記半導体装置の製造方法につい
て、図７乃至図９（製造方法を説明するための模式断面
図）を用いて説明する。
て、図７乃至図９（製造方法を説明するための模式断面
図）を用いて説明する。
【００４８】まず、図７に示す半導体チップ２を準備す
る。この半導体チップ２の主面（回路形成面）には複数
個の電極２Ａが配置され、この複数個の電極２Ａの夫々
の表面上にはＡｕからなるバンプ電極３が形成されてい
る。バンプ電極３は、これに限定されないが、例えばボ
ールボンディング法によって形成されたスタッドバンプ
構造で構成されている。ボールボンディング法は、Ａｕ
ワイヤの先端部に形成されたボールを半導体チップの電
極パッドに熱圧着し、その後、ボールの部分からＡｕワ
イヤを切断してバンプ電極を形成する方法である。
る。この半導体チップ２の主面（回路形成面）には複数
個の電極２Ａが配置され、この複数個の電極２Ａの夫々
の表面上にはＡｕからなるバンプ電極３が形成されてい
る。バンプ電極３は、これに限定されないが、例えばボ
ールボンディング法によって形成されたスタッドバンプ
構造で構成されている。ボールボンディング法は、Ａｕ
ワイヤの先端部に形成されたボールを半導体チップの電
極パッドに熱圧着し、その後、ボールの部分からＡｕワ
イヤを切断してバンプ電極を形成する方法である。
【００４９】次に、図８に示すように、配線基板１の一
表面のチップ塔載領域にシート状の樹脂４を貼り付け
る。シート状の樹脂４としては、エポキシ系の熱硬化性
樹脂からなる樹脂基材(母材)に窒化アルミニウム(Ａｌ
Ｎ)材からなる球状フィラーを多数混入したシート状の
樹脂を用いる。
表面のチップ塔載領域にシート状の樹脂４を貼り付け
る。シート状の樹脂４としては、エポキシ系の熱硬化性
樹脂からなる樹脂基材(母材)に窒化アルミニウム(Ａｌ
Ｎ)材からなる球状フィラーを多数混入したシート状の
樹脂を用いる。
【００５０】次に、前記配線基板１の一表面に配置され
た電極１Ａと半導体チップ２の主面に配置された電極２
Ａとの間にバンプ電極３が介在されるように、樹脂４の
表面上に半導体チップ２を載置する。
た電極１Ａと半導体チップ２の主面に配置された電極２
Ａとの間にバンプ電極３が介在されるように、樹脂４の
表面上に半導体チップ２を載置する。
【００５１】次に、加熱しながら前記半導体チップ２を
配線基板１に向って押圧し、図９に示すように、配線基
板１の電極パッド１Ａに半導体チップ２のバンプ電極３
を圧接する。この工程において、樹脂４は、一旦溶融
し、その後に硬化する。半導体チップ２は樹脂４の溶融
及び硬化によって配線基板１に接着固定され、バンプ電
極３は樹脂４の熱収縮力及び熱硬化収縮力等の圧縮力に
よって配線基板１の電極１Ａに圧接された状態にて電気
的にかつ機械的に接続される。また、この工程におい
て、配線基板１の一表面と半導体チップ２との間の間隙
部に樹脂４が充填される。
配線基板１に向って押圧し、図９に示すように、配線基
板１の電極パッド１Ａに半導体チップ２のバンプ電極３
を圧接する。この工程において、樹脂４は、一旦溶融
し、その後に硬化する。半導体チップ２は樹脂４の溶融
及び硬化によって配線基板１に接着固定され、バンプ電
極３は樹脂４の熱収縮力及び熱硬化収縮力等の圧縮力に
よって配線基板１の電極１Ａに圧接された状態にて電気
的にかつ機械的に接続される。また、この工程におい
て、配線基板１の一表面と半導体チップ２との間の間隙
部に樹脂４が充填される。
【００５２】次に、前記配線基板１の裏面に配置された
電極１Ｂの表面上にバンプ電極６を形成することによ
り、図６に示す半導体装置がほぼ完成する。この後、半
導体装置は、環境試験である温度サイクル試験が施さ
れ、製品として出荷される。製品として出荷された半導
体装置は、ＣＰＵボード、メモリボード等の実装基板に
実装され、パーソナルコンピュータ等の電子機器に組み
込まれる。
電極１Ｂの表面上にバンプ電極６を形成することによ
り、図６に示す半導体装置がほぼ完成する。この後、半
導体装置は、環境試験である温度サイクル試験が施さ
れ、製品として出荷される。製品として出荷された半導
体装置は、ＣＰＵボード、メモリボード等の実装基板に
実装され、パーソナルコンピュータ等の電子機器に組み
込まれる。
【００５３】このように、配線基板１の一表面と半導体
チップ２の主面との間の間隙部に充填される樹脂４とし
て、エポキシ系の熱硬化性樹脂からなる樹脂基材(母材)
に、バンプ電極３の熱伝導率に比べて高い熱伝導率を有
し、かつバンプ電極３の熱膨張係数に比べて小さい熱膨
張係数を有する窒化アルミニウム(ＡｌＮ)材からなるフ
ィラー５を多数混入した樹脂を用いることにより、前述
の実施形態１と同様の効果が得られる。
チップ２の主面との間の間隙部に充填される樹脂４とし
て、エポキシ系の熱硬化性樹脂からなる樹脂基材(母材)
に、バンプ電極３の熱伝導率に比べて高い熱伝導率を有
し、かつバンプ電極３の熱膨張係数に比べて小さい熱膨
張係数を有する窒化アルミニウム(ＡｌＮ)材からなるフ
ィラー５を多数混入した樹脂を用いることにより、前述
の実施形態１と同様の効果が得られる。
【００５４】なお、本実施形態は、半導体チップ２の電
極２Ａ上にバンプ電極３を形成した例について説明した
が、バンプ電極３は配線基板１の電極パッド１Ａ上に形
成してもよい。
極２Ａ上にバンプ電極３を形成した例について説明した
が、バンプ電極３は配線基板１の電極パッド１Ａ上に形
成してもよい。
【００５５】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５７】半導体チップの放熱性を高めることが可能
となる。
となる。
【００５８】また、半導体装置の熱に対する信頼性を高
めることが可能となる。
めることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の模式断
面図である。
面図である。
【図２】図１の要部拡大模式断面図である。
【図３】前記半導体装置の製造方法を説明するための模
式断面図である。
式断面図である。
【図４】前記半導体装置の製造方法を説明するための模
式断面図である。
式断面図である。
【図５】本発明の実施形態２である半導体装置の要部模
式断面図である。
式断面図である。
【図６】本発明の実施形態３である半導体装置の模式断
面図である。
面図である。
【図７】前記半導体装置の製造方法を説明するための模
式断面図である。
式断面図である。
【図８】前記半導体装置の製造方法を説明するための模
式断面図である。
式断面図である。
【図９】前記半導体装置の製造方法を説明するための模
式断面図である。
式断面図である。
１…配線基板、１Ａ，１Ｂ…電極、２…半導体チップ、
２Ａ…電極、３…バンプ電極、４…樹脂、５…フィラ
ー、６…バンプ電極、１０…シリンジ。
２Ａ…電極、３…バンプ電極、４…樹脂、５…フィラ
ー、６…バンプ電極、１０…シリンジ。
Claims (6)
- 【請求項１】 配線基板の一表面上にバンプ電極を介在
して半導体チップが塔載され、前記配線基板と前記半導
体チップとの間の間隙部に樹脂が充填された半導体装置
であって、前記樹脂として、樹脂基材に前記バンプ電極
の熱伝導率に比べて高い熱伝導率を有する材料からなる
フィラーを多数混入した樹脂が用いられていることを特
徴とする半導体装置。 - 【請求項２】 配線基板の一表面上にバンプ電極を介在
して半導体チップが塔載され、前記配線基板と前記半導
体チップとの間の間隙部に樹脂が充填された半導体装置
であって、前記樹脂として、樹脂基材に、前記バンプ電
極の熱伝導率に比べて高い熱伝導率を有し、かつ前記バ
ンプ電極の熱膨張係数に比べて小さい熱膨張係数を有す
る材料からなるフィラーを多数混入した樹脂が用いられ
ていることを特徴とする半導体装置。 - 【請求項３】 前記樹脂基材はエポキシ系の熱硬化性樹
脂で形成され、前記フィラーは窒化アルミニウム材又は
シリコンカーバイト材で形成されていることを特徴とす
る請求項１又は請求項２に記載の半導体装置。 - 【請求項４】 前記半導体チップは、前記配線基板の一
表面上に複数個塔載されていることを特徴とする請求項
１乃至請求項３のうちいずれか１項に記載の半導体装
置。 - 【請求項５】 前記バンプ電極は、前記配線基板の電極
と前記半導体チップの電極との間に介在され、これらの
電極の夫々に固着されていることを特徴とする請求項１
乃至請求項４のうちいずれか１項に記載の半導体装置。 - 【請求項６】 前記バンプ電極は、前記配線基板の電極
と前記半導体チップの電極との間に介在され、これらの
電極のうち、一方の電極に固着され、他方の電極に圧接
されていることを特徴とする請求項１乃至請求項４のう
ちいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9218383A JPH1167831A (ja) | 1997-08-13 | 1997-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9218383A JPH1167831A (ja) | 1997-08-13 | 1997-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167831A true JPH1167831A (ja) | 1999-03-09 |
Family
ID=16719050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9218383A Pending JPH1167831A (ja) | 1997-08-13 | 1997-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1458024A3 (en) * | 2003-03-06 | 2006-08-16 | Shinko Electric Co. Ltd. | Interposer and semiconductor device |
| JP2012227271A (ja) * | 2011-04-18 | 2012-11-15 | Cmk Corp | パワーモジュール用絶縁放熱基板 |
-
1997
- 1997-08-13 JP JP9218383A patent/JPH1167831A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1458024A3 (en) * | 2003-03-06 | 2006-08-16 | Shinko Electric Co. Ltd. | Interposer and semiconductor device |
| JP2012227271A (ja) * | 2011-04-18 | 2012-11-15 | Cmk Corp | パワーモジュール用絶縁放熱基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848357B2 (ja) | 半導体装置の実装方法およびその実装構造 | |
| JP3813797B2 (ja) | 半導体装置の製造方法 | |
| JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
| KR101661442B1 (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JPH09306954A (ja) | 半導体装置及びその実装方法並びに実装構造体 | |
| JP2702219B2 (ja) | 半導体装置及びその製造方法 | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JPH0491448A (ja) | フリップチップ型半導体装置 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH0855875A (ja) | 半導体装置 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JPH1167831A (ja) | 半導体装置 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JPH10313022A (ja) | 半導体装置 | |
| JPH09172110A (ja) | 半導体装置 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2001015633A (ja) | 半導体装置 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH1131716A (ja) | 半導体装置の製造方法及び半導体チップ | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JPH1116938A (ja) | 半導体装置の製造方法 | |
| JPH05304351A (ja) | 半導体装置の実装方法 | |
| JPH1154555A (ja) | 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム |