KR100299002B1 - 적층 반도체 장치 - Google Patents

적층 반도체 장치 Download PDF

Info

Publication number
KR100299002B1
KR100299002B1 KR1019990022651A KR19990022651A KR100299002B1 KR 100299002 B1 KR100299002 B1 KR 100299002B1 KR 1019990022651 A KR1019990022651 A KR 1019990022651A KR 19990022651 A KR19990022651 A KR 19990022651A KR 100299002 B1 KR100299002 B1 KR 100299002B1
Authority
KR
South Korea
Prior art keywords
module
semiconductor device
heat
substrate
heat dissipation
Prior art date
Application number
KR1019990022651A
Other languages
English (en)
Other versions
KR20000006234A (ko
Inventor
요시다유이찌
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000006234A publication Critical patent/KR20000006234A/ko
Application granted granted Critical
Publication of KR100299002B1 publication Critical patent/KR100299002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Abstract

본 발명의 목적은 모듈 기판 내의 반도체 칩, 다른 반도체 칩, 모기판, 및 방열판에 의해 발생된 열을 확산시킬수 있으며, 동작중인 반도체 칩의 온도가 불필요하게 상승하는 것을 방지할수 있는 적층 반도체 장치를 제공하는 것이다. 이러한 목적을 달성하기 위해, 본 발명의 적층 반도체 장치는 모기판, 및 모기판에 장착된 모듈-적층된 몸체를 포함하고, 모듈-적층된 몸체는 2개 이상의 모듈들을 포함하며, 각각의 모듈은 모듈 기판 및 모듈 기판 상에 장착된 반도체 칩을 포함한다. 여기서, 적어도 하나의 방열홀이 각각의 모듈 기판과 모기판에 형성되어 방열홀이 반도체 칩과 대향하도록 되어 있다.

Description

적층 반도체 장치{STACKED SEMICONDUCTOR DEVICE}
본 발명은 개선된 방열 구조를 갖는 적층 반도체 장치에 관한 것이다. 본 출원은 본 명세서에서 참고용으로 인용되는 일본 특허출원 제 Hei 10-170348호에 기초하고 있다.
통상의 적층 반도체 장치는, 도 9에 도시된 바와 같이, 반도체 칩(11a, 11b), 모듈 기판(12a, 및 12b), 및 모기판(14)를 포함한다. 반도체 칩(11a)는 모듈 기판(12a)에 장착되는 플립-플롭이며, 이렇게 구성하여 모듈이 얻어진다. 마찬가지로, 반도체 칩(11b)는 모듈 기판(12b)에 장착되는 플립-플롭이며, 이렇게 하여 또 다른 모듈이 얻어진다. 이들 모듈들을 적층하여 모듈-적층된 본체(body)가 얻어진다. 모듈-적층된 몸체는 도 9에 도시된 바와 같이 커넥터(13)를 통해 모기판(14)에 적층된다.
모듈 기판(12a 및 12b) 사이의 공간과, 모듈 기판(12a)과 모기판(14) 사이의 공간에 커넥터(13)이 위치해 있다. 따라서, 반도체 칩(11a)은 모듈 기판(12b)과 접촉하지 않으며, 반도체 칩(11b)도 역시 모기판(14)과 접촉하지 않는다. 반도체 칩(11a)이 모듈 기판(12b)과 접촉하고, 반도체 칩(11b)도 모기판(14)과 접촉할 때,모기판(14)는 반도체 칩(11a 및 11b)에 의해 발생된 열 또는 주변 온도에 의해 팽창한다. 그 다음, 반도체 칩(11a 및 11b)는 과도한 압력을 받게 되어 반도체 칩(11a 및 11b)가 손상을 받을 수 있다. 이와 같은 손상을 방지하기 위해, 반도체 칩(11a)의 단지 한쪽 면만 모듈 기판(12a)과 접촉하고, 또 반도체 칩(11b)의 한쪽 면만 모듈 기판(12b)과 접촉한다. 또한, 반도체 칩(11b)의 다른 면과 모기판(14) 사이에는 공간이 있다.
공간들에는 일반적으로 공기의 흐름이 있는 것으로 여겨지며, 여기를 통해 반도체 칩(11a 및 11b)에 의해 발생된 대부분의 열이 발산될 수 있다. 따라서, 통상의 반도체 칩은 방열을 위한 특별한 구조를 포함하고 있지 않다
또 다른 통상의 반도체 칩은 도 10에 도시된 바와 같이 모듈 기판(12a 및 12b)상에 장착된 반도체 칩(11a 및 11b)를 포함한다. 즉, 반도체 칩(11b)는 모듈 기판(12b) 상에 장착되어 반도체 칩(11b)가 모기판(14)와 대향하지 않는다. 열에 의해 반도체 칩(11a 및 11b)가 손상을 받지 않도록 하기 위해, 반도체 칩의 한면만이 모듈 기판과 접촉한다. 즉, 반도체 칩(11b)와 모듈 기판(12a) 사이에는 공간이 있다.
상술한 바와 같이, 반도체 칩에 의해 발생되는 대부분의 열은 각각의 모듈에서 발산되고, 따라서, 반도체 장치의 열발산 효율은 낮다. 그 결과, 동작 반도체 칩의 온도는 높아지고 반도체 칩이 오동작할 수 있다. 어떤 경우에는, 반도체 칩이 손상을 입을 수도 있다.
따라서, 열발산을 위한 개선된 구조를 가지며, 안정적으로 동작할 수 있는적층 반도체 장치를 제공하는 것이 본 발명의 목적이다.
본 발명은 동작중인 반도체 칩에 의해 발생된 열을 다른 반도체 칩이나 모듈 기판으로 전달할 수 있거나, 열을 발산할 수 있는 적층 반도체 장치에 관한 것이다. 따라서, 반도체 장치의 열발산 효율이 개선되어 동작중인 반도체 칩의 온도 상승이 방지될 수 있다. 그 결과, 본 발명의 적층 반도체 장치는 반도체 칩의 오동작 및 손상을 방지할 수 있다. 특히, 본 발명의 적층 반도체 장치는 모기판 및 모기판에 장착된 모듈-적층된 몸체를 포함하며, 모듈-적층된 몸체는, 각각의 모듈이 모듈 기판 및 모듈 기판에 장착된 반도체 칩을 포함하는 적층된 2개 이상의 모듈을 포함한다. 여기서, 모듈 기판 및 모기판 각각에는 적어도 하나의 방열홀이 형성되어 방열홀이 반도체 칩과 대향하도록 되어 있다.
도 1은 본 발명의 적층 반도체 장치의 제1 양호한 실시예를 도시하는 단면도.
도 2는 본 발명의 적층 반도체 장치의 제2 실시예를 도시하는 단면도.
도 3은 본 발명의 적층 반도체 장치의 제3 실시예를 도시하는 단면도.
도 4는 본 발명의 적층 반도체 장치의 제4 실시예를 도시하는 단면도.
도 5는 본 발명의 적층 반도체 장치의 제5 실시예를 도시하는 단면도.
도 6은 본 발명의 적층 반도체 장치의 제6 실시예를 도시하는 단면도.
도 7은 본 발명의 적층 반도체 장치의 제7 실시예를 도시하는 단면도.
도 8은 본 발명의 적층 반도체 장치의 제8 실시예를 도시하는 단면도.
도 9는 통상의 반도체 장치를 도시하는 단면도.
도 10은 또 다른 통상의 반도체 장치를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1a, 1b : 반도체 칩
2a, 2b : 모듈 기판
3 : 땜납 볼
4 : 모기판
5 : 방열홀
6 : 열전도 부재
7 : 방열판
본 발명의 양호한 적층 반도체 장치가 이하에 기술될 것이다. 게다가, 제1 내지 제4 적층 반도체 장치는 모듈 기판(2a 및 2b)의 하부면에 제공되는 반도체 칩(1a 및 1b)를 포함한다. 즉, 모기판(4), 반도체 칩, 및 모듈 기판은 이들 반도체 장치의 하부에서 순서대로 적층된다. 대조적으로, 제5 내지 제8의 적층 반도체 장치는 모듈 기판(2a 및 2b)의 상부면에 제공되는 반도체 칩(1a 및 1b)를 포함한다. 즉, 모기판(4), 모듈 기판, 및 반도체 칩은 이들 반도체 장치의 하부에서 순서대로 적층된다.
도 1은 본 발명의 적층 반도체 장치의 제1 양호한 실시예를 도시한다. 도 1에서, 참조 번호(1a 및 1b)는 반도체 칩을 가리키고, 참조 번호(2a 및 2b)는 모듈 기판을 가리키며, 참조 번호(4)는 모기판을 가리킨다. 반도체 칩(1a)는 모듈 기판(2a)에 장착되는 플립-플롭이며, 이렇게 하여 모듈이 얻어진다. 마찬가지로, 반도체 칩(1b)는 모듈 기판(2b)에 장착되는 플립-플롭이며, 이렇게 하여 또 다른 모듈이 얻어진다. 이들 모듈들을 적층하여 모듈-적층된 몸체가 얻어진다. 모듈-적층된 몸체는 커넥터(땜납 볼, 3)을 통해 모기판(4) 상에 적층되어, 반도체 칩(1b)는 도 1에 도시된 바와 같이 모듈 기판(2b)의 하부면과 접촉한다. 즉, 모듈-적층된 몸체는 모기판(4) 상에 적층되어 반도체 칩(1b)는 모기판(4)를 대향한다.
예를 들어, 모듈 기판(2a 및 2b), 및 모기판(4)는 알루미나, 글래스 세라믹, 및 알루미늄 질화물과 같은 세라믹으로 만들어진 인쇄 회로 기판, 또는 기판이다.
방열홀(5)들 중 일부는 모듈 기판(2a 및 2b)와 모기판(4)에 형성된다. 방열홀(5)의 내벽은 구리, 금 또는 은과 같은 높은 열전도율을 갖는 금속으로 도금된다. 또한, 방열홀은 높은 열전도도를 갖는 금속, 높은 열전도도를 갖는 수지, 또는 세라믹으로 채워지는 것이 양호하다. 예를 들어, 방열홀(5)의 직경은 0.3mm 내지 0.5mm이다. 방열홀(5)는, 반도체 기판(1a 및 1b)가 모듈 기판(2a 및 2b) 상에 장착되는 위치에서 예를 들어 1mm 간격으로 형성된다. 또한, 방열홀(5)는 반도체 칩(1b)가 모기판(4)의 위쪽에 장착되는 위치에서 예를 들어 1mm 간격으로 형성된다.
게다가, 반도체칩(1a)와 모듈 기판(2b)사이의 공간, 및 반도체 칩(1b)와 모기판(4) 사이의 공간에 높은 열전도도를 갖는 열전도 부재(6)가 있다. 예를 들어, 열전도 부재(6)은 구리와 같은 높은 열전도도를 갖는 금속을 포함하는 실리콘, 또는 알루미나 및 붕소 질화물과 같은 세라믹으로 만들어진다. 또한, 열전도 부재(6)은 낮은 탄성을 갖는 수지 또는 고무와 같은 연성을 갖는 재료로 만들어진다. 반도체 칩(1a 및 1b), 모듈 기판(2a 및 2b), 및 모기판(4)의 온도가 상승할 때, 이들간의 열팽창 계수 차이에 의해 이들 부재들에는 왜력(stress)이 생긴다.
열전도 부재(6)은 적층 반도체 장치의 열전도도를 개선시킬뿐만 아니라 왜력도 경감시킨다.
반도체 칩(1a 및 1b), 모듈 기판(2a 및 2b), 및 모기판(4)간의 열팽창 계수간의 차이가 작을 때, 열전도 부재(6)은 구리 및 알루미나와 같은 높은 열전도율을 갖는 금속, 또는 붕소 질화물과 같은 세라믹을 포함하는 열가소성 수지, 또는 탄소로 만들어질 수 있다. 즉, 반도체 장치에서 발생된 왜력을 경감시키는 것이 필요하지 않을 때는, 열전도 부재(6)이 이들 재료로 만들어질 수 있다. 도 1에 도시된 적층 반도체 장치에서, 열전도 부재(6)은 상술한 바와 같이 이들 모듈들 사이의 공간 및 모듈과 모기판(4) 사이의 공간에 제공된다. 그러나, 이들 공간들에는 열전도 부재(6)을 제공하는 것이 필요하지 않다. 즉, 반도체 칩(1a)는 모듈 기판(2b)와 직접 접촉할 수 있고, 반도체 칩(1b)는 모기판(4)와 직접 접촉할 수 있다. 이 경우에, 방열 효과가 저하될 수도 있다.
게다가, 모기판(4)에는 방열판(7)이 제공된다. 예를 들어, 방열판(7)은 구리 및 알루미늄과 같은 높은 열전도도를 갖는 재료로 만들어진다.
도 1에 도시된 적층 반도체 장치에서의 열전도 경로가 이후부터 설명될 것이다.
반도체 칩(1a)가 동작할 때, 반도체 칩(1a)에는 열이 발생된다. 열의 일부는 모듈 기판(2a)의 하부면, 즉, 반도체 칩(1a)가 모듈 기판(2a)와 접촉하는 면으로 전도된다. 열은 모듈 기판(2a)에서 확산되어 발산된다. 열의 또 다른 일부는 열전도 부재(6)으로 전도되고 그 다음 모듈 기판(2b)의 상부면으로 전달된다. 모듈 기판(2b)의 표면으로 전도된 대부분의 열은 모듈 기판(2b)에 형성된 방열 홀(5)로 전도되고, 그 다음 반도체 칩(1b)로 전도된다. 그 후, 열은 열전도 부재(6)과 모기판(4)의 표면으로 전도된다. 그 다음, 모기판(4)의 표면으로 전도된 대부분의 열은 모기판(4)에 형성된 방열 홀(5)로 전도되고, 차례로 방열판(7)로 전도된다. 방열판(7)으로 전도된 열은 발산된다.
대조적으로, 반도체 칩(1b)가 동작할 때, 반도체 칩(1b)에 열이 발생된다. 일부의 열은 모듈 기판(2b)의 하부면으로 전도된다. 모듈 기판(2b)의 하부면으로 전도된 열의 대부분은 모듈 기판(2b)에 형성된 방열홀(5)로 전도된다. 열은 모듈 기판(2b)의 대향면(상부면)으로 전도된다. 그 후, 열은 열전도 부재(6)을 경유해 반도체 칩(1a)에 전도된다. 그 다음, 열은 모듈 기판(2a)의 하부면으로 전도된다. 모듈 기판(2a)의 하부면으로 전도된 열은 모듈 기판(2a)에서 확산되고 발산된다. 대조적으로, 반도체 칩(1b)에서 발생된 열의 또 다른 일부는 열전도 부재(6)을 경유해 모기판(4)의 상부면으로 전도된다. 열은 모기판(4)에 확산되고, 대부분의 열은 모기판(4)에 형성된 방열홀(5)를 경유해 방열판(7)로 전도된다. 그 다음, 방열판(7)이 발산된다.
도 1은 2개의 모듈을 포함하는 적층 반도체 장치를 도시한다. 그러나, 방열을 위한 상기의 특별한 구조는 2개의 모듈을 포함하는 적층 반도체 장치로 제한되지는 않으며, 2개 이상의 모듈을 포함하는 적층 반도체 장치에도 적용될 수 있다. 또한, 모듈-적층된 몸체는 도 1에 도시된 적층 반도체 장치 내의 모기판(4)의 한 면에 장착된다. 그러나, 모듈-적층된 몸체는 모기판(4)의 양면에 장착될 수 있다. 모듈-적층된 몸체가 모기판(4)의 양면에 장착될 때, 방열판은 제공되지 않을 수 있다.
도 2는 본 발명의 적층 반도체 장치의 제2 양호한 실시예를 도시한다. 도 2에 도시된 적층 반도체 장치는 모듈 기판(2a, 2b), 및 모기판(4)에 제공되는 열확산층(8)을 포함한다. 열확산층(8)은 구리와 같은 높은 열전도도를 갖는 재료로 만들어진다. 열확산층(8)은 모듈 기판(2a, 2b), 및 모기판(4) 내의 열을 광범위하게 확산시킨다. 열확산층(8)은 적층 반도체 장치의 열발산을 개선할 수 있다. 게다가, 도 2에 도시된 적층 반도체 장치에는 단지 하나의 열확산층(8)이 제공되고 있지만, 모듈 기판(2a 및 2b)의 각각에는 2개 이상의 열확산층이 제공될 수 있다.
또한, 적층 반도체 장치는 구리와 같은 높은 열전도도를 갖는 재료로 만들어지는 열확산 패턴(9)를 포함한다. 열확산 패턴(9)는 모듈 기판(2b) 및 모기판(4)의 상부면에 제공된다. 열확산 패턴(9)는 구리와 같은 높은 열전도도를 갖는 재료로 들어진다. 열확산 패턴(9)는 모듈 기판(2b) 및 모기판(4)의 표면상의 열전도 부재(6)으로부터 전도된 열을 확산시킨다. 확산된 열의 대분분은 열확산 패턴(9)와 마주보는 방열홀(5)로 전도된다.
열확산층(8)과 열확산 패턴(9)는 적층 반도체 장치의 열확산을 개선시킨다.
도 3은 본 발명의 적층 반도체 장치의 제3 실시예를 도시한다. 적층 반도체 장치는 도 2에 도시된 방열홀(5)외에 커넥터(땜납 볼, 3)과 대향하는 방열홀(5)를 포함한다. 특히, 방열홀(5)와 접촉하는 땜납 볼(3)은 모듈-적층된 몸체와 전기적으로 접속되지 않는다. 즉, 전기적 접속을 위한 땜납볼(3)외에 방열을 위한 땜납 볼(3)이 적층 반도체 장치에 제공된다. 모듈 기판(2b)에 형성된 방열홀(5)로 전도된 열은 열발산을 위한 땜납 볼(3)으로 용이하게 전도된다. 그 다음, 열의 일부는 모듈 기판(2a)로 전도된다. 열의 또 다른 일부는 모기판(4)에 형성된 방열홀(5)를 경유해 방열판(7)로 전도된다. 열발산을 위한 땜납볼(3)과 대향하는 방열홀(5)는 적층 반도체 장치의 열발산을 개선시킬 수 있다.
도 4는 본 발명의 적층 반도체 장치의 제4 실시예를 도시한다. 적층 반도체 장치에서, 모기판(4)는 반도체 칩(1b)보다 아래의 위치까지 연장되지 않는다. 모기판(4)의 하부면외에도 이 위치에서 방열기가 제공되어 방열판이 형성된다. 방열판(7)은 열전도 부재(6)과 직접 접촉한다. 따라서, 방열판(7)은 적층 반도체 장치의 열발산을 개선시킬 수 있다.
도 5 내지 도 8은 본 발명의 적층 반도체 장치의 제4 내지 제8 양호한 실시예를 도시한다. 이들 적층 반도체 장치는 도 1 내지 도 4에 도시된 적층 반도체 장치와 유사하다. 상술한 바와 같이, 도 5 내지 도 8에 도시된 이들 적층 반도체 장치는 도 1 내지 도 4에 도시된 반도체 장치와 비교해 볼 때, 모듈 기판 및 반도체 칩의 적층 순서가 다르다.
도 5 내지 도 7에 도시된 이들 적층 반도체 장치는 구리 및 알루미늄과 같은 높은 열전도도를 갖는 재료로 만들어진 열전도판(10)을 포함한다. 열전도판(10)은 모듈 기판(2)의 하부면 상에 제공된 열전도 부재(6)과 모기판(4)의 상부면 상에 제공된 열전도 부재(6) 사이의 공간에 제공된다.
도 5에 도시된 적층 반도체 장치에서, 모듈 기판(2b)의 열의 일부는 모듈 기판(2b)의 하부면에 제공되는 열전도 부재(6)으로 전도된다. 그 다음, 열은 열전도판(10)으로 전도되고, 모기판(4)의 상부면상의 열전도 부재(6)으로 전도된다. 그 후, 열은 모기판(4)에 형성된 방열홀(5)와 방열판(7)로 전도되어 발산된다.
도 6에 도시된 적층 반도체 장치에서, 모듈 기판(2b)의 열의 일부는 모듈 기판(2b)의 하부면상에 제공되는 열확산 패턴(9)로 전도된다. 그 다음, 열은 열전도 부재(6), 열전도판(10), 열전도 부재(6), 및 모기판(4)의 상부면상의 열확산 패턴(9)로 전도된다. 그 후, 열은 모기판(4)에 형성된 방열홀(5), 방열판(7)로 전되되어 발산된다.
도 7에 도시된 적층 반도체 장치에서, 모듈 기판(2b)의 열의 일부는 상술한 바와 같이 열 발산을 위한 땜납 볼(3), 모듈 기판(2a) 또는 모기판(4)로 전도된다. 모듈 기판(2b)의 열의 또 다른 일부는 모듈 기판(2b)의 하부면 상에 제공되는 열확산 패턴(9)로 전도된다. 그 다음, 열은 열전도 부재(6), 열전도판(10), 열전도 부재(6), 및 모기판(4)의 상부면상의 열확산 패턴(9)로 전도된다. 그 후, 열은 모기판(4)에 형성된 방열홀(5)와 방열판(7)로 전도되어 발산된다.
도 8에 도시된 적층 반도체 장차에서, 모기판(4)는 반도체 칩(1b)의 아래쪽 위치까지 연장되지 않는다. 모기판(4)의 아래쪽 위치외에 이 위치에서 방열기가 제공되어 방열판(7)이 형성된다. 방열판(7)은 모듈 기판(2b)의 하부면 상의 열전도 부재(6)과 직접 접촉한다.
상술한 바와 같이, 본 발명의 적층 반도체 장치는 모듈 기판 내의 반도체 칩, 다른 반도체 칩, 모기판, 및 방열판에 의해 발생된 열을 확산시킬 수 있다. 따라서, 본 발명의 적층 반도체 장치는 동작중인 반도체 칩의 온도 증가를 방지할 수있다.
예 1
도 1에 도시된 적층 반도체 장치가 마련되었다.
비교예 1
도 9에 도시된 비교 대상의 적층 반도체 장치가 마련되었다.
비교예 2
반도체 칩(11a)가 모듈 기판(12b)와 접촉한다는 점만 제외하고는 도 9에 도시된 장치와 동일한 구조를 갖는 비교 대상의 적층 반도체 장치가 마련되었다. 비교 예2의 적층 반도체 장치의 반도체 칩의 온도는 비교 예 1의 적층 반도체 장치의 반도체 칩의 온도보다 5℃ 낮았다. 또한, 예 1의 적층 반도체 장치의 반도체 칩의 온도는 비교 예2의 적층 반도체 장치의 반도체 칩의 온도보다 15℃ 낮았다. 즉, 예 1의 적층 반도체 장치의 반도체 칩의 온도는 비교 예 1의 적층 반도체 장치의 반도체 칩의 온도보다 20℃만큼 낮았다.
본 발명은 동작중인 반도체 칩에 의해 발생된 열을 다른 반도체 칩이나 모듈 기판으로 전달할 수 있거나, 열을 발산할 수 있는 적층 반도체 장치를 제공함으로써, 반도체 장치의 열발산 효율이 개선되어 동작중인 반도체 칩의 온도 상승이 방지될 수 있다.

Claims (10)

  1. 모기판 및 상기 모기판 상에 장착된 모듈-적층된 몸체를 포함하는 적층 반도체 장치에 있어서,
    상기 모듈-적층된 몸체는 2개 이상의 모듈을 포함하고, 상기 각각의 모듈은 모듈 기판 및 상기 모듈 기판 상에 장착된 반도체 칩을 포함하며, 적어도 하나의 방열홀이 상기 각각의 모듈 기판과 상기 모기판에 형성되어 상기 방열홀이 상기 반도체 칩과 대향하도록 되어 있는 것을 특징으로 하는 적층 반도체 장치.
  2. 제1항에 있어서, 상기 모듈 기판들 사이의 공간, 상기 모듈 기판과 상기 모기판 사이의 공간에는 열전도 부재가 제공되고, 상기 모듈 기판 및 상기 모기판에 형성된 방열홀은 상기 열전도 부재 또는 반도체 칩과 대향하는 것을 특징으로 하는 적층 반도체 장치.
  3. 제1항에 있어서, 상기 모듈 기판과 상기 모기판에는 열발산층이 형성되고, 상기 반도체 칩이 상기 모듈 기판과 상기 모기판에 장착되는 위치에는 열확산 패턴이 형성되는 것을 특징으로 하는 적층 반도체 장치.
  4. 제1항에 있어서, 상기 방열홀은 상기 모듈 기판들간 및 상기 모듈 기판과 상기 모기판간을 기계적으로 접속시키는 적어도 하나의 열발산용 커넥터와 대향하도록 형성되는 것을 특징으로 하는 적층 반도체 장치.
  5. 제1항에 있어서, 상기 방열판은 상기 모기판의 하부면 상에 제공되고, 상기 열전도 부재는 상기 모기판 상에 제공되고, 상기 방열홀은 상기 방열판 및 상기 열전도 부재와 대향하는 것을 특징으로 하는 적층 반도체 장치.
  6. 제1항에 있어서, 상기 방열홀의 내벽은, 구리, 금, 및 은으로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 도금(plate)되는 것을 특징으로 하는 적층 반도체 장치.
  7. 제1항에 있어서, 상기 방열홀은 높은 열 전도도를 갖는 금속으로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 및 높은 열전도도를 갖는 금속 또는 세라믹을 포함하는 수지로 채워지는 것을 특징으로 하는 적층 반도체 장치.
  8. 제1항에 있어서, 상기 열전도 부재는 구리, 알루미나, 및 붕소 질화물로 구성된 그룹으로부터 선택된 한 재료를 포함하는 실리콘으로 구성되는 만들어지는 것을 특징으로 하는 적층 반도체 장치.
  9. 제1항에 있어서, 상기 열전도 부재는 낮은 탄성을 갖는 수지로 만들어지는 것을 특징으로 하는 적층 반도체 장치.
  10. 제1항에 있어서, 상기 열전도 부재는 고무로 만들어지는 것을 특징으로 하는 적층 반도체 장치.
KR1019990022651A 1998-06-17 1999-06-17 적층 반도체 장치 KR100299002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-170348 1998-06-17
JP17034898A JP3147087B2 (ja) 1998-06-17 1998-06-17 積層型半導体装置放熱構造

Publications (2)

Publication Number Publication Date
KR20000006234A KR20000006234A (ko) 2000-01-25
KR100299002B1 true KR100299002B1 (ko) 2001-11-01

Family

ID=15903272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022651A KR100299002B1 (ko) 1998-06-17 1999-06-17 적층 반도체 장치

Country Status (4)

Country Link
US (1) US6265772B1 (ko)
JP (1) JP3147087B2 (ko)
KR (1) KR100299002B1 (ko)
TW (1) TW410454B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP4794714B2 (ja) * 2000-02-08 2011-10-19 ソニー株式会社 半導体集積回路装置とその製造方法
US6710433B2 (en) 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
US6960824B1 (en) 2000-11-15 2005-11-01 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier
US6611055B1 (en) 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6582979B2 (en) 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
KR100462785B1 (ko) * 2002-11-12 2004-12-23 삼성에스디아이 주식회사 하이브리드 ｉｃ
JP3938017B2 (ja) * 2002-11-21 2007-06-27 株式会社日立製作所 電子装置
WO2004047168A1 (ja) * 2002-11-21 2004-06-03 Hitachi, Ltd. 電子装置
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
SE0300160D0 (sv) * 2003-01-23 2003-01-23 Siemens Elema Ab Apparatus for and Method of Mintoring a Gas Supply
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4381698B2 (ja) * 2003-03-10 2009-12-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
KR100585227B1 (ko) * 2004-03-12 2006-06-01 삼성전자주식회사 열 방출 특성이 개선된 반도체 적층 패키지 및 이를이용한 메모리 모듈
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7838977B2 (en) * 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
US7829989B2 (en) * 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100815321B1 (ko) 2006-11-17 2008-03-19 삼성전기주식회사 방열특성이 향상된 인쇄회로기판
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
JP5315688B2 (ja) * 2007-12-28 2013-10-16 株式会社ニコン 積層型半導体装置
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
DE102012216148A1 (de) * 2012-09-12 2014-04-03 Robert Bosch Gmbh Schaltungsanordnung mit Schaltungsträgern
US10096534B2 (en) * 2012-11-09 2018-10-09 Nvidia Corporation Thermal performance of logic chip in a package-on-package structure
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
TWI518878B (zh) * 2012-12-18 2016-01-21 Murata Manufacturing Co Laminated type electronic device and manufacturing method thereof
JP6015508B2 (ja) * 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
US20140327126A1 (en) * 2013-05-01 2014-11-06 Microsoft Corporation Cooling integrated circuit packages from below
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR102065648B1 (ko) * 2013-08-14 2020-01-13 삼성전자주식회사 반도체 패키지
KR102126977B1 (ko) 2013-08-21 2020-06-25 삼성전자주식회사 반도체 패키지
FR3011978A1 (fr) * 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres
US20150116944A1 (en) * 2013-10-29 2015-04-30 Delphi Technologies, Inc. Electrical assembly with a solder sphere attached heat spreader
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9842829B2 (en) * 2016-04-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
KR20210126228A (ko) * 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US20230197554A1 (en) * 2021-12-21 2023-06-22 Qualcomm Incorporated Thermal bridge interposer structure
CN116347749A (zh) * 2022-10-10 2023-06-27 深圳市中电华星电子技术有限公司 一种pcb散热结构和相关电源设备和电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101533B2 (ja) 1986-07-04 1995-11-01 ソニー株式会社 テ−プレコ−ダ
JP2861322B2 (ja) 1990-08-06 1999-02-24 松下電器産業株式会社 フィルムキャリァ実装構造体
JPH0529533A (ja) 1991-07-23 1993-02-05 Fujitsu Ltd 半導体装置
JPH0685427A (ja) 1992-09-03 1994-03-25 Ibiden Co Ltd 半導体パッケージ搭載基板
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5693981A (en) * 1993-12-14 1997-12-02 Lsi Logic Corporation Electronic system with heat dissipating apparatus and method of dissipating heat in an electronic system
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
JPH08167691A (ja) 1994-12-13 1996-06-25 Toshiba Corp 半導体装置
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08204072A (ja) 1995-01-24 1996-08-09 Mitsutoyo Corp 電子部品の冷却装置
JP3348562B2 (ja) 1995-04-05 2002-11-20 ソニー株式会社 半導体パッケージの実装構造
JP2699929B2 (ja) 1995-05-31 1998-01-19 日本電気株式会社 半導体装置
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
JPH09199629A (ja) 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
SE511425C2 (sv) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias

Also Published As

Publication number Publication date
TW410454B (en) 2000-11-01
JP3147087B2 (ja) 2001-03-19
US6265772B1 (en) 2001-07-24
KR20000006234A (ko) 2000-01-25
JP2000012765A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
KR100299002B1 (ko) 적층 반도체 장치
US6999317B2 (en) Thermally enhanced electronic module with self-aligning heat sink
US8368206B2 (en) Heat radiation package and semiconductor device
JP4346972B2 (ja) 電子パッケージおよび熱放散方法
US7274105B2 (en) Thermal conductive electronics substrate and assembly
US6830960B2 (en) Stress-relieving heatsink structure and method of attachment to an electronic package
US20030139071A1 (en) Thermally enhanced interposer and method
US20050117296A1 (en) Ball grid array package with heat sink device
EP1632998A1 (en) High power electronic package with enhanced cooling characteristics
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
US20080067673A1 (en) Semiconductor device
CN111261598B (zh) 封装结构及其适用的电源模块
US6700195B1 (en) Electronic assembly for removing heat from a flip chip
EP0516875B1 (en) Module for electronic package
JP3733783B2 (ja) 発熱素子の放熱構造を有するモジュール
JPWO2005024940A1 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
JP2008004688A (ja) 半導体パッケージ
US20040227230A1 (en) Heat spreaders
JPH07321471A (ja) 多層基板
KR20000028805A (ko) 하이브리드 모듈
JP2006135202A (ja) 電子機器の放熱構造
JP2004343035A (ja) 放熱部品、回路基板および半導体装置
JP3460930B2 (ja) 電子回路パッケージ
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
US6118660A (en) Circuit module with improved heat transfer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee