TWI241621B - LSI package and method of assembling the same - Google Patents
LSI package and method of assembling the same Download PDFInfo
- Publication number
- TWI241621B TWI241621B TW093103085A TW93103085A TWI241621B TW I241621 B TWI241621 B TW I241621B TW 093103085 A TW093103085 A TW 093103085A TW 93103085 A TW93103085 A TW 93103085A TW I241621 B TWI241621 B TW I241621B
- Authority
- TW
- Taiwan
- Prior art keywords
- lsi
- interface module
- interposer
- signal
- optical
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000008878 coupling Effects 0.000 claims abstract description 57
- 238000010168 coupling process Methods 0.000 claims abstract description 57
- 238000005859 coupling reaction Methods 0.000 claims abstract description 57
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 230000008054 signal transmission Effects 0.000 claims abstract description 12
- 230000003287 optical effect Effects 0.000 claims description 189
- 238000012545 processing Methods 0.000 claims description 65
- 239000010410 layer Substances 0.000 claims description 60
- 230000007246 mechanism Effects 0.000 claims description 17
- 238000009434 installation Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 4
- 101710179738 6,7-dimethyl-8-ribityllumazine synthase 1 Proteins 0.000 claims description 3
- 101710186608 Lipoyl synthase 1 Proteins 0.000 claims description 3
- 101710137584 Lipoyl synthase 1, chloroplastic Proteins 0.000 claims description 3
- 101710090391 Lipoyl synthase 1, mitochondrial Proteins 0.000 claims description 3
- 238000009429 electrical wiring Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 239000013307 optical fiber Substances 0.000 description 30
- 239000012790 adhesive layer Substances 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000000835 fiber Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000011900 installation process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 101150046174 NIP2-1 gene Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010616 electrical installation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003855 Adhesive Lamination Methods 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Description
1241621 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係關於設有介面模組的L S I封裝及安裝此L S I 封裝的方法,尤其,係關於設有用來高速傳輸一信號在外 部配線與介面模組間的介面模組之L S I封裝、及安裝此 L S I封裝的方法。 【先前技術】 幾年來,L SI的時鐘頻率愈作愈高,且,用於操作在 GHz階的時鐘頻率下的個人電腦之CPU已被實際使用。 然而,相較於時鐘頻率的增大,在相鄰L S I間介面的產能 改善的步調係緩慢的,此構成個人電腦功能的瓶頸。在此 種情況持續下,爲了改善介面中的產能之硏發正努力地進 行中。 爲了改善介面的產能,這需要增大每一終端的信號頻 率,且,增大終端的數量。然而,終端數的增大被限制, 因爲,如果終端數增大,LSI的面積及其封裝被加大,以 增大內部配線的長度,導致,不可能在高頻下而操作LSI 。接著,增大每一終端的頻率係高度重要的。另一方面, 如果每一終端的頻率增大,電信號的衰減增大以增加由阻 抗匹配所產生在反射上的影響。在此情況下,線長度被限 制。在此情況下,需要使用容許大大抑制阻抗匹配及衰減 量之傳輸線作爲高速信號傳輸線。 有效地來使用光纖作爲長距離傳輸線,此傳輸線在由 -5 - (2) 1241621 阻抗匹配及損失所產生的影響上係小的。因此,實施光電 轉換功能的光學介面模組係使用作爲此介面模組。藉由使 用此光學介面模組商業化之介面模組包括例如,揭示於 ’·Proceedings.51st Electronic Components and Technology Conference,P.P.880-5,2001 ”中之收發器模組。 在揭示於上述文件的收發器模組中,一處理信號用 LSI被結合於PGA (可程式化閘陣列)封裝中。此PG A 封裝係裝至一安裝板。來自LSI的輸入-輸出信號係經由 此封裝傳輸進入光學介面模組,光學介面模組係裝至安裝 板且進一步地自光學介面模組而傳輸進入一信號線。光學 介面模組包括諸如半導體雷射元件(LD )及光檢測元件 (PD )的光學信號以及一光纖,且,一光學信號係經由 光纖而接收自及傳輸至一外部電路。且,用來驅動光學元 件的介面1C係容納於光學介面模組,以連接安裝板上的 信號線,連接至一必要的控制信號線,且,經由一電輸 入-輸出終端而連接至一電源(未顯示)。LSI及光學介 面模組的每一者設有用於散熱及冷卻的散熱片。 於上述的架構的板緣安裝型光學介面模組中,電信號 係藉由光電轉換功能而轉換成光學信號,以容許轉換的光 學信號導入光纖。因爲在此光纖中的損失係非常小的且頻 帶的限制係小的,即使傳輸線相對地如於安裝板間或裝置 間的傳輸,這是可能在高速而傳輸信號。然而,於此光學 介面模組中,電信號係經由安裝板上的信號線而接收及傳 輸,因此,信號傳輸係受到安裝板上的電信號的衰減或阻 -6 - (3) 1241621 抗匹配之影響。因爲安裝板的信號線的最大長度超過30 cm,非常昂貴的傳輸線係必要的用來傳輸具有高頻的信號 ,例如,1 OGbps的信號,因此引起安裝板的成本增加之 問題◦在此情況下,高速傳輸信號之改良技術被建議於例 如 , ” HOT9 Interconnects , Symposium on High
Performance InterconnectsP.P.31-52001” 及 ”Nikkei
Electronics N〇810,December3,2 0 0 1,pp.121-122”。明 確地,建議如下,信號僅傳輸於LSI封裝的仲介層內而不 使用安裝板,以儘可能地縮短電線,且,電信號係在仲介 層上轉換成一光學信號,用來接收來自外部裝置的信號或 用來傳輸信號至外部裝置。 上述的每一公開文件揭示以下的架構,其中光學介面 模組係藉由焊接而固定至LSI的仲介層,且,LSI的仲介 層係藉由包含一光學連接器的光纖而光學地連接至光學介 面模組。 於此架構中,用於信號處理之L S I係藉由一焊點凸塊 而電連接至仲介層。一光學介面模組係藉由焊點凸塊而裝 至仲介層。LSI的光學介面模組係連接至一配線,且,此 配線係連接至光學介面模組。一介面1C及一光學元件係 容納於光學介面模組,且,此電信號係藉由介面IC及光 學元件而轉換成一光學信號。介面IC及光學元件係容納 於設有用於光學信號的輸入-輸出視窗之封裝,以確保光 學介面模組的可靠性。 一平面微透鏡板係裝至輸入-輸出視窗,以確保入射 (4) 1241621 在光學介面模組上的光束及出象 藉由微透鏡會聚。此微透鏡給吁 纖的光學耦合之大容忍度。仲4 至焊點凸塊。光纖的一端係連S 達90度的鏡片之光學連接器。 被插入封裝的耦合孔,以決定为 而致使微透鏡及光纖的校準。 依據上述的架構,在介面 之後之光學介面模組裝至仲介層 各別地檢查,以可能使安裝具有 ,藉此抑制檢查成本。且,因爲 至安裝板後而連接,製造過程中 這是不需要考慮到由仲介層及其 處理所造成之樹脂蓋的劣化。這 作中的限制,諸如導致損壞的彎 然而,此特別架構需要LSI 面模組對仲介層的焊接,或者仲 連接應注意到,LSI封裝必須藉 組裝,使得一特定焊接不會造成 安裝程序被限制於組裝LSI封裝 光學連接器,用來推壓光學連接 以固持光學連接器,且,此裝置 連接器係藉由使用一連接器而達 持機構係裝至此裝置,配置裝至 自光學介面模組之光束而 相對於與裝在外側上的光 層係藉由安裝板而電連接 至包含用來改變光學路徑 校準接腳裝至光學連接器 學連接器及封裝的位置, 1C、光學元件等已被封裝 。因此,光學介面模組係 局可罪性的良好光學介面 光學連接器係在仲介層裝 的優點可被獲得。例如, 它部件的安裝階段中的熱 亦不需要考慮到光纖的操 曲。 對仲介層的焊接,光學介 介層對安裝板的焊接。此 由改變焊料的熔點而予以 一缺陷於其它焊接。且, 的部件。再者,爲了固持 器至封裝之機械係必要的 的機構傾向變龐大於光學 到之例子。且,如果一固 LSI的上部的散熱片之空 (5) 1241621 間被限制,以使架構變複雜並增加成本。接著,難以安裝 光學介面模組的散熱片。 一般而言,每一終端的電力消耗傾向隨著信號的轉移 頻率的大而增大。例如,近幾年來某些L S I的電力消耗已 達到70至80W於使用於個人電腦的CPU。因此,此裝置 係構成使得熱分佈器及巨大的散熱片係裝在信號處理LSI 上,以確保大的散熱面積,且,強迫性空氣冷卻係由使用 例如,風扇而實施。另一方面,這是需要儘可能地減小信 號處理L S I及介面模組間的配線長度如先前所述。因此, 於安裝信號處理LSI的散熱片的例子中,沒有容許的空間 來安裝介面模組的另一散熱片。 在此情況下,可想像得到,安裝由信號處理LSI及介 面模組所共用的散熱片,以達到同時自信號處理LSI及介 面模組的散熱。然而,當信號處理L S I及介面模組係同時 安裝至仲介層2時,難以嚴格地校準信號處理L S I及介面 模組的上表面,且嚴格地設定位準差在一指値。 亦應注意到,因爲介面模組被焊接,如果介面模組發 生異常,這亦需要更新昂貴的信號處理LSI。 一光學元件係直接裝至仲介層2,且,以有機材料製 成的光學波導係附接至安裝板,以形成一傳輸線之架構, 此架構係揭示於 ”16th Academic Lecture Meeting 〇f Electronics Mounting,20B-10,2002”。 於此特別架構中,一介面IC係焊接至仲介層。此仲 介層係固定至一安裝板,其中一間隔件插入其間。安裝板 -9- (6) I24l62l 及仲介層係藉由例如,一撓性配線而相互連接,且,電源 '輸入-輸出電信號等係供應至安裝板及仲介層。於此架
構中,假設,信號處理LSI等係以三維方向裝在介面1C 上方。 一表面發射型光學元件係裝至安裝板的側上之仲介層 ’且’光學波導及光學元件的位置被決定以容許光學元件 與光學波導而光學地耦合,此光學波導裝至安裝板的鏡片 用來改變光學路徑達90度。且,一電極係裝來延伸穿過 仲介層,以減小電信號的配線的長度,藉此獲得良好的信 號特性。 於此特別架構中,如一裸晶片的光學元件係直接裝至 仲介層。當仲介層係裝至安裝板時,光學元件係與光學波 導而光學地耦合。接著,難以保持一光學準確度,因爲安 裝板及仲介層間的熱膨漲係數的差。且,如果光學元件係 安裝如一裸晶片,難以確保光學元件的可靠性。爲了確保 此可靠性,這需要使光學元件部崁入例如,對使用於信號 傳輸的波導透明之樹脂,以要求一處理操作在安裝板上。 接著,許多限制被強加在製造處理上,而增加製造成本。 再者,因爲其需要將光學波導分開地附接至安裝板,安裝 處理變複雜而增加安裝成本。另一要注意的問題爲,於此 特別架構中,如果光學元件發生異常,這需要更新光學元 件以及昂貴的信號處理LSI。 與使用光纖作爲一傳輸線的習知技術相關之上述問題 亦發生於使用諸如同軸纜線、半硬纜線或撓性配線板的電 -10- (7) 1241621 傳輸線的例子。 如上述,各種光學介面模組被使用來改善習知介面的 產能。然而,揭示於”Proceedings.51st Electronic Components and Technology Conference,P.P.880-52001 ” 之板緣安裝型光學介面模組引起以下的問題,亦即,一昂 貴的傳輸線被要求用來傳輸具有高頻的信號,因此增加安 裝板的成本。 且,揭示於”HOT9 Interconnects. Symposium on High Performance Interconnects , P.P.31-52001 ” 及 ’’Nikkei
Electronics No. 8 1 0,December 3,2 0 0 1,pp/121-122” 之 架構引起安裝時的問題,亦即,此機構變得過大,因爲一 連接器系統被利用於此架構,且,仔細的注意力係必要用 於焊接。再者,此架構變複雜,因爲其需要確保用於安裝 一散熱片的空間,因此引起製造成本增加以及難以安裝用 於自光學介面模組散熱的散熱片之問題。當散熱片係由信 號處理L S I及介面模組所共用時,難以容許信號處理L S I 及介面模組的上表面嚴格地校準,且,在同時安裝L S I及 介面模組至仲介層時,嚴格地控制位準差在一指定値。再 者,因爲介面模組被焊接,如果介面模組發生異常,這亦 需要更新昂貴的fe 5虎處理LSI。 再者,揭不於 ”16th Academic Lecture Meeting of Electronics Mounting,20B-10,2002”之架構引起以下問 題,亦即,難以保持光學準確度,因爲安裝板及仲介層間 的熱膨脹係數的差。再者,因爲其需要將一光學波導分開 -11 - (8) 1241621 地安裝至安裝板,安裝過程變複雜,因此增加安裝成本。 再者,即使光學元件異常,其需要更新昂貴的信號處j里 LSI 〇 相似於以上所述的問題亦產生於使用不會涉及光學元 件的電介面模組之架構。 【發明內容】 本發明的目的在於提供一種設有一介面模組的L S I封 裝,此介面模組容許安裝一介面模組而無需一昂貴的傳輸 線。 依據本發明的形態,提供一 L SI,架構來處理信號, 該LSI具有信號輸入及輸出終端;一仲介層,架構來安裝 該LSI,且包括電連接至該LSI的信號輸入及輸出終端之 第一信號終端、用來電連接該L S I至該安裝板之第二電終 端、電連接至第一信號終端之內部配線、電連接至該內部 配線之第一耦合件;及一介面模組,包括架構來傳輸信號 至外側且接收來自外側的信號之信號傳輸線、及電連接至 該傳輸線之第二耦合件,該第二耦合件係分別地藉由機械 接觸而電連接至該第一耦合件。 依據本發明的另一形態,提供一種配置在安裝板上的 LSI封裝,包含:一 LSI,架構來處理信號,該LSI具有 信號輸入及輸出終端;一仲介層,架構來安裝該LSI,且 包括電連接至該LSI的信號輸入及輸出終端之第一信號終 端、用來電連接該LSI至該安裝板之第二電終端、電連接 (9) 1241621 至第一信號終端之內部配線、電連接至該內部配線之第一 耦合件;及一介面模組,包括架構來傳輸信號至外側且接 收來自外側的信號之信號傳輸線、及電連接至該傳輸線之 第二耦合件,該第二耦合件係電連接至該第一耦合件’該 第一或第二或兩者耦合件係設有調整介面模組及仲介層間 的邊隙高度的機構。 依據本發明的另一形態,提供一種組裝LSI封裝在安 裝板上的方法,包含··提供架構來安裝用以處理信號的 LSI之仲介層、該LSI具有信號輸入及輸出終端,該仲介 層包括電連接至該L S I的信號輸入及輸出終端之第一信號 終端、第二電終端、電連接至第一信號終端之內部配線、 及電連接至該內部配線之第一耦合件;安裝該仲介層至一 安裝板,且,經由該第二電終端而電連接至該LSI至該安 裝板;然後 提供一介面模組,其包括架構來傳輸該信號之信號傳 輸線及電連接至該傳輸線之第二耦合件;及對著該第一耦 合件而校準該第二耦合件,安裝該介面模組至該安裝板, 以及,分別地電且機械連接該第二耦合件至該第一耦合件 【實施方式】 現將參考附圖說明關於包含本發明的高速光學介面模 組的LSI封裝的一些實施例。 -13- (10) 1241621 (第一實施例) 圖1係簡要地顯示L S I封裝的架構之橫截面圖,亦即 ,一電路模組組裝單元,其在光學介面模組連接至L S I封 裝的狀態之前,包含依據本發明的第一實施例的高速介面 模組。另一方面,圖2係簡要地顯示圖1所示且具有一光 學介面模組連接至其上的LSI封裝的架構之橫截面圖。 於圖1及2中,參考號碼1表示電路模組,亦即,信 號處理L S I。如圖所示,L S II包括藉由焊點凸塊3電連接 至仲介層2之信號輸入及輸出終端。塡膠樹脂π密封焊 點凸塊3的連接部。能夠在高速傳輸信號之高速信號配線 4係配置在仲介層2內。墊係形成在配線4的一端,且, 墊係連接至具有LSI1的信號輸入及輸出終端之焊點凸塊 3至其上。高速信號配線4係在另一端而連接至一插座結 構,亦即,電連接終端1 〇,其安裝在仲介層2的前表面 的側上。 如圖1及2所示,光學介面模組7係配置在LSI 1及 仲介層2上。模組7包括例如,介面IC、光學元件及光 纖8。於光學介面模組7內,一傾斜拋光的光纖係不動地 配置於光學元件的主動區的上部,使得自光學元件射出的 光束被導入光纖,及自光纖射出的光束被導入光學元件。 藉由特別的配置,光學元件及光纖係相互光學連接。且, 光學介面模組7的連接接腳亦即,電連接終端9,被導入 插座結構1 〇以使其固定。且,電源、接地線或低速控制 信號線係相似地經由仲介層2的配線而連接至LSI1。仲 -14- (11) 1241621 介層2係藉由焊點凸塊5而連接至安裝板6上的電配線。 依據上述的架構,仲介層2係藉由實質等於常用 BGA (球格陣列)封裝LSI的安裝之過程而裝至如圖丨所 示的安裝板6,然後,光學介面模組7係機械且電氣地連 接至仲介層2如圖2所示。換言之,在仲介層2係與其它 構件一起電安裝至安裝板6之後,亦即,在諸如回流或 A Η雷射加熱的熱處理之後,光學介面模組7可被裝至仲 介層2。此特別架構具有與電安裝的高親和力。 於圖1及2所示的架構中,光學介面模組7係各別封 裝。因此,這是可能改善光學介面模組7的可靠性。再者 ,這是可能檢查光學介面模組7本身,以抑制由不良光學 元件所造成的安裝板6的產能減少。且,因爲光學介面模 組7無需利用熱處理而可藉由電安裝而安裝,安裝伴隨引 線系統的利用的限制可被抑制。亦應注意到,因爲高速信 號未經由安裝板6的配線傳輸且係經由連接接腳9自仲介 層2傳輸至光學介面模組7,傳輸距離被縮短,因此,高 頻信號可被傳輸。 再者,於圖1及2所示的架構中,數位信號可被傳輸 在信號處理LSI1及容納於光學介面模組7的介面1C之間 。且,類比電信號被供入且傳輸自容納於光學介面模組7 的光學元件。類比電信號被傳輸在一非常短的距離上。接 著,在傳輸不低於lOGbps的高頻信號時,這是可能形成 具有高噪音阻抗的配線,結果,這是可能確保仲介層2的 寬設計範圍,以有效地降低整個裝置的製造成本。應注意 -15- (12) 1241621 到,高速信號線不需形成於安裝板6,且,安裝板6的設 計可更加容易。且,諸如一般FR4的便宜材料可使用來 形成安裝板6。再者,整個系統的成本降低可被促成。 且,取代光纖8藉由使用一連接器而連接之架構,光 學介面模組7係直接連接至仲介層2,以使其可能地小型 化光學介面模組7。再者,因爲光纖8插入一橫向,光學 介面模組7的厚度可進一步減小。接著,光學介面模組7 的上表面的高度相對於仲介層2可製作成小於L S I丨的高 度,以確保用於LSI1的散熱片21的大安裝空間。 圖3係顯不包含依據本發明的第一實施例的高速介面 模組的LSI封裝的實際安裝狀態之斜視圖。 具有與其它安裝部件一起安裝至其上的信號處理 L SI 1之仲介層2係裝至安裝板6。然後,光學介面模組7 的連接接腳9係插至仲介層2的插座結構1 〇,如圖中箭 頭所示,以完成封裝的製備。於圖3中,參考號碼1 3代 表安裝板6上的配線,且,參考號碼1 4代表安裝板6上 的晶片件。且,用來連接裝置外側的光纖之光學連接器 1 2係連接至延伸自光學介面模組7的光纖8。 如上述’光學連接器1 2係配置遠離自光學介面模組 7,且,外部光纖係連接至光學連接器1 2。接著,先前提 到的光學連接器結構被加大,以消除安裝上的限制。且, 光學介面模組7及仲介層2間的電連接係藉由連接接腳9 及插座結構1 〇而達到的,如圖2及3所示。此些接腳及 插座結構係相互連接在信號處理LSI 1的周圍的四側上。 (13) 1241621 接著,連接時施加至連接接腳9的力可均勻地散佈。結果 ,這是可能抑制以下的不方便性,亦即,此力集中在一特 定接腳上而弄斷此接腳,及,一非均勻力被施加至仲介層 2而破壞焊接部份。 且,電安裝的實施可藉由,與諸如如同電容器、電抗 、週邊的LSI或1C的晶片件的其它安裝部件一起使具有 信號處理L SII安裝至其上之仲介層2受到焊接,一般回 流過程,或與角座的連結。在安裝的完成後,光學介面模 組7可單獨地藉由機械連接而安裝至仲介層2,而無需傳 導熱至光學介面模組7。接著,使用於光學介面模組7的 傳輸線可被選擇,而無需受到安裝過程的限制。結果,這 是可能選擇符合於傳輸距離、頻率或成本的最佳材料,以 降低裝置的整個成本。 (第二實施例) 圖4係簡要地顯示包含依據本發明的第二實施例的高 速介面模組的L SI封裝的架構之橫截面圖。附帶地,圖4 所示的封裝的構件,其係等同於圖1所示的構件,係由相 同參考號碼而代表的,以省略其詳細說明。 當信號線的數量係爲了增大第一實施例的架構中之信 號的頻帶而增加時,這是需要修改光學介面模組7的連接 器。特別地,需要減小連接接腳9的間距如一微細結構。 於此例中,當連接接腳9係連接至插座結構1 〇時,在連 接接腳9及插座結構1 0的位置中局準確度係必要的。 -17- (14) 1241621 在此情況下,用於位置校準的導銷15係形成於光學 介面模組7,且,具有導銷1 5插入其中的導孔1 6係形成 於仲介層2於本發明的第二實施例中,如圖4所示。 當連接接腳9係連接至插座結構1 〇藉由簡化將導銷 1 5插入導孔1 6時,第二實施例的特別架構使其可能地實 現高校準準確度在連接接腳9及插座結構1 〇間。接著, 這是可能獲得相似於第一實施例所獲得的功效。再者,這 是可能足夠地應付光學介面模組7的連接器的間距減小如 細結構。 (第三實施例) 圖5係簡要地顯示包含依據本發明的第三實施例的高 速介面模組的L SI封裝的架構之橫截面圖。附帶地,圖5 所示的封裝的構件,其係等同於圖1所示的構件,係由相 同參考號碼而代表的,以省略其詳細說明。 如果光學介面模組7的電源及接地線係由第一實施例 的架構中的信號處理L S 11所共用,模組7及L S I 1的切換 噪音被假設相互干擾,以產生一信號噪音。爲避免此問題 ,需要藉由使用例如,非常接近仲介層2上信號處理 L S Π及光學介面模組7的每一者的電源線的區中之電容 來實施取輔。然而,仲介層2上的自由空間的尺寸被限制 ’以致無法提供允許安裝由於安裝光學介面模組7所需的 額外晶片件之足夠容許度。 在此情況下’用於光學介面模組7的電源及接地線係 -18- (15) 1241621 直接自安裝板6的電源線1 7而取得,且,去耦係藉由例 如’安裝板6的後表面上的電容晶片或噪音過濾晶片18 而實施的,於如圖5所示的本發明的第三實施例中。於第 三竇施例中,安裝板6及光學介面模組7間的連接係藉由 如仲介層2的連接中的管角插座機構而實施。 上述特別架構可能配置由於增加光學介面模組7在安 裝板6上所需之額外晶片件。接著,這是可能獲得相似於 第一實施例中所獲得的功效。再者,因爲尺寸的限制被緩 和,即使大變化未發生在仲介層2的側上,這是可能施加 一更強的去耦。 (第四實施例) 於上述的第一至第三實施例的每一者中,信號處理 L SI及電連接終端係配置在仲介層2的表面上。然而,這 亦可能配置如圖6及7所示的信號處理L S I及電連接終端 〇 圖6係顯示在光學介面模組連接至仲介層2之前的狀 態之橫截面圖’且’圖7係顯不在光學介面模組連接至仲 介層2之後的狀態之橫截面圖。 於圖6及7所示的架構中,信號處理L SI係容納於仲 介層2內的凹洞3 1。爲更明確,信號處理L S11係容納且 配置於仲介層2的下部。接腳-插座結構1 0係形成於仲介 層2的上部中的外週邊區。接腳·插座結構1 0係連接至仲 介層2內的配線。再者’此配線係經由焊點凸塊3而連接 -19- (16) 口41621 至L S Π的信號輸入與輸出終端。如圖6所示,光學介面 楱組7係校準在仲介層2上。然後,光學介面模組7係固 定在仲介層2上如圖7所示。接著,信號處理[s I未曝露 至封裝的外側,因此,此特別架構係優於操作能力及可靠 性。 (第五實施例) 圖8係顯示在光學介面模組7係連接至仲介層2之前 的狀態之橫截面圖’而,圖9係顯示在光學介面模組7連 接至仲介層2之後的狀態之橫截面圖。 於圖8及9所示的架構中,電連接終端1 〇係配置在 仲介層2的側表面上。且,光學介面模組7係配置在仲介 層2的側邊,以連接且固定至仲介層2。接著,於圖8及 9所示的架構中,整個裝置的厚度減小,可能小型化此裝 置。 (第六實施例) 圖1 〇及1 1係針對包含依據本發明的第六實施例的高 速介面模組之L S I封裝,其中圖1 0係顯示在光學介面模 組連接至仲介層2之前的狀態之橫截面圖,而,圖11係 顯示在光學介面模組連接至仲介層2之後的狀態之橫截面 圖。圖1 2係顯示圖1 1所示的電連接部的架構之橫截面圖 。圖1 3係以透視方法顯示於圖1 〇的L S I封裝之斜視圖。 再者’圖1 4係顯示以透視方法顯示於圖1 2的LSI封裝之 -20- (17) 1241621 斜視圖◦附帶地,圖1 0至1 4所示的封裝的構件,其等同 於圖1所示的構件,係由相同參考號碼所代表的,以省略 其詳細說明。 如圖1 0所示,散熱片2 1係形成在光學介面模組7的 上表面上。散熱片2 1係藉由具有一適當厚度的導熱性黏 著層20而固定至光學介面模組7的上表面。具有信號處 理L SI 1安裝至其上之仲介層2係藉由焊點凸塊5而焊至 安裝板6。且,信號處理L S11係經由具有一適當厚度的 導熱性膏材層1 9而附接至具有光學介面模組7安裝至其 上之散熱片21,且形成在信號處理LSI1的上表面上。在 附接L S11時,連接接腳9係插至仲介層2上的插座結構 1 〇,用於如圖1 2所示的電連接。 如圖1 2所示,插座結構1 〇包括例如,連接至形成在 形成於仲介層2的耦合孔的內表面上的高速信號配線4之 導體10-1、及電連接至導體10-1的撓性導電彈簧10-2。 彈10-2容許導體1〇-1保持於與連接接腳9的電連接,且 ’具有連接接腳9的尖端及耦合孔的底部間的容許度之架 構係形成於仲介層2。於此特別架構下,連接接腳9能夠 移動於上下方向,同時保持對插座結構1 0的電連接。連 接接腳9的位移的範圍,其依據連接接腳9的長度及耦合 孔的深度而定,係約數百微米。 依據此特別架構,這是可能附接散熱片2 1至信號處 理L S II的後表面,以具有一適當厚度之導熱性膏材層} 9 插入其間如圖1 1及]4所示,在光學介面模組7係以具有 -21 - (18) 1241621 如圖1 0及1 3所示適當厚度之導熱性黏著層20而固定至 散熱片2〗。結果,這是可能設定信號處理Lsn及光學介 面模組7的每一者的厚度在一適當値,以抑制熱阻抗的升 局。再者,這是可能保持L S I及光學介面模組間的電連接 。且,這是可能使用不會顯示流動性的導熱片來取代導熱 性膏材層1 9,藉由高壓密封法來促成厚度控制。 想像得到焊接光學介面模組7至仲介層2。然而,焊 接不滿意。就此而言,應注意到此連接,此焊接結構,信 號處理LSI1及光學介面模組7兩者係藉由使用一導熱黏 著而接合至散熱片21。於此架構中,然而,源自LSII及 光學介面模組7間的厚度差之位準差必須藉由導熱性黏著 層的厚度而吸收。 導熱性黏著的導熱性係約30至60 W/m/K,係低於用 於廣泛使用於散熱片材料的鋁之240 W/m/K,及用來使用 於LSI材料的矽之i50W/m/K。接著,鑑於散熱,薄的導 熱性黏著層係有利的。然而,隨著導熱性黏著層的厚度的 減小’結合強度降低,且,同時,破裂產生傾向造成。當 LSI係薄時,導熱性黏著層變厚在Lsi的側上,且,當 LSI係厚時,黏著層變厚在光學介面模組的側上。以此方 式’難以容許導熱性黏著層同時具有一適當厚度在兩側上 。換言之,因爲位準差係由黏著層的厚度而吸收,黏著層 必須包括一厚部,導致此厚部中的黏著層的熱阻抗增大以 降低散熱能力之問題。 另一方面,於圖10至]2所示的架構中,高度可藉由 -22- (19) 1241621 使用連接接腳9及插座結構1 〇而調整,且,信號處理 LSI1及光學介面模組7間的位準差可藉由高度調整機構 而吸收,以克服伴隨位準差的產生之問題。 且,圖1 0至1 2所示的架構中,光學介面模組7的電 連接部係配置在信號處理L S II周圍的四側上如圖1 3及 1 4所示,以使連接階段中施加至連接部的力均勻。因此 ,當導熱性膏材層1 9推靠信號處理L S 11的後表面時,推 力可均勻施加,結果,導熱性膏材層的厚度可容易變均勻 ’以產生抑制厚度的平面分佈的功效。此壓力同樣地可變 均勻於使用導熱片的例子中,以抑制由部份的高壓密封法 所造之熱阻抗的上升。且,這是可能抑制集中在一特別接 腳上以施加非均勻力至仲介層2的力之缺點,藉此,破壞 用來安裝板的焊點部。 產生特別功效的架構未受限用於四側上的連接之架構 。相同功效亦可產生自例如,用於兩側上的連接的架構。 且’因爲所有電連接終端不需要電連接,這是可能使光纖 例如,單獨地存在一側上,使得對應的終端沿著電連接至 光纖’而,用於機械支撐L S I的虛擬終端係形成在所有剩 餘的三側上。 光學介面模組7及仲介層2間的電連接部的架構未受 限於圖1 2所示的架構。這是可能適當地修改電連接部的 架構。例如,這是可能利用各向異性導電膜係形成在仲介 層2的側上及電極墊係形成在模組7的側上之架構。因爲 各向異性導電膜顯示相對於高壓密封法的塑性,依據推壓 -23- (20) 1241621 力(依據膜的厚度),以微米的刻痕量下沉數百微米,這 是可能吸收L S 11及光學介面模組7間的位準差的不均勻 性。 於使用各向異性導電膜的例子中,高度的可調整範圍 係小於利用前述的接腳結構的例子中的可調整範圍。然而 ’特別架構可藉由形成用來將插座結構1 0崁入仲介層2 的耦合孔之一般過程而形成的,無需增加用來附接例如, 接腳至光學介面模組7之特別過程,以產生降低仲介層2 及光學介面模組7的成本的功效。 (第七實施例) 圖1 5及1 6係針對包含依據本發明的第七實施例之高 速介面模組的L SI封裝,其中圖1 5係顯示在光學介面模 組係連接至仲介層2前的狀態之橫截面圖,而,圖1 6係 顯示在光學介面模組係連接至仲介層2後的狀態之橫截面 圖。圖1 7係顯示圖1 5及1 6所示的電連接部的架構之橫 截面圖。附帶地,圖1 5至1 7所示的封裝的構件,其係等 於圖1所示的構件,係由相同參考號碼所表示,以省略其 詳細說明。 如圖1 5所示,信號處理L S11係安裝至仲介層2,且 ,信號處理LSI1的輸入-輸出終端係經由仲介層2內的信 號配線4的周圍部上的墊4-2。因此,給信號處理LSI 1 的輸入信號係自輸入墊4-2經由仲介層2內的信號配線4 而傳輸,且,產生自信號處理L S I 1的輸出信號係經由仲 (21) 1241621 介層2內的信號配線4而傳輸至輸出墊4 - 2。 如圖1 7所示,仲介層2內側的信號配線4係 屬柱4-1而曝露至表面,且,電極墊4-2係形成在 上。再者,具有相對於高壓密封法的塑性之各向異 膜24係附接至仲介層2,以帶入而與電極墊4-2 因爲當膜24係電連接如圖1 6所示時’各向異性 24顯示塑性以微米的刻痕量下沉數百米,這是可 24吸收LSI1及光學介面模組7間的位準差。 各向異性導電膜24具有一可調整範圍的高度 於利用前述的接腳結構的例子中的高度。然而,特 可藉由形成用來將插座結構1 〇崁入仲介層2的耦 一般過程而形成的,無需增加用來附接例如,接腳 學介面模組7之特別過程。結果,這是可能降低仲 及光學介面模組7的成本。附帶地,此架構亦產生 安裝容許度於符合電極墊4-2及23的平面方向的 橫向的功效。 另一方面,光學介面模組7係藉由具有如圖1 的適當厚度之導熱性黏著層20而固定至散熱片2 1 介面模組7的電輸入-輸出部位22係以例如,包括 亞安膜的撓性配線膜而形成作爲一底部材料,且, 的實心電極係藉由黏著層3 0而固定至散熱片2 ]。 極少產生自電輸入-輸出部位22,其不需使黏著層 有導熱性。曝露至此表面的電極墊2 3係裝至電輸J 部位2 2。當散熱片2 1被L S Π推壓時,電極墊2 3 經由金 曝露部 性導電 接觸。 導電膜 能使膜 ,其小 別架構 合孔之 9至光 介層2 具有一 尺寸的 5所示 。光學 一聚醯 上表面 因爲熱 30具 〈-輸出 被各向 (22) 1241621 異性導電膜24而推壓,以獲得如圖1 7所示的電接觸。 撓性配線膜22的電極墊23係導入光學介面模組7的 體的封裝,因此藉由金線或焊點凸塊而電連接至此封裝內 的曝露部中的介面IC25。光學元件26及光纖8係容納於 此封裝內,係藉由金線或焊點凸塊而電連接至介面I C 2 5 ,且,光學元件2 6及光纖8係光學地相互耦合。 如前述的其它實施例,這是可能配置介面IC25、光 學元件2 6及光纖8在仲介層2外側。然而,依據第七實 施例的架構,其足以使配置在仲介層2上的光學介面模組 7的厚度實質地等於撓性配線膜22的厚度及黏著層3 0的 厚度的總和。接著,於此例中,信號處理LSI1可製作得 非常薄,且因此,此特別架構可應用至仲介層2及散熱片 2 1間的空隙係如此小的例子,其中難以安裝例如,接腳 至光學介面模組7。 例如,這是可能分別地減小黏著層3 0的厚度及配線 膜22的厚度至約30μπι及50μηι。且,各向異性導電膜24 的厚度可減小至約 1 ΟΟμιη (例如,由 Shin-etsu Polymer Κ·Κ.所製造的MT-T型膜)。接著,甚至於信號處理LSI1 的厚度減小至約 2 00 μηι之例子,此特別架構可被實現。 再者,依據此特別架構中,其足以使光學介面模組7具有 一適當厚度,只要光學介面模組7可配置在散熱片21及 安裝板6之間,且,光學介面模組7及信號處理L S11間 的位準差的不均勻性不需被考慮到。且,因爲信號處理 L s 11及電輸入-輸出部位2 2間的厚度差的不均勻性可藉 (23) 1241621 由具有撓性的各向異性導電膜24的下沉量而吸收,散熱 片2 1可被共同使用。 依據圖1 5所示的架構中,用於高速傳輸的配線係配 置在封裝基板內側,且,接腳不需連接至一耦I合機構,結 果’用於高速傳輸的配線可以單獨配線的表面層而形成。 接著,阻抗可容易控制,以獲得改善高頻特性的功效。 現將參考圖1 8說明此實施例的安裝過程。如圖1 8所 示,光學介面模組7係藉由具有一適當厚度的導熱性黏著 層或焊點層而固定至散熱片21,且,電輸入-輸出部位22 係藉由黏著層3 0而固定至光學介面模組7。導熱性膏材 層1 9係插在信號處理L S 11的上表面亦即,曝露表面,且 ,電連接終端係校準如置於包含一散熱片的光學介面模組 上之箭頭所示,以安裝電連接終端。散熱片2 1係藉由一 外部支座(未顯示)加壓於散熱片2 1推靠L S 11之方向。 於此步驟,各向異性導電膜24下沉以吸收厚度的不均勻 性,且被加壓直到信號處理L S I的上表面上的導熱性膏材 層被造成以具有一適當厚度,因此被固定。 因爲此特別架構,這是可能確保具有適於L S I】及光 學介面模組7的每一者的厚度之導熱性黏著層或類似層, 以藉由抑制熱阻抗的上升而保持仲介層2及光學介面模組 7間的電連接。 且,電連接部位不需配置在仲介層2的上表面上。如 隨後參考圖22及23所述,這是可能使電連接部位配置來 電連接在仲介層2的側表面上。 (24) 1241621 此電連接部位未受限上述的實施例中的電連接部位。 特別地,這是可能使電連接部位藉由利用形成在配線墊上 之諸如金的凸塊金屬而形成如圖1 9及2 0所示。 (第八實施例) 圖1 9及2 0係針對包含依據本發明的第八實施例的高 速介面模組之L SI封裝,其中圖1 9係顯示在光學介面模 組7連接至仲介層2前的狀態之橫截面圖,而,圖2 0係 顯示在光學介面模組7連接至仲介層2後的狀態之橫截面 圖。圖21A及21B係顯示具有圖19及20所示的高調整 功能之電連接部的架構之橫截面圖。再者,圖2 1 C係顯示 設有數個凸塊的電連接部位的架構之橫截面圖。附帶地, 圖1 9至2 1所示的L SI封裝的構件,其係等同於圖1所示 的構件,係由相同參考號碼而代表的,以省略其詳細說明 〇 如圖19及20所示,信號處理LSI1係安裝在仲介層 2上,且,信號處理LSI1的信號輸入及輸出終端係連接 至仲介層2上的墊。此些墊係連接至仲介層2內側的信號 配線4,且,信號配線4係連接至形成於仲介層2的表面 上的信號處理LSI1的周圍部之連接部位。 如圖2 1 A所示,仲介層2內側的信號配線4經由金 屬柱4-1而延伸至仲介層2的表面上,以連接至以曝露方 式形成在仲介層2的表面上之電極墊4 - 2。且,以例如, Au或A1製成之凸塊金屬52係形成在電級墊4-2上,且 -28- (25) 1241621 ,電極墊5 1係以面向凸塊金屬5 2的方式而形成在介面模 組7上。電極墊5 1係以凸塊金屬5 2插入至其間而藉由接 點結合連接至電極墊4-2。在電極墊5 1係藉由接點結合 而連接至電極墊4-2之前,電極墊51及電極墊4-2係簡 單地以相互電接觸的方式而固持,使得凸塊金屬5 2不會 相對地收縮如圖2 1 A所示。另一方面,在電極墊5 1係藉 由接點結合而連接至電極墊4-2之後,壓力施加在電極墊 51及電極墊4-2之間,以使凸塊金屬52收縮,結果,電 極墊51係以一短連接距離而電連接至電極墊4-2。因爲 這是可能以此方式控制凸塊金屬5 2的收縮量達數微米刻 痕,凸塊金屬5 2實施一高度調整機構的功能,可能使吸 收L S11及介面模組7間的位準差的不均勻性。再者,如 果數個凸塊金屬係使用來達到如圖2 1 C所示的單電連接, 甚至於仲介層2的側上的電極墊4-2在尺寸上不同於介面 模組的側上的電極墊5 1之例子中,這是可能吸收橫向的 安裝位置的偏差。 (第九實施例) 圖22及23係針對包含依據本發明的第九實施例的高 速介面模組之LSI封裝,其中圖22係顯示在光學介面模 組7連接至仲介層2前的狀態之橫截面圖,而,圖2 3係 藏不在光學介面模組7連接至仲介層2後的狀態之橫截面 圖。圖24 A及24C係分別顯示電連接部位的架構及共同 顯示相互連接電連部位的過程之橫截面圖。附帶地,圖 -29- 1241621 (26) 22至24所示的LSI封裝的構件,其係等同於圖1所示的 構件’係由相同參考號碼而代表的,以省略其詳細說明。 電連接部位1 0係以垂直溝的形狀形成於仲介層2的 側表面上的周圍邊緣部如圖2 4 A所示,且,介面模組7 的電連接部位9係自上方插入電連接部位1 〇如圖2 4 B及 2 4 C所示。於利用本發明的第九實施例之架構中,電連接 部位9的位置可被控制於垂直方向如圖2 2及2 4 C所示, 同時保持電連接部位9插入電連接部位1 〇之狀態。依據 此特架構,自由度係產生在每一部位的配置,因爲介面模 組7的電連接部位的厚度係未受到信號處理l S 11的高度 的限制。 本發明未受限於上述的實施例的每一者,且可修改如 下。 (修改實施例) 於上述的各種實施例中,光學介面模組7內的光學元 件及光纖間的光學連接係藉由固定光學元件的主動區上方 之傾斜拋光的光纖而達到。作爲一修改例,這是可能使光 纖8藉由一固持構件5 3而固持,使得光纖8的邊緣面5 4 曝露至外側。這亦可能使光學元件2 6配置於固持構件5 3 的邊緣面5 5,纖維邊緣面5 4曝露至邊緣面5 5,以達到一 直接光學耦合在邊緣面5 4及光學元件2 6之間如圖2 5所 示。再者,這是可能使光學元件2 6的電極5 6退至固持構 件5 3的側部位上,以電連接至驅動I C。依據此特別配置 -30- (27) 1241621 ,光學兀件2 6的主動區及光纖8的刻痕間的位置校準不 需被控制’且,光學元件26及光纖8可被操作如單一整 體件。接著’裝置的安裝能力可被改善,且,成本可被降 低。且,於如2 5所示的光學介面模組7中,光學耦合部 位、介面1C、連接配線等係以例如,樹脂而模製。然而 ,這不是絕對需要模製此些構件,且,當達到被密封在模 組外側的M C Μ架構時,這是可能利用免於模製之架構如 圖2 6所示。圖2 6所示的結構5 7係藉由以黏著層5 8插入 其間的熱蓋而密封至MCM基板60,且係熱連接至散熱片 2 1。用來接線至外側的接腳5 9係形成在M C Μ基板6 0上 ,以容許MCM基板60連接至安裝板6上。此特別架構 容許減少所使用的部件數量,以減少製造步驟的量,導致 成本降低。 再者,信號處理LSI 1未受限使用樹脂模製結構或未 充滿陣列BGA基板之封裝。這是可能使LSI封裝爲岸面 格陣列(L G A )。於特別L S I封裝中,L S I封裝係由使用 各向異性導電樹脂而安裝至安裝板6如圖27所示。且, LSI及仲介層2間的電連接機構未受限凸塊。LSI封裝的 特徵在於,比較PG A或BGA的接腳間距可作得較窄,以 減小安裝面積。接著,L S I封裝有效利用需要非常大量的 接腳的大型LSI的例子中。圖27所示的參考號碼7〇代表 用於連接信號處理L S11至仲介層2的電極之配線,參考 號碼67代表LGA,及,參考號碼68代表含有導電顆粒 69的各向異性導電樹脂。 -31 - (28) 1241621 且,於熱蓋6 1形成在仲介層2上如圖2 8所示之架構 中,這是可能使用未充滿陣列(B G A ) 6 2用於仲介層2及安 裝板間的連接◦於此特別架構中,信號處理LSI 1係由熱 蓋而密封的,因此,這是可能在與散熱片2 1 —起安裝介 面模組7時而防止諸如L SI晶片的毀損之破壞。再者,用 於安裝PGA封裝至腳座63如圖29所示之架構可被利用 來安裝PGA至安裝板6。於圖29所示的架構中,信號處 理LSI1係以樹脂塡料而裝在仲介層2上。信號處理LSI 1 可由使用取代樹脂未充滿之熱蓋而裝至仲介層2。圖29 所示的參考號碼6 4代表散熱片2 1的推壓構件。推壓構件 64係藉由配置在安裝板6上的固持件65而固定的,以使 散熱片2 1藉由推壓構件64的彈力而向下推壓來固定散熱 片2 1。於利用此特別架構的例子中,LSI封裝及包含一介 面模組的散熱片兩者可在安裝後而更新,以可能使應付由 於缺點發生所造成之更新及版本的更新。圖2 9所示的參 考號碼66代表配置來面向介面模組7的虛擬模組。虛擬 模組66具有單獨的的機構架構於電連接部位中,爲了在 配置介面模組在信號處理LSI的一側上的例子中,防止此 裝置由於負載而傾斜。這是可能使用來施加此負載的機構 以螺桿形成如圖3 0所示。用於施加此負載的機構能夠更 微細地控制施加至仲介層2及介面模組7間的電連接部位 之負載。圖3 0所示的參考號碼72代表一螺桿。介面模組 7係配置在支撐基板7 1上,且,此負載係經由形成於支 撐基板7 1及安裝板6的螺桿孔而施加的。且,此推壓機 -32- (29) 1241621 構係架構使得鉤件7 3形成於散熱片2 1如圖3 1所示,且 ,鉤件7 3係與仲介層2嚙合以固定散熱片2 1。於此架構 中,鉤件73係一旦展開,然後鎖固,以防止介面模組失 誤地分離。於此例中,比較正在鎖固之前的推力,在鎖固 後的向下推力些微減小。然而,減小的推力可由諸如一接 觸件之具有高調整機構的電連接而吸收。 且,於上述的實施例中,光纖係使用作爲傳輸線。然 而,相似功效可被獲得於使用諸如同軸纜線、半硬纜線或 撓性配線板的電傳輸線的例子中。更明確地,這是可能使 光學介面模組由容納用於線驅動的線驅動器IC、電傳輸 線、用於連接電傳輸線至線驅動器IC的輸出的機構(諸 如焊點凸塊或線結合)、及連接至介面模組外側的信號處 理L S I的輸入-輸出信號的輸入-輸出電終端之介面模組而 取代。 如上述,於本發明中,豬尾型的介面模組(傳輸線的 一端係含於介面模組之架構)係與光學耦合機構及電連接 固持機構一起容納於一分開的封裝,以小型化此裝置。且 ,介面模組及仲介層2係藉由機械接觸經由其電連接終端 而相互電連接的。結果,本發明可能克服前述之問題。 更特定地,因爲介面模組係直接安裝至仲介層2,信 號處理L S I及介面模組間的電線的長度可被縮短,來安裝 高處理能力的介面模組,而無需更昂貴的傳輸線。且,因 爲介面模組的延伸線係直接耦合以取代使用一連接器的耦 合,介面模組的架構被防止免於複雜性。再者,因爲仲介 -33- (30) 1241621 層2及介面模組可藉由電連接終端而相互耦合,這是可能 防止干擾產生在仲介層的焊接及介面模組的焊接間之問題 〇 亦應注意到,因爲介面模組係固定至散熱片且一高調 整功能給予電連接終端,這是可能吸收L S I及介面模組間 的高度差。結果,甚至於L S I及介面模組產生大量的熱以 使其需要共同使用散熱片之例子中,L S I及介面模組間的 厚度差可被吸收。接著,這是可能實現包含能夠抑制熱阻 抗上升的低廉介面模組之LSI封裝。 再者,前述的第二及第三實施例可與除了第一實施例 外的實施例,亦即,第四至第八實施例而適當的結合。當 然’本發明可以本發明的技術範圍內的各種其它方式而修 改。 對於熟習此項技藝者而言,將隨時發生額外的利益及 修改。因此,本發明於其更寬廣的觀點,未受限本文中所 不及所述的特疋細節及代表性實施例。因此,各種修改可 被製作’而不超過如申請專利範圍及其它等效物所界定之 一*般創作性槪念的精神及範圍。 【圖式簡單說明】 圖1係部份切開的橫截面圖,其簡要地顯示包含依據 本發明的第一實施例的高速介面模組之L S I封裝的架構; 圖2係簡要地顯示圖I所示的l s〗封裝的組裝結構之 橫截面圖; -34· (31) 1241621 圖3係顯示圖〗所示的L S I封裝的實際安裝狀態之斜 視圖; 圖4係簡要地顯示包含依據本發明的第二實施例的高 速介面模組的L S I封裝的架構之橫截面圖; 圖5係簡要地顯示包含依據本發明的第三實施例的高 速介面模組的L S I封裝的架構之橫截面圖; 圖6係簡要地顯示包含依據本發明的第四實施例的高 速介面模組的L S I封裝的架構之橫截面圖; 圖7係簡要地顯示圖6所示的L S I封裝的組裝結構之 橫截面圖; 圖8係簡要地顯示包含依據本發明的第五實施例的高 速介面模組的LSI封裝於組裝過程中之橫截面圖; 圖9係簡要地顯示圖8所示之包含高速介面模組的 L S I封裝之橫截面圖; 圖1 〇係簡要地顯示包含依據本發明的第六實施例的 高速介面模組的LSI封裝於組裝過程中之橫截面圖; 圖1 1係簡要地顯示圖1 0所示的L S I封裝的組裝結構 之橫截面圖; 圖1 2係以放大方式顯示圖1〗所示的光學介面模組及 仲介層間的連接結構的一部份之橫截面圖; 0 1 J係以拆開方式而簡要地顯不依據本發明的第六 實施例的LSI封裝之斜視圖; 圖1 4係簡要地顯示圖1 3所示的L S I封裝的組裝結構 之斜視圖; -35- (32) 1241621 圖1 5係簡要地顯示包含依據本發明的第七實施例的 高速介面模組的L S I封裝於組裝過程中之橫截面圖; 圖1 6係簡要地顯示圖1 5所示的L S I封裝的組裝結構 之橫截面圖; 圖1 7係以放大方式顯不圖1 6所示的光學介面模組及 仲介層間的連接結構的一部份之橫截面圖; 圖18係以拆開方式而顯不圖16所示的LSI封裝的安 裝程序之斜視圖; 圖1 9係簡要地顯示包含依據本發明的第八實施例的 高速介面模組的L S I封裝於組裝過程中之橫截面圖; 圖2 0係簡要地顯示圖1 9所示的L S I封裝的組裝結構 之橫截面圖; 圖21A、21B及21C係以放大方式顯示圖20所示的 光學介面模組及仲介層間的連接結構的連接過程的一部份 之橫截面圖; 圖2 2係簡要地顯示包含依據本發明的第九實施例的 高速介面模組的L S I封裝於組裝過程中之橫截面圖; 圖2 3係簡要地顯不圖2 2所示的L S I封裝的組裝結構 之橫截面圖顯示; 圖2 4 A及2 4 C係顯不電連接部份的架構之橫截面圖 圖2 5係簡要地顯示包含本發明的高速介面模組的 L S I封裝的一部份的修改之橫截面圖; 圖26係簡要地顯示包含本發明的高速介面模組的 -36- (33) 1241621 L S 1封裝的一部份的另一修改之橫截面圖; 圖2 7係簡要地顯示包含本發明的高速介面模組的 L S 1封裝的一部份的另一修改之橫截面圖; 圖2 8係簡要地顯示包含本發明的高速介面模組的 L S I封裝的一部份的另一修改之橫截面圖; 圖2 9係簡要地顯示包含本發明的高速介面模組的 L S I封裝的一部份的另一修改之橫截面圖; 圖3 0係簡要地顯示包含本發明的高速介面模組的 L S I封裝的一部份的另一修改之橫截面圖; 圖3 1係簡要地顯示包含本發明的高速介面模組的 L S I封裝的一部份的另一修改之橫截面圖。 【主要元件對照表】 BGA 球 格 陣 列 1 電 路 模 組 2 仲 介 層 3 焊 點 凸 塊 4 局 速 信 號 配 線 4-1 金 屬 柱 4-2 墊 5 焊 點 凸 塊 6 安 裝 板 7 光 學 介 面 模 組 8 光 纖 -37- (34) 1241621 9 電連 10-1 導體 10-2 撓性 10 電連 10 插座 11 塡膠 1 2 光學 13 配線 14 晶片 15 導銷 16 導孔 17 電源 18 噪音 19 導熱 20 導熱 2 1 散熱 22 電輸 23 電極 24 各向 25 介面 26 光學 30 黏著 3 1 凹洞 5 1 電極 接終端 導電彈簧 接終端 結構 樹脂 連接器 件 線 過濾晶片 性膏材層 性黏著層 片 入-輸出部位 墊
異性導電膜 1C 元件 層 墊
-38- (35)1241621 52 凸塊金屬 53 固持構件 54 邊緣面 5 5 邊緣面 56 電極 57 結構 58 黏著層 59 接腳 60 M C Μ基板 6 1 熱蓋 62 未充滿陣列B G A 63 腳座 64 推壓構件 65 固持件 66 虛擬模組 67 岸面格陣列 68 各向異性導電樹脂 69 導電顆粒 70 配線 7 1 支撐基板 72 螺桿 73 鉤件 LD 半導體雷射元件 PD 光檢測元件
-39-
Claims (1)
- (1) 1241621 拾、申請專利範圍 1.一種配置在安裝板上之LSI封裝,包含: 一 L S I,架構來處理信號,該L S I具有信號輸入及輸 出終端; 一仲介層,架構來安裝該LSI,且包括電連接至該 L s I的信號輸入及輸出終端之第一信號終端、用來電連接 該LSI至該安裝板之第二電終端、電連接至第一信號終端 之內部配線、電連接至該內部配線之第一耦合件;及 一介面模組,包括架構來傳輸信號至外側且接收來自 外側的信號之信號傳輸線、及電連接至該傳輸線之第二耦 合件,該第二耦合件係分別地藉由機械接觸而電連接至該 第一耦合件。 2·如申請專利範圍第1項之LSI封裝,其中: 該仲介層具有相互相對的前及後表面; 該LSI及該弟一親合件係安裝在該仲介層的前表面上 ,且,該第二電終端係設在該仲介層的後表面上;及 該介面模組另包括一輸入-輸出元件,其架構來輸出 信號至該傳輸線並輸入來自該傳輸線的信號,該第二耦合 件電連接至該輸入-輸出元件。 3·—種配置在安裝板上之LSI封裝,包含: 一 LSI ’架構來處理信號,該LSI具有信號輸入及輸 出終端; 一仲介層,架構來安裝該 LSI,且包括電連接至該 L S 1的信號輸入及輸出終端之第一信號終端、用來電連接 (2) 1241621 該L S I至該安裝板之第二電終端、電連接至第一信號終端 之內部配線、電連接至該內部配線之第一耦合件;及 一介面模組,包括架構來傳輸信號至外側且接收來自 外側的信號之信號傳輸線、及電連接至該傳輸線之第二耦 合件,該第二耦合件係電連接至該第一耦合件,該第一或 第二或兩者耦合件係設有調整介面模組與仲介層間的邊隙 高度之機構。 4·如申請專利範圍第3項之LSI封裝,其中: 該仲介層具有相互相對的前及後表面; 該LSI係安裝在該仲介層的前表面上,且,該第二電 終端係設在該仲介層的後表面上; 該介面模組另包含安裝在該LSI上且架構來散發來自 該L S I的熱之散熱片、及架構來輸出信號至該傳輸線並輸 入來自該傳輸線的信號之輸入·輸出元件,該第二耦合件 係電連接至該輸入-輸出元件,且係利用機械接觸而電連 接至第一耦合件,以及,當機械接觸被保持時,L s〗與散 熱片間的熱耦合被保持。 5 ·如申請專利範圍第丨項之l s丨封裝,其中該第一及 第二耦合件的一者包括耦合接腳,且,該第一及第二耦合 件的另一者包括插入結構,該插入結構係架構來容納該耦 合接腳且固定該親合接腳。 6.如申請專利範圍第〗項之LSI封裝,其中該第一及 第二耦合件包括電極墊,且,一各向異性導電膜係設在該 電極墊間以耦(合該電極墊。 -41 - (3) 1241621 7 .如申請專利範圍第1項之L S I封裝,其中該介面模 組及該仲介層的一者包括安裝至其上的導銷,且,該介面 模組及該仲介層的另一者包括插入該導銷的導孔。 8 ·如申請專利範圍第1項之L S I封裝,其中該介面模 組另包括第三電終端,用來電連接該介面模組至該安裝板 〇 9.如申請專利範圍第2項之LSI封裝,其中該介面模 組Λ包括一燒性電配線膜’其鍋合在該輸入-輸出元件及 該第二耦合件之間。 1 〇 ·如申請專利範圍第9項之L S I封裝,另包含一各 向異性導電膜,其具有插在該第一與第二耦合件間的厚度 可逆性。 1 1 ·如申請專利範圍第1項之L SI封裝,其中該仲介 層具有相互相對的前及後表面,該LSI係安裝在該仲介層 的前表面上,該第一耦合件係沿著該仲介層的前表面上之 該LSI的兩側或四側而配置。 1 2 ·如申請專利範圍第1項之L S I封裝,其中該信號 傳輸線包括一光學波導,且,該該介面模組具有架構來將 該信號轉換成一輸出光學信號且導引該光學信號至該光學 波導之光學元件、及架構來電驅動該光學元件之介面積體 電路。 1 3 . —種組裝L S I封裝在安裝板上的方法,包含: 提供架構來安裝用以處理信號的L SI之仲介層,該 L S I具有信號輸入及輸出終端,該仲介層包括電連接至該 1241621 (4) LSI的信號輸入及輸出終端之第一信號終端、第二電終端 、電連接至第一信號終端之內部配線、及電連接至該內部 配線之第一耦合件; 安裝該仲介層至一安裝板,且,經由該第二電終端而 電連接該LSI至該安裝板;然後 提供一介面模組,其包括架構來傳輸該信號之信號傳 輸線及電連接至該傳輸線之第二耦合件;及 對著該第一耦合件而校準該第二耦合件,安裝該介面 φ 模組至該安裝板,以及,分別地電且機械連接該第二耦合 件至該第一耦合件。 1 4 .如申請專利範圍第1 3項之方法,另包含: 將一導熱材料插入設在該介面模組的散熱式散熱片與 該LSI的散熱表面間的間隙;及 推壓該導熱材層,以於該介面模組的安裝中形成一適 當厚度。 -43 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039828A JP4131935B2 (ja) | 2003-02-18 | 2003-02-18 | インターフェイスモジュールとインターフェイスモジュール付lsiパッケージ及びその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200423204A TW200423204A (en) | 2004-11-01 |
TWI241621B true TWI241621B (en) | 2005-10-11 |
Family
ID=33023892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093103085A TWI241621B (en) | 2003-02-18 | 2004-02-10 | LSI package and method of assembling the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US7394665B2 (zh) |
JP (1) | JP4131935B2 (zh) |
KR (1) | KR100758396B1 (zh) |
CN (2) | CN100353539C (zh) |
TW (1) | TWI241621B (zh) |
Families Citing this family (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7750446B2 (en) * | 2002-04-29 | 2010-07-06 | Interconnect Portfolio Llc | IC package structures having separate circuit interconnection structures and assemblies constructed thereof |
JP4131935B2 (ja) * | 2003-02-18 | 2008-08-13 | 株式会社東芝 | インターフェイスモジュールとインターフェイスモジュール付lsiパッケージ及びその実装方法 |
JP3917133B2 (ja) | 2003-12-26 | 2007-05-23 | 株式会社東芝 | インターフェイスモジュール付lsiパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理lsi |
US7345359B2 (en) * | 2004-03-05 | 2008-03-18 | Intel Corporation | Integrated circuit package with chip-side signal connections |
CN1998077B (zh) * | 2004-05-20 | 2010-06-16 | 斯班逊有限公司 | 半导体装置的制造方法及半导体装置 |
JP2006054260A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 外部とのインターフェース機能を有するlsiパッケージ、外部とのインターフェース機能を備えたlsiパッケージを有する実装体、外部とのインターフェース機能を備えたlsiパッケージを有する実装体の製造方法 |
JP2006053266A (ja) | 2004-08-10 | 2006-02-23 | Toshiba Corp | 光半導体モジュールとそれを用いた半導体装置 |
JP4197668B2 (ja) * | 2004-08-17 | 2008-12-17 | 株式会社東芝 | インターフェイスモジュール付lsiパッケージとインターフェイスモジュール及び接続保持機構 |
US7352935B2 (en) | 2004-08-17 | 2008-04-01 | Kabushiki Kaisha Toshiba | Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system |
TWI278075B (en) * | 2004-08-17 | 2007-04-01 | Toshiba Corp | LSI package with interface module, transmission line package, and ribbon optical transmission line |
US7679145B2 (en) * | 2004-08-31 | 2010-03-16 | Intel Corporation | Transistor performance enhancement using engineered strains |
JP2006080333A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体装置 |
JP4468210B2 (ja) | 2005-02-28 | 2010-05-26 | 株式会社東芝 | Lsiパッケージ用インターフェイスモジュール及びlsi実装体 |
JP4470784B2 (ja) * | 2005-03-28 | 2010-06-02 | トヨタ自動車株式会社 | 半導体装置 |
JP4425936B2 (ja) | 2006-02-20 | 2010-03-03 | Necエレクトロニクス株式会社 | 光モジュール |
US9466545B1 (en) * | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
KR100810665B1 (ko) * | 2007-03-30 | 2008-03-07 | 전자부품연구원 | 광전변환모듈 및 그 제조방법 |
US8398314B2 (en) | 2007-03-30 | 2013-03-19 | Intel Corporation | Optical universal serial bus (USB) |
JP4825739B2 (ja) * | 2007-06-22 | 2011-11-30 | 株式会社日立製作所 | 光電気混載基板と光電気パッケージとの構造体 |
JP4496240B2 (ja) * | 2007-08-10 | 2010-07-07 | 株式会社東芝 | インターフェイスモジュール付きlsiパッケージ |
AT505539B1 (de) * | 2007-09-03 | 2009-02-15 | Peter Dr Laszloffy | Extraktionsverfahren für die herstellung eines kräuterextraktes sowie eine kosmetische pflegesalbe |
US7747116B2 (en) * | 2007-09-05 | 2010-06-29 | Kabushiki Kaisha Toshiba | Flexible optoelectric interconnect and method for manufacturing same |
US7999388B2 (en) * | 2007-09-24 | 2011-08-16 | Research Triangle Institute | Preventing breakage of long metal signal conductors on semiconductor substrates |
JP5155890B2 (ja) * | 2008-06-12 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2010060793A (ja) * | 2008-09-03 | 2010-03-18 | Nec Electronics Corp | 光伝送装置及びその製造方法 |
US7705447B2 (en) * | 2008-09-29 | 2010-04-27 | Intel Corporation | Input/output package architectures, and methods of using same |
US9011177B2 (en) | 2009-01-30 | 2015-04-21 | Molex Incorporated | High speed bypass cable assembly |
WO2011034544A1 (en) | 2009-09-18 | 2011-03-24 | Intel Corporation | Combined optical and eletrical interface |
CN104793299B (zh) * | 2009-09-18 | 2020-10-16 | 英特尔公司 | 组合光和电气接口 |
US8837159B1 (en) | 2009-10-28 | 2014-09-16 | Amazon Technologies, Inc. | Low-profile circuit board assembly |
TWI377465B (en) * | 2010-03-11 | 2012-11-21 | Delta Electronics Inc | Heat dissipating module and electronic device using such heat dissipating module |
US8987878B2 (en) * | 2010-10-29 | 2015-03-24 | Alpha And Omega Semiconductor Incorporated | Substrateless power device packages |
JP2012004166A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | 配線基板、配線基板組立体及び半導体装置 |
US8565562B2 (en) | 2010-09-21 | 2013-10-22 | Intel Corporation | Connector optical lens with alignment features |
US8619432B2 (en) | 2010-09-30 | 2013-12-31 | International Business Machines Corporation | Implementing high-speed signaling via dedicated printed circuit-board media |
EP2503214B1 (en) * | 2011-03-24 | 2016-05-18 | OSRAM GmbH | Mounting structure for solid-state light sources |
KR101256000B1 (ko) | 2011-04-13 | 2013-04-18 | 엘지이노텍 주식회사 | 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법 |
DE102011088256A1 (de) * | 2011-12-12 | 2013-06-13 | Zf Friedrichshafen Ag | Multilayer-Leiterplatte sowie Anordnung mit einer solchen |
US8867231B2 (en) * | 2012-01-13 | 2014-10-21 | Tyco Electronics Corporation | Electronic module packages and assemblies for electrical systems |
KR101304611B1 (ko) * | 2012-05-16 | 2013-09-05 | 영남대학교 산학협력단 | 발광 다이오드 패키지와 이를 이용한 발광 다이오드 어레이 |
US9011022B2 (en) | 2012-05-29 | 2015-04-21 | Intel Corporation | Combined optical and electrical interface |
US9142481B2 (en) * | 2012-06-05 | 2015-09-22 | Stats Chippac Ltd. | Integrated circuit packaging system with heatsink cap and method of manufacture thereof |
JP5952101B2 (ja) * | 2012-06-20 | 2016-07-13 | 日本特殊陶業株式会社 | 光電気混載ユニット、素子搭載モジュール |
JP2014038910A (ja) | 2012-08-13 | 2014-02-27 | Toshiba Corp | 光電気集積パッケージモジュール |
US20140157593A1 (en) * | 2012-08-14 | 2014-06-12 | Bridge Semiconductor Corporation | Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry |
TW201428925A (zh) * | 2013-01-04 | 2014-07-16 | 矽品精密工業股份有限公司 | 光電模組結構 |
US9565782B2 (en) * | 2013-02-15 | 2017-02-07 | Ecosense Lighting Inc. | Field replaceable power supply cartridge |
US9142921B2 (en) | 2013-02-27 | 2015-09-22 | Molex Incorporated | High speed bypass cable for use with backplanes |
US9304272B2 (en) * | 2013-03-15 | 2016-04-05 | Compass Electro Optical Systems Ltd. | EO device for processing data signals |
EP2992375A2 (en) * | 2013-04-30 | 2016-03-09 | Finisar Corporation | Thermal management structures for optoelectronic modules |
US20150016045A1 (en) * | 2013-07-11 | 2015-01-15 | Integrated Silicon Solution, Inc. | Memory assembly with processor matching pin-out |
JP2015023143A (ja) * | 2013-07-18 | 2015-02-02 | 富士通コンポーネント株式会社 | 光モジュール |
CN105580210B (zh) | 2013-09-04 | 2017-07-07 | 莫列斯有限公司 | 设有旁路线缆的连接器系统 |
EP2846015B1 (en) * | 2013-09-10 | 2017-05-24 | Inergy Automotive Systems Research (Société Anonyme) | Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit |
CN105334589B (zh) * | 2014-08-05 | 2017-03-01 | 祥茂光电科技股份有限公司 | 双向光传输次组件 |
EP2983246B1 (de) * | 2014-08-05 | 2020-03-04 | Aptiv Technologies Limited | Elektrische Verbindungsanordnung |
US9824995B2 (en) * | 2014-09-29 | 2017-11-21 | Nxp Usa, Inc. | Flexible circuit leads in packaging for radio frequency devices |
US10477636B1 (en) | 2014-10-28 | 2019-11-12 | Ecosense Lighting Inc. | Lighting systems having multiple light sources |
CN110662388A (zh) * | 2015-01-11 | 2020-01-07 | 莫列斯有限公司 | 模块壳体及连接器端口 |
TWI617098B (zh) * | 2015-01-11 | 2018-03-01 | Molex Llc | Board connector, connector and bypass cable assembly |
US11306897B2 (en) | 2015-02-09 | 2022-04-19 | Ecosense Lighting Inc. | Lighting systems generating partially-collimated light emissions |
US9869450B2 (en) | 2015-02-09 | 2018-01-16 | Ecosense Lighting Inc. | Lighting systems having a truncated parabolic- or hyperbolic-conical light reflector, or a total internal reflection lens; and having another light reflector |
US9568665B2 (en) | 2015-03-03 | 2017-02-14 | Ecosense Lighting Inc. | Lighting systems including lens modules for selectable light distribution |
US9651227B2 (en) | 2015-03-03 | 2017-05-16 | Ecosense Lighting Inc. | Low-profile lighting system having pivotable lighting enclosure |
US9746159B1 (en) | 2015-03-03 | 2017-08-29 | Ecosense Lighting Inc. | Lighting system having a sealing system |
US9651216B2 (en) | 2015-03-03 | 2017-05-16 | Ecosense Lighting Inc. | Lighting systems including asymmetric lens modules for selectable light distribution |
US10739828B2 (en) | 2015-05-04 | 2020-08-11 | Molex, Llc | Computing device using bypass assembly |
USD785218S1 (en) | 2015-07-06 | 2017-04-25 | Ecosense Lighting Inc. | LED luminaire having a mounting system |
USD782094S1 (en) | 2015-07-20 | 2017-03-21 | Ecosense Lighting Inc. | LED luminaire having a mounting system |
USD782093S1 (en) | 2015-07-20 | 2017-03-21 | Ecosense Lighting Inc. | LED luminaire having a mounting system |
US9651232B1 (en) | 2015-08-03 | 2017-05-16 | Ecosense Lighting Inc. | Lighting system having a mounting device |
US9939596B2 (en) | 2015-10-29 | 2018-04-10 | Samsung Electronics Co., Ltd. | Optical integrated circuit package |
JP6617530B2 (ja) * | 2015-11-20 | 2019-12-11 | 富士通株式会社 | メインボード |
JP2017108073A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体装置 |
US10211120B2 (en) * | 2015-12-23 | 2019-02-19 | Intel Corporation | Rework grid array interposer with direct power |
TWI625010B (zh) | 2016-01-11 | 2018-05-21 | Molex Llc | Cable connector assembly |
JP6549327B2 (ja) | 2016-01-11 | 2019-07-24 | モレックス エルエルシー | ルーティングアセンブリ及びそれを使用するシステム |
CN108475870B (zh) | 2016-01-19 | 2019-10-18 | 莫列斯有限公司 | 集成路由组件以及采用集成路由组件的系统 |
US10461062B2 (en) * | 2016-02-03 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
CN109684653B (zh) * | 2017-10-19 | 2023-12-22 | 成都海存艾匹科技有限公司 | 含有可编程计算单元的可编程门阵列封装 |
US20180047692A1 (en) * | 2016-08-10 | 2018-02-15 | Amkor Technology, Inc. | Method and System for Packing Optimization of Semiconductor Devices |
CN108022905A (zh) * | 2016-11-04 | 2018-05-11 | 超威半导体公司 | 使用多个金属层的转接板传输线 |
US10741951B2 (en) | 2017-11-13 | 2020-08-11 | Te Connectivity Corporation | Socket connector assembly for an electronic package |
WO2019099450A1 (en) | 2017-11-14 | 2019-05-23 | Samtec Inc. | Method and apparatus for terminating an electrical cable to an integrated circuit |
WO2019181589A1 (ja) * | 2018-03-23 | 2019-09-26 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
CN215300624U (zh) * | 2018-03-23 | 2021-12-24 | 株式会社村田制作所 | 高频模块和通信装置 |
CN111200898B (zh) * | 2018-11-19 | 2023-01-24 | 中兴通讯股份有限公司 | 一种pcb板、制造方法及设备 |
FR3089310A1 (fr) * | 2018-12-04 | 2020-06-05 | Stmicroelectronics (Grenoble 2) Sas | Dispositif électronique comprenant une puce électronique pourvue d’un câble optique |
US11886023B2 (en) * | 2019-08-15 | 2024-01-30 | Ii-Vi Delaware, Inc. | Photonic optoelectronic module packaging |
CN110572988A (zh) * | 2019-08-30 | 2019-12-13 | 江苏熙霞通信技术有限公司 | 一种直流减速电机的限流控制装置及其方法 |
JP2021106341A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
US11923269B2 (en) * | 2021-04-07 | 2024-03-05 | International Business Machines Corporation | Co-packaged optical module |
US11503732B1 (en) * | 2021-04-30 | 2022-11-15 | Te Connectivity Solutions Gmbh | Socket alignment and retention system |
CN115693385A (zh) * | 2021-07-29 | 2023-02-03 | 住友电气工业株式会社 | 光模块以及光模块的制造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0224810A (ja) | 1988-07-13 | 1990-01-26 | Hitachi Ltd | 薄膜磁気ヘッドの製造方法 |
JP2876773B2 (ja) | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
JP3152530B2 (ja) | 1993-01-14 | 2001-04-03 | 株式会社日立製作所 | 並列光モジュール及び並列光モジュール付き放熱フィン |
JPH0745952A (ja) * | 1993-07-26 | 1995-02-14 | Hitachi Ltd | 薄型多層プリント配線板 |
JP2573809B2 (ja) | 1994-09-29 | 1997-01-22 | 九州日本電気株式会社 | 電子部品内蔵のマルチチップモジュール |
US5585671A (en) * | 1994-10-07 | 1996-12-17 | Nagesh; Voddarahalli K. | Reliable low thermal resistance package for high power flip clip ICs |
JPH08250657A (ja) | 1994-11-29 | 1996-09-27 | Sgs Thomson Microelectron Inc | 着脱自在モジュールを有するボールグリッドアレイパッケージ |
JPH09236730A (ja) | 1996-02-29 | 1997-09-09 | Hitachi Ltd | 光ソケット |
JPH10214981A (ja) | 1997-01-31 | 1998-08-11 | Hitachi Ltd | 光ソケット |
JP2000082828A (ja) | 1998-09-04 | 2000-03-21 | Hitachi Ltd | 光受信器及び光伝送モジュール |
JP2000082826A (ja) | 1998-09-04 | 2000-03-21 | Hitachi Ltd | ソケットを用いた光伝送ソケットモジュール及び電気的接続方法 |
JP2000183370A (ja) | 1998-12-16 | 2000-06-30 | Nec Corp | 光モジュール |
US6191478B1 (en) * | 1999-06-07 | 2001-02-20 | Agilent Technologies Inc. | Demountable heat spreader and high reliability flip chip package assembly |
JP2002232054A (ja) | 2001-01-31 | 2002-08-16 | Kyocera Corp | 光モジュールの実装構造 |
JP4529262B2 (ja) | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
JP3810276B2 (ja) | 2001-01-31 | 2006-08-16 | 京セラ株式会社 | 光半導体素子収納用パッケージ |
US6954084B2 (en) * | 2002-02-11 | 2005-10-11 | Seiko Epson Corporation | Logic circuits using polycrystalline semiconductor thin film transistors |
US6906407B2 (en) * | 2002-07-09 | 2005-06-14 | Lucent Technologies Inc. | Field programmable gate array assembly |
JP4131935B2 (ja) * | 2003-02-18 | 2008-08-13 | 株式会社東芝 | インターフェイスモジュールとインターフェイスモジュール付lsiパッケージ及びその実装方法 |
-
2003
- 2003-02-18 JP JP2003039828A patent/JP4131935B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-10 TW TW093103085A patent/TWI241621B/zh not_active IP Right Cessation
- 2004-02-17 KR KR1020040010467A patent/KR100758396B1/ko not_active IP Right Cessation
- 2004-02-17 US US10/778,030 patent/US7394665B2/en not_active Expired - Fee Related
- 2004-02-18 CN CNB2004100055602A patent/CN100353539C/zh not_active Expired - Fee Related
- 2004-02-18 CN CNB2007101807183A patent/CN100523898C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7394665B2 (en) | 2008-07-01 |
KR100758396B1 (ko) | 2007-09-14 |
CN100353539C (zh) | 2007-12-05 |
JP2004253456A (ja) | 2004-09-09 |
CN100523898C (zh) | 2009-08-05 |
CN101131455A (zh) | 2008-02-27 |
US20040218372A1 (en) | 2004-11-04 |
JP4131935B2 (ja) | 2008-08-13 |
KR20040074969A (ko) | 2004-08-26 |
TW200423204A (en) | 2004-11-01 |
CN1523650A (zh) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI241621B (en) | LSI package and method of assembling the same | |
TWI262582B (en) | LSI package, circuit device including the same, and manufacturing method of circuit device | |
JP4425936B2 (ja) | 光モジュール | |
US7423335B2 (en) | Sensor module package structure and method of the same | |
JP5943372B2 (ja) | 小型高速光モジュール | |
US6071016A (en) | Light receiving module for optical communication and light receiving unit thereof | |
KR100389225B1 (ko) | 반도체 장치 | |
TW201724401A (zh) | 用於半導體晶片裝置之散熱片 | |
JP2004031508A (ja) | 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置 | |
US7315669B2 (en) | Photoelectric transducer and photoelectric transducer element array | |
KR20030018642A (ko) | 스택 칩 모듈 | |
TWI285421B (en) | Packaging structure having connector | |
WO2023174186A1 (zh) | 封装结构的制作方法及封装结构 | |
US10020249B2 (en) | Electronic device package using a substrate side coaxial interface | |
TW548810B (en) | Multi-chip package | |
CN111638577A (zh) | 表贴式集成化光模块 | |
CN116014552A (zh) | 一种光芯片封装结构及激光雷达封装结构 | |
WO2014141458A1 (ja) | 光モジュールおよび伝送装置 | |
CN114930525B (zh) | 一种光电合封集成器件 | |
US11296043B2 (en) | Semiconductor device packages and methods of manufacturing the same | |
TW201513296A (zh) | 多晶片堆疊封裝結構及其製造方法 | |
US20220240410A1 (en) | Opto-electric module | |
US20230194905A1 (en) | Optical module and manufacturing method of optical module for optical communication | |
US20230050002A1 (en) | Integrated circuit interconnect techniques | |
US20230244045A1 (en) | OPTO-Electronic Integrated Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |