CN100523898C - Lsi封装及其装配方法 - Google Patents

Lsi封装及其装配方法 Download PDF

Info

Publication number
CN100523898C
CN100523898C CNB2007101807183A CN200710180718A CN100523898C CN 100523898 C CN100523898 C CN 100523898C CN B2007101807183 A CNB2007101807183 A CN B2007101807183A CN 200710180718 A CN200710180718 A CN 200710180718A CN 100523898 C CN100523898 C CN 100523898C
Authority
CN
China
Prior art keywords
lsi
inserter
signal
interface module
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101807183A
Other languages
English (en)
Other versions
CN101131455A (zh
Inventor
滨崎浩史
古山英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101131455A publication Critical patent/CN101131455A/zh
Application granted granted Critical
Publication of CN100523898C publication Critical patent/CN100523898C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

在安置在安装板上的电路组件封装中，该电路组件有信号输入和输出端并被安装在插入器上。该插入器包括：电连接到电路组件的信号输入和输出端的第一信号端，把电路组件电连接到安装板的第二电连接端，电连接到第一信号端的内部连线，和电连接到内部连线的第一耦合部件。一个接口组件被提供并包括传输信号的信号传输线、和电连接到传输线的第二耦合部件。第二耦合部件分别被电和机械连接到第一耦合部件。

Description

LSI封装及其装配方法
本申请是于2004年2月18日提交的申请号为2004100055602的申请的分案申请，并要求于2003年2月18日提交的日本专利申请039828/2003的优先权。
相关申请的交叉参考
本申请基于并要求2003年2月18日提出的在先日本专利申请No。2000-039828的优先权，其整个内容在此引用以供参考。
技术领域
本发明涉及带有接口组件的LSI封装(package)及其安装方法，更具体地讲，涉及带有在外部接线和接口组件之间高速传输信号的接口组件的LSI封装及其安装方法。
背景技术
近年来，LSI的时钟频率已做得愈来愈高，在GHz量级时钟频率下运作的个人计算机的CPU已经被投入实际使用。然而，比起时钟频率的提高，在相邻LSI之间接口上的吞吐量的改进步伐是不快的，从而构成个人计算机性能的一个瓶颈。在这种情况下，改进在接口上吞吐量的研发工作正有力的进行着。
为了改进接口的吞吐量，就必须提高每个终端(terminal)的信号频率以及增加终端的数目。然而，终端数目的增加量受到限制，因为如果终端数目增加，为了增加内部连线的长度LSI的面积以及其封装的面积要增大，其结果是LSI就不可能在高频率下运作。因而提高每个终端的频率就十分重要。然而，如果每个终端的频率被提高了，那么电信号的衰减就增加，并增加了由于阻抗不匹配引起的影响。在这种情况下，线的长度被限制。此情况下，就有必要用这样一种传输线，它能大大压缩阻抗失配和衰减值，来作为高速信号的传输线。
用光纤作为长距离传输线是有效的，由于阻抗失配和由于损失所引起的影响是小的。因而，要用实现光电转换功能的光接口组件作为接口组件。用光接口组件已使之商业化的这种接口组件包括，例如，在“Proceedings 51st Electronic Components and TechnologyConference，P.P.880-5，2001”公布的收发器组件。
在上面引用的文献中公布的收发器组件中，用于处理信号的LSI被加入到PGA(可编程序门阵列)封装中。该PGA封装被安装在安装板上。从LSI来的输入输出信号通过该封装被传输进安装在安装板上的光接口组件，再从光接口组件传输进信号线。该光接口组件包括像半导体激光器元件(LD)和光检测元件(PD)这样的光学元件以及一条光纤，而光信号通过该光纤从一个外部电路接收到或传输到外部电路去。另外，用以驱动光学元件的接口IC被置于光接口组件中以通过电输入输出终端连接到安装板上的信号线、所需的控制信号线和电源线(未画出)。LSI和光接口组件中的每一个都提供一个热壑(heatsink)，以散热冷却。
在上述结构的板边缘安装型光接口组件中，用光电转换功能把电信号转换成光信号以使转化了的光信号得以被引入光纤。因为损失很小，在光纤中对频带的限制小，因而可能以高传输信号，即使传输线比较长，如在安装板之间或器件之间传输那样。然而，在光接口组件中，电信号是通过在安装板上的信号线接收和传输的，因而信号传输要受到在安装板上电信号的衰减或受到阻抗失配的影响。因为安装板上信号线的最大长度超过30cm，就要求一种很昂贵的传输线以传输具有高频率的信号，例如10Gbps的信号，这就产生安装板成本增加的问题。
在这种情况下，在高速下信息传输的改进技术被提出来，如“HOT9 Interconnects，Symposium on High PerformanceInterconnects，P.P.31-5，2001”及“Nikkei ElectronicsNo.810，December3，2001，pp.121-122”中所述。具体地讲，提出让信号只在LSI封装的插入器(interposer)内传输而不用安装板，从尽可能缩短电连接线，而电信号是在插入器中，转换为光信号的而插入器用以从外部器件接收信号或把信号传输到外部器件。
上面引用的两篇文献中的每一篇都公布这样的结构，即用焊接把光接口组件固定到LSI的插入器，而LSI的插入器用包含光接头的光纤光连接到接口组件。
在这种结构中，进行信号处理的LSI通过焊接凸起(solder bump)被电连接至插入器，光接口组件通过焊接凸起被安装至插入器。LSI的输入输出端被连接到导线，而导线又连接光接口组件。接口IC和光学元件被置于光接口组件内，而电信号被接口IC和光学元件转换为光信号。该接口IC和光学元件置于封装内，其上有光信号的输入输出窗口，以保证作为光接口组件的可靠性。
一个平的微透镜平板被安装至输入输出窗口以允许光束入射到光接口组件以及从光接口组件发射出的光速被微透镜所会聚。该微透镜相对于与安装在外面的光纤光耦合给了大的容差。插入器用安装板电连接至焊接凸起。光纤的一端被连接到一个光接头，该接头包含一面镜子以把光学路迳的角度改变90°。一个安装在光接头上的对准针被插入封装的耦合孔，以确定光连接头和封装的位置，从而使得微透镜和光纤被对准。
按照如上所述的结构，该光接口组件是在接口IC，光学元件等已经被装进光接口组件以后再安装到插入器的。因而，该光接口组件是单个地被检查的，这就使得可能安装具有高可靠性的好的光接口，从而减少了检查的成本。另外，因为光接头是在插入器安装在安装板以后再连接的，这就有利于制造过程。例如，就没有必要去考虑在插入器和其他部件的安装阶段中热处理所引起树脂复盖物性能的退化。也没有必要去考虑在处理光纤中的限制，如象弯曲导致损伤。
然而，这种具体的结构要求把LSI焊接到插入器，把光接口组件焊接到插入器，或者把插入器焊接到安装板。应当注意到在这种连接中，LSI封装必须在装配时改变焊料的熔点，以使某个焊接不引起在其他的焊接中的缺陷。另外在装配LSI封装的部件中，安装步骤受到限制。另外，为了把光接头连好，需要一个机构来把光接头推入封装以使光接头紧紧的连上，而该装置的这个机构，在用接头来获得光连接的情况下，会是比较大的。另外，如果一个握住机构安装在装置中，已安置一个装在LSI上部的热壑的空间是有限的，因而就使结构变复杂并增加了成本。由此得出，安装光接口组件的散热热壑是困难的。
一般讲，随着信号传输频率的增加，在每一个终端的功率消耗也趋向于增加。例如，用在个人计算机CPU中，近年来，某些LSI的功率消耗已经达到70-80W。因而，这些装置就构造成在信号处理LSI上安装一个散热器和一个大的热壑以保证一个大的热消散区域，同时用，例如，一个风扇来进行强迫空气冷却。另一方面，有必要尽可能减小在信号处理LSI和接口组件之间的连线长度，就如以前所述。因而，在对信号处理器LSI安装一个热壑的情况下，就没有空间上的余地再为接口组件安装另一个热壑。
在这种情况下，可以想到安装一个为信号处理LSI和接口组件所共用的热壑，以同时获得从信号处理LSI和接口组件的热消散。然而，当把信号处理LSI和接口组件同时安装到插入器时，把信号处理LSI和接口组件的上表面严格对齐并把高度差严格地设置在一个指定值上是困难的。
还应当注意的是，因为接口组件是焊接的，因而一旦接口组件有了故障，也必须更换昂贵的信号处理LSI。
把一个光学元件直接安装在插入器2上，并把用有机材料做成的光波导连到安装板以形成一条传输线，这样的结构公布在“16thAcademic Lecture Meeting of Electronics Mounting，20B-10，2002”。
在这个具体的结构中，一个接口IC被焊接到插入器。该插入器被固定到一安装板上，其间插以一分隔器。安装板和插入器用，例如柔软的导线相互连接，而电源、输入输出电信号等等被供至安装板和插入器。在这种结构中，假定信号处理LSI和其他等是直接在接口IC上方，沿着三个方向安装的。
一个表面发射型光学元件被安装到插入器的安装板一侧，而光波导和光学元件的位置是这样确定的，它要允许光学元件与光波导光学耦合，光波导系统还包括一面安装在安装板上的一面镜子，以能把光线方向改变90°。另外，安装了一个电极(electrode)，延伸通过插入器，以减小电信号导线的长度，从而得到好的信号特性。
在这个具体的结构中，光学元件作为一个裸芯片直接安装在插入器中，当把插入器安装到安装板时，该光学元件和光波导耦合。但由于安装板和插入器之间热膨胀系数的不同，难于保持光学的准确性。另外，如果光学元件作为一个裸芯片被安装，这就很难保证该光学元件的可靠性。为了保证这种可靠性，有必要让光学部件部分被埋在，例如，对于用作信号传输的波长是透明的树脂中，这样就要求地安装板上一个处理操作。由此可见，对制作过程加上了许多限制，从而增加了制作成本。另外，因为要单独地把光波导连接到安装板，安装过程就增加了复杂性，因而也增加了安装成本。要注意的另外一个问题是，在这个具体的结构中，在光学元件失效的情况下，有必要把昂贵的信号处理LSI和光学元件一起更换。
上述与用一根光纤作为传输线的已有技术相联系的问题，在用同轴电缆、半刚性电缆、或一柔性的连线板这样的电传输线的情况下也一样引起。
如上所述，各种光接口线件被用来改进常规接口的吞吐量，然而，在“Proceedings 51st Electronic Components and TechnologyConference，P.P880-5，2001”中公布的板边缘安装型光接口组件产生了这样的问题，即为了传输具有高频的信号要求昂贵的传输线，这样就增加了安装板的成本。
另外，在“HOT9 Interconnects Symposium on High PerformanceInterconnects，P.P.31-5，2001”和“Nikkei Electronics No.810，December3，2001，pp/121-122”中公布的结构产生了在安装中这样的问题，即由于在结构中用了一个接头系统，该机构使体积过大，对于焊接要求非常小心注意。另外该结构也增加了复杂性，因为必须保证安装热壑的空间，从而产生了这样的问题，其制造成本要增加，以及很难为光接口组件的散热安装一热壑。当该热壑被信号处理LSI和接口组件共享并同时把LSI和接口组件安装到插入器时，让信号处理LSI和接口组件的上表面严格对齐，并把高度差严格控制在一个予定值上是困难的。另外，因为接口组件是焊接的，因而在接口组件失效的情况下，也必须更换昂贵的信号处理LSI。
另外，在“16th Academic Lecture Meeting of Electronics Mounting，20B-10，2002”中公布的结构产生这样的问题，即由于在安装板和插入器之间热膨胀系数的不同，很难保持一种光学准确性。另外，因为必须单独地把光波导安装到安装板，安装过程变复杂，从而增加了安装成本。还有，在光学元件出现失效时，必须更换昂贵的信号处理LSI。
和上述同样的问题，在用一个其中不包含光学元件的电接口组件的结构中也一样出现。
发明内容
本发明的目的是提供一种带有接口组件的LSI封装，它允许安装一个接口组件而不需珍贵的传输线。
按照本发明的一个方面，提供一种安置在安装板上的LSI封装，包括：
用于处理信号的LSI，该LSI具有信号输入和输出端；
用于安装LSI的插入器，包括：第一信号端，电连接到LSI的信号输入和输出端；第二电连接端，把LSI电连接到安装板；内部连线，电连接到第一信号端；和第一耦合部件，电连接到内部连线；以及
接口组件，包括：信号传输线，用以向外部传输和从外部接收信号；和与传输线电连接的第二耦合部件，第二耦合部件借助机械接触分别被电连接到第一耦合部件。
按照本发明的另外一个方面，提供一种安置在安装板上的LSI封装，包括：
用于处理信号的LSI，该LSI具有信号输入和输出端；
用于安装LSI的插入器，包括：第一信号端，电连接到LSI的信号输入和输出端；第二电连接端，把LSI电连接到安装板；内部连线，电连接到第一信号端；和第一耦合部件，电连接到内部连线；以及
接口组件，包括：信号传输线，用以向外部传输和从外部接收信号；和与传输线电连接的第二耦合部件，第二耦合部件电连接到第一耦合部件，第一或第二或第一和第二耦合部件配置有调整接口组件和插入器之间的间隙高度的机构。
根据本发明的再一个方面，提供一种在安装板上装配LSI封装的方法，包含：
提供用以安装LSI的插入器，该LSI用以处理信号并包括信号输入和输出端，该插入器包括电连接到LSI的信号输入和输出端的第一信号端、第二电连接端、电连接到第一信号端的内部连线、以及电连接到内部连线的第一耦合部件；
把该插入器安装到安装板，并通过第二电连接端把LSI连接到安装板；
提供包括用以传输信号的信号传输线、以及电连接到传输线的第二耦合部件的接口组件；以及
把第二耦合部件对准第一耦合部件，把接口组件安装到安装板，并把第二耦合部件分别电连接和机械连接到第一耦合部件。
附图说明
图1是一张部分分开的截面图，示意地给出按照本发明第一个实施方案，包含一个高速接口组件的LSI封装的结构；
图2是一张截面图，它示意地给出在图1中所示的LSI封装装配后的结构；
图3是一张斜视图，它给出图1中所示LSI封装的实际的安装状态；
图4是一张截面图，它示意地给出按照本发明第二个实施方案，包含一个高速接口组件的LSI封装的结构；
图5是一张截面图，它示意地给出按照本发明第三个实施方案，包含一个高速接口组件的LSI封装的结构；
图6是一张截面图，它示意地给出按照本发明第四个实施方案，包含一个高速接口组件的LSI封装的结构；
图7是一张截面图，它示意地给出在图6中所示的LSI封装装配后的结构；
图8是一张截面图，它示意地给出在装配过程中，按照本发明第五个实施方案，包含一个高速接口组件的LSI封装；
图9是一张截面图，它示意地给出在图8中所示的包含一个高速接口组件的LSI封装；
图10是一张截面图，它示意地给出在装配过程中，按照本发明第六个实施方案，包含一个高速接口组件的LSI封装；
图11是一张截面图，它示意地给出在图10中所示的LSI封装装配后的结构；
图12是一张截面图，它放大地给出图11中所示的在光接口组件和插入器之间的一部分连接结构；
图13是一张斜视图，它以一种卸开的方式给出按照本发明第六个实施方案的LSI封装；
图14是一张斜视图，它给出图13中所示的LSI封装装配后的结构；
图15是一张截面图，它示意地给出在装配过程中，按照本发明第七个实施方案，包含一个高速接口组件的LSI封装；
图16是一张截面图，它示意地给出在图15中所示的LSI封装装配后的结构；
图17是一张截面图，它放大地给出图16中所示的在光接口组件和插入器之间的一部分连接结构；
图18是一张斜视图，它以一种卸开的方式给出在图16中所示的LSI封装的安装步骤；
图19是一张截面图，它示意地给出在装配过程中，按照本发明第八个实施方案，包含一个高速接口组件的LSI封装；
图20是一张截面图，它示意地给出在图19中所示的LSI封装装配后的结构；
图21A、21B、21C是几张截面图，它们以放大的方式给出图20中所示的，在光接口组件和插入器之间连接结构的部分连接过程；
图22是一张截面图，它示意地给出在装配过程中，按照本发明第九个实施方案，包含一个高速接口组件的LSI封装；
图23是一张截面图，它示意地给出在图22中所示的LSI封装装配后的结构；
图24A到24C是几张截面图，它们给出电连接部件的结构；
图25是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的修改；
图26是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的另一个修改；
图27是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的另一个修改；
图28是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的另一个修改；
图29是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的另一个修改；
图30是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的另一个修改；以及
图31是一张截面图，它示意地给出包含本发明一个高速接口组件的LSI封装的一部分的又一个修改。
具体实施方式
现将参照附图叙述按照本发明的包含高速光接口组件的LSI封装的几个实施方案。
(第一实施方案)
图1是一张截面图，它示意地给出了在光接口组件连入LSI封装的状态前，一个LSI封装的结构，也即，一个电路组件装配单元的结构，它包含一个按照本发明第一个实施方案的高速接口组件。而图2则是一张截面图，示意地给出图1中所示的LSI封装的结构，它已有一个光接口组件连于其上。
在图1和2中，参考标号1表示一个电路组件，也即一个信号处理LSI。如图中所示，该LSI1包括信号输入和输出端，它由焊接凸起3连接到插入器2。一种未充满(under-flow)树脂11封住焊接凸起的连接部分。在插入器2中装有能够高速传输信号的高速信号线4。在连线4的一个端点形成焊盘(pad)，而这些焊盘被连接到有LSI1的信号输入输出端点与之相连的焊接凸起3。该高速信号连线4的另一端被连接到一个插座结构，也即电连接端10，它安装在插入器2的上表面的边上。
如图1和2所示，一个光接口组件7被安置在LSI1和插入器2上。组件7包括，例如，一个接口IC，一个光学元件，和一根光纤8。在光接口组件7中，一根斜抛光(obliquely polish)的光纤被固定的安置进光学元件激活区的上部，以使从光学部件发射出的光束被引进光纤，而从光纤发射出的光束被引进光学元件。用一定的安排把该光学元件和光纤相互光连接。另外，光接口组件7的连接针(pin)，也即电连接端9，被插进插座(iack)结构10，以使之被固定。另外，一个电源，一根地线，或一根低速控制信号线，被一样地通过插入器2的连线被连接到LSI1。插入器2被焊接突起连接到安装板6上的电布线上。
按照上述结构，如图1所示把插入器2安装到安装板6上，其过程与普通BGA(球网状阵列，Ball Grid Array)封装LSI安装的过程基本一样，接着，把光接口组件机械和电连接到插入器2，如图2中所示。换言之，光接口组件7能够在插入器和其他部件一起被电安装到安装板6以后，也即在如象回流(re-flow)或AH激光加热这种热处理以后，再安装到插入器2。这种具体的结构对电安装有很高的亲和力。
在图1和2中所示的结构中，光接口组件7是单独地封装的。因而，就可能改进光接口组件7的可靠性。另外，就可能对光接口组件7自身进行检验，以减少由有缺陷的光学元件造成的安装板6的成品率的下降。又另外，因为光接口组件7能够用电安装的方法来安装而不必用热处理，伴以使用软导线系统(pigtail system)的安装限制能够被消除。另外还应注意的是，因为高速信号不是通过安装板6的布线来传输，而是通过连接针9从插入器2传输到光接口组件7，所以传输距离被缩短，以及因此能够传输高频信号。
另外，在图1和2所示的结构中，数字信号能够在信号处理LSI1和放在光接口组件7里面的接口IC之间传输。同样，模拟电信号被供应至放在光接口组件7里面的光学元件，或从该光学元件传输出来。该模拟电信号是在非常短的距离内传输。由此得到，在传输不低于10Gbps的高频信号时，可能形成有高抗噪能力的连线。其结果是，就可能保证接入器2宽广的设计裕量，以有效地降低整个装置的制造成本。应当注意到，在安装板6中不需要形成高速信号线，因而，安装板6的设计能够容易很多。另外能够用便宜的材料，如象普通的FR4来形成安装板6。另外，降低整个系统的成本能够更容易。
同样，代替用一个接头(connector)来连接光纤8这样的结构，现把光接口组件7直接连到插入器2，以使可能把光接口组件7小型化。另外，因为光纤8是在侧向插入的，光接口组件7的厚度能够被进一步减小。可以得到，光接口组件7的上表面相对于插入器2的高度，能够做得小于LSI1的高度，从而保证了为LSI1的热壑21的一个大的安装空间。
图3是一张斜视图，它给出按照本发明的第一个实施方案，包含一个高速接口组件的LSI封装的实际安装状态。
插入器2有信号处理LSI1安装于其上，插入器2和其他安装部件被安装到安装板6。接着，把光接口部件7的连接针9插进插入器2的插座结构10，如图中箭头所示，从而完成了封装的准备。在图3中，参考标号13表示在安装板6上的布线，而参考标号14表示在安装板6上的芯片部分。另外，一个用以连接到装置外面的光纤的光接头12被连到从光接口组件7延伸出的光纤8上。
如上所述，光接头12被安排得远离光接口组件7，而外部光纤被连接到该光接口12，这就得到，以前提到的光连接结构被增大了从而消除了对安装的限制。另外，在光接口组件7和插入器2之间的电连接，是通过连接针9和插座结构10来实现的，如图2和3中所示。这些针和插座结构是在绕着信号处理LSI 1的四侧相互连接的。因而在连接时，作用在连接针9上的力能够被均匀地分散。其结果是，就可能消除这样的不方便，即力集中在某一个针上从而使该针折断，以及一个非均匀力作用在插入器2上，从而使焊接部分破裂。
同样，可以用普通的回流处理方法或者用插座耦合，把装有信号处理LSI1的插入器2和其他安装部件，如象电容器和电抗器的芯片部件、外围LSI或IC等一起焊接，从而来实现电安装。在完成该安装以后，可以只用机械连接把接口组件7装到插入器2，从而对接口组件7没有给予加热历史过程。因而用在接口组件7中的传输线能够不受安装过程的限制加以挑选。其结果是，可能去挑选符合传输距离、频率、成本的最佳材料，从而降低整个装置的成本。
(第二实施方案)
图4是一张截面图，它示意地给出，按照本发明的第二个实施方案，包含一个高速接口组件的LSI封装的结构。顺便指出，图4中所示封装的部件，如果与图1中所示的部件是一样的，那么就用相同的参考标号来表示以免去对其详细叙述。
在第一个实施方案的结构中，当增加信号线的数目以增加信号带时，就必须修改光接口组件7的连接器。具体讲，有必要减小连接针9的针距，从而使它成为一种精细的结构。在这种情况下，在连接针9连接到插座结构10时，在连接针9和插座结构10的定位中，就要求有高度的准确性。
在此种情况下，在本发明的第二个实施方案中，如图4所示，光接口组件7中形成用于位置对准的导引针15和在插入器2中形成留待导引针15插入的导引孔16。
第二个实施方案的这种特殊结构使可能在把连接针9连接到插座结构10时，只要把导引针15插进导引孔16，就能实现连接针9和插座结构10之间的高度准确的对准。因而，它可以得到和第一个实施方案中得到的相同效果。但是，它能很好对付光接口组件7的连接器的针距减小到象一个精细结构那样的情况。
(第三实施方案)
图5是一张截面图，它示意地给出，按照本发明的第三个实施方案，包含一个高速接口组件的LSI封装的结构。顺便指出，当图5中所示封装的部件与图1中所示的部件相同时，就用相同的参考标号来表示，以免去对其详细叙述。
如果光接口组件7的电源和地线，在第一个实施方案中是与信号处理LSI1共享的话，那么组件7和LSI的开关噪声会互相干扰，从而产生一种信号噪声。为了避免这个问题，有必要在非常靠近每一个信号处理LSI1和在插入器2上的光接口组件7的电源线的区域内，用，例如，一个电容，来进行去耦合。然而，在插入器2上自由空间的尺寸是有限的，不可能提供足够的容量以允许安装为安装光接口组件7所要求的附加芯片部件。
在这种情况下，光接口部件7的电源线和地线直接从安装板6的一根电源线17取得，并且用，例如，在图5中所示的本发明第三个实施方案中安装板6后表面上的电容器芯片或噪声过滤芯片18来实现去耦合。在第三个实施方案中，在安装板6和光接口组件7之间的连接是用与插入器2的连接中一样的针-插座结构机构来实现的。
上述的具体结构使它有可能在安装板6上安置为光接口组件7的加入所需要的附加芯片部件。由此得出它可能得到类同于第一个实施方案得到的效应。另外，因为对尺寸的限制是适度的，因而可能加上一个强的去耦，即使在插入器2的一侧没有大的变化。
(第四实施方案)
在上述第一到第三个实施方案中的每一个方案，信号处理LSI和电连接端都是安置在插入器2的表面。然而，也可以把信号处理LSI和电连接端安置得如图6和7所示。
图6是一张截面图，它给出在光接口组件连接到插入器2以前的状态，而图7是一张截面图，它给出光接口组件连接到插入器2以后的状态。
在图6和7所示的结构中，信号处理LSI是置于插入器2内的一个空腔31内。更具体地讲，该信号处理LSI1被置于插入器2的下方部位。在插入器2的上部中一个外周边区域内形成一个针-插座结构10。该针-插座结构10被连接到插入器2内的连线。而该连线又通过焊接凸起3被连接到LSI1的信号输入和输出端。如图6所示，该光接口组件7被对准在插入器2上。接着，如图7所示，把光接口组件固定7在插入器2上。可以看到，信号处理LSI没有暴露在封装的外面，因此，这种具体结构在处理能力和可靠性方面是很好的。
(第五实施方案)
图8是一张截面图，它给出在光接口组件7连接到插入器2以前的状态，而图9是一张截面图，它给出在光接口组件7连接到插入器2以后的状态。
在图8和9中所示的结构中，电连接端10被安置在插入器2的侧表面上。同样，光接口组件7被安置在插入器2的侧面以与插入器2连接并与之固定。可以看到，在图8和9所示的结构中，整个装置的厚度减小，这样就可能使装置小型化。
(第六实施方案)
图10和11示出按照本发明第六个实施方案包含一个高速接口组件的LSI封装，其中图10是一张截面图，它给出在光接口组件与插入器2相连接以前的状态，而图11是一张截面图，它给出在光接口组件与插入器2连接以后的状态。图12是一张截面图，它给出在图11中所示电连接部分的结构。图13是一张斜视图，它以透视的方式给出在图10中所示的LSI封装。另外，图14是一张斜视图，它以透视的方式给出在图11中所示的LSI封装。顺便指出，当图10到14中所示封装的部件与图1中所示的部件相同时，那么就用相同的参考标号来表示，以免去对其详细的叙述。
如图10所示，在光接口组件上表面，形成一个热壑21。该热壑21用适当厚度的导热粘结层20固定到光接口组件7的上表面。有信号处理LSI1安装在上面的插入器2用焊接凸起5焊接到安装板6。另外，信号处理LSI1通过一在其上表面形成的适当厚度的导热粘结材料层19连接到上面又安装光接口组件7的热壑21。在把LSI1连接到热壑21的过程中，连接针9被插入在插入器2上的插座结构10中，以实现如图12所示电连接。
如图12所示，该插座结构10包括，例如，一个导体10-1，它连接到在插入器2中形成的耦合孔的内表面上形成的高速信号线4，以及一个可变形的导电性弹簧10-2，它电连接到导体10-1。该弹簧10-2允许导体10-1被保持在与连接针9电接触，而该结构在连接针9的尖端和在插入器2中形成的耦合孔的底部有一定的容差。在这个具体的结构中，连接针9能够沿着上下方向移动同时保持对插座结构10的电连接。连接针9的移动范围，取决于连接针9的长度和耦合孔的深度，大约是几百微米。
按照这个具体的结构，在光接口组件7被如图10和13中所示那样以具有适当厚度的导热粘结层20固定到热壑21以后，可以如图11和14所示的那样，通过具有适当厚度的导热粘结材料层19插入其间将垫壑21连接到信号处理LSI1的后表面。其结果是，可能设置每一个信号处理LSI1和光接口部件7的高度于一个适当的值，以抑制热阻的升高。另外，它可以保持在该LSI和光接口组件之间的电连接。另外，还可以用一片不显示流动性的导热片以代替导热粘结层19以使得容易通过加压来控制厚度。
可以想象把光接口组件7焊接到插入器2。然而焊接不是可取的。应当注意到在这种连接中，在焊接结构中，信号处理LSI1和光接口组件7都用一层导热粘结剂连结到热壑21。然而，在这样的结构中，由于LSI1和接口组件7之间厚度的差所引起的高度的差必须用改变导热粘结层的厚度来吸收。
导热粘结剂的导热率是约30-60W/m/K，它比广泛用作热壑材料的铝的240W/m/K和用作LSI材料的硅的150W/m/K要小。由此得出，从热消散的观点来看，导热粘结剂层薄一些更为有利。然而，随着导热粘结剂层的厚度的减小，结合强度也减小，同时就容易产生破裂。当LSI薄时，那么在LSI一侧就让导热粘结剂层厚一些，而当LSI厚时，就让光接口组件一侧的粘结层厚一些。以这样的方式，就难于让导热粘结剂层在两侧都有一个合适的厚度。换言之，因为高度差要被粘结剂层的厚度所吸收，因而粘结剂层就要包括一个厚的区域，这就导致这样的问题，即在厚的区域中粘结剂层的热阻要增加，从而降低了热消散的能力。
另一方面，在图10到12中所示的结构中，高度能够用连接针9和插座结构10来调节，因而在信号处理LSI1和光接口组件7之间的高度差能够用高度调整机构来吸收，以克服由于高度差的产生而引起的问题。
同样，在图10到12所示的结构中，光接口组件7的电连接部分是安置在，如图13和14所示，信号处理LSI1的四周，以使在连接阶段有均匀的力作用于连接部分。因而，当导热粘结层19被推向信号处理LSI1的后表面时，推力能够均匀地加上，从而导热粘结层的厚度能够容易地做到均匀，从而产生消除厚度的平面分布的效应。压力的均匀性可以做到和用一片导热片的情况下一样，从而消除了由于局部加压而引起的热阻的升高。另外，它可以消除力集中在某个针上的缺陷，以使对插入器加上一个非均匀力，从而在安装板时使焊接部分破裂。
产生该具体效果的结构并不限于在四侧连接的这种结构，同样的效果也可以从，例如，在两侧连接的结构产生。另外，因为所有的电连接端并不一定要电连接，因而就可以让光纤置于，例如，某一侧这样相应的端被电连接到光纤，而在所有剩余的三侧形成机械地支持LSI的空端。
在光接口组件7和插入器2之间电连接部分的结构不限于如图12所示的结构。可以适当地修改电连接部分的结构。例如，可以用这样的结构，即在插入器2的一侧形成一各向异性的导电膜，而在组件7一侧形成一个电极焊盘。因为各向异性导电膜相对于加压呈现出一种可塑性，以致根据所加的压力它能下沉几十微米到几百微米(依赖于膜的厚度)，这就可以吸收在LSI1和光接口组件7之间高度差中的不均匀性。
在用各向异性导电膜的情况下，可调整的高度范围要比用以前叙述的针结构的情况中要小。然而，这种具体结构能够用通常的方法形成，即在插入器2中形成一个耦合孔以埋下插座结构10，而不需要加上一个特殊的过程以把例如针装到光接口组件7，从而产生降低插入器2和光接口组件7的成本的效果。
(第七实施方案)
图15和16示出按照本发明第七实施方案包含一个高速接口组件的LSI封装，其中图15是一张截面图，它给出在光接口组件连接到插入器2之前的状态，而图16是一张截面图，它给出光接口组件连到插入器2以后的状态。图17是一张截面图，它给出图15和16中所示电连接部分的结构。顺便指出，当图15到17中所示封装的部件与图1中所示的部件是相同时，那么就用相同的参考标号来表示，以免去对其详细叙述。
如图15中所示，该信号处理LSI1被安装到插入器2，而信号处理LSI1的输入输出端通过在插入器2内的电连接线4被连接到插入器2的表面上的信号处理LSI1外围部分的焊盘4-2。因而，到信号处理LSI1的输入信号是从输入焊盘4-2通过在插入器2中的电连接线4传送的，而从信号处理LSI1产生的输出信号是通过在封装2中的电连接线4传输到输出焊盘4-2的。
如图17所示，在插入器2内部的信号线4是通过金属柱4-1暴露到表面，而电极焊盘4-2就在暴露部分形成。另外对于加压具有可塑性的一片各向异性导电膜24被贴在插入器2上，以使它和电极焊盘4-2接触。因为该各向异性导电膜24显示可塑性，以致当膜24如图16所示地被连接时，它会下沉几十微米到几百微米，因而膜24就可能吸收在LSI1和光接口组件7之间的高度的不同。
该各向异性导电膜24的高度调节范围要小于以前所述用针结构的情况中的调节范围。然而，这种具体结构能够用通常的方法形成，只要形成一个耦合孔以把插座结构10埋进插入器2，而不需要加上例如把针9连接到光接口组件7的特定过程。作为其结果，就可能降低插入器2和光接口组件7的成本。顺便提起，这样的结构也产生在侧向上具有一定安装容差的效应，这种容差效应对应于电极焊盘4-2和23在平面方向的尺寸。
另一方面，光接口组件被具有适当厚度的导热粘结层20固定到热壑21，如图15所示。光接口组件7的一个电输入输出部件22用，例如，一柔性的连线膜形成，它包含一聚酰亚胺膜作为其基底材料，而在上表面的固体电极被一粘结层30固定到热壑21。因为很少从输入输出部件22产生热量，粘结层30就没有必要有导热性。暴露于表面的电极柱23被安装到柔性的连线膜22。当LSI1推向热壑21时，各向异性导电膜24就推向电极柱23，从而获得电接触，如图17中所示。
柔性连线膜22的电极柱23被一金的连线或一焊接凸起引进光接口组件7的体封装中，以便电连接到该封装暴露区中的接口IC25。置于该封装之内的是用金导线或焊接凸起电连到接口IC25的光学元件26，和光纤8，而光学元件26和光纤8是相互光耦合的。
就如以前所述的其他实施方案那样，也可以把接口IC25，光学元件26和光纤8安置在插入器2的外面。然而，按照第七实施方案的结构，安置在插入器2上面的光接口组件7的厚度，基本上等于柔性连线薄膜22的厚度和粘结层30的厚度之和就够了。因而，在这种情况下，信号处理LSI1能够做得非常薄，以及，因而，该具体结构能够用到这样的情况，即在插入器2和热壑21之间的空隙是这样小，以致很难把例如针安装到光接口组件7。
例如，可以把粘结层30的厚度和连接薄膜22的厚度分别减小到约30μm和50μm。另外，各向异性导电膜24的厚度能够减小到约100μm(例如由Shin-etsu Polymer K.K.制造的MT-T型膜)。可以得出该具体结构可以实现，即使在信号处理LSI1的厚度减小到约200μm的情况下。另外，按照该具体结构，它能满足光接口组件7有一个合适的厚度，只要光接口组件7能够安置在热壑21和安装板6之间，而在光接口组件7和信号处理LSI1之间高度差别的不均匀性不必考虑。另外，因为在信号处理LSI1和电输入输出部件22之间的厚度差的不均匀性可以被具有可塑性的各向异性导电膜24的下沉量所吸收，该热壑21能够被普遍地使用。
按照图15中所示的结构，高速传输的连线可以安置在封装衬底内，而不需要把针连到一个耦合机构，因而高速传输连线能够只用表面层引线来形成。因而就能容易地控制阻抗以得到改进高频特性的效果。
现在将参照图18来叙述该实施方案的安装过程。如图18所示，用一具有适当厚度的导热粘结层或一焊接层把光接口组件7固定到热壑21，并用另一粘结层30把电输入输出部件22固定到光接口组件7。把一导热粘结材料层19置于信号处理LSI1的上表面，也即暴露的表面，如箭头所示那样把电连接端对准，并放到包含热壑的光接口组件以安装电连接端。再用一个外部把手(未画)对热壑21加压，其方向是热壑21推向LSI1的方向。在这一步骤中，该可塑的各向异性导电膜24下沉从而吸收了厚度的不均匀性，并被加压直到在信号处理LSI1上表面的导热粘结材料层达到一个为了固定所要的适当厚度。
由于这个具体的结构，就可能保证一个导热粘结层或类似层有一个对LSI1和光接口组件7中每一个都合适的厚度，以通过抑制热阻的升高来保持在插入器2和光接口组件7之间的电接触。
另外，电连接部件不一定要安置在插入器2的上表面，就如后面将考照图22和23要叙述的那样，也可以把电连接部件安置在，因而被电连接在，插入器2的侧表面。
电连接部件并不限于上述的实施方案中所述的结构，具体讲，也可以用在连接板上形成的一种突起金属如金来形成电连接部件，如图19和20所示。
(第八实施方案)
图19和20示出按照本发明第八实施方案，包含一高速接口组件的LSI封装，其中图19是一张截面图，它给出光接口组件7连接到插入器2以前的状态，而图20是一张截面图，它给出光接口组件7连接到插入器2以后的状态。图21A和21B是两张截面图，它们给出在图19和20中给出的具有高度调节功能的电连接部分的结构。另外图21C是一张截面图，它给出提供有多个凸起的电连接部件的结构。顺便提到，在图19到21中所示LSI封装的部件，如果和图1中所示的部件相同，则用相同的参考标号表示，以免去对它详细的描述。
如图19和20所示，信号处理LIS1是安装在插入器2上，而信号处理LSI1的信号输入和输出端被连接到插入器2的焊盘上。这些焊盘被连接到插入器2内部的电连接线4上。而电连接线4被连接到在插入器2表面上信号处理LSI1的外围部分中形成的连接部件。
如图21A中所示，在插入器内的信号连接线4通过一个柱金属4-1延伸到插入器2的表面上，以被连接到在插入器2的表面上以暴露的方式形成的电极焊盘4-2。另外，由例如金或At做成的凸起金属52在电极焊盘4-2上形成，而电极焊盘51在接口组件7上以面对凸起金属52的方式形成。该电极焊盘51通过接触结合被连接到电极焊盘4-2，而凸起金属52夹在其间。在电极焊盘用接触结合连向电极焊盘4-2以前，电极焊盘51和电极焊盘4-2相互只是处于一种电接触，而凸起金属52没有相对地塌下，如图21A中所示。而在电极电板51用接触结合连向电极焊盘以后，在电极焊盘51和电极焊盘4-2之间加了压力，以使凸起金属52塌下，其结果是电极焊盘51以一个短的连接距离电连接至电极焊盘4-2。因为可以控制凸起52的下塌数值，在这种方式正是几十微米，凸起52就起了一种高度调节机构的作用，从而使得可能吸收在LSI1和接口组件7之间高度差的不均匀性。另外，如果多个凸起金属被用来得到一个单一的电连接，如图21C中所示，就可以吸收在侧向安装位置的偏差，即使在插入器2一侧的电极焊盘4-2与在接口组件一侧的电极焊盘51的尺寸不同的情况中。
(第九实施方案)
图22和23示出按照本发明第九实施方案，包含一个高速接口组件的LSI组件的，其中图22是一张截面图，它给出光接口组件7被连至插入器2以前的状态，而图23是一张截面图，它给出光接口组件7被连至插入器2以后的状态。图24A到24C是三张截面图，每一张都给出电连接部件的结构，并整体地给出把电连接部件相互连接的过程。顺便指出，在图22到24中所示的封装的部件，如果它与图1中所示的部件相同，则用同一参考标号表示，以免去对它的详细的叙述。
电连接部件10是以一个垂直槽的形状在插入器2的侧表面的外围边缘部分形成，如图24A所示，而接口组件7的电连接部件9被从上面插入到电连接部件10，如图24B和24C中所示。在本发明第九实施方案中所用的结构中，电连接部件9的位置能够在垂直方向被控制，如图22和24C中所示，而又能保持电连接部件9被插入电连接部件10的这种状态。按照该具体结构，在各个部件的安置中就产生了一定的自由度，因为接口组件7的电连接部件中的厚度不受信号处理LSI1的限制。
本发明不受上述每一个实施方案的限制，并能修改如下。
(修改的实施方案)
在上述的各个实施方案中，在光接口组件7中的光学元件和光纤的光学连接是用把斜抛光光纤固定在光学元件激活区的上方来实现的。作为一种修改，可以让光纤8被一个握持部件53握持，并使光纤8的一个边缘面54暴露在外。可以把光学部件26安置在握持部件53的边缘面55，而这个面正是光纤边缘面54所面向的，这样就获得在光纤边缘面54和光学元件26之间的直接光学耦合，如图25中所示。另外还可以让光学元件26的一个电极56移到握持部件53的侧面区域上，以被电连接到驱动IC。按照这种具体的安置，在光学元件26的激活区和光纤8的中心之间位置的对准就不需加以控制了，而光学元件26和光纤8能够作为一个单个的整体部件来处理。由此可见，设备的安装能力是能够被改进的，而成本也能够减小。另外，在图25中所示的光接口组件7中，光学耦合部件、接口IC、连接线等都模压(mold)在例如树脂中。然而，并不是绝对必要来把这些部件埋在树脂中的，也可以使用如图26中所示的不用模压的结构，这就导致在组件外面密封的MCM结构。在图26中所示的该结构57是把热盖(heat lid)封住一个MCM基底60，用一种粘结层58插入其间，并让57与热壑21热连接。用以连向外部的针59在MCM基底60上形成，以使MCM基底60连向安装板6。这种具体的结构允许减少所用部件的数目，从而减少制造步骤的数目，导致成本下降。
另外，信号处理LSI并不限于用树脂-模压基底或一种未充满BGA基底这样的封装。LSI封装可以是一种平台网格陈列(land grid Array，LGA)。在这种具体的LSI封装中，该LSI封装用一种各向异性的导电树脂被安装到一个安装板6，如图27中所示。另外，在LSI和插入器2之间的电连接的方法也不限于用凸起。用LGA的封装的特点是针间距能够做得比PGA或BGA更窄，从而减小了安装面积。因而当在用大规模LSI，需要非常多的针的情况下，LGA封装是有效的。在图27中所示的参考标号70是表示把信号处理LSI1连向插入器2的电极的连线，参考标号67表示LGA，而参考标号68表示包含导电颗粒69的一各向异性导电树脂。
另外，在图28中所示的，在插入器2上形成热盖61的结构中，可以用一种针网格阵列(Pin Grid array，PGA)62在插入器2和安装板之间连接。在这种具体结构中，信号处理LSI1被热盖封住，因而，就可以防止在把接口组件7和热壑21安装在一起时的损坏，如象LSI芯片的损坏。另外，把PGA封装安装到一个如图29所示的插座63中这样的结构，能够用于把PGA安装到安装板6上。在图29所示的结构中，信号处理LSI用一种树脂来填满，从而安装到插入器2。该信号处理LSI 1也能用一个热盖来代替树脂来填满而安装到插入器2。在图29中所示的参考标号64表示热壑21的加压部件，该加压部件64被安装板6上安置的一个固位部件65握住，以使在加压部件64的弹性力作用下，使热壑21被往下推，从而固定了热壑21。在使用该具体结构的情况下，LSI封装和包含一个接口组件的热壑都能在安装以后被更新，从而使可能对付由于出现故障和由于版本更新所引起的更新问题。在图29中所示的参考标号66表示一个面向接口组件7安置的空(dummy)组件。该空组件66在电连接部件中只有机械结构，只是为了防止装置在把接口组件安置在信号处理LSI的一侧的情况下，由于荷载而倾斜。对于加荷载的机构也可以用螺旋杆来形成，如图30中所示。这种用于施加负载的机构能够更精细地控制加到在插入器2和接口组件7之间电连接部件上的荷载。在图30中所示的参考标号72表示一个螺旋杆(screw)。接口组件7是安置在一个支持基底71上，而荷载是通过在支座基底71和安装板6上形成的螺旋孔加上的。加压机构也可以构造成在热壑21中形成一个钩爪73，如图31中所示，该钩爪73与插入器2啮合，以固定热壑21。在此结构中，钩爪73先让它膨胀，接着就锁住，以防止接口组件误脱开。在此情况下，在锁住后，向下的推力，比起锁住以前瞬间的推力要稍稍下降。然而，这减小了的推力能够被具有高度调整机构如接触器的电连接所吸收。
另外，在上述的实施方案中，用光纤作为传输线。然而，在诸如用同轴电缆、半刚性电缆或柔性连接平板这样的电传输线的情况下，也能得到类似的效果。更具体地讲，可以用装有线驱动器IC作为线驱动、电传输线、把电传输线连接到线驱动器IC的装置(如焊接凸起或布线接合)、以及连接到接口组件外面的信号处理LSI的输入输出信号的电输入输出端这样的接口组件来代替光接口组件。
如上所述，在本发明中，软导线型(传输线的一端被包括在接口组件内的那种结构)的接口组件，是和光耦合机构以及电连接握持机构一起置于一单独的封装中以为了使装置小型化。另外，接口组件和插入器2是通过电连接端用机械接触相互电连接的。其结果是，本发明可以克服以前所述的问题。
更具体地讲，因为接口组件被直接安装到插入器2，在信号处理LSI和接口组件之间的电连接线的长度可以缩短，以致可以安装具有高吞吐量的接口组件，而不需要更加珍贵的传输线。另外，因为接口组件的外连线是直接耦合，而不是用一个接头来耦合，接口组件这样的结构就防止变得复杂。另外，因为插入器2和接口组件能够用电连接端互相耦合，就可能防止这样的问题：即在插入器的焊接和接口组件的焊接之间产生干扰。
应当注意到，因为接口组件是被固定到热壑，而一种高度调节功能被给予电连接端，因而就可以吸收在LSI和接口组件之间的高度差。其结果是，在LSI和接口组件之间的厚度差能够被吸收，即使在LSI和接口组件产生大量热量以至必须共用一个热壑的情况下。由此得出，可以实现包括一价廉并能够抑制热阻升高的接口组件的LSI封装。
另外，前述第二和第三个实施方案能够适当地结合除第一个实施方案以外的其他实施方案，也即第四到第八个实施方案。当然，本发明能够在本发明的技术范围内，以各种其他的方式加以修改。
对于本领域的技术人员，很容易发现附加的优点和修正。因而，就其更广的方面而言，本发明不限于在此处给出和叙述的具体的细节和代表性的实施方案。相应地，可以作各种修正而没有偏离由所附权利要求和其等价物所规定的普遍创造性概念的精神和范围。

Claims (15)

1.一种安置在安装板上并具有散热构件的LSI封装，包括：
用于处理信号的LSI，该LSI具有信号输入和输出端以及待耦合到所述散热构件的表面；
用于安装LSI的插入器，包括：第一信号端，电连接到LSI的信号输入和输出端；第二电连接端，把LSI电连接到安装板；内部连线，电连接到第一信号端；和第一耦合部件，电连接到内部连线；以及
接口组件，包括：信号传输线，用以向外部传输信号和从外部接收信号；与信号传输线电连接的第二耦合部件；和用以保持信号传输线和第二耦合部件的封装结构，第二耦合部件借助机械接触分别被电连接到第一耦合部件，封装结构安装在插入器上并且具有用于接受LSI以使得散热构件位于LSI的表面之上的空间；
其中插入器具有相对的前表面和后表面，LSI安装在插入器的前表面上，并且第一耦合部件沿着LSI的两个边或四个边被安置在插入器的前表面上。
2.根据权利要求1所述的LSI封装，其中所述第二电连接端被设置在插入器的后表面上；并且接口组件还包括输入输出元件，用以把信号输出到信号传输线以及从信号传输线输入信号，第二耦合部件电连接到输入输出元件，并且输入输出元件被设置在封装结构中。
3.根据权利要求1所述的LSI封装，其中第一和第二耦合部件中的一个包括耦合针，而第一和第二耦合部件中的另一个包括用以接受耦合针并固定耦合针的插入结构。
4.根据权利要求1的LSI封装，其中：第一和第二耦合部件包括电极焊盘，而各向异性导电膜被安置在电极焊盘之间，从而耦合电极焊盘。
5.根据权利要求1的LSI封装，其中：接口组件和插入器中的一个包括安装于其上的引导针，而接口组件和插入器中的另一个包括引导针插入的引导孔。
6.根据权利要求3的LSI封装，其中：接口组件还包括第三电连接端，用以把接口组件电连接到安装板。
7.根据权利要求2的LSI封装，其中：接口组件还包括柔性的电连接线膜，该连接线膜耦合在输入输出元件和第二耦合部件之间。
8.根据权利要求3的LSI封装，还包括：
在第一和第二耦合部件之间插入的厚度可逆的各向异性导电膜。
9.根据权利要求1的LSI封装，其中：信号传输线包括光波导，并且接口组件具有把电信号转换为输出光信号并把该输出光信号引向光波导的光学元件、以及用以电驱动所述光学元件的接口集成电路。
10.一种安置在安装板上并具有散热构件的LSI封装，包括：
用于处理信号的LSI，该LSI具有信号输入和输出端以及待耦合到所述散热构件的表面；
用于安装LSI的插入器，包括：第一信号端，电连接到LSI的信号输入和输出端；第二电连接端，把LSI电连接到安装板；内部连线，电连接到第一信号端；和第一耦合部件，电连接到内部连线；以及
接口组件，包括：信号传输线，用以向外部传输信号和从外部接收信号；与信号传输线电连接的第二耦合部件；和用以保持信号传输线和第二耦合部件的封装结构，第二耦合部件借助机械接触分别被电连接到第一耦合部件，封装结构安装在插入器上并且具有用于接受LSI以使得散热构件位于LSI的表面之上的空间；
其中热壑被固定到接口组件的上表面并且被设置在封装结构的空间之上，热壑用作散热构件。
11.根据权利要求10所述的LSI封装，其中：插入器具有相对的前表面和后表面；
LSI安装在插入器的前表面上，并且第二电连接端被设置在插入器的后表面上；并且
接口组件还包括输入输出元件，用以把信号输出到信号传输线以及从信号传输线输入信号，第二耦合部件电连接到输入输出元件，并且输入输出元件被设置在封装结构中。
12.根据权利要求10所述的LSI封装，其中：第一和第二耦合部件中的一个包括耦合针，而第一和第二耦合部件中的另一个包括用以接受耦合针并固定耦合针的插入结构。
13.根据权利要求10所述的LSI封装，其中：第一和第二耦合部件包括电极焊盘，而各向异性导电膜被安置在电极焊盘之间，从而耦合电极焊盘。
14.根据权利要求10所述的LSI封装，其中：接口组件和插入器中的一个包括安装于其上的引导针，而接口组件和插入器中的另一个包括引导针插入的引导孔。
15.根据权利要求10所述的LSI封装，其中：接口组件还包括第三电连接端，用以把接口组件电连接到安装板。
CNB2007101807183A 2003-02-18 2004-02-18 Lsi封装及其装配方法 Expired - Fee Related CN100523898C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003039828A JP4131935B2 (ja) 2003-02-18 2003-02-18 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP039828/2003 2003-02-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100055602A Division CN100353539C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法

Publications (2)

Publication Number Publication Date
CN101131455A CN101131455A (zh) 2008-02-27
CN100523898C true CN100523898C (zh) 2009-08-05

Family

ID=33023892

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100055602A Expired - Fee Related CN100353539C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法
CNB2007101807183A Expired - Fee Related CN100523898C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100055602A Expired - Fee Related CN100353539C (zh) 2003-02-18 2004-02-18 Lsi封装及其装配方法

Country Status (5)

Country Link
US (1) US7394665B2 (zh)
JP (1) JP4131935B2 (zh)
KR (1) KR100758396B1 (zh)
CN (2) CN100353539C (zh)
TW (1) TWI241621B (zh)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006053266A (ja) 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
US7352935B2 (en) * 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
US7679145B2 (en) * 2004-08-31 2010-03-16 Intel Corporation Transistor performance enhancement using engineered strains
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4468210B2 (ja) 2005-02-28 2010-05-26 株式会社東芝 Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
JP4470784B2 (ja) * 2005-03-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP4425936B2 (ja) 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR100810665B1 (ko) * 2007-03-30 2008-03-07 전자부품연구원 광전변환모듈 및 그 제조방법
US8398314B2 (en) 2007-03-30 2013-03-19 Intel Corporation Optical universal serial bus (USB)
JP4825739B2 (ja) * 2007-06-22 2011-11-30 株式会社日立製作所 光電気混載基板と光電気パッケージとの構造体
JP4496240B2 (ja) * 2007-08-10 2010-07-07 株式会社東芝 インターフェイスモジュール付きｌｓｉパッケージ
AT505539B1 (de) * 2007-09-03 2009-02-15 Peter Dr Laszloffy Extraktionsverfahren für die herstellung eines kräuterextraktes sowie eine kosmetische pflegesalbe
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
US7764498B2 (en) * 2007-09-24 2010-07-27 Sixis, Inc. Comb-shaped power bus bar assembly structure having integrated capacitors
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010060793A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 光伝送装置及びその製造方法
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
CN102549852B (zh) * 2009-09-18 2015-05-27 英特尔公司 组合光和电气接口
CN104793299B (zh) * 2009-09-18 2020-10-16 英特尔公司 组合光和电气接口
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
TWI377465B (en) * 2010-03-11 2012-11-21 Delta Electronics Inc Heat dissipating module and electronic device using such heat dissipating module
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
US8565562B2 (en) 2010-09-21 2013-10-22 Intel Corporation Connector optical lens with alignment features
US8619432B2 (en) 2010-09-30 2013-12-31 International Business Machines Corporation Implementing high-speed signaling via dedicated printed circuit-board media
EP2503214B1 (en) * 2011-03-24 2016-05-18 OSRAM GmbH Mounting structure for solid-state light sources
KR101256000B1 (ko) * 2011-04-13 2013-04-18 엘지이노텍 주식회사 광 모듈용 인터포저 및 이를 이용한 광모듈, 인터포저의 제조방법
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
KR101304611B1 (ko) * 2012-05-16 2013-09-05 영남대학교 산학협력단 발광 다이오드 패키지와 이를 이용한 발광 다이오드 어레이
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
US9142481B2 (en) * 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
JP5952101B2 (ja) * 2012-06-20 2016-07-13 日本特殊陶業株式会社 光電気混載ユニット、素子搭載モジュール
JP2014038910A (ja) 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
TW201428925A (zh) * 2013-01-04 2014-07-16 矽品精密工業股份有限公司 光電模組結構
US9565782B2 (en) * 2013-02-15 2017-02-07 Ecosense Lighting Inc. Field replaceable power supply cartridge
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
US9304272B2 (en) * 2013-03-15 2016-04-05 Compass Electro Optical Systems Ltd. EO device for processing data signals
CN105378528B (zh) * 2013-04-30 2017-10-10 菲尼萨公司 光电模块的热管理结构
US20150016045A1 (en) * 2013-07-11 2015-01-15 Integrated Silicon Solution, Inc. Memory assembly with processor matching pin-out
JP2015023143A (ja) * 2013-07-18 2015-02-02 富士通コンポーネント株式会社 光モジュール
EP3042420A4 (en) 2013-09-04 2017-04-05 Molex, LLC Connector system with cable by-pass
EP2846015B1 (en) * 2013-09-10 2017-05-24 Inergy Automotive Systems Research (Société Anonyme) Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit
CN105334589B (zh) * 2014-08-05 2017-03-01 祥茂光电科技股份有限公司 双向光传输次组件
EP2983246B1 (de) * 2014-08-05 2020-03-04 Aptiv Technologies Limited Elektrische Verbindungsanordnung
US9824995B2 (en) 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
US10477636B1 (en) 2014-10-28 2019-11-12 Ecosense Lighting Inc. Lighting systems having multiple light sources
US10367280B2 (en) 2015-01-11 2019-07-30 Molex, Llc Wire to board connectors suitable for use in bypass routing assemblies
WO2016112379A1 (en) * 2015-01-11 2016-07-14 Molex, Llc Circuit board bypass assemblies and components therefor
US11306897B2 (en) 2015-02-09 2022-04-19 Ecosense Lighting Inc. Lighting systems generating partially-collimated light emissions
US9869450B2 (en) 2015-02-09 2018-01-16 Ecosense Lighting Inc. Lighting systems having a truncated parabolic- or hyperbolic-conical light reflector, or a total internal reflection lens; and having another light reflector
US9651227B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Low-profile lighting system having pivotable lighting enclosure
US9651216B2 (en) 2015-03-03 2017-05-16 Ecosense Lighting Inc. Lighting systems including asymmetric lens modules for selectable light distribution
US9568665B2 (en) 2015-03-03 2017-02-14 Ecosense Lighting Inc. Lighting systems including lens modules for selectable light distribution
US9746159B1 (en) 2015-03-03 2017-08-29 Ecosense Lighting Inc. Lighting system having a sealing system
DE112016002059T5 (de) 2015-05-04 2018-01-18 Molex, Llc Rechenvorrichtung, die eine Bypass-Einheit verwendet
USD785218S1 (en) 2015-07-06 2017-04-25 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782094S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
USD782093S1 (en) 2015-07-20 2017-03-21 Ecosense Lighting Inc. LED luminaire having a mounting system
US9651232B1 (en) 2015-08-03 2017-05-16 Ecosense Lighting Inc. Lighting system having a mounting device
US9939596B2 (en) 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
JP6617530B2 (ja) * 2015-11-20 2019-12-11 富士通株式会社 メインボード
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置
US10211120B2 (en) * 2015-12-23 2019-02-19 Intel Corporation Rework grid array interposer with direct power
US10424878B2 (en) 2016-01-11 2019-09-24 Molex, Llc Cable connector assembly
KR102092627B1 (ko) 2016-01-11 2020-03-24 몰렉스 엘엘씨 루트설정 조립체 및 이를 사용한 시스템
JP6626213B2 (ja) 2016-01-19 2019-12-25 モレックス エルエルシー 一体型ルーティングアセンブリ及びそれを用いたシステム
WO2017134774A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN109684653B (zh) * 2017-10-19 2023-12-22 成都海存艾匹科技有限公司 含有可编程计算单元的可编程门阵列封装
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
US10879638B2 (en) 2017-11-13 2020-12-29 Te Connectivity Corporation Socket connector for an electronic package
CN111567149A (zh) 2017-11-14 2020-08-21 申泰公司 用于将电缆端接至集成电路的方法和装置
CN213366570U (zh) * 2018-03-23 2021-06-04 株式会社村田制作所 高频模块和通信装置
WO2019181589A1 (ja) * 2018-03-23 2019-09-26 株式会社村田製作所 高周波モジュールおよび通信装置
CN111200898B (zh) * 2018-11-19 2023-01-24 中兴通讯股份有限公司 一种pcb板、制造方法及设备
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11886023B2 (en) * 2019-08-15 2024-01-30 Ii-Vi Delaware, Inc. Photonic optoelectronic module packaging
CN110572988A (zh) * 2019-08-30 2019-12-13 江苏熙霞通信技术有限公司 一种直流减速电机的限流控制装置及其方法
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
US11923269B2 (en) * 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
CN115693385A (zh) * 2021-07-29 2023-02-03 住友电气工业株式会社 光模块以及光模块的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
CN100353539C (zh) * 2003-02-18 2007-12-05 株式会社东芝 Lsi封装及其装配方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224810A (ja) 1988-07-13 1990-01-26 Hitachi Ltd 薄膜磁気ヘッドの製造方法
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
JP3152530B2 (ja) 1993-01-14 2001-04-03 株式会社日立製作所 並列光モジュール及び並列光モジュール付き放熱フィン
JPH0745952A (ja) * 1993-07-26 1995-02-14 Hitachi Ltd 薄型多層プリント配線板
JP2573809B2 (ja) * 1994-09-29 1997-01-22 九州日本電気株式会社 電子部品内蔵のマルチチップモジュール
JPH08250657A (ja) 1994-11-29 1996-09-27 Sgs Thomson Microelectron Inc 着脱自在モジュールを有するボールグリッドアレイパッケージ
JPH09236730A (ja) 1996-02-29 1997-09-09 Hitachi Ltd 光ソケット
JPH10214981A (ja) 1997-01-31 1998-08-11 Hitachi Ltd 光ソケット
JP2000082828A (ja) 1998-09-04 2000-03-21 Hitachi Ltd 光受信器及び光伝送モジュール
JP2000082826A (ja) 1998-09-04 2000-03-21 Hitachi Ltd ソケットを用いた光伝送ソケットモジュール及び電気的接続方法
JP2000183370A (ja) 1998-12-16 2000-06-30 Nec Corp 光モジュール
JP2002232054A (ja) 2001-01-31 2002-08-16 Kyocera Corp 光モジュールの実装構造
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3810276B2 (ja) 2001-01-31 2006-08-16 京セラ株式会社 光半導体素子収納用パッケージ
US6954084B2 (en) * 2002-02-11 2005-10-11 Seiko Epson Corporation Logic circuits using polycrystalline semiconductor thin film transistors
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly
CN100353539C (zh) * 2003-02-18 2007-12-05 株式会社东芝 Lsi封装及其装配方法

Also Published As

Publication number Publication date
JP4131935B2 (ja) 2008-08-13
TWI241621B (en) 2005-10-11
CN101131455A (zh) 2008-02-27
CN100353539C (zh) 2007-12-05
CN1523650A (zh) 2004-08-25
KR100758396B1 (ko) 2007-09-14
TW200423204A (en) 2004-11-01
US20040218372A1 (en) 2004-11-04
JP2004253456A (ja) 2004-09-09
KR20040074969A (ko) 2004-08-26
US7394665B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN100523898C (zh) Lsi封装及其装配方法
US10365436B2 (en) Copackaging of ASIC and silicon photonics
US6754407B2 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
JP4425936B2 (ja) 光モジュール
US9256026B2 (en) Hybrid integrated photonic chip package
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
EP0559366B1 (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
TWI262582B (en) LSI package, circuit device including the same, and manufacturing method of circuit device
US6294731B1 (en) Apparatus for multichip packaging
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
US7300822B2 (en) Low warpage flip chip package solution-channel heat spreader
US5435733A (en) Connector assembly for microelectronic multi-chip-module
JPH0779141B2 (ja) 集積回路チップ取付け装置
US10877217B2 (en) Copackaging of asic and silicon photonics
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
US20090321897A1 (en) Method and apparatus of power ring positioning to minimize crosstalk
CN116014552A (zh) 一种光芯片封装结构及激光雷达封装结构
US20200321275A1 (en) Over and under interconnects
CN218385196U (zh) 光电模块及包含其的处理器
CN115863310A (zh) 多芯片封装结构、多芯片封装结构的制造方法
EP4197036A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
CN115377035A (zh) 光电模块及包含其的处理器
CN118053828A (zh) 电子装置
CN116953862A (zh) 一种3d封装的光收发组件及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20130218