JPH0779141B2 - 集積回路チップ取付け装置 - Google Patents
集積回路チップ取付け装置Info
- Publication number
- JPH0779141B2 JPH0779141B2 JP5046963A JP4696393A JPH0779141B2 JP H0779141 B2 JPH0779141 B2 JP H0779141B2 JP 5046963 A JP5046963 A JP 5046963A JP 4696393 A JP4696393 A JP 4696393A JP H0779141 B2 JPH0779141 B2 JP H0779141B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip carrier
- circuit board
- pads
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Description
【0001】
【産業上の利用分野】本発明は、一般的にはプリント回
路カードへの集積回路デバイスの取付けに関し、具体的
には、プリント回路カードの熱膨張係数と一致する熱膨
張係数を有するチップ・キャリアを利用した、プリント
回路カードへの集積回路(IC)半導体チップの取付け
に関する。
路カードへの集積回路デバイスの取付けに関し、具体的
には、プリント回路カードの熱膨張係数と一致する熱膨
張係数を有するチップ・キャリアを利用した、プリント
回路カードへの集積回路(IC)半導体チップの取付け
に関する。
【0002】
【従来の技術】コンピュータまたは同様の装置で使用さ
れる集積回路チップの実装では、集積回路半導体チップ
をプリント回路基板に取り付け、このプリント回路基板
を、様々なコンピュータまたは他の種類の装置に取り付
ける。回路基板には、集積回路チップへの様々な電力
線、接地線および入出力信号線を提供する導体がその上
に形成されている。
れる集積回路チップの実装では、集積回路半導体チップ
をプリント回路基板に取り付け、このプリント回路基板
を、様々なコンピュータまたは他の種類の装置に取り付
ける。回路基板には、集積回路チップへの様々な電力
線、接地線および入出力信号線を提供する導体がその上
に形成されている。
【0003】集積回路チップをプリント回路基板に接続
するために、多くの異なる従来技術の提案が行われてき
た。シリコン・デバイスすなわちチップとプリント回路
基板の間には非常に大きな熱膨張係数の差があるので、
一般になんらかの中間デバイス・キャリアが必要であ
る。このタイプの相互接続の1つでは、集積回路チップ
をセラミック・チップ・キャリアまたはモジュール上に
取り付け、このモジュールを回路基板上に取り付ける。
各デバイス・キャリアまたはモジュール上には1つまた
は複数のチップを取り付けることができ、所与のどの回
路基板上にも1つまたは複数のモジュールを取り付ける
ことができる。特によく知られているタイプのこのよう
な取付けの構成では、集積回路チップを、「フリップ・
チップ」・ボンディングによってセラミック・モジュー
ル上に取り付ける。フリップ・チップ・ボンディングで
は、チップの面上にある入出力パッドをモジュール上の
対応するパッドに接着する。この接続は、はんだバンプ
またははんだボールを用いて、通常ははんだリフロー技
法を使って形成する。このような接続を、しばしばC4
接続と称する。セラミック・モジュールは通常、その表
面上の配線構造、あるいはより一般的であるが、その表
面上とその中に埋め込まれたファン・アウト形配線構造
を有し、導電性材料から形成されたバイアがこのモジュ
ールを貫通してその反対側で終端する。通常、このモジ
ュールの反対側にはピンのアレイが設けられ、これらの
ピンは、回路基板上の相補的な穴のアレイに挿入される
ような位置にある。カードへのモジュールのこのタイプ
の取付けは、一般に「ピン・イン・ホール」取付けとし
て知られる。これらのタイプの接続によるモジュールへ
のチップの取付けまたはカードへのモジュールの取付け
は、IBMに譲渡された米国特許第4415025号明
細書に示されている。その配線は、キャリアの下面上で
(現況技術で)約2.54mmの格子に「ファン・アウ
ト」する。これは、「フリップ・チップ」またははんだ
ボール技術を使用してチップをセラミック・チップ・キ
ャリアに取り付け、ピン・イン・ホール技術を使用して
セラミック・キャリアをプリント回路基板に取り付け
る、集積回路チップとプリント回路基板の間の従来型の
相互接続である。介在物を使用するこのタイプの取付け
の変形が、IBM Technical Disclosure Bulletin, Vol.1
8, No.5, pp.1379〜1380に示されている。
するために、多くの異なる従来技術の提案が行われてき
た。シリコン・デバイスすなわちチップとプリント回路
基板の間には非常に大きな熱膨張係数の差があるので、
一般になんらかの中間デバイス・キャリアが必要であ
る。このタイプの相互接続の1つでは、集積回路チップ
をセラミック・チップ・キャリアまたはモジュール上に
取り付け、このモジュールを回路基板上に取り付ける。
各デバイス・キャリアまたはモジュール上には1つまた
は複数のチップを取り付けることができ、所与のどの回
路基板上にも1つまたは複数のモジュールを取り付ける
ことができる。特によく知られているタイプのこのよう
な取付けの構成では、集積回路チップを、「フリップ・
チップ」・ボンディングによってセラミック・モジュー
ル上に取り付ける。フリップ・チップ・ボンディングで
は、チップの面上にある入出力パッドをモジュール上の
対応するパッドに接着する。この接続は、はんだバンプ
またははんだボールを用いて、通常ははんだリフロー技
法を使って形成する。このような接続を、しばしばC4
接続と称する。セラミック・モジュールは通常、その表
面上の配線構造、あるいはより一般的であるが、その表
面上とその中に埋め込まれたファン・アウト形配線構造
を有し、導電性材料から形成されたバイアがこのモジュ
ールを貫通してその反対側で終端する。通常、このモジ
ュールの反対側にはピンのアレイが設けられ、これらの
ピンは、回路基板上の相補的な穴のアレイに挿入される
ような位置にある。カードへのモジュールのこのタイプ
の取付けは、一般に「ピン・イン・ホール」取付けとし
て知られる。これらのタイプの接続によるモジュールへ
のチップの取付けまたはカードへのモジュールの取付け
は、IBMに譲渡された米国特許第4415025号明
細書に示されている。その配線は、キャリアの下面上で
(現況技術で)約2.54mmの格子に「ファン・アウ
ト」する。これは、「フリップ・チップ」またははんだ
ボール技術を使用してチップをセラミック・チップ・キ
ャリアに取り付け、ピン・イン・ホール技術を使用して
セラミック・キャリアをプリント回路基板に取り付け
る、集積回路チップとプリント回路基板の間の従来型の
相互接続である。介在物を使用するこのタイプの取付け
の変形が、IBM Technical Disclosure Bulletin, Vol.1
8, No.5, pp.1379〜1380に示されている。
【0004】チップを基板に接続するためのこの技法
は、多くの場合に有効であるが、いくつかの欠点と制限
を有する。非常に深刻な欠点の1つが、セラミック製の
チップ・キャリアとガラス強化プラスチック製のプリン
ト回路基板が加熱された時に、基板とチップ・キャリア
の膨張が異なることである。この膨張の差のために、基
板とモジュールの境界面に応力が発生し、これが材料の
破壊をもたらす可能性がある。この問題は、大きなモジ
ュール(たとえば、入出力ピン数が多い)ほど重大であ
る。このタイプの取付けのもう1つの欠点が、ピンと穴
の間隔要件(たとえば、通常は約2.54mm)であ
る。カード内の大きなスルー・ホール(通常0.76〜
1.02mm)は、1.90〜2.54mmの間隔を必
要とし、したがって、集積回路チップ上の入出力パッド
の間隔が相対的に密な場合でも、回路基板との相互接続
にかなり大きな面積が必要になる。さらに、適切な相互
接続を保証するため、ピンと穴を正確に位置合わせしな
ければならない。
は、多くの場合に有効であるが、いくつかの欠点と制限
を有する。非常に深刻な欠点の1つが、セラミック製の
チップ・キャリアとガラス強化プラスチック製のプリン
ト回路基板が加熱された時に、基板とチップ・キャリア
の膨張が異なることである。この膨張の差のために、基
板とモジュールの境界面に応力が発生し、これが材料の
破壊をもたらす可能性がある。この問題は、大きなモジ
ュール(たとえば、入出力ピン数が多い)ほど重大であ
る。このタイプの取付けのもう1つの欠点が、ピンと穴
の間隔要件(たとえば、通常は約2.54mm)であ
る。カード内の大きなスルー・ホール(通常0.76〜
1.02mm)は、1.90〜2.54mmの間隔を必
要とし、したがって、集積回路チップ上の入出力パッド
の間隔が相対的に密な場合でも、回路基板との相互接続
にかなり大きな面積が必要になる。さらに、適切な相互
接続を保証するため、ピンと穴を正確に位置合わせしな
ければならない。
【0005】これらの欠点を克服しようとする試みの1
つが、いわゆる回路基板への直接チップ取付けである。
これは、多くの長所を有する。しかし、これには、熱的
な不一致のほかに、幾つかの問題がある。というのも、
チップ上の相互接続パッドの間隔が非常に密なので、チ
ップを取り付ける基板上に非常に微細な線パターンが必
要になるからである。たとえば、チップ上の入出力パッ
ドの密度が非常に高い(すなわち、間隔が非常に密、通
常は0.25mm)ので、この取付けに必要な線幅とそ
れに対応する間隔が非常に小さくなる可能性があり、場
合によっては、必要な線幅が0.025mm以下にな
る。この微細な線寸法と密な間隔をカード上で達成する
ことは、理論的には可能であるが、商業生産に必要な品
質と工程制御を伴う場合には特に、非常に高価になるは
ずである。これらの微細な線寸法と間隔は、チップ取付
け領域だけに必要で、回路基板の残りの部分には不要な
ので、回路基盤全体にこの技法を使用すると、余分なコ
ストがかなり増加し、また微細な線が必要なため、基板
上、特にそれが不要なチップ取付け領域以外の位置にこ
れらの微細な線を形成する際に、信頼性並びにコストの
問題が生じる。
つが、いわゆる回路基板への直接チップ取付けである。
これは、多くの長所を有する。しかし、これには、熱的
な不一致のほかに、幾つかの問題がある。というのも、
チップ上の相互接続パッドの間隔が非常に密なので、チ
ップを取り付ける基板上に非常に微細な線パターンが必
要になるからである。たとえば、チップ上の入出力パッ
ドの密度が非常に高い(すなわち、間隔が非常に密、通
常は0.25mm)ので、この取付けに必要な線幅とそ
れに対応する間隔が非常に小さくなる可能性があり、場
合によっては、必要な線幅が0.025mm以下にな
る。この微細な線寸法と密な間隔をカード上で達成する
ことは、理論的には可能であるが、商業生産に必要な品
質と工程制御を伴う場合には特に、非常に高価になるは
ずである。これらの微細な線寸法と間隔は、チップ取付
け領域だけに必要で、回路基板の残りの部分には不要な
ので、回路基盤全体にこの技法を使用すると、余分なコ
ストがかなり増加し、また微細な線が必要なため、基板
上、特にそれが不要なチップ取付け領域以外の位置にこ
れらの微細な線を形成する際に、信頼性並びにコストの
問題が生じる。
【0006】チップ・キャリアを使用しながら、直接チ
ップ取付けおよび他のチップ取付け技法の様々な欠点を
克服しようとする異なる試みがいくつか存在する。その
ような提案の1つが、米国特許第4202007号明細
書の図6に示されている。これは、チップを取り付ける
セラミック・チップ・キャリアを、はんだボール相互接
続によって回路基板に取り付けるものである。これは、
ピンと穴による取付けの間隔に大きな面積が必要である
という問題を克服するものである。さらに、はんだボー
ル技法を使用すると、基板に対するセラミック・キャリ
アの相互接続をより密にすることができる。さらに、こ
の特許によれば、通常ならピンによってブロックされる
若干の基板配線チャネルが解放される。しかし、この特
許は、セラミック・キャリアと回路基板の間の熱的不一
致、すなわち両方の材料の熱膨張係数の差に付随する問
題を克服するものではない。
ップ取付けおよび他のチップ取付け技法の様々な欠点を
克服しようとする異なる試みがいくつか存在する。その
ような提案の1つが、米国特許第4202007号明細
書の図6に示されている。これは、チップを取り付ける
セラミック・チップ・キャリアを、はんだボール相互接
続によって回路基板に取り付けるものである。これは、
ピンと穴による取付けの間隔に大きな面積が必要である
という問題を克服するものである。さらに、はんだボー
ル技法を使用すると、基板に対するセラミック・キャリ
アの相互接続をより密にすることができる。さらに、こ
の特許によれば、通常ならピンによってブロックされる
若干の基板配線チャネルが解放される。しかし、この特
許は、セラミック・キャリアと回路基板の間の熱的不一
致、すなわち両方の材料の熱膨張係数の差に付随する問
題を克服するものではない。
【0007】セラミック・チップ・キャリアをガラス強
化エポキシ回路基板(FR−4)に取り付けるための他
の技法が、IBM Technical Disclosure Bulletin, Vol.1
8, No.5, pp.1440〜1441と、IBM Technical Disclosure
Bulletin, Vol.20, No.8, pp.3090〜3091に示されてい
る。
化エポキシ回路基板(FR−4)に取り付けるための他
の技法が、IBM Technical Disclosure Bulletin, Vol.1
8, No.5, pp.1440〜1441と、IBM Technical Disclosure
Bulletin, Vol.20, No.8, pp.3090〜3091に示されてい
る。
【0008】チップ・キャリアと回路基板の間の熱的不
一致の問題を克服しようとする試みの中で、回路基板の
材料に類似した材料からチップ・キャリアを成形するこ
とが提案された。このような技法は、IBM Technical Di
sclosure Bulletin, Vol.33,No.2, pp.15〜16と、IBM T
echnical Disclosure Bulletin, Vol.10, No.12, pp.19
77〜1978に記載されている。しかし、どちらの参照文献
も、少なくとも信号入出力線用の接続が、キャリアの、
チップを取り付ける側と同じ側にある必要がある(Vol.
33, No.2には、キャリアの反対側からキャリアへの電源
ピンと接地ピンのピン取付けが示されている)。これら
の技法は、チップ・キャリアと回路基板の間の熱的不一
致の問題を解決するが、外周入出力ボンディングを必要
とし、チップとチップ・キャリアの間に追加の介在物を
必要とする。IBM Technical Disclosure Bulletin, Vo
l.10, No.12では、チップ・キャリアに接着した後にカ
ードに取り付けた介在物(キャリア2)へのチップの外
周取付けが必要である。このチップ上での外周ボンディ
ングにより、小さなチップ上に置くことのできる入出力
の数が制限される。
一致の問題を克服しようとする試みの中で、回路基板の
材料に類似した材料からチップ・キャリアを成形するこ
とが提案された。このような技法は、IBM Technical Di
sclosure Bulletin, Vol.33,No.2, pp.15〜16と、IBM T
echnical Disclosure Bulletin, Vol.10, No.12, pp.19
77〜1978に記載されている。しかし、どちらの参照文献
も、少なくとも信号入出力線用の接続が、キャリアの、
チップを取り付ける側と同じ側にある必要がある(Vol.
33, No.2には、キャリアの反対側からキャリアへの電源
ピンと接地ピンのピン取付けが示されている)。これら
の技法は、チップ・キャリアと回路基板の間の熱的不一
致の問題を解決するが、外周入出力ボンディングを必要
とし、チップとチップ・キャリアの間に追加の介在物を
必要とする。IBM Technical Disclosure Bulletin, Vo
l.10, No.12では、チップ・キャリアに接着した後にカ
ードに取り付けた介在物(キャリア2)へのチップの外
周取付けが必要である。このチップ上での外周ボンディ
ングにより、小さなチップ上に置くことのできる入出力
の数が制限される。
【0009】IBM Technical Disclosure Bulletin, Vo
l.33, No.2は、チップ・キャリアとカードの間に柔軟な
介在物を外周取付けすることを必要とし、また寸法と入
出力の制限がある。
l.33, No.2は、チップ・キャリアとカードの間に柔軟な
介在物を外周取付けすることを必要とし、また寸法と入
出力の制限がある。
【0010】
【発明が解決しようとする課題】本発明の目的は、回路
基板と熱膨張係数が一致するチップ・キャリア上に微細
線ファン・アウト・パターンを有する構造、およびこれ
を製造するための方法を提供することである。
基板と熱膨張係数が一致するチップ・キャリア上に微細
線ファン・アウト・パターンを有する構造、およびこれ
を製造するための方法を提供することである。
【0011】
【課題を解決するための手段】本発明によれば、集積回
路チップを回路基板上に取り付けるためのパッケージが
提供される。集積回路チップは、フットプリントを形成
する入出力パッドの表面アレイをその一面上に有する。
第1と第2の対向する表面を有するキャリアを、有機誘
電材料から形成する。第1組のボンディング・パッド
を、チップ・キャリアの一表面上に形成し、チップのフ
ットプリントに対応するようにアレイに配列する。第1
組のはんだボール接続が、チップ上の入出力パッドをチ
ップ・キャリア上の第1組のボンディング・パッドに接
続する。第2組のボンディング・パッドを、チップ・キ
ャリアの第2の表面上に形成し、アレイに形成する。導
電性のバイアが、チップ・キャリアを貫通して延び、第
1組のボンディング・パッドを第2組のボンディング・
パッドに接続する。チップ・キャリアに類似の熱膨張係
数を有する有機材料から形成された回路基板を設ける。
1組の電気接続サイトを、回路基板上に設け、前記チッ
プ・キャリア上の第2組のボンディング・パッドのアレ
イのパターンに対応するパターンで配列する。第2組の
はんだボール接続が、チップ・キャリア上の前記第2組
のボンディング・パッドのパッドを回路基板上の接続サ
イトに接続する。チップ上の入出力パッドをチップ・キ
ャリア上の第1組のパッドに接続するはんだの組成は、
チップ・キャリア上の第2組のボンディング・パッドを
回路基板上のチップ接続サイトに接続する、たとえばす
ず60%、鉛40%のはんだボールよりも高融点の、す
ず10%、鉛90%などのはんだとすることが好まし
い。
路チップを回路基板上に取り付けるためのパッケージが
提供される。集積回路チップは、フットプリントを形成
する入出力パッドの表面アレイをその一面上に有する。
第1と第2の対向する表面を有するキャリアを、有機誘
電材料から形成する。第1組のボンディング・パッド
を、チップ・キャリアの一表面上に形成し、チップのフ
ットプリントに対応するようにアレイに配列する。第1
組のはんだボール接続が、チップ上の入出力パッドをチ
ップ・キャリア上の第1組のボンディング・パッドに接
続する。第2組のボンディング・パッドを、チップ・キ
ャリアの第2の表面上に形成し、アレイに形成する。導
電性のバイアが、チップ・キャリアを貫通して延び、第
1組のボンディング・パッドを第2組のボンディング・
パッドに接続する。チップ・キャリアに類似の熱膨張係
数を有する有機材料から形成された回路基板を設ける。
1組の電気接続サイトを、回路基板上に設け、前記チッ
プ・キャリア上の第2組のボンディング・パッドのアレ
イのパターンに対応するパターンで配列する。第2組の
はんだボール接続が、チップ・キャリア上の前記第2組
のボンディング・パッドのパッドを回路基板上の接続サ
イトに接続する。チップ上の入出力パッドをチップ・キ
ャリア上の第1組のパッドに接続するはんだの組成は、
チップ・キャリア上の第2組のボンディング・パッドを
回路基板上のチップ接続サイトに接続する、たとえばす
ず60%、鉛40%のはんだボールよりも高融点の、す
ず10%、鉛90%などのはんだとすることが好まし
い。
【0012】
【実施例】図面、差し当っては図1を参照すると、はん
だボール接続14によってガラス充填エポキシ有機回路
カード12上に取り付けられたセラミック・チップ・キ
ャリア10の、多少概略的な図が示されている。このタ
イプの有機回路基板上へのセラミック・チップ・キャリ
アの取付けは、米国特許第4202007号明細書の図
6に示されているような、回路カードへのセラミック・
チップ・キャリアの取付けのための従来技術の手法の1
つを表すものである。普通、この回路カードは、FR−
4(ガラス−エポキシ)材料であり、はんだボールは、
複数のタイプのはんだのうちのどれでもよい(たとえ
ば、鉛90%、すず10%がしばしば使用される)。セ
ラミック・チップ・キャリアと有機回路基板の間の接続
など、異なる熱膨張係数を有する材料をこのタイプのは
んだボールで相互接続する際には、低サイクル熱疲労
が、障害の主な原因の1つになる。はんだの疲労寿命
は、通常、はんだ内の塑性ひずみと弾性ひずみの大きさ
の関数である。高密度電子実装に使用される相互接続
は、ますます小さな寸法になりつつあり、ひずみがごく
狭い領域内に集中し、実際の変位が小さくても大きな値
になることがしばしばである。光学的な方法であるモア
レ干渉法を使用して、はんだボール相互接続内の巨視的
および微視的な変形およびひずみを識別し、定量するこ
とができる。
だボール接続14によってガラス充填エポキシ有機回路
カード12上に取り付けられたセラミック・チップ・キ
ャリア10の、多少概略的な図が示されている。このタ
イプの有機回路基板上へのセラミック・チップ・キャリ
アの取付けは、米国特許第4202007号明細書の図
6に示されているような、回路カードへのセラミック・
チップ・キャリアの取付けのための従来技術の手法の1
つを表すものである。普通、この回路カードは、FR−
4(ガラス−エポキシ)材料であり、はんだボールは、
複数のタイプのはんだのうちのどれでもよい(たとえ
ば、鉛90%、すず10%がしばしば使用される)。セ
ラミック・チップ・キャリアと有機回路基板の間の接続
など、異なる熱膨張係数を有する材料をこのタイプのは
んだボールで相互接続する際には、低サイクル熱疲労
が、障害の主な原因の1つになる。はんだの疲労寿命
は、通常、はんだ内の塑性ひずみと弾性ひずみの大きさ
の関数である。高密度電子実装に使用される相互接続
は、ますます小さな寸法になりつつあり、ひずみがごく
狭い領域内に集中し、実際の変位が小さくても大きな値
になることがしばしばである。光学的な方法であるモア
レ干渉法を使用して、はんだボール相互接続内の巨視的
および微視的な変形およびひずみを識別し、定量するこ
とができる。
【0013】モアレ干渉法は、非常に高い感度と空間分
解能を有する、場全体を扱う光学技法である。この方法
を用いる場合、交差線高周波格子が、試料表面上に形成
され、機械的負荷または熱的負荷の下で試料と同じ変形
を受ける。所与の周波数の仮想基準格子を、コヒーレン
ト・ビームによって生成し、試料格子の上に重ねる。カ
メラのフィルム平面に得られるしまパターンが、パター
ン中のしま次数Nxに比例する面内変位の等高線図にな
る。2本のコヒーレント・ビームが垂直平面(y−z平
面)に入射する時、変位場の等高線図が作成できる。ひ
ずみは、変位UおよびVの導関数から計算でき、また、
しまの周波数から直接測定することができる。この試験
では、2400本/mmの基準格子を使用し、しま次数
あたり0.417μmの感度がもたらされた。空間分解
能は約10μmであり、FR−4として知られるガラス
強化プラスチック回路基板へのセラミック・チップ・キ
ャリアの個々のはんだボール接続内のひずみ分布を測定
するのに十分な値である。
解能を有する、場全体を扱う光学技法である。この方法
を用いる場合、交差線高周波格子が、試料表面上に形成
され、機械的負荷または熱的負荷の下で試料と同じ変形
を受ける。所与の周波数の仮想基準格子を、コヒーレン
ト・ビームによって生成し、試料格子の上に重ねる。カ
メラのフィルム平面に得られるしまパターンが、パター
ン中のしま次数Nxに比例する面内変位の等高線図にな
る。2本のコヒーレント・ビームが垂直平面(y−z平
面)に入射する時、変位場の等高線図が作成できる。ひ
ずみは、変位UおよびVの導関数から計算でき、また、
しまの周波数から直接測定することができる。この試験
では、2400本/mmの基準格子を使用し、しま次数
あたり0.417μmの感度がもたらされた。空間分解
能は約10μmであり、FR−4として知られるガラス
強化プラスチック回路基板へのセラミック・チップ・キ
ャリアの個々のはんだボール接続内のひずみ分布を測定
するのに十分な値である。
【0014】試料と実験手順:試料は、セラミック・チ
ップ・キャリアとFR−4カードのはんだボール接続か
ら切り出した25mmモジュールであった。はんだボー
ルによってカードを接続したこのモジュールの横断面を
研磨して、すべての部品を含む平坦な面にした。試料格
子を、周囲温度より約60℃高い温度で形成し、冷却の
後、周囲温度で測定した。試料格子の周波数変化は、熱
負荷の下でこの試料が受けた変形を表す。
ップ・キャリアとFR−4カードのはんだボール接続か
ら切り出した25mmモジュールであった。はんだボー
ルによってカードを接続したこのモジュールの横断面を
研磨して、すべての部品を含む平坦な面にした。試料格
子を、周囲温度より約60℃高い温度で形成し、冷却の
後、周囲温度で測定した。試料格子の周波数変化は、熱
負荷の下でこの試料が受けた変形を表す。
【0015】周波数が既知の格子を試料上に置くため
に、まずULE(超低膨張ガラス)格子鋳型を作成し、
その後、このULE格子から試料格子を形成した。この
作業で試料格子を作成するために適用した特別の手順に
は、(a)エポキシULE格子鋳型上に2つのアルミニ
ウム被覆を真空蒸着することと、(b)接着材(エポキ
シ)の非常に薄い層を使って、82℃まで温度を上昇さ
せたかまど中で試料にアルミニウム被覆の1つを転写す
ることが含まれる。試料とULE格子は、接着材が硬化
するまで一定温度に保った。ULE鋳型から試料を分離
することによって、アルミニウム被覆の1つを、位相格
子を上に付けた状態で試料表面に転写した。その後、試
料を室温(22℃)まで冷却し、測定を行った。
に、まずULE(超低膨張ガラス)格子鋳型を作成し、
その後、このULE格子から試料格子を形成した。この
作業で試料格子を作成するために適用した特別の手順に
は、(a)エポキシULE格子鋳型上に2つのアルミニ
ウム被覆を真空蒸着することと、(b)接着材(エポキ
シ)の非常に薄い層を使って、82℃まで温度を上昇さ
せたかまど中で試料にアルミニウム被覆の1つを転写す
ることが含まれる。試料とULE格子は、接着材が硬化
するまで一定温度に保った。ULE鋳型から試料を分離
することによって、アルミニウム被覆の1つを、位相格
子を上に付けた状態で試料表面に転写した。その後、試
料を室温(22℃)まで冷却し、測定を行った。
【0016】UおよびVの変位場を得るため、モアレ干
渉システムを作成した。仮想基準格子の周波数は、試料
格子の形成に使用したULE格子の周波数と一致するよ
うに設定した。試料を、剛体回転を導入することのでき
る固定具上に据え付けた。回転を調節することによっ
て、試料格子を仮想基準格子に対して位置合せし、しま
パターンの像を記録した。
渉システムを作成した。仮想基準格子の周波数は、試料
格子の形成に使用したULE格子の周波数と一致するよ
うに設定した。試料を、剛体回転を導入することのでき
る固定具上に据え付けた。回転を調節することによっ
て、試料格子を仮想基準格子に対して位置合せし、しま
パターンの像を記録した。
【0017】結果と分析:はんだボール内の巨視的変形
と平均ひずみ 巨視的変形は、カードとチップ・キャリアの間の熱膨張
係数の不一致として定義される全体的熱膨張係数不一致
によって駆動される。その結果生じるはんだボール内の
ひずみを、全体効果と称する。
と平均ひずみ 巨視的変形は、カードとチップ・キャリアの間の熱膨張
係数の不一致として定義される全体的熱膨張係数不一致
によって駆動される。その結果生じるはんだボール内の
ひずみを、全体効果と称する。
【0018】はんだボール接続横断面のUV場のしまパ
ターンを、図1に示す。これは、xy方向の変位の等高
線図であり、冷却による60℃の温度変化によって生じ
たパターンである。この温度変化の間、モジュールはほ
とんど平坦なままであり、カードとモジュールの間のy
方向の相対変位は、基本的にカードのたわみに等しかっ
た。相対変位を図2に示すが、図2では、はんだボール
の位置をx軸上の距離として使用した。この曲線から、
熱負荷の下でこのカードがW形にたわんだことが示され
る。各はんだボール内の平均法線ひずみは、たわみをは
んだボールの高さで割ることによって計算できる。ひず
みの値は、垂直軸の1つとして与えられ、ΔT=−60
℃の温度変化を使用して等価熱膨張係数単位(ppm/
℃)に正規化された値も示す。
ターンを、図1に示す。これは、xy方向の変位の等高
線図であり、冷却による60℃の温度変化によって生じ
たパターンである。この温度変化の間、モジュールはほ
とんど平坦なままであり、カードとモジュールの間のy
方向の相対変位は、基本的にカードのたわみに等しかっ
た。相対変位を図2に示すが、図2では、はんだボール
の位置をx軸上の距離として使用した。この曲線から、
熱負荷の下でこのカードがW形にたわんだことが示され
る。各はんだボール内の平均法線ひずみは、たわみをは
んだボールの高さで割ることによって計算できる。ひず
みの値は、垂直軸の1つとして与えられ、ΔT=−60
℃の温度変化を使用して等価熱膨張係数単位(ppm/
℃)に正規化された値も示す。
【0019】このひずみの値は、自由膨張から生じる熱
ひずみと機械的束縛から生じる機械的ひずみという2つ
の部分を含む全ひずみであることに特に留意されたい。
図2に破線で示したはんだの自由熱膨張の値は28pp
m/℃であり、これは、ΔT=−60℃の場合の−0.
17%のひずみに対応する。機械的ひずみは、全ひずみ
(実線)と自由熱膨張の差に等しい。このアセンブリが
冷えるにつれて、中央のはんだボールが圧縮力を受け、
両端各2個のはんだボールが引張力を受ける。温度が上
昇する場合、ひずみの符号が反転する。
ひずみと機械的束縛から生じる機械的ひずみという2つ
の部分を含む全ひずみであることに特に留意されたい。
図2に破線で示したはんだの自由熱膨張の値は28pp
m/℃であり、これは、ΔT=−60℃の場合の−0.
17%のひずみに対応する。機械的ひずみは、全ひずみ
(実線)と自由熱膨張の差に等しい。このアセンブリが
冷えるにつれて、中央のはんだボールが圧縮力を受け、
両端各2個のはんだボールが引張力を受ける。温度が上
昇する場合、ひずみの符号が反転する。
【0020】冷却過程の間、熱膨張係数が異なるため
に、カードはモジュールよりも大きく収縮する。カード
の内側表面とモジュールの間のx方向の相対せん断変位
を、図3に示す。モジュールの端部で、カードは、実際
にモジュールに対して相対的に約5μm内側に移動し、
中立点までの全体的な距離(全体DNP)が最大になる
(全体DNPは、このアセンブリの中立点までの距離で
ある)両端のはんだボール内で0.52%の平均せん断
ひずみを生じた。全体DNPが小さなはんだボールのせ
ん断ひずみの値も、図3から得ることができる。
に、カードはモジュールよりも大きく収縮する。カード
の内側表面とモジュールの間のx方向の相対せん断変位
を、図3に示す。モジュールの端部で、カードは、実際
にモジュールに対して相対的に約5μm内側に移動し、
中立点までの全体的な距離(全体DNP)が最大になる
(全体DNPは、このアセンブリの中立点までの距離で
ある)両端のはんだボール内で0.52%の平均せん断
ひずみを生じた。全体DNPが小さなはんだボールのせ
ん断ひずみの値も、図3から得ることができる。
【0021】はんだボールが全体的にし緩していた、す
なわち、ひずみが純粋に塑性的であると仮定し、カード
とモジュールが、相互間で機械的制約なしに自由に変形
したと仮定すると、相対変位は、破線で示した値になる
はずである。これら2つの曲線(実線と破線)の差か
ら、弾性ひずみと塑性ひずみの両方がはんだボール内に
存在したことが示される。このアセンブリは、はんだ内
に残留するせん断力によって機械的に制約されていた。
なわち、ひずみが純粋に塑性的であると仮定し、カード
とモジュールが、相互間で機械的制約なしに自由に変形
したと仮定すると、相対変位は、破線で示した値になる
はずである。これら2つの曲線(実線と破線)の差か
ら、弾性ひずみと塑性ひずみの両方がはんだボール内に
存在したことが示される。このアセンブリは、はんだ内
に残留するせん断力によって機械的に制約されていた。
【0022】要約すると、図1は、高温度からの冷却時
(システム・「オン」状態からシステム・「オフ」状態
への移行時など)に、セラミック・キャリアと有機カー
ドの間の熱的不一致のために生じたひずみの特性を示
す、モアレ・レーザ干渉法で測定した一連のしまパター
ンまたは線パターンを示す図である。この図は、ほとん
どの回路基板の動作中に発生するカードとチップ・キャ
リアのアセンブリの加熱および冷却の際に、熱的不一致
がどのようにして大きなひずみを引き起こすのかを実証
している。
(システム・「オン」状態からシステム・「オフ」状態
への移行時など)に、セラミック・キャリアと有機カー
ドの間の熱的不一致のために生じたひずみの特性を示
す、モアレ・レーザ干渉法で測定した一連のしまパター
ンまたは線パターンを示す図である。この図は、ほとん
どの回路基板の動作中に発生するカードとチップ・キャ
リアのアセンブリの加熱および冷却の際に、熱的不一致
がどのようにして大きなひずみを引き起こすのかを実証
している。
【0023】図2は、カードとチップ・キャリアの間の
相対法線変位のパターンを示し、60℃の温度変化の下
でのカードのたわみと、同じ温度変化の下で各はんだボ
ール内に生じるひずみを示す図である。図3は、モジュ
ール平面内のひずみを示す図である。
相対法線変位のパターンを示し、60℃の温度変化の下
でのカードのたわみと、同じ温度変化の下で各はんだボ
ール内に生じるひずみを示す図である。図3は、モジュ
ール平面内のひずみを示す図である。
【0024】図1、図2および図3を検討すると、セラ
ミック・キャリアを有機回路基板に取り付け、この構造
の温度を変化させる時、この構造内に大きな応力が生じ
ることがわかる。この応力は、はんだボール接続によっ
て伝えられ、あるいははんだボール接続に印加される。
したがって、この応力に抵抗するためには、すなわち、
はんだボール接続14での、あるいはチップまたはキャ
リア上のボンディング・パッドへのはんだボールの接続
でのこの構造の破壊を防ぐには、はんだボールが、破壊
なしにこの応力に耐えるのに十分な寸法と強度を有し、
パッドへの接着が、破壊なしにこの応力に耐えるのに十
分な強度またはそれに十分な補強を有することが必要で
ある。したがって、はんだボールは、し緩状態または応
力除去状態でチップ・キャリアと回路基板用の電気コネ
クタとして働く必要があるだけではなく、本質的に「可
塑性」の機械的構造要素として働いて、カードとチップ
・キャリアの膨張によって引き起こされる移動量の差に
よって、この構造の破壊を引き起こすに十分な応力が発
生するのを防止しなければならない。
ミック・キャリアを有機回路基板に取り付け、この構造
の温度を変化させる時、この構造内に大きな応力が生じ
ることがわかる。この応力は、はんだボール接続によっ
て伝えられ、あるいははんだボール接続に印加される。
したがって、この応力に抵抗するためには、すなわち、
はんだボール接続14での、あるいはチップまたはキャ
リア上のボンディング・パッドへのはんだボールの接続
でのこの構造の破壊を防ぐには、はんだボールが、破壊
なしにこの応力に耐えるのに十分な寸法と強度を有し、
パッドへの接着が、破壊なしにこの応力に耐えるのに十
分な強度またはそれに十分な補強を有することが必要で
ある。したがって、はんだボールは、し緩状態または応
力除去状態でチップ・キャリアと回路基板用の電気コネ
クタとして働く必要があるだけではなく、本質的に「可
塑性」の機械的構造要素として働いて、カードとチップ
・キャリアの膨張によって引き起こされる移動量の差に
よって、この構造の破壊を引き起こすに十分な応力が発
生するのを防止しなければならない。
【0025】チップ・キャリアと回路基板の熱膨張係数
の差による熱応力を最小にし、実際にこれを基本的にな
くすための構造を、図4と図5に示す。本発明によれ
ば、その一面上に入出力パッド22のアレイを有し、こ
の入出力パッド22が、チップとの間での入出力信号の
接続だけでなく、電力と接地の接続をも提供する、従来
型の集積回路チップ20が提供される。このアレイを、
一般にチップの「フットプリント」と称する。現在使用
可能な回路技術を用いると、入出力パッドを、1区域の
アレイ・パターン内で互いに0.20mm、通常は0.
25mmまで近づけることができる。
の差による熱応力を最小にし、実際にこれを基本的にな
くすための構造を、図4と図5に示す。本発明によれ
ば、その一面上に入出力パッド22のアレイを有し、こ
の入出力パッド22が、チップとの間での入出力信号の
接続だけでなく、電力と接地の接続をも提供する、従来
型の集積回路チップ20が提供される。このアレイを、
一般にチップの「フットプリント」と称する。現在使用
可能な回路技術を用いると、入出力パッドを、1区域の
アレイ・パターン内で互いに0.20mm、通常は0.
25mmまで近づけることができる。
【0026】頂面26と底面28を有するチップ・キャ
リア24を設ける(用語「頂」および「底」は、この2
つの面を区別するために使用するに過ぎず、この構造を
カードに取り付ける時またはカードを計算機に取り付け
る時のチップまたはキャリアの向きを具体的に指すもの
ではない)。チップ・キャリア24の頂面26は、集積
回路チップ20上の入出力パッド22のパターンまたは
フットプリントに対応するパターンで配列されたボンデ
ィング・パッド30のアレイを有する。チップ・キャリ
ア24の底面28は、金属メッキしたバイア34によっ
てボンディング・パッド30の1組に接続された第2組
のボンディング・パッド32を有する。図示のように、
各層と様々な金属層を相互接続するバイアとの間に形成
された線35を備える、チップ・キャリアを構成する材
料の層を複数設けることができる。また、チップ・キャ
リアを単一層とすることもできる。キャリアが単一層で
あるか複数の層から形成されるかは、本発明の目的にと
って重要でない。
リア24を設ける(用語「頂」および「底」は、この2
つの面を区別するために使用するに過ぎず、この構造を
カードに取り付ける時またはカードを計算機に取り付け
る時のチップまたはキャリアの向きを具体的に指すもの
ではない)。チップ・キャリア24の頂面26は、集積
回路チップ20上の入出力パッド22のパターンまたは
フットプリントに対応するパターンで配列されたボンデ
ィング・パッド30のアレイを有する。チップ・キャリ
ア24の底面28は、金属メッキしたバイア34によっ
てボンディング・パッド30の1組に接続された第2組
のボンディング・パッド32を有する。図示のように、
各層と様々な金属層を相互接続するバイアとの間に形成
された線35を備える、チップ・キャリアを構成する材
料の層を複数設けることができる。また、チップ・キャ
リアを単一層とすることもできる。キャリアが単一層で
あるか複数の層から形成されるかは、本発明の目的にと
って重要でない。
【0027】チップ・キャリア24は、集積回路チップ
20より大きいので、底面28上のボンディング・パッ
ド32間の間隔は、頂面26上のボンディング・パッド
30間の間隔より大きくすることができ、通常はそうす
る(ボンディング・パッド30の間隔は、上述のよう
に、集積回路チップ20上の入出力パッド22の間隔に
よって規定される)。これを、ファン・アウト・パター
ンと称する。ボンディング・パッド32の間隔は、通常
は1.27mmである。これは、ピンに必要な距離より
狭いが、基板上に微細線(すなわち0.025mm)を
形成することが必要にはならない大きさである。この微
細線は、上述のように、コストが高くつく可能性があ
り、それが不要な多くの区域を含めて基板の表面全体に
わたって実施することが難しい。
20より大きいので、底面28上のボンディング・パッ
ド32間の間隔は、頂面26上のボンディング・パッド
30間の間隔より大きくすることができ、通常はそうす
る(ボンディング・パッド30の間隔は、上述のよう
に、集積回路チップ20上の入出力パッド22の間隔に
よって規定される)。これを、ファン・アウト・パター
ンと称する。ボンディング・パッド32の間隔は、通常
は1.27mmである。これは、ピンに必要な距離より
狭いが、基板上に微細線(すなわち0.025mm)を
形成することが必要にはならない大きさである。この微
細線は、上述のように、コストが高くつく可能性があ
り、それが不要な多くの区域を含めて基板の表面全体に
わたって実施することが難しい。
【0028】本発明では、これから説明するように、回
路基板と同一の材料からチップ・キャリア24を作るこ
とが好ましい。チップ・キャリアを基板と同一の材料か
ら形成しない場合でも、とにかく基板と類似の熱膨張係
数を有する必要がある。すなわち、キャリアと回路基板
の熱膨張係数の差が、約20%を超えてはならない。チ
ップ・キャリアと基板は、有機誘電材料から作成する。
好ましい実施例では、チップ・キャリアと基板を共に上
記のガラス充填エポキシ材FR−4から作成する。この
FR−4は、約17〜20×10-6ppm/℃の熱膨張
係数を有する。
路基板と同一の材料からチップ・キャリア24を作るこ
とが好ましい。チップ・キャリアを基板と同一の材料か
ら形成しない場合でも、とにかく基板と類似の熱膨張係
数を有する必要がある。すなわち、キャリアと回路基板
の熱膨張係数の差が、約20%を超えてはならない。チ
ップ・キャリアと基板は、有機誘電材料から作成する。
好ましい実施例では、チップ・キャリアと基板を共に上
記のガラス充填エポキシ材FR−4から作成する。この
FR−4は、約17〜20×10-6ppm/℃の熱膨張
係数を有する。
【0029】このチップ・キャリアを製造する好ましい
方法は、大パネル・フォーマットである。パネルは、処
理の後に、小さな断片に切断することができる。したが
って、パネルの小さな1つの区画の欠陥が、カード全体
ではなく、製造される多数の小さな複合部片のうちの1
つまたは少数にしか影響しないように大きな部片を処理
することによって、生産性が向上する。これによって歩
どまりが向上する。一般に、必要な表面配線とバイア
は、大パネルの製造中に形成する。しかし、従来の技術
によるパネル設備では、約0.13mmの線および間隔
しか製造できず、複雑な半導体デバイスのファン・アウ
ト配線には不十分である。
方法は、大パネル・フォーマットである。パネルは、処
理の後に、小さな断片に切断することができる。したが
って、パネルの小さな1つの区画の欠陥が、カード全体
ではなく、製造される多数の小さな複合部片のうちの1
つまたは少数にしか影響しないように大きな部片を処理
することによって、生産性が向上する。これによって歩
どまりが向上する。一般に、必要な表面配線とバイア
は、大パネルの製造中に形成する。しかし、従来の技術
によるパネル設備では、約0.13mmの線および間隔
しか製造できず、複雑な半導体デバイスのファン・アウ
ト配線には不十分である。
【0030】必要な微細線技術は、2つの方法のうちの
どちらかで得られる。大パネルに対してアディティブ・
メッキ技法を用いて、平坦な銅と薄いレジストを利用
し、半オンス銅線をメッキした後に平坦な銅をエッチン
グすると、半導体デバイスへの配線に必要な微細線(約
0.025〜0.077mm)を製造することができ
る。その後、応用分野の必要に応じて、この大パネルを
より小さな部片に切断する。あるいは別法として、バイ
アと中間層を、標準のパネル製造設備で製造することも
できる。このパネルは、外面上に半オンス銅(1オンス
銅が標準)を設けて製作する。その後、このパネルを、
個々のチップ・キャリアに切断または成形する。これら
のチップ・キャリアは、その後、約0.025mm未満
の線幅と0.051mm未満の間隔を形成する能力を有
する、セラミック・モジュール・フォトエッチング・ラ
インで処理する。
どちらかで得られる。大パネルに対してアディティブ・
メッキ技法を用いて、平坦な銅と薄いレジストを利用
し、半オンス銅線をメッキした後に平坦な銅をエッチン
グすると、半導体デバイスへの配線に必要な微細線(約
0.025〜0.077mm)を製造することができ
る。その後、応用分野の必要に応じて、この大パネルを
より小さな部片に切断する。あるいは別法として、バイ
アと中間層を、標準のパネル製造設備で製造することも
できる。このパネルは、外面上に半オンス銅(1オンス
銅が標準)を設けて製作する。その後、このパネルを、
個々のチップ・キャリアに切断または成形する。これら
のチップ・キャリアは、その後、約0.025mm未満
の線幅と0.051mm未満の間隔を形成する能力を有
する、セラミック・モジュール・フォトエッチング・ラ
インで処理する。
【0031】集積回路チップ20は、はんだボール36
によってチップ・キャリア24に取り付ける。はんだボ
ール36は、集積回路チップ20上の入出力パッド22
を、チップ・キャリア24の頂面26上のボンディング
・パッド30に相互接続する。普通どんなはんだでも使
用できる。ただし、好ましい実施例では、これから説明
するように、チップ上のはんだに、チップ・キャリアを
基板に接続するはんだよりも高い融点を有するはんだを
使用することが好ましい。そのようなはんだの1つが、
鉛90%、すず10%である。その代わりに、各種の鉛
−インジウムはんだなど、低融点(たとえば、約140
〜180℃)はんだを使用することもできる。
によってチップ・キャリア24に取り付ける。はんだボ
ール36は、集積回路チップ20上の入出力パッド22
を、チップ・キャリア24の頂面26上のボンディング
・パッド30に相互接続する。普通どんなはんだでも使
用できる。ただし、好ましい実施例では、これから説明
するように、チップ上のはんだに、チップ・キャリアを
基板に接続するはんだよりも高い融点を有するはんだを
使用することが好ましい。そのようなはんだの1つが、
鉛90%、すず10%である。その代わりに、各種の鉛
−インジウムはんだなど、低融点(たとえば、約140
〜180℃)はんだを使用することもできる。
【0032】回路基板38を設けるが、これは、上述し
たように、チップ・キャリア24と同じ材料から形成す
るか、少なくとも類似の熱膨張係数を有する材料から形
成することが好ましい。上述したように、好ましい材料
は、当業界で通常はFR−4として知られるエポキシと
ガラスの組合せであるが、ポリイミドなど、類似の特性
を有する他の材料も使用できる。ボンディング・サイト
42をチップ・キャリア24の底面28上のボンディン
グ・パッド32に対応するアレイとして形成して、導線
40を基板の表面に設ける。
たように、チップ・キャリア24と同じ材料から形成す
るか、少なくとも類似の熱膨張係数を有する材料から形
成することが好ましい。上述したように、好ましい材料
は、当業界で通常はFR−4として知られるエポキシと
ガラスの組合せであるが、ポリイミドなど、類似の特性
を有する他の材料も使用できる。ボンディング・サイト
42をチップ・キャリア24の底面28上のボンディン
グ・パッド32に対応するアレイとして形成して、導線
40を基板の表面に設ける。
【0033】その後、ボンディング・パッド32を、は
んだボール44によってボンディング・サイト42に接
着する。はんだボール44は、どんなはんだ材料でもよ
いが、すず−鉛共晶はんだ(すず63%、鉛37%)な
どの低融点はんだであることが好ましい。このはんだの
融点が、チップをチップ・キャリアに接合するはんだよ
り低い場合、その接合を再度リフローする必要はない。
ただし、経験によれば、チップ接合を再度溶融させて
も、このパッケージの信頼性に対して害はなく、通常の
処理の間にデバイスまたは相互接続が影響を受けないこ
とがわかっていることに留意されたい。
んだボール44によってボンディング・サイト42に接
着する。はんだボール44は、どんなはんだ材料でもよ
いが、すず−鉛共晶はんだ(すず63%、鉛37%)な
どの低融点はんだであることが好ましい。このはんだの
融点が、チップをチップ・キャリアに接合するはんだよ
り低い場合、その接合を再度リフローする必要はない。
ただし、経験によれば、チップ接合を再度溶融させて
も、このパッケージの信頼性に対して害はなく、通常の
処理の間にデバイスまたは相互接続が影響を受けないこ
とがわかっていることに留意されたい。
【0034】米国特許第4825284号明細書に記載
の種類の石英充填エポキシなどのカプセル封じ材料46
を使用して、集積回路チップ20とチップ・キャリア2
4の間のはんだ接続を保護し補強することができる。ま
た、チップとキャリアを、米国特許第4034468号
明細書に記載の技法に類似の方法で熱的に強化すること
もできる。
の種類の石英充填エポキシなどのカプセル封じ材料46
を使用して、集積回路チップ20とチップ・キャリア2
4の間のはんだ接続を保護し補強することができる。ま
た、チップとキャリアを、米国特許第4034468号
明細書に記載の技法に類似の方法で熱的に強化すること
もできる。
【0035】
【発明の効果】はんだボールによって取り付けられた、
基板と熱膨張係数の一致するチップ・キャリアを使用す
ることによって、セラミック・キャリアの使用に比べて
複数の大きな利益が達成される。これらの利益の1つ
は、望むなら比較的大きなチップ・キャリアを利用でき
ることである。ただし、プリント配線基板のバイア・グ
リッド(通常約1.27mm)を利用することによっ
て、600本以上の入出力を有するチップ・キャリア
を、36mm角に収めることができる。さらに、熱的不
一致が存在しないとき、はんだボール44の寸法を、構
造・強度要件ではなく、主に電流容量要件に基づいて選
択でき、したがって、明らかに小さな寸法とすることが
できる。はんだボールは小さいほど互いにより密に配置
することができるので、達成可能なピッチとキャリア寸
法がさらに小さくなる。
基板と熱膨張係数の一致するチップ・キャリアを使用す
ることによって、セラミック・キャリアの使用に比べて
複数の大きな利益が達成される。これらの利益の1つ
は、望むなら比較的大きなチップ・キャリアを利用でき
ることである。ただし、プリント配線基板のバイア・グ
リッド(通常約1.27mm)を利用することによっ
て、600本以上の入出力を有するチップ・キャリア
を、36mm角に収めることができる。さらに、熱的不
一致が存在しないとき、はんだボール44の寸法を、構
造・強度要件ではなく、主に電流容量要件に基づいて選
択でき、したがって、明らかに小さな寸法とすることが
できる。はんだボールは小さいほど互いにより密に配置
することができるので、達成可能なピッチとキャリア寸
法がさらに小さくなる。
【0036】したがって、本発明は、回路基板と熱膨張
係数が一致するチップ・キャリア上に微細線ファン・ア
ウト・パターンを有する構造、およびこれを製造する方
法を記載するものである。チップをキャリアに接着する
ための線パターンは、キャリアを基板に接着するための
線パターンよりはるかに微細にすることができるので、
このようなチップ・キャリアは、多数の入出力パッドを
非常に密な間隔で有するチップに対処できる。このチッ
プ・キャリアまたはモジュールは、非常に小さいはんだ
ボールを用いて回路基板に取り付けることができるの
で、キャリア上の取付けパッドの間隔を最小にすること
ができる。さらに、このチップ・キャリアまたはモジュ
ールは、熱的不一致の問題によって寸法が制限されない
ので、非常に多数の入出力接続を有することができる。
さらに、はんだボールが小さいので、より微細な入出力
グリッド(たとえば約0.51mm)を達成することが
でき、このため、十分に小さなキャリア上に非常に多数
の相互接続(たとえば、約25.4mm角のキャリア上
に2500本の入出力)がもたらされる。
係数が一致するチップ・キャリア上に微細線ファン・ア
ウト・パターンを有する構造、およびこれを製造する方
法を記載するものである。チップをキャリアに接着する
ための線パターンは、キャリアを基板に接着するための
線パターンよりはるかに微細にすることができるので、
このようなチップ・キャリアは、多数の入出力パッドを
非常に密な間隔で有するチップに対処できる。このチッ
プ・キャリアまたはモジュールは、非常に小さいはんだ
ボールを用いて回路基板に取り付けることができるの
で、キャリア上の取付けパッドの間隔を最小にすること
ができる。さらに、このチップ・キャリアまたはモジュ
ールは、熱的不一致の問題によって寸法が制限されない
ので、非常に多数の入出力接続を有することができる。
さらに、はんだボールが小さいので、より微細な入出力
グリッド(たとえば約0.51mm)を達成することが
でき、このため、十分に小さなキャリア上に非常に多数
の相互接続(たとえば、約25.4mm角のキャリア上
に2500本の入出力)がもたらされる。
【0037】本発明の幾つかの実施例を図示し、説明し
てきたが、特許請求の範囲に定義する本発明の精神から
逸脱することなく、様々な適応および修正を行うことが
できる。
てきたが、特許請求の範囲に定義する本発明の精神から
逸脱することなく、様々な適応および修正を行うことが
できる。
【図1】はんだボール接続によるガラス充填有機回路基
板カード(FR−4)へのセラミック・チップ・キャリ
アの接続を示し、温度上昇時に熱的不一致のために生じ
るひずみパターンを示す、多少概略的な縦断面図であ
る。
板カード(FR−4)へのセラミック・チップ・キャリ
アの接続を示し、温度上昇時に熱的不一致のために生じ
るひずみパターンを示す、多少概略的な縦断面図であ
る。
【図2】熱応力の下での回路基板とセラミック・モジュ
ールの相対的変形を示し、各はんだボール接続内の平均
法線ひずみを示すグラフである。
ールの相対的変形を示し、各はんだボール接続内の平均
法線ひずみを示すグラフである。
【図3】回路基板とセラミック・モジュールの間の相対
的せん断変位を示し、基板とモジュールの間の平面方向
でのひずみと各はんだボール内の平均せん断ひずみを示
すグラフである。
的せん断変位を示し、基板とモジュールの間の平面方向
でのひずみと各はんだボール内の平均せん断ひずみを示
すグラフである。
【図4】本発明による、キャリアへのチップの取付けと
回路カードへのキャリアの取付けを示す、分解透視図で
ある。
回路カードへのキャリアの取付けを示す、分解透視図で
ある。
【図5】本発明によって取り付けられ接続された集積回
路チップ、チップ・キャリアおよび回路基板を示す、図
1より拡大した縮尺の縦断面図である。
路チップ、チップ・キャリアおよび回路基板を示す、図
1より拡大した縮尺の縦断面図である。
10 セラミック・チップ・キャリア 12 ガラス充填エポキシ有機回路カード 14 はんだボール接続 20 集積回路チップ 22 入出力パッド 24 チップ・キャリア 26 頂面 28 底面 30 ボンディング・パッド 32 ボンディング・パッド 34 バイア 35 線 36 はんだボール 38 回路基板 40 導線 42 ボンディング・サイト 44 はんだボール 46 カプセル封じ材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タマル・アラン・ショルテス アメリカ合衆国13760、ニューヨーク州エ ンディコット、ウェスト・メイン・ストリ ート504−27
Claims (12)
- 【請求項1】フットプリントを形成する入出力パッドの
表面アレイをその一面上に有する集積回路チップと、 第1および第2の対向する表面を有する、有機誘電材料
から形成されたチップ・キャリアと、 前記チップ・キャリアの前記第1表面上に形成され、前
記フットプリントに対応するアレイに配列された、第1
組のボンディング・パッドと、 前記チップ上の前記入出力パッドを、前記チップ・キャ
リア上の前記第1組のボンディング・パッドに相互接続
する、第1組のはんだ接続と、 前記チップ・キャリアの前記第2表面上に形成され、ア
レイに配列された、第2組のボンディング・パッドと、 前記チップ・キャリアを貫通して延び、前記第1組のボ
ンディング・パッドを前記第2組のボンディング・パッ
ドに接続する、導電性バイアと、 前記チップ・キャリアと類似の熱膨張係数を有する有機
材料から形成された回路基板と、 前記回路基板上に形成され、前記チップ・キャリア上の
前記第2ボンディング・パッドのアレイのパターンに対
応するパターンに配列された、1組の電気接続サイト
と、 前記チップ・キャリア上の前記第2組のボンディング・
パッドのパッドを前記回路基板上の前記電気接続サイト
に相互接続する、第2組のはんだ接続と、 前記第2組のボンディング・パッドに接続された、前記
回路基板上の配線とを備える、集積回路チップを回路基
板上に取り付ける装置。 - 【請求項2】前記チップ・キャリアと前記回路ボード
が、同じ材料から形成されることを特徴とする、請求項
1の装置。 - 【請求項3】前記材料が、ガラス充填エポキシであるこ
とを特徴とする、請求項2の装置。 - 【請求項4】前記第1組のはんだ接続が、前記第2組の
はんだ接続よりも高融点のはんだから形成されることを
特徴とする、請求項1の装置。 - 【請求項5】さらに、前記第1ボンディング・パッドの
パターンが、前記第2ボンディング・パッドのパターン
より微細であることを特徴とする、請求項1の装置。 - 【請求項6】前記チップ・キャリアの材料と前記回路基
板の材料の熱膨張係数の差が、約20%を超えないこと
を特徴とする、請求項1の装置。 - 【請求項7】フットプリントを形成する入出力パッドの
表面アレイをその一面上に有する集積回路チップを設け
るステップと、 第1および第2の対向する表面を有する、有機誘電材料
から形成されたチップ・キャリアを設けるステップと、 前記フットプリントに対応するアレイに配列された第1
組のボンディング・パッドを、前記チップ・キャリアの
前記第1表面上に形成するステップと、 前記チップ上の前記入出力パッドと前記チップ・キャリ
ア上の前記第1組のボンディング・パッドの間に、第1
組のはんだ接続を形成するステップと、 アレイに配列された第2組のボンディング・パッドを前
記チップ・キャリアの前記第2表面上に形成するステッ
プと、 前記第1組のボンディング・パッドを前記第2組のボン
ディング・パッドに接続するため、前記チップ・キャリ
アを貫通する導電性バイアを形成するステップと、 前記チップ・キャリアと類似の熱膨張係数を有する有機
材料から形成された回路基板を設けるステップと、 前記チップ・キャリア上の前記第2ボンディング・パッ
ドのアレイのパターンに対応するパターンに配列された
1組の電気接続サイトを、前記回路基板上に形成するス
テップと、 前記チップ・キャリア上の前記第2組のボンディング・
パッドのパッドと前記回路基板上の前記電気接続サイト
の間に、第2組のはんだ接続を形成するステップと、 前記第2組のボンディング・パッドに接続された、前記
回路基板上の配線を形成するステップとを含む、集積回
路チップを回路基板上に取り付ける方法。 - 【請求項8】前記チップ・キャリアと前記回路基板が、
同じ材料から形成されることを特徴とする、請求項7の
方法。 - 【請求項9】前記材料が、ガラス充填エポキシであるこ
とを特徴とする、請求項8の方法。 - 【請求項10】前記第1組のはんだ接続が、前記第2組
のはんだ接続よりも高融点のはんだから形成されること
を特徴とする、請求項7の方法。 - 【請求項11】さらに、前記第1ボンディング・パッド
のパターンが、第2ボンディング・パッドのパターンよ
り微細であることを特徴とする、請求項7の方法。 - 【請求項12】チップ・キャリアの材料と回路基板の材
料の熱膨張係数の差が、約20%を超えないことを特徴
とする、請求項7の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/848,467 US5483421A (en) | 1992-03-09 | 1992-03-09 | IC chip attachment |
US848467 | 1992-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0645506A JPH0645506A (ja) | 1994-02-18 |
JPH0779141B2 true JPH0779141B2 (ja) | 1995-08-23 |
Family
ID=25303354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5046963A Expired - Fee Related JPH0779141B2 (ja) | 1992-03-09 | 1993-03-08 | 集積回路チップ取付け装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5483421A (ja) |
EP (1) | EP0560276A2 (ja) |
JP (1) | JPH0779141B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000036646A1 (fr) * | 1998-12-14 | 2000-06-22 | Fujitsu Limited | Adaptateur de montage pour boitier de grille matricielle a billes, structure de montage pour ce type de boitier utilisant l'adaptateur, et procede de reparation du boitier en question |
Families Citing this family (155)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766670A (en) * | 1993-11-17 | 1998-06-16 | Ibm | Via fill compositions for direct attach of devices and methods for applying same |
JPH06268381A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
AU4160096A (en) * | 1994-11-15 | 1996-06-06 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
JP3297567B2 (ja) * | 1995-02-09 | 2002-07-02 | 京セラ株式会社 | 半導体素子収納用パッケージおよびその実装構造 |
JP3452678B2 (ja) * | 1995-03-03 | 2003-09-29 | 三菱電機株式会社 | 配線構成体の製造方法 |
US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
US5716222A (en) * | 1995-11-03 | 1998-02-10 | Advanced Interconnections Corporation | Ball grid array including modified hard ball contacts and apparatus for attaching hard ball contacts to a ball grid array |
US5991160A (en) * | 1995-12-27 | 1999-11-23 | Infineon Technologies Corporation | Surface mount LED alphanumeric display |
JP3437369B2 (ja) * | 1996-03-19 | 2003-08-18 | 松下電器産業株式会社 | チップキャリアおよびこれを用いた半導体装置 |
US6351389B1 (en) | 1996-05-07 | 2002-02-26 | Sun Microsystems, Inc. | Device and method for packaging an electronic device |
JP3420435B2 (ja) * | 1996-07-09 | 2003-06-23 | 松下電器産業株式会社 | 基板の製造方法、半導体装置及び半導体装置の製造方法 |
US5815374A (en) * | 1996-09-30 | 1998-09-29 | International Business Machines Corporation | Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations |
SG71046A1 (en) | 1996-10-10 | 2000-03-21 | Connector Systems Tech Nv | High density connector and method of manufacture |
US5900312A (en) * | 1996-11-08 | 1999-05-04 | W. L. Gore & Associates, Inc. | Integrated circuit chip package assembly |
WO1998020557A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
US5996221A (en) * | 1996-12-12 | 1999-12-07 | Lucent Technologies Inc. | Method for thermocompression bonding structures |
US5920123A (en) * | 1997-01-24 | 1999-07-06 | Micron Technology, Inc. | Multichip module assembly having via contacts and method of making the same |
WO1998044564A1 (en) | 1997-04-02 | 1998-10-08 | Tessera, Inc. | Chip with internal signal routing in external element |
US5990564A (en) * | 1997-05-30 | 1999-11-23 | Lucent Technologies Inc. | Flip chip packaging of memory chips |
EP0993039B1 (en) * | 1997-06-26 | 2006-08-30 | Hitachi Chemical Company, Ltd. | Substrate for mounting semiconductor chips |
US6016949A (en) * | 1997-07-01 | 2000-01-25 | International Business Machines Corporation | Integrated placement and soldering pickup head and method of using |
US5953816A (en) * | 1997-07-16 | 1999-09-21 | General Dynamics Information Systems, Inc. | Process of making interposers for land grip arrays |
US6317333B1 (en) * | 1997-08-28 | 2001-11-13 | Mitsubishi Denki Kabushiki Kaisha | Package construction of semiconductor device |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
US5991161A (en) * | 1997-12-19 | 1999-11-23 | Intel Corporation | Multi-chip land grid array carrier |
JP3849277B2 (ja) * | 1998-01-26 | 2006-11-22 | ソニー株式会社 | 半導体装置 |
US6169663B1 (en) * | 1998-03-12 | 2001-01-02 | Medallion Technology, Llc | Integrated circuit connection using an electrically conductive adhesive |
US6137164A (en) * | 1998-03-16 | 2000-10-24 | Texas Instruments Incorporated | Thin stacked integrated circuit device |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
JP3681542B2 (ja) * | 1998-07-01 | 2005-08-10 | 富士通株式会社 | プリント回路基板および多段バンプ用中継基板 |
US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
US6050832A (en) * | 1998-08-07 | 2000-04-18 | Fujitsu Limited | Chip and board stress relief interposer |
US6194667B1 (en) * | 1998-08-19 | 2001-02-27 | International Business Machines Corporation | Receptor pad structure for chip carriers |
US6424034B1 (en) | 1998-08-31 | 2002-07-23 | Micron Technology, Inc. | High performance packaging for microprocessors and DRAM chips which minimizes timing skews |
JP3420706B2 (ja) * | 1998-09-22 | 2003-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 |
US6424630B1 (en) | 1998-10-30 | 2002-07-23 | Advanced Micro Devices, Inc. | Apparatus and method for calibrating a home networking station receiving network signals on a telephone line medium |
TW444236B (en) | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
US6703188B1 (en) * | 1999-03-29 | 2004-03-09 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Method of fabricating optical waveguide structure |
US6259155B1 (en) | 1999-04-12 | 2001-07-10 | International Business Machines Corporation | Polymer enhanced column grid array |
JP2000323599A (ja) * | 1999-05-13 | 2000-11-24 | Nec Corp | Lsiのパッケージ構造 |
US6376769B1 (en) * | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
US6221682B1 (en) | 1999-05-28 | 2001-04-24 | Lockheed Martin Corporation | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects |
JP2001007473A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | 集積回路素子の実装構造および方法 |
US6373717B1 (en) | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
US6351393B1 (en) | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
KR100788011B1 (ko) * | 1999-12-21 | 2007-12-21 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지 |
US6670558B2 (en) * | 1999-12-29 | 2003-12-30 | Intel Corporation | Inline and “Y” input-output bus topology |
US6444921B1 (en) * | 2000-02-03 | 2002-09-03 | Fujitsu Limited | Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like |
US6538213B1 (en) | 2000-02-18 | 2003-03-25 | International Business Machines Corporation | High density design for organic chip carriers |
US6580031B2 (en) | 2000-03-14 | 2003-06-17 | Amerasia International Technology, Inc. | Method for making a flexible circuit interposer having high-aspect ratio conductors |
JP4041675B2 (ja) * | 2000-04-20 | 2008-01-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
US6822469B1 (en) * | 2000-07-31 | 2004-11-23 | Eaglestone Partners I, Llc | Method for testing multiple semiconductor wafers |
US6812048B1 (en) | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US7221043B1 (en) * | 2000-10-20 | 2007-05-22 | Silverbrook Research Pty Ltd | Integrated circuit carrier with recesses |
US6791846B2 (en) * | 2000-10-30 | 2004-09-14 | Sun Microsystems, Inc. | Power distribution system with a dedicated power structure and a high performance voltage regulator |
US6686657B1 (en) * | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US6529022B2 (en) * | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US6429527B1 (en) | 2001-01-17 | 2002-08-06 | International Business Corporation | Method and article for filling apertures in a high performance electronic substrate |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
JP4605930B2 (ja) * | 2001-03-29 | 2011-01-05 | 京セラ株式会社 | 高周波半導体素子収納用パッケージ |
US6914786B1 (en) * | 2001-06-14 | 2005-07-05 | Lsi Logic Corporation | Converter device |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TWI286381B (en) * | 2002-08-27 | 2007-09-01 | Gigno Technology Co Ltd | Multi-chip integrated module |
US6943446B2 (en) * | 2002-11-08 | 2005-09-13 | Lsi Logic Corporation | Via construction for structural support |
US6952352B2 (en) * | 2002-12-09 | 2005-10-04 | International Business Machines Corp. | Integrated circuit chip package with formable intermediate 3D wiring structure |
US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
CA2455024A1 (en) * | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US7023707B2 (en) * | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
US7226654B2 (en) * | 2003-07-29 | 2007-06-05 | Kyocera Corporation | Laminated wiring board and its mounting structure |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7478472B2 (en) * | 2004-03-03 | 2009-01-20 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with signal wire shielding |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7332818B2 (en) * | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
US20070251719A1 (en) * | 2006-04-27 | 2007-11-01 | Rick Sturdivant | Selective, hermetically sealed microwave package apparatus and methods |
WO2007142033A1 (ja) * | 2006-06-02 | 2007-12-13 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品およびその製造方法 |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US7539034B2 (en) * | 2007-02-01 | 2009-05-26 | Qimonda North America Corp. | Memory configured on a common substrate |
JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
US8557700B2 (en) | 2008-05-09 | 2013-10-15 | Invensas Corporation | Method for manufacturing a chip-size double side connection package |
JP2011199261A (ja) * | 2010-02-24 | 2011-10-06 | Panasonic Corp | 電子部品 |
US20120286416A1 (en) * | 2011-05-11 | 2012-11-15 | Tessera Research Llc | Semiconductor chip package assembly and method for making same |
US8957520B2 (en) * | 2011-06-08 | 2015-02-17 | Tessera, Inc. | Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts |
US8957531B2 (en) | 2011-10-20 | 2015-02-17 | International Business Machines Corporation | Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity |
JP5696643B2 (ja) * | 2011-10-26 | 2015-04-08 | トヨタ自動車株式会社 | 歪測定装置、線膨張係数測定方法、及び、サーモビュアの補正係数測定方法 |
US20130215586A1 (en) * | 2012-02-16 | 2013-08-22 | Ibiden Co., Ltd. | Wiring substrate |
US8884427B2 (en) | 2013-03-14 | 2014-11-11 | Invensas Corporation | Low CTE interposer without TSV structure |
ES2952609T3 (es) * | 2015-05-13 | 2023-11-02 | Nagravision Sarl | Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas |
US20170287838A1 (en) | 2016-04-02 | 2017-10-05 | Intel Corporation | Electrical interconnect bridge |
US10177099B2 (en) * | 2016-04-07 | 2019-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure, package on package structure and packaging method |
US10181447B2 (en) | 2017-04-21 | 2019-01-15 | Invensas Corporation | 3D-interconnect |
KR102602697B1 (ko) * | 2018-05-21 | 2023-11-16 | 삼성전자주식회사 | 베이스 기판을 가지는 전자 장치 |
US20210090981A1 (en) * | 2019-09-23 | 2021-03-25 | Intel Corporation | Surface finish surrounding a pad |
US11309246B2 (en) | 2020-02-05 | 2022-04-19 | Apple Inc. | High density 3D interconnect configuration |
US12040284B2 (en) | 2021-11-12 | 2024-07-16 | Invensas Llc | 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4034468A (en) * | 1976-09-03 | 1977-07-12 | Ibm Corporation | Method for making conduction-cooled circuit package |
US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
CA1183280A (en) * | 1981-02-09 | 1985-02-26 | Francis N. Sinnadurai | Integrated circuit chip carrier |
US4415025A (en) * | 1981-08-10 | 1983-11-15 | International Business Machines Corporation | Thermal conduction element for semiconductor devices |
JPS59151443A (ja) * | 1983-02-17 | 1984-08-29 | Fujitsu Ltd | 半導体装置 |
GB8412674D0 (en) * | 1984-05-18 | 1984-06-27 | British Telecomm | Integrated circuit chip carrier |
JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
JPS62287658A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | セラミックス多層回路板 |
JP2548602B2 (ja) * | 1988-04-12 | 1996-10-30 | 株式会社日立製作所 | 半導体実装モジュール |
US5065227A (en) * | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
-
1992
- 1992-03-09 US US07/848,467 patent/US5483421A/en not_active Expired - Lifetime
-
1993
- 1993-03-08 JP JP5046963A patent/JPH0779141B2/ja not_active Expired - Fee Related
- 1993-03-09 EP EP93103741A patent/EP0560276A2/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000036646A1 (fr) * | 1998-12-14 | 2000-06-22 | Fujitsu Limited | Adaptateur de montage pour boitier de grille matricielle a billes, structure de montage pour ce type de boitier utilisant l'adaptateur, et procede de reparation du boitier en question |
Also Published As
Publication number | Publication date |
---|---|
US5483421A (en) | 1996-01-09 |
EP0560276A2 (en) | 1993-09-15 |
EP0560276A3 (ja) | 1994-02-16 |
JPH0645506A (ja) | 1994-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0779141B2 (ja) | 集積回路チップ取付け装置 | |
US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
US6397459B2 (en) | Printed wiring board with mounted circuit elements using a terminal density conversion board | |
US6570259B2 (en) | Apparatus to reduce thermal fatigue stress on flip chip solder connections | |
US6696757B2 (en) | Contact structure for reliable metallic interconnection | |
CN100523898C (zh) | Lsi封装及其装配方法 | |
US5367435A (en) | Electronic package structure and method of making same | |
JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
EP0729180B1 (en) | Packaging multi-chip modules without wirebond interconnection | |
US5239448A (en) | Formulation of multichip modules | |
US5477933A (en) | Electronic device interconnection techniques | |
US6816385B1 (en) | Compliant laminate connector | |
US20040262777A1 (en) | Components, methods and assemblies for multi-chip packages | |
US20100202122A1 (en) | Carrier assembly for an integrated circuit | |
JPH06112271A (ja) | ダイレクト・チップ・アタッチ・モジュール | |
EP1588407A2 (en) | Area array package with non-electrically connected solder balls | |
US20070090506A1 (en) | Interposer for compliant interfacial coupling | |
EP1744362B1 (en) | Semiconductor device and electronic apparatus | |
US7015066B2 (en) | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly | |
US7227268B2 (en) | Placement of sacrificial solder balls underneath the PBGA substrate | |
JP3171297B2 (ja) | パッケージの実装方法 | |
JPH11265967A (ja) | Lsi実装基板の構造及びその製造方法 | |
US20220310571A1 (en) | Electronic device | |
JP2001007473A (ja) | 集積回路素子の実装構造および方法 | |
US6255599B1 (en) | Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |