ES2952609T3 - Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas - Google Patents

Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas Download PDF

Info

Publication number
ES2952609T3
ES2952609T3 ES16725417T ES16725417T ES2952609T3 ES 2952609 T3 ES2952609 T3 ES 2952609T3 ES 16725417 T ES16725417 T ES 16725417T ES 16725417 T ES16725417 T ES 16725417T ES 2952609 T3 ES2952609 T3 ES 2952609T3
Authority
ES
Spain
Prior art keywords
type
conductive tracks
chip
tracks
msa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES16725417T
Other languages
English (en)
Inventor
Pascal Aubry
Stéphane Jullian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
Nagravision SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagravision SARL filed Critical Nagravision SARL
Application granted granted Critical
Publication of ES2952609T3 publication Critical patent/ES2952609T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07318—Means for preventing undesired reading or writing from or onto record carriers by hindering electromagnetic reading or writing
    • G06K19/07327—Passive means, e.g. Faraday cages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Se divulgan un chip de circuito integrado y un método para proteger el chip de circuito integrado contra alteraciones físicas y/o eléctricas. El chip comprende al menos una capa semiconductora que incluye componentes semiconductores y pistas conductoras, al menos una capa formada por un primer tipo de pistas conductoras que se extienden sobre toda o parte de una superficie del chip y al menos un segundo tipo de pista conductora conectada a al menos al menos un circuito de detección configurado para detectar una alteración del al menos un segundo tipo de pista conductora. El chip se caracteriza porque el al menos un primer tipo de pista conductora está mezclado dentro del al menos un segundo tipo de pista conductora, siendo imperceptibles el material y la disposición de al menos un segundo tipo de pista conductora, mediante un dispositivo de observación. del material y la disposición de al menos un primer tipo de pista conductora. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas
Campo de la invención
La presente invención se refiere a chips de circuitos integrados semiconductores utilizados para tarjetas inteligentes, o para módulos o sistemas de seguridad en chip. En particular, se divulga un chip de circuito integrado protegido contra alteraciones físicas y/o eléctricas, así como un método para proteger cualquier chip.
Antecedentes técnicos
Los chips de circuitos integrados son objeto de ataques físicos con bastante frecuente. Por ejemplo, a través del análisis de hardware en vivo, cuyo objetivo es conocer el funcionamiento interno del chip y, en consecuencia, influir en su funcionamiento. Durante un ataque de este tipo, la carcasa de plástico que protege el chip de los daños mecánicos se puede abrir por su cara superior para revelar una capa de pasivación que cubre los circuitos electrónicos. La capa de pasivación se puede eliminar selectivamente con métodos de grabado con láser o tecnología de haz de iones focalizado (FIB), o utilizando medios químicos para permitir el acceso a las líneas de señal. Las técnicas de análisis de hardware en vivo se pueden realizar en chips de circuitos integrados durante su funcionamiento, mientras que otras técnicas como la ingeniería inversa, cuyo objetivo es analizar y reconstruir el funcionamiento del chip, suelen provocar la destrucción del mismo.
El análisis del chip de circuito integrado no suele ser deseable. En la medida de lo posible, el análisis en vivo del hardware debería evitarse, especialmente en el caso de circuitos seguros como un microprocesador en una tarjeta inteligente que incluya una función de monedero electrónico o similar. En la práctica, ya existen varios métodos para dificultar dicho análisis. En general, un chip de circuito integrado está formado por una pluralidad de capas apiladas de componentes semiconductores y pistas. Cada capa puede incluir planos metálicos o una pluralidad de pistas, principalmente para la alimentación, que también pueden actuar como blindaje físico. En general, la superficie superior del chip está cubierta por una capa de pasivación utilizada para la distribución redundante de energía y/o para proporcionar blindaje físico. Un atacante puede crear aberturas en una o más de estas capas para inyectar fallos en los circuitos o capturar señales para su análisis.
Los ataques físicos a la totalidad o a partes del chip se pueden impedir mediante los denominados blindajes pasivos, como planos o pistas metálicas conectadas a un circuito configurado para realizar mediciones de integridad analógica, cuyo fin es detectar cortes, cortocircuitos o variaciones de carga capacitiva, por ejemplo. El blindaje pasivo se puede burlar utilizando pistas desviadas en un circuito exterior o, en el caso de mediciones de cargas capacitivas, debido a umbrales de tolerancia preestablecidos ineficaces.
Por lo tanto, es preferible utilizar un blindaje activo. Este puede consistir en una pluralidad de pistas dispuestas en la parte superior del chip, en las que se inyectan secuencias de bits aleatorias y se comprueba su conformidad de un extremo de una pista a otro. Este blindaje activo puede ser burlado por métodos que utilizan un aparato de haz iónico focalizado (FIB, por sus siglas en inglés) si las funciones de las pistas son conocidas y si su disposición geométrica se puede modificar sin alterar las señales transportadas por las pistas en cuestión.
El documento US2008/313746A1 divulga un circuito de protección para la supervisión de la integridad de un dispositivo electrónico. El circuito de protección incluye: una primera línea de comprobación de rejilla intercalada entre un primer conjunto de líneas conductoras, cada una de las cuales distribuye una primera referencia de potencial al dispositivo electrónico, una segunda línea de comprobación de rejilla intercalada entre un segundo conjunto de líneas conductoras, cada una de las cuales distribuye una segunda referencia de potencial al dispositivo electrónico, y un circuito de comprobación de rejilla acoplado a la primera y segunda líneas de comprobación de rejilla. Las líneas de comprobación de red primera y segunda están configuradas para proporcionar las referencias de tensión primera y segunda, respectivamente, al circuito de comprobación de red, para supervisar la integridad del dispositivo electrónico. De acuerdo con una realización de ejemplo, se utilizan las dos capas superiores de metal de un circuito integrado. La mayoría de los procesos submicrónicos de alto rendimiento utilizan 7-8 capas de metal, mientras que las dos capas superiores se utilizan normalmente para la distribución de energía, la distribución del reloj y el ensamblaje. Una línea de comprobación de rejilla que, en cada capa, corre paralela a la rejilla de energía se mezcla dentro de las dos capas superiores de metal. Las líneas de comprobación de rejilla están configuradas para ser estimuladas y detectadas por circuitos de comprobación de rejilla situados en varios lugares alrededor de la matriz, preferentemente protegidos por capas metálicas superpuestas. Los circuitos de comprobación de rejilla están configurados tanto para estimular las líneas de comprobación de rejilla como para detectarlas. Esto permite que se verifique la rejilla desde múltiples ubicaciones alrededor de la matriz, con una capacidad activa de envío/recepción.
La publicación de la solicitud de patente de Estados Unidos n° US 2004/119165 A1 se refiere a un circuito integrado multicapa con trazas conductoras externas. Se proporciona un circuito integrado multicapa y un método de diseño de un circuito integrado multicapa. El circuito consta de al menos dos capas conductoras y líneas conductoras externas colocadas en las capas conductoras. Las líneas conductoras externas se hacen de un material que es el mismo que el material en las capas conductoras y tienen dimensiones iguales a las de la dimensión del material en las capas conductoras. Las líneas conductoras externas realizan funciones innecesarias para el funcionamiento del circuito integrado y no se distinguen de las líneas conductoras funcionales. Esto dificulta el trabajo de ingeniería inversa. El método de diseño del circuito multicapa consta de una etapa en la que se proporciona una representación generada por ordenador de las líneas conductoras externas.
Resumen de la invención
De acuerdo con una realización, con el fin de proteger un chip contra alteraciones, como alteraciones físicas y/o eléctricas, se proporciona un chip conforme con la reivindicación 1, así como un método conforme con la reivindicación 6.
El chip consta de al menos una capa semiconductora que incluye componentes semiconductores y pistas conductoras. Además, el chip consta de al menos una capa formada por un primer tipo de pistas conductoras que se extienden por toda, o por parte de, una superficie del chip, así como de al menos un segundo tipo de pistas conductoras asociadas con al menos un circuito de detección configurado para detectar una alteración de al menos un segundo tipo de pistas conductoras. De acuerdo con una disposición predefinida en al menos capa, pueden estar dispuestos al menos un primer tipo de pista conductora y al menos un segundo tipo de pista conductora, hechos de un material que incluye metal o aleación que presenta una alta conductividad eléctrica. Al menos un primer tipo de pista conductora se mezcla con al menos un segundo tipo de pista conductora, siendo el material y la disposición de al menos un segundo tipo de pista conductora indiscernibles, mediante un dispositivo de observación, del material y la disposición de al menos un primer tipo de pista conductora.
El dispositivo de observación puede incluir un microscopio electrónico configurado para observar visualmente el material y la disposición de las pistas, o cualquier otro analizador capaz de determinar la naturaleza, estructura y/o composición del material, disposición o patrón formado por las pistas en el chip.
El método para proteger un chip contra alteraciones consta de formar al menos un segundo tipo de pista conductora en un material predefinido, así como de disponer de al menos un segundo tipo de pista conductora según una disposición predefinida, mezclar al menos un segundo tipo de pista conductora dentro del primer tipo de pistas conductoras, conectar al menos un segundo tipo de pista conductora a al menos un circuito de detección configurado para detectar una alteración de al menos un segundo tipo de pista conductora. El material y la disposición de al menos un segundo tipo de pista conductora se seleccionan para que el dispositivo de observación no pueda distinguirlos del material y la disposición de al menos un primer tipo de pista conductora.
En una realización preferida, al menos un segundo tipo de pista conductora está dispuesto para mezclarse entre el primer tipo de pistas conductoras que cubren la capa superior del chip de circuito integrado. Este primer tipo de pistas conductoras forma un blindaje pasivo, también denominado capa de blindaje pasivo, que desempeña la función de blindar el chip contra perturbaciones electromagnéticas externas, así como contra la radiación electromagnética producida por la actividad del chip. Además del efecto protector, el blindaje pasivo, que consta de una pluralidad de pistas conductoras, puede tener la función de distribuir energía o masa a diferentes partes del chip de circuito integrado. El primer tipo de pistas conductoras del blindaje pasivo se puede colocar en una configuración de rejilla, que se suele denominar «rejilla de energía».
El chip de la invención consta de al menos un segundo tipo de pista conductora mezclada dentro del primer tipo de pistas conductoras que forman la rejilla de energía.
Gracias a un material similar al material de las pistas de la rejilla de energía y a una disposición similar a la disposición de las pistas de la rejilla de energía, el segundo tipo de pista conductora no se puede distinguir mediante observación visual del primer tipo de pistas conductoras que forman la rejilla de energía.
En general, el chip consta de más de una pista conductora del segundo tipo que, adicionalmente, puede formar una pantalla activa combinada con las pistas de la rejilla de energía.
En relación con el material, el término «indiscernible» significa al menos indistinguible desde un punto de vista visual, es decir, una observación realizada a través de un microscopio óptico o electrónico no permite ver ninguna diferencia entre el material del primer y del segundo tipo de pistas conductoras. De acuerdo con una realización, el material utilizado para la fabricación de las pistas conductoras del primer tipo se corresponde con el material utilizado para la fabricación de las pistas conductoras del segundo tipo, o es idéntico al mismo.
En cuanto a la disposición, el término «indiscernible» significa una disposición de las pistas conductoras del segundo tipo comparable a la disposición de las pistas conductoras del primer tipo, es decir, una observación realizada a través de un microscopio óptico o electrónico no permite distinguir las pistas conductoras del primer y del segundo tipo por su disposición o patrón formado por las pistas. En otras palabras, la disposición del segundo tipo de pistas conductoras puede ser una imitación de la disposición del primer tipo de pistas conductoras. El patrón formado por el segundo tipo de pistas puede ser una reproducción del patrón formado por el primer tipo de pistas, incluso si el segundo y el primer tipo de pistas están vinculados a diferentes componentes o a otras pistas dentro del chip.
Por disposición se debe entender una disposición geométrica sustancialmente plana de las pistas, con unas dimensiones determinadas, en una capa interna o superior del chip. Por ejemplo, las pistas que tienen una anchura predeterminada pueden estar dispuestas para formar líneas rectas o curvas continuas, o líneas segmentadas formadas por una combinación de porciones de líneas rectas y/o curvas.
Las pistas del segundo tipo que forman el blindaje activo están asociadas a un circuito de detección configurado para permitir contramedidas en caso de alteración física y/o eléctrica, como el corte de una o más pistas que forman el blindaje activo. Las pistas de blindaje activo pueden llevar señales eléctricas variables mientras que las pistas del blindaje pasivo pueden estar a un potencial constante como, por ejemplo, Vdd = 5 voltios de alimentación o tierra Vss = 0 voltios en tecnología CMOS.
De acuerdo con una realización de la invención, las pistas de blindaje activo pueden estar a un potencial positivo o negativo constante y también pueden llevar señales variables superpuestas.
Breve descripción de los dibujos
La presente invención se entenderá mejor gracias a la descripción detallada que se ofrece a continuación, así como a los dibujos que la acompañan, que se proporcionan como ejemplos no limitativos de realizaciones de la invención, a saber:
La figura 1 muestra una vista superior de dos capas superpuestas de pistas conductoras que cubren completamente la superficie superior de un chip; cada capa consta de pistas de un blindaje activo mezcladas dentro de pistas de una rejilla de energía.
La figura 2 muestra una vista en sección, de acuerdo con la invención, de un chip de circuito integrado provisto de la protección.
Descripción detallada de la invención
En los chips de circuitos integrados que son críticos para la seguridad se implementan algunas contramedidas de seguridad para proporcionar seguridad de la información esencial frente a técnicas de ingeniería inversa o a alteraciones físicas y/o eléctricas, que incluyen el análisis del hardware del circuito durante su funcionamiento. Algunas de estas alteraciones, que están destinadas a obtener la información de forma no autorizada, se conocen como ataques físicos en vivo, ya que requieren el acceso físico a las capas internas del chip de circuito integrado. Estas técnicas de ataque incluyen el sondeo de la información crítica mediante conexiones a las pistas conductoras del chip de circuito integrado, el fallo del chip de circuito integrado forzando señales eléctricas desde estas conexiones externas y el cambio permanente de las conexiones de las pistas conductoras internas mediante el uso de haces de iones focalizados (FIB), o mediante el uso de ataques de fallo como los ataques láser.
De acuerdo con una configuración de ejemplo, un blindaje que consta de una pluralidad de pistas metálicas puede cubrir toda la superficie del chip de circuito integrado y formar una capa metálica superior. La totalidad o parte de estas pistas metálicas se pueden alimentar con una señal de prueba analógica o digital, predefinida o aleatoria, producida por al menos un transmisor de al menos un circuito de detección y, además, se pueden observar con al menos un receptor asociado situado en determinados puntos del circuito integrado. Internamente, el receptor también se alimenta con una señal de prueba de referencia similar a la señal de prueba de las pistas metálicas. El receptor comprueba la integridad de las pistas metálicas de la capa superior. Esto lo hace mediante la comparación de la señal de prueba con la señal de prueba de referencia y, a continuación, si el resultado de la comparación muestra una diferencia entre la señal de prueba de referencia y la señal de prueba producida por el transmisor, activa contramedidas.
Teniendo en cuenta que cualquier ataque físico y/o eléctrico perturbará la integridad de estas pistas metálicas y provocará que se abran o cortocircuiten, el receptor no recibe el patrón de señal de prueba correcto de las pistas y, de esta manera, detecta el ataque físico y/o eléctrico.
Un blindaje que se activa al suministrar una señal de prueba utilizada para detectar cualquier ataque físico y/o eléctrico sigue siendo vulnerable a la modificación física. Como las pistas metálicas de la capa superior del blindaje activo tienen interconexiones fijas, es posible realizar conexiones de acceso directo entre las pistas y eliminar las partes que cubren la totalidad del chip de circuito integrado o una parte del mismo.
Esto sirve para realizar el ataque real sin ser detectado por los circuitos de detección asociados a las pistas del blindaje activo.
Para superar este problema, una solución eficaz y poco costosa consiste, en efecto, en una llamada ofuscación de las pistas de blindaje activo entre las pistas de blindaje pasivo de una red de energía, por ejemplo. De esta manera, las pistas de blindaje activo no se pueden diferenciar de las pistas de blindaje pasivo, en particular cuando ambos tipos de pistas están dispuestas de acuerdo con una disposición similar que forma un patrón determinado, o si están dispuestas de acuerdo con disposiciones al menos lo suficientemente similares como para ser indistinguibles entre sí.
Las pistas de blindaje activo, es decir, el segundo tipo de pistas conductoras, pueden estar hechas de un material idéntico al material de las pistas de blindaje pasivo, es decir, el primer tipo de pistas conductoras. Por ejemplo, ambos tipos de pistas pueden estar hechas de un material como, por ejemplo, oro, plata, cobre, aluminio, o cualquier otro metal o aleación que presente una alta conductividad eléctrica. Por lo tanto, el material de las pistas de blindaje activo es visualmente indistinguible o indiscernible, mediante un dispositivo de observación, del material de las pistas del blindaje pasivo.
Según una realización, el primer tipo y el segundo tipo de pistas pueden parecer iguales, pero cada tipo puede estar compuesto por aleaciones diferentes de oro, plata, cobre, aluminio, etc., en condiciones de ser visualmente indistinguibles entre sí.
El circuito de protección divulgado por el documento US2008/313746A1 no incluye la característica relativa al material y a la semejanza de disposición de las líneas de comprobación de red, (pistas de blindaje activo) y las líneas de red de alimentación no comprobadas (pistas de blindaje pasivo). En este caso, si las líneas controladas y no controladas (las pistas de blindaje activo y pasivo) se pueden diferenciar, podría ser posible realizar conexiones de acceso directo entre las líneas controladas para realizar un ataque físico sin ser detectado por los circuitos de detección asociados a las líneas comprobadas.
La rejilla de energía representada esquemáticamente por la figura 1 puede cubrir toda la superficie superior del chip que es sustancialmente plana o, de acuerdo con una realización, la rejilla de energía se puede extender únicamente en una o más zonas seleccionadas de la misma, donde se requiere una mayor protección para fines de seguridad. Las pistas conductoras, es decir, las pistas metálicas, que forman la rejilla de energía pueden estar dispuestas de cualquier manera en la superficie superior, dependiendo de la estructura y la disposición de los contactos de los componentes semiconductores integrados en el chip.
La rejilla de energía de la figura 1 está formada por una capa M4 que incluye una fila de pistas paralelas distribuidas por toda la superficie superior del chip CH. La fila consta de pistas de rejilla de energía estándar M4P, así como de pistas de blindaje activo M4A que se mezclan dentro de las pistas de rejilla de energía. Además, la rejilla de energía se puede completar con una capa adicional M5 que incluye una fila de pistas paralelas donde cada pista es perpendicular a las pistas de la capa inferior M4 para formar una rejilla que tiene una densidad de pista dada. Al igual que en la capa inferior M4, la fila consta de pistas de rejilla de energía estándar MSP y pistas de blindaje activo MSA.
Las pistas de blindaje activo M4A, MSA, que son independientes de las pistas de rejilla de energía M4P, MSP están conectadas a uno o más circuitos de detección configurados para supervisar la integridad física de estas pistas. Por ejemplo, cada pista de blindaje activo o grupos de ellas pueden ser supervisadas por un circuito de detección específico o todas las pistas de blindaje activo pueden ser supervisadas por un mismo circuito de detección.
Las rejillas de energía posicionadas a diferentes niveles alimentan el chip de manera redundante, de tal manera que cuando se cortan una o más pistas, el chip se mantiene energizado. Los circuitos de detección, conectados únicamente a las pistas de blindaje activo, pueden medir las variaciones de las señales eléctricas, del potencial o de la corriente, así como los cortes de estas pistas de blindaje activo que se produzcan en ataques físicos y/o eléctricos al chip, y pueden permitir contramedidas como el restablecimiento o la desactivación de todas o parte de las funcionalidades del chip.
La disposición en rejilla de las pistas resulta ventajosa, ya que la probabilidad de cortar una pista de blindaje activo aumenta con la densidad de la rejilla, es decir, con el número de pistas por milímetro en cada dirección y con el número de pistas de blindaje activo dispuestas dentro de las pistas de blindaje pasivo.
De acuerdo con una realización preferida, las pistas de blindaje activo se suministran con un potencial similar, es decir, con un potencial sustancialmente igual al de las pistas de rejilla de energía, esto con el fin de mejorar la ofuscación en relación con las pistas de rejilla de energía.
Las mediciones eléctricas mediante sondeo o formación de imágenes utilizando herramientas como la microscopía electrónica de barrido para observar el contraste de tensión o el haz de iones focalizado FIB, darán un resultado similar al de las mismas mediciones en las pistas de rejilla de energía. En estas condiciones, es posible que un atacante no reconozca una pista de blindaje activo de las pistas de rejilla de energía convencionales, de tal manera que eludir las capas M4, M5 se hace muy difícil sin ser detectado.
Por ejemplo, en una configuración representada por la vista en sección de la figura 2, el chip consta de un sustrato S que soporta componentes semiconductores CP, así como de una superficie que incluye contactos CT cubiertos por una pila de 5 capas sucesivas M1, M2, M3, M4, M5 cada una separada por una capa aislante compuesta, por ejemplo, de óxido de silicio, nitruro o carburo.
Cada capa M1, M2, M3, M4 M5 incluye pistas conductoras T que se extienden sobre toda o parte de la superficie del chip. Además, las pistas conductoras T así distribuidas en una o más capas M1, M2, M3, M4, M5, se pueden conectar entre sí y/o a los contactos CT de los componentes o circuitos, como circuitos de detección dispuestos en la parte inferior de la pila atravesando las capas gracias a pistas V.
Cada capa M1, M2, M3, M4, M5 puede constar de pistas conductoras T alimentadas por un potencial o señal diferente o, en ciertos casos, un mismo potencial o señal se puede aplicar a pistas de dos o más capas en función de la configuración del chip de circuito integrado.
Algunas pistas T comprendidas en estas capas M1, M2, M3, M4, M5 pueden constituir un blindaje activo vigilado por uno o varios circuitos de detección preferentemente integrados en el chip CH cerca de otros circuitos. De esta manera, el blindaje activo protege todas las partes, o solo las partes críticas del chip, así como propio circuito de detección, impidiendo así cualquier manipulación directa al desactivar estos circuitos de detección.
Si un atacante pudiera neutralizar los circuitos de detección, el blindaje activo se podría cortar o retirar sin habilitar las contramedidas previstas en caso de alteración física del mismo. Para resolver este problema, el chip consta de un conjunto de circuitos de detección que incluye circuitos de detección falsos y reales. Los circuitos o células falsos adicionales tienen una disposición idéntica o casi idéntica a la de los circuitos de detección reales, que también se pueden colocar en diferentes lugares del chip con el fin de ofuscar la localización de los circuitos de detección reales. Preferentemente, los circuitos de detección falsos pueden estar dispuestos según una disposición indiscernible, mediante el uso de un dispositivo de observación, de la disposición del circuito de detección real. Los circuitos de detección falsos pueden ser una imitación de los circuitos de detección reales.
Las pistas de blindaje activo y sus circuitos de detección asociados se pueden implementar en un chip de manera eficiente y con un coste reducido durante la fabricación del chip, ya que utiliza capas metálicas existentes que también se utilizan como blindajes y/o rejillas de energía. Las pistas de blindaje activo no solo se tienen que insertar en la capa superior, sino que también se pueden insertar en las diferentes capas semiconductoras intermedias del chip.

Claims (10)

REIVINDICACIONES
1. Un chip (CH) que consta de al menos una capa semiconductora (M1, M2, M3, M4, M5), que incluye componentes semiconductores (CP) y pistas conductoras (T), constando dicho chip de al menos una capa formada por un primer tipo de pistas conductoras (M4P, MSP), que se extiende por toda o parte de una superficie del chip y al menos un segundo tipo de pistas conductoras (M4A, MSA) asociado con al menos un circuito de detección configurado para detectar una alteración de al menos un segundo tipo de pistas conductoras; el primer tipo de pistas conductoras y al menos un segundo tipo de pistas conductoras, que se han elaborado con un material que incluye metal o aleación que presenta una alta conductividad eléctrica, están dispuestos según una disposición predefinida en al menos una capa; el primer tipo de pistas conductoras está mezclado con al menos un segundo tipo de pistas conductoras dentro de al menos un segundo tipo de pistas conductoras; al menos un segundo tipo de pistas conductoras (M4A, MSA) se ha elaborado con un material idéntico al material del primer tipo de pistas conductoras (M4P, MSP); el chip se caracteriza por que al menos un circuito de detección está configurado para permitir contramedidas en la detección de una alteración que consta de la alteración física o eléctrica de al menos un segundo tipo de pistas conductoras (M4A, MSA); las contramedidas constan de reiniciar o inhabilitar todas o parte de las funcionalidades del chip.
2. El chip (CH) de acuerdo con la reivindicación 1, caracterizado por que al menos un segundo tipo de pistas conductoras (M4A, MSA) está mezclado dentro del primer tipo de pistas conductoras (M4P, MSP). De esta manera, forman una rejilla de energía que, en gran medida, es plana y que cubre una superficie superior del chip, estando el primer tipo de pistas conductoras alimentado por un potencial predeterminado.
3. El chip (CH) de acuerdo con la reivindicación 1, caracterizado por que al menos un segundo tipo de pistas conductoras (M4A, MSA) se alimenta con un potencial igual, o casi igual, al potencial del primer tipo de pistas conductoras (M4P, MSP).
4. El chip (CH) De acuerdo con las reivindicaciones 2 o 3, caracterizado por que al menos un segundo tipo de pistas conductoras (M4A, MSA) está mezclado dentro del primer tipo de pistas conductoras (M4P, MSP). De esta manera, se forma adicionalmente un blindaje contra las perturbaciones electromagnéticas o la radiación electromagnética producidas por la actividad del chip.
5. El chip (CH) de acuerdo con cualquiera de las reivindicaciones 1 a 4, caracterizado por que al menos un circuito de detección consta de al menos un transmisor configurado para producir una señal de prueba en al menos un segundo tipo de pistas conductoras (M4A, MSA) y en que al menos un receptor asociado al transmisor está configurado para verificar la integridad del segundo tipo de pistas conductoras comparando la señal de prueba con una señal de prueba de referencia, así como para habilitar las contramedidas si un resultado de la comparación muestra una diferencia entre la señal de prueba de referencia y la señal de prueba producida por el transmisor.
6. Un método para proteger un chip (CH) contra alteraciones; dicho chip consta de al menos una capa semiconductora (M1, M2, M3, M4, M5) que incluye componentes semiconductores (CP) y pistas conductoras (T); dicho chip consta de al menos una capa formada por un primer tipo de pistas conductoras (M4P, MSP) que se extiende por toda o parte de una superficie del chip, que consta de:
- formar al menos un segundo tipo de pistas conductoras (M4A, MSA) en un material predefinido, y de disponer de al menos un segundo tipo de pistas conductoras de acuerdo con un diseño predefinido,
- mezclar el segundo tipo de pistas conductoras con el primer tipo de pistas conductoras,
- conectar al menos el segundo tipo de pistas conductoras a al menos un
circuito de detección configurado para detectar una alteración de al menos un segundo tipo de pistas conductoras; al menos un segundo tipo de pistas conductoras (M4A, MSA) se ha elaborado con un material idéntico al material del primer tipo de pistas conductoras (M4P, MSP), el método caracterizado por que al menos un circuito de detección permite tomar contramedidas en caso de detección de una alteración que conste de una alteración física o eléctrica de al menos un segundo tipo de pistas conductoras (M4A, MSA); las contramedidas constan del restablecimiento o de la desactivación total o parcial de las funcionalidades del chip.
7. El método de acuerdo con la reivindicación 6, caracterizado por que al menos un segundo tipo de conductor (M4A, MSA) se mezcla dentro del primer tipo de pistas conductoras (M4P, MSP), formando de esta manera una rejilla de energía, en gran media, plana, que cubre una superficie superior del chip, siendo el primer tipo de pistas conductoras alimentado por un potencial que es, en gran medida, igual a un potencial predeterminado.
8. El método de acuerdo con la reivindicación 7, caracterizado por que al menos un segundo tipo de pistas conductoras (M4A, MSA) se alimenta con un potencial que es, en gran medida, equivalente al potencial del primer tipo de pistas conductoras (M4P, MSP).
9. El método de acuerdo con la reivindicación 7 u 8, caracterizado por que al menos un segundo tipo de pistas conductoras (M4A, MSA) se posiciona de tal manera que se mezcla dentro del primer tipo de pistas conductoras (M4P, MSP). De esta manera, se forma adicionalmente un blindaje contra perturbaciones electromagnéticas externas o radiaciones electromagnéticas producidas por la actividad del chip de circuito integrado.
10. El método de acuerdo con cualquiera de las reivindicaciones 6 a 9, se caracteriza por que al menos un circuito de detección consta de al menos un transmisor que produce una señal de prueba en al menos un segundo tipo de pistas conductoras (M4A, MSA) y al menos un receptor asociado al transmisor que verifica la integridad del segundo tipo de pistas conductoras comparando la señal de prueba con una señal de prueba de referencia y habilitando las contramedidas si un resultado de la comparación muestra una Diferencia entre la señal de prueba de referencia y la señal de prueba producida por el transmisor.
ES16725417T 2015-05-13 2016-05-13 Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas Active ES2952609T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15167588 2015-05-13
PCT/EP2016/060910 WO2016180977A1 (en) 2015-05-13 2016-05-13 Integrated circuit chip protection against physical and/or electrical alterations

Publications (1)

Publication Number Publication Date
ES2952609T3 true ES2952609T3 (es) 2023-11-02

Family

ID=53181097

Family Applications (1)

Application Number Title Priority Date Filing Date
ES16725417T Active ES2952609T3 (es) 2015-05-13 2016-05-13 Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas

Country Status (7)

Country Link
US (1) US10135239B2 (es)
EP (1) EP3295379B1 (es)
JP (1) JP6905473B2 (es)
KR (1) KR102646984B1 (es)
CN (1) CN107787499B (es)
ES (1) ES2952609T3 (es)
WO (1) WO2016180977A1 (es)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3306517A1 (en) * 2016-10-04 2018-04-11 Nagravision S.A. An active shield for detecting an intrusion on an integrated circuit
US10573605B2 (en) * 2016-12-13 2020-02-25 University Of Florida Research Foundation, Incorporated Layout-driven method to assess vulnerability of ICs to microprobing attacks
JP6462923B1 (ja) * 2018-02-27 2019-01-30 Ｎｅｃプラットフォームズ株式会社 情報保護装置及び電子機器
EP3644351A1 (en) * 2018-10-26 2020-04-29 Nagravision SA Protection of wire-bond ball grid array packaged integrated circuit chips
JP2022043369A (ja) * 2018-12-26 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
EP3690867A1 (en) * 2019-01-30 2020-08-05 Siemens Aktiengesellschaft Fingerprinting of semiconductor die arrangements
JPWO2021024083A1 (es) * 2019-08-08 2021-02-11

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
ATE334437T1 (de) * 1998-11-05 2006-08-15 Infineon Technologies Ag Schutzschaltung für eine integrierte schaltung
US20040212017A1 (en) * 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
US6948377B2 (en) * 2003-12-08 2005-09-27 Honeywell International, Inc. Method and apparatus for detecting the strain levels imposed on a circuit board
WO2007070879A1 (en) * 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
JP2007227498A (ja) * 2006-02-22 2007-09-06 Matsushita Electric Ind Co Ltd 半導体集積回路装置、及びその製造方法
US7723998B2 (en) * 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
CN101415294A (zh) * 2007-10-19 2009-04-22 晟茂（青岛）先进材料有限公司 一种碳合金基新型电子电路板及其制作工艺
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
JP2011258693A (ja) * 2010-06-08 2011-12-22 Panasonic Corp 保護回路と半導体装置及び電子機器
WO2012041889A1 (en) * 2010-09-29 2012-04-05 St-Ericsson Sa Power routing with integrated decoupling capacitance
JP2014135386A (ja) * 2013-01-10 2014-07-24 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN107787499A (zh) 2018-03-09
EP3295379C0 (en) 2023-06-28
CN107787499B (zh) 2020-11-03
KR20180018527A (ko) 2018-02-21
EP3295379B1 (en) 2023-06-28
JP2018523290A (ja) 2018-08-16
WO2016180977A1 (en) 2016-11-17
KR102646984B1 (ko) 2024-03-12
EP3295379A1 (en) 2018-03-21
JP6905473B2 (ja) 2021-07-21
US10135239B2 (en) 2018-11-20
US20180102643A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
ES2952609T3 (es) Protección de chips de circuitos integrados contra las alteraciones físicas y/o eléctricas
Wang et al. Probing attacks on integrated circuits: Challenges and research opportunities
US8836509B2 (en) Security device
CN105230145B (zh) 用于电子设备的防护罩
US7898413B2 (en) Anti-tamper protected enclosure
Helfmeier et al. Breaking and entering through the silicon
TWI388048B (zh) 積體電路防護裝置及方法
US9455233B1 (en) System for preventing tampering with integrated circuit
JP2006228910A (ja) 半導体装置
JP6635276B2 (ja) 攻撃検知機能を備える電子装置、その設計方法及びその製造方法
US20140353849A1 (en) System for preventing tampering with integrated circuit
Shi et al. A layout-driven framework to assess vulnerability of ICs to microprobing attacks
US20210312095A1 (en) Physical barrier to inhibit a penetration attack
US11687680B2 (en) Inhibiting a penetration attack
KR20080033418A (ko) 데이터 보호를 위한 보안 방법
US20210150027A1 (en) Integrated circuit with electromagnetic fault injection protection
JP2007035729A (ja) 半導体集積回路装置
US9806037B2 (en) Device for prevention of integrated circuit chip counterfeiting
US9824984B2 (en) Individualised voltage supply of integrated circuits components as protective means against side channel attacks
CN116432252A (zh) 防泄密板卡、防泄密方法及电子设备
Shi et al. Analyzing circuit layout to probing attack
Garb et al. Attacks and countermeasures for capacitive puf-based security enclosures
CN111954985B (zh) 对于功能电路块的电力分配
US10216452B2 (en) Breach detection in integrated circuits
RO134860A2 (ro) Reţea conductivă de protecţie a circuitelor electronice de securitate împotriva intruziunilor fizice