JP2018523290A - 物理的及び／又は電気的変化に対する集積回路チップ保護 - Google Patents
物理的及び／又は電気的変化に対する集積回路チップ保護 Download PDFInfo
- Publication number
- JP2018523290A JP2018523290A JP2017558531A JP2017558531A JP2018523290A JP 2018523290 A JP2018523290 A JP 2018523290A JP 2017558531 A JP2017558531 A JP 2017558531A JP 2017558531 A JP2017558531 A JP 2017558531A JP 2018523290 A JP2018523290 A JP 2018523290A
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductive track
- chip
- track
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07318—Means for preventing undesired reading or writing from or onto record carriers by hindering electromagnetic reading or writing
- G06K19/07327—Passive means, e.g. Faraday cages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
- G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
- H05F3/02—Carrying-off electrostatic charges by means of earthing connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
物理的及び／又は電気的変化から集積回路チップを保護する集積回路チップ及び方法を開示する。チップは、半導体部品と導電性トラックとを含む少なくとも１つの半導体層と、チップの表面のすべて又は一部に渡って延びる第１のタイプの導電性トラックと、少なくとも１つの第２のタイプの導電性トラックの変化を検出するように構成された少なくとも１つの検出回路に接続された少なくとも１つの第２のタイプの導電性トラックとによって形成された少なくとも１つの層とを備える。チップは、前記少なくとも１つの第１のタイプの導電性トラックは、前記少なくとも１つの第２のタイプの導電性トラック内に混在され、前記少なくとも１つの第２のタイプの導電性トラックの前記材料及び前記レイアウトは、前記少なくとも１つの第１のタイプの導電性トラックの前記材料及び前記レイアウトから、観察装置によって、識別不可能であることを特徴とする。
【選択図】図１
【選択図】図１
Description
本発明は、スマートカード若しくはセキュリティモジュールに用いられるような半導体集積回路チップ、又はシステムオンチップに関する。特に、物理的及び／又は電気的変化から保護される集積回路チップ、及びあらゆるチップを保護する方法を開示する。
集積回路チップは、チップの内部機能の情報を得て、結果的にチップの動作に影響を及ぼすことを目的としたライブハードウェア解析（live hardware analysis）などの物理的攻撃にしばしばさらされる。このような攻撃の間に、電子回路をカバーするパッシベーション層を露わにするために、機械的ダメージからチップを保護するプラスチックハウジングは、その上部面上を開けられるかもしれない。パッシベーション層は、レーザ若しくは集束イオンビーム（ＦＩＢ：Focused Ion Beam）技術を用いたエッチング方法によって、又は信号線に対するアクセスを可能にする化学的手段を用いることによって、選択的に取り除かれるかもしれない。ライブハードウェア解析技術が、解析の動作の間に集積回路チップ上で実行されるかもしれないが、その一方で、チップの動作の解析及び再構築をするリバースエンジニアリングなどの他の技術が、通常、チップの破壊をもたらす。
集積回路チップの解析は、通常、望ましくない。特に、電子ウォレット機能又はその他同種のものを含むスマートカード上のマイクロプロセッサなどのセキュア回路の場合には、ライブハードウェア解析は、できれば、防止されるべきである。実際には、このような解析をより困難にするために、様々な方法が既に存在する。概して、集積回路チップは、半導体部品とトラックの複数の積層によって形成される。各層は、主に電力供給のための、物理的シールドとしても機能することができる、金属面又は複数のトラックを含み得る。チップの上部面は、概して、冗長な配電のために及び／又は物理的なシールドを提供するために用いられるパッシベーション層によってカバーされる。攻撃者は、回路内に障害を投入するために、又は解析用の信号を取り込むために、これらの層の１つ以上に開口部を生成するかもしれない。
チップのすべて又は一部の物理的攻撃は、例えばカット、短絡、又は容量性負荷の変動を検出するためにアナログ完全性測定を実行するように構成された回路に接続された金属面又はトラックなどの所謂パッシブシールドによって防止され得る。パッシブシールドは、外部の回路においてトラックを逸脱させることによって、又は容量性負荷測定の場合には効果がない事前設定された許容閾値のために、無効化されるかもしれない。
従って、アクティブシールドが好ましいかもしれない。それは、チップの上部上に配置された複数のトラックから構成されてもよく、ここで、ランダムなビット系列が投入されて、トラックの一方の端部から他方の端部までの一致性がチェックされる。このアクティブシールドは、トラックの機能が知られている場合、且つ当該トラックによって搬送された信号を変更せずにそれらの幾何学的配置が修正されているかもしれない場合に、集束イオンビーム（ＦＩＢ）装置を用いた方法によって無効化されるかもしれない。
特許文献１は、電子装置の完全性をモニタリングするための保護回路を開示する。保護回路は、それぞれの導体ラインが電子デバイスに対して第１の基準電位を配電する第１の導体ラインセット間に交互配置された第１のグリッドチェックラインと、それぞれの導体ラインが電子デバイスに対して第２の基準電位を配電する第２の導体ラインセット間に交互配置された第２のグリッドチェックラインと、第１の及び第２のグリッドチェックラインに連結されたグリッドチェック回路とを含む。第１及び第２のグリッドチェックラインは、電子デバイスの完全性のモニタリングために、第１及び第２の基準電圧をグリッドチェック回路にそれぞれ提供するように構成される。好ましい実施形態によれば、集積回路の金属の上部２層が利用される。最も高性能のサブミクロンプロセスは、金属の７〜８層を利用し、上部２層は、典型的には、配電、クロック分配、及びアセンブリのために用いられる。各層において平行に延びるグリッドチェックラインは、金属の上部２層内において、電力グリッドに混在される。グリッドチェックラインは、好ましくは、金属オーバーレイ層によってシールドされて、ダイの周りの様々な場所に位置するグリッドチェック回路によって刺激されて感知されるように構成される。グリッドチェック回路は、グリッドチェックラインを感知するだけでなく、刺激するようにも構成される。これは、能動的な送受信能力によって、ダイの周りの複数の位置から、グリッドが検証されることを可能にする。
１つの実施形態によれば、物理的及び／又は電気的変化などの変化からチップを保護することための請求項１に係るチップが、請求項９に係る方法とともに、提供される。
チップは、半導体部品と導電性トラックとを含む少なくとも１つの半導体層を備える。チップは、チップの表面のすべて又は一部に渡って延びる第１のタイプの導電性トラックと、少なくとも１つの第２のタイプの導電性トラックの変化を検出するように構成された少なくとも１つの検出回路に関連づけられた少なくとも１つの第２のタイプの導電性トラックとによって形成された少なくとも１つの層を更に備える。高導電性を示す金属又は合金を含む材料から作られる少なくとも１つの第１のタイプの導電性トラック及び少なくとも１つの第２のタイプの導電性トラックは、少なくとも１つの層上に事前に定義されるレイアウトに従って配置されてもよい。少なくとも１つの第１のタイプの導電性トラックは、少なくとも１つの第２のタイプの導電性トラック内に混在され、少なくとも１つの第２のタイプの導電性トラックの材料及びレイアウトは、少なくとも１つの第１のタイプの導電性トラックの材料及びレイアウトから、観察装置によって、識別不可能である。
観察装置は、トラックの材料及びレイアウトを視覚的に観察するように構成された電子顕微鏡か、又はチップ上のトラックによって形成された材料、配置、若しくはパターンの性質、構造、及び／又は組成を判定することができる他の分析器を含んでもよい。
変化からチップを保護する方法は、事前に定義される材料で少なくとも１つの第２のタイプの導電性トラックを形成し、かつ事前に定義されるレイアウトに従って少なくとも１つの第２のタイプの導電性トラックを配置し、第１のタイプの導電性トラック内に少なくとも１つの第２のタイプの導電性トラックを混在させ、少なくとも１つの第２のタイプの導電性トラックの変化を検出するように構成された少なくとも１つの検出回路に対して少なくとも１つの第２のタイプの導電性トラックを接続することとを含む。少なくとも１つの第２のタイプの導電性トラックの材料及びレイアウトは、少なくとも１つの第１のタイプの導電性トラックの材料及びレイアウトから、観察装置によって、識別不可能なように選択される。
好ましい実施形態において、少なくとも１つの第２のタイプの導電性トラックは、集積回路チップの上部層をカバーする第１のタイプの導電性トラックの中に混在されるように配置される。この第１のタイプの導電性トラックは、チップの動作によって生成される電磁波だけでなく外部の電磁気擾乱に対してもチップをシールドする役割をする、パッシブシールド層とも呼ばれる、パッシブシールドを形成する。シールド効果に加えて、複数の導電性トラックを備えるパッシブシールドは、集積回路チップの様々な部分への配電又は接地の機能を有していてもよい。パッシブシールドの第１のタイプの導電性トラックは、通常は「電力グリッド」と称されるグリッド構成内に設けられてもよい。
本発明のチップは、電力グリッドを形成する第１のタイプの導電性トラック内に混在された少なくとも１つの第２のタイプの導電性トラックを備える。
電力グリッドのトラックの材料と同様の材料、及び電力グリッドのトラックのレイアウトと同様のレイアウトのおかげで、第２のタイプの導電性トラックは、電力グリッドを形成する第１のタイプの導電性トラックから目視観測によって区別することができない。
概して、チップは、電力グリッドのトラックに組み合わされたアクティブシールドを付加的に形成してもよい、第２のタイプの１つ以上の導電性トラックを備える。
材料に関して、用語「識別不可能である（indiscernible）」は、少なくとも視覚的な視点から判別不能である、即ち、光学顕微鏡又は電子顕微鏡を通して行なわれる観察が、第１及び第２のタイプの導電性トラックの材料間のいかなる差異も見出すことを可能にしない、ということを意味する。１つの実施形態によれば、第１のタイプの導電性トラックを製造するために用いられる材料は、第２のタイプの導電性トラックを製造するために用いられる材料に対応するか又は同等である。
レイアウトに関して、用語「識別不可能である（indiscernible）」は、第２のタイプの導電性トラックのレイアウトが第１のタイプの導電性トラックのレイアウトと同程度である、即ち、光学顕微鏡又は電子顕微鏡を通して行なわれる観察が、トラックによって形成されたそれらのレイアウト又はパターンによって第１のタイプの導電性トラック及び第２のタイプの導電性トラックを区別することを可能にしない、ということを意味する。言いかえれば、第２のタイプの導電性トラックのレイアウトは、第１のタイプの導電性トラックのレイアウトの模倣であってもよい。第２のタイプのトラックによって形成されたパターンは、第１のタイプのトラックによって形成されたパターンの複製であってもよく、更に第２のタイプのトラック及び第１のタイプのトラックは、チップ内部の様々な部品又は他のトラックに対してリンクされる。
レイアウトは、チップの内部又は上部層上の、所定の寸法を有する、幾何学的に実質的に平面的なトラックの配置として理解されるべきである。例えば、所定の幅を所有しているトラックは、連続的な狭（strait）線及び／又は曲線、又は狭（strait）線及び／又は曲線部分の組み合わせによって形成されたセグメント化されたライン（segmented lines）を形成するように配置されてもよい。
アクティブシールドを形成する第２のタイプのトラックは、アクティブシールドを形成する１つ以上のトラックをカットするという物理的変化及び／又は電気的変化の場合に対応策を可能にするように構成された検出回路に関連づけられる。アクティブシールドトラックは、可変の電気的信号を搬送してもよく、その一方で、パッシブシールドトラックは、例えばＣＭＯＳテクノロジにおけるＶｄｄ＝５ボルトの電源又は接地Ｖｓｓ＝０ボルトなどの定電位であってもよい。
本発明の実施形態によれば、アクティブシールドトラックは、正又は負の定電位であってもよいし、又は同様に重畳可変信号を搬送してもよい。
本発明は、後に続く詳細な説明及び、本発明の実施形態の非限定的な例として示される以下の添付の図面のおかげで、一層よく理解されることになる。
セキュリテクリティカル集積回路チップにおいて、いくつかのセキュリティ対策は、動作の間の回路ハードウェアの解析を含むリバースエンジニアリング技術又は物理的変化及び／若しくは電気的変化に対するクリティカル情報の安全性を提供するために実装される。無許可の方法において情報の取得を目的としたこれらの変化のいくつかは、それらが集積回路チップの内部層に対する物理的なアクセスを要するので、ライブの物理的攻撃として知られている。これらの攻撃技術は集積回路チップの導電性トラックに対して接続することによってクリティカル情報を調査することと、これら外部接続から電気的信号を引き出すことによって集積回路チップに障害を発生させる（faulting）ことと集束イオンビーム（ＦＩＢ）を用いることによって又は故障攻撃（レーザ攻撃）を用いることによって内部の導電性トラックの接続を永続的に変更することとを含む。
好ましい構成によれば、複数の金属トラックを備えるシールドは、上部金属層を形成することによって集積回路チップの全面をカバーしてもよい。これらの金属トラックのすべて又は一部には、少なくとも１つの検出回路の少なくとも１つの送信器によって生成され、少なくとも１つの集積回路のあるポイントに配置された関連する受信器により観察された、事前定義又はランダムなアナログテスト信号又はデジタルテスト信号が供給されてもよい。受信器にも、金属トラック上のテスト信号と同様の基準テスト信号が内部に提供される。受信器は、テスト信号を基準テスト信号と比較することによって、上部層の金属トラックの完全性を検証し、比較の結果が送信器によって生成された基準テスト信号とテスト信号との間の差異を示す場合、対応策を可能にする。
どのような物理的攻撃及び／又は電気的攻撃も、それらを開放又は短絡にすることによって、これら金属トラックの完全性を妨害するので、受信器は、トラックから正確なテスト信号パターンを受信せず、それにより、物理的攻撃及び／又は電気的攻撃を検出する。
どのような物理的攻撃及び／又は電気的攻撃も検出するために用いられるテスト信号の供給によってアクティブにされたシールドは、物理的な変更を尚受けやすい。アクティブシールドの上部層の金属トラックが固定された相互連結を有するので、トラック間のショートカット接続を行い、アクティブシールドトラックに関連づけられた検出回路によって検出されずに実際の攻撃を実行するために、集積回路チップの全体又はその一部をカバーする部分を取り除くことが可能である。
この課題を克服するために、効率的で且つ低コストの解決手段は、例えば電力グリッドのパッシブシールドトラックの中のアクティブシールドトラックのいわゆる難読化により実際には構成される。このようにして、アクティブシールドトラックは、特に、両方の種類のトラックが所定のパターンを形成する類似したレイアウトに従って配置される場合、又は互いに区別できないに少なくとも充分に類似したレイアウトに従って配置される場合、パッシブシールドトラックを区別することができない。
アクティブシールドトラック、即ち第２のタイプの導電性トラックは、パッシブシールドトラック、即ち第１のタイプの導電性トラックの材料と同等の材料から作られてもよい。例えば、双方のタイプのトラックは、例えば、高導電性を示す、金、銀、銅、アルミニウム、若しくは他の任意の金属又は合金などの材料から作られてもよい。アクティブシールドトラックの材料は、従って、パッシブシールドトラックの材料から、観察装置によって、視覚的に区別できないか又は識別不可能である。
実施形態によれば、第１のタイプのトラック及び第２のタイプのトラックは、同一に見えてもよいが、但し、それらは、それぞれ、互いに視覚的に区別できない状態で、金、銀、銅、アルミニウムなどの様々な合金によって構成されてもよい。
特許文献１によって開示された保護回路は、グリッドチェックライン（アクティブシールドトラック）及び未チェックの電力グリッドライン（パッシブシールドトラック）の材料及びレイアウト類似性に関する特徴を含まない。この場合、チェック済み及び未チェックのライン（アクティブトラック及びパッシブシールドトラック）を区別することができる場合、チェック済みのラインに関連づけられた検出回路によって検出されずに物理的攻撃を実行するためのチェック済みのライン間のショートカット接続をすることを可能にすることができる。
図１によって概略的に表現される電力グリッドは、実質的に平面であるチップの全体の上部面をカバーしてもよいし、又は、実施形態によれば、電力グリッドは、強化された保護がセキュリティ目的のために必要な１以上の選択されたゾーンにのみ延びてもよい。電力グリッドを形成する導電性トラック、即ち金属トラックは、チップ内に集積された半導体部品の構造及びコンタクト配置に応じて上部面上に任意の方法で配置される。
図１の電力グリッドは、チップＣＨの全上部面に上に分散された平行のトラックの列を含む層Ｍ４から構成される。列は、電力グリッドトラック内部に混在される標準電力グリッドトラックＭ４ＰとアクティブシールドトラックＭ４Ａとを備える。更に、電力グリッドは、各トラックが所定のトラック密度を有するグリッドを形成する下位層Ｍ４のトラックに対して垂直である、平行トラックの列を含む付加的な層Ｍ５によって、完成されてもよい。下位層Ｍ４にあるように、列は、標準電力グリッドトラックＭ５ＰとアクティブシールドトラックＭ５Ａとを備える。
電力グリッドトラックＭ４Ｐ、Ｍ５Ｐから独立しているアクティブシールドトラックＭ４Ａ、Ｍ５Ａは、これらトラックの物理的完全性をモニタリングするように構成された１つ以上の検出回路に対して接続される。例えば、各アクティブシールドトラック又はそれらのグループは、特別の検出回路によってモニタリングされてもよいし、又は、アクティブシールドトラックは、すべて、同一の検出回路によってモニタリングされてもよい。
１つ以上のトラックがカットされる場合にチップに電力が供給され続けるように、様々なレベルに配置された電力グリッドは、冗長な方法でチップに電力を供給する。アクティブシールドトラックに対してのみ接続された検出回路は、チップ上の物理的攻撃及び／又は電気的攻撃にて生じるこれらアクティブシールドトラックのカットだけでなく、電気的信号、電位、又は電流の変動を測定し、チップの機能性のすべて又は一部をリセット又は停止させるなどの対応策を可能にしてもよい。
アクティブシールドトラックをカットする可能性がグリッドの密度とともに増加するので、即ち、各方向におけるミリメートル当たりのトラック数、及びパッシブシールドトラック内部に配置されたアクティブシールドトラックの数とともに増加するので、トラックのグリッド配置は有利性を示す。
好ましい実施形態によれば、電力グリッドトラックに対する難読化を向上するために、アクティブシールドトラックには、類似した電位が供給される、即ち、電力グリッドトラックの１つと実質的に等しい電位が供給される。
電圧コントラストを観察する走査型電子顕微鏡法又はＦＩＢ集束イオンビームなどのツールを用いることにより調査又はイメージングすることによる電気測定は、従って、電力グリッドトラック上の同一の測定よりも類似した結果をもたらすことになる。このような状況では、攻撃者は、従来の電力グリッドトラックからアクティブシールドトラックを認識することができず、その結果、検出されずに層Ｍ４、Ｍ５を迂回することが非常に困難になる。
例えば、図２の断面図によって表現される構成において、チップは、半導体部品ＣＰを支持する基板Ｓと、例えば酸化シリコン窒化物又は炭化物から作製された絶縁層によってそれぞれ分離された５つの連続層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５のスタックによってカバーされたコンタクトＣＴを含む表面とを備える。
各層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５は、チップ表面のすべて又は一部上に延びる導電性トラックＴを含む。従って１つ以上の層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５内に分布された導電性トラックＴは、互いに接続されてもよいし、及び／又は、ビアホールＶによって層を横断することによってスタックの最下部に配置された検出回路などの部品又は回路のコンタクトＣＴに対して接続されてもよい。
各層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５は、異なる電位又は信号が供給される導電性トラックＴを備えてもよいし、又は、あるケースにおいては、同一の電位又は信号が、集積回路チップ構成に応じて２つ以上の層のトラックに対して印加されてもよい。
これらの層Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５内に備えられたいくつかのトラックＴは、他の回路の近くのチップＣＨ内に好ましくは集積された１つ以上の検出回路によってモニタリングされるアクティブシールドを構成してもよい。アクティブシールドは、従って、検出回路それ自身だけでなく、チップのすべて又はクリティカルな部品のみを保護し、それによって、これらの検出回路を不能にすることによってどのような直接的な不正変更も防止する。
攻撃者が検出回路を制圧する可能性がある場合、アクティブシールドは、その物理的な変化に備えて予見された対応策を可能にせずに、カットされるか又は取り除かれてもよい。この課題を解決するために、チップは、偽物の検出回路と本物の検出回路とを備える検出回路のセットを備える。付加的な偽物の回路又はセルは、本物の検出回路と同等又は殆ど同等のレイアウトを有し、本物の検出回路のローカライゼーションをわかりにくくするためにチップ上の様々な場所に配置されてもよい。好ましくは、偽物の検出回路は、本物の検出回路のレイアウトから観察装置によって識別不可能なレイアウトに従って配置されてもよい。偽物の検出回路は、本物の検出回路の模倣であってもよい。
アクティブシールドトラック及びそれらの関連する検出回路は、それがシールド及び／又は電力グリッドとして用いられる既存の金属層を用いるので、チップの製造の間に、低コストで効率的な方法でチップ内に実装されることができる。アクティブシールドトラックを、上部層内に挿入しなければならないだけでなく、チップの様々な中間の半導体層内にも挿入してもよい。
Claims (15)
- 半導体部品と導電性トラックとを含む少なくとも１つの半導体層を備えるチップであって、前記チップは、前記チップの表面のすべて又は一部に渡って延びる第１のタイプの導電性トラックと、少なくとも１つの第２のタイプの導電性トラックの変化を検出するように構成された少なくとも１つの検出回路に関連づけられた前記少なくとも１つの第２のタイプの導電性トラックとによって形成された少なくとも１つの層を備え、高導電性を示す金属又は合金を含む材料から作られる前記少なくとも１つの第１のタイプの導電性トラック及び前記少なくとも１つの第２のタイプの導電性トラックは、前記少なくとも１つの層上に事前に定義されるレイアウトに従って配置され、前記少なくとも１つの第１のタイプの導電性トラックは、前記少なくとも１つの第２のタイプの導電性トラック内に混在され、前記少なくとも１つの第２のタイプの導電性トラックの前記材料及び前記レイアウトは、前記少なくとも１つの第１のタイプの導電性トラックの前記材料及び前記レイアウトから、観察装置によって、識別不可能であることを特徴とするチップ。
- 前記少なくとも１つの第２のタイプの導電性トラックは、前記第１のタイプの導電性トラックの前記材料と同等の材料から作られることを特徴とする請求項１に記載のチップ。
- 前記少なくとも１つの検出回路は、前記少なくとも１つの第２のタイプの導電性トラックの物理的変化又は電気的変化を備える変化の検出における対応策を可能にするように構成され、前記対応策は、前記チップの機能性のすべて又は一部をリセット又は不能にすることを備えることを特徴とする請求項１又は２に記載のチップ。
- 前記少なくとも１つの第２のタイプの導電性トラックは、前記チップの上部面をカバーする実質的に平面の電力グリッドを形成する前記第１のタイプの導電性トラック内に混在され、各第１のタイプの導電性トラックには所定の電位が供給されることを特徴とする請求項１〜３のいずれか１項に記載のチップ。
- 前記少なくとも１つの第２のタイプの導電性トラックには、前記第１のタイプの導電性トラックの電位と実質的に等しい電位が供給されることを特徴とする請求項３に記載のチップ。
- 前記少なくとも１つの第２のタイプの導電性トラックは、前記チップの動作によって生成された外部の電磁気擾乱又は電磁波に対するシールドを付加的に形成する前記第１のタイプの導電性トラック内に混在されることを特徴とする請求項４又は５に記載のチップ。
- 前記少なくとも１つの検出回路は、前記少なくとも１つの第２のタイプの導電性トラックにおけるテスト信号を生成するように構成された少なくとも１つの送信器と、前記テスト信号を基準テスト信号と比較することによって前記第２のタイプの導電性トラックの完全性を検証し、前記比較の結果が前記送信器によって生成された前記基準テスト信号と前記テスト信号との間の差異を示す場合に対応策を可能にするように構成された前記送信器に関連づけられた少なくとも１つの受信器とを備えることを特徴とする請求項１〜６のいずれか１項に記載のチップ。
- 前記チップ上の様々な場所に配置された偽物の検出回路と本物の検出回路とを備える検出回路のセットを更に備え、前記偽物の検出回路は、前記本物の検出回路の前記レイアウトから観察装置によって識別不可能なレイアウトに従って配置される請求項１〜７のいずれか１項に記載のチップ。
- 変化からチップを保護する方法であって、前記チップは、半導体部品と導電性トラックとを含む少なくとも１つの半導体層を備え、前記チップは、前記チップの表面のすべて又は一部に渡って延びる第１のタイプの導電性トラックによって形成された少なくとも１つの層を備え、前記方法は、
− 事前に定義される材料で少なくとも１つの第２のタイプの導電性トラックを形成し、かつ事前に定義されるレイアウトに従って前記少なくとも１つの第２のタイプの導電性トラックを配置し、
− 前記第１のタイプの導電性トラック内に前記少なくとも１つの第２のタイプの導電性トラックを混在させ、
− 前記少なくとも１つの第２のタイプの導電性トラックの変化を検出するように構成された少なくとも１つの検出回路に対して前記少なくとも１つの第２のタイプの導電性トラックを接続する
ことを含み、
前記少なくとも１つの第２のタイプの導電性トラックの前記材料及び前記レイアウトは、前記少なくとも１つの第１のタイプの導電性トラックの前記材料及び前記レイアウトから、観察装置によって、識別不可能であることを特徴とする方法。 - 前記少なくとも１つの検出回路は、前記少なくとも１つの第２のタイプの導電性トラックの物理的変化又は電気的変化を備える変化の検出における対応策を可能にし、前記対応策は、前記チップの機能性のすべて又は一部をリセット又は不能にすることを備えることを特徴とする請求項９に記載の方法。
- 前記少なくとも１つの第２のタイプの導電性トラックは、前記チップの上部面をカバーする実質的に平面の電力グリッドを形成する前記第１のタイプの導電性トラック内に混在され、各第１のタイプの導電性トラックには、所定の電位に実質的に等しい電位が供給されることを特徴とする請求項９又は１０に記載の方法。
- 前記少なくとも１つの第２のタイプの導電性トラックには、前記第１のタイプの導電性トラックの電位と実質的に等しい電位が供給されることを特徴とする請求項１１に記載の方法。
- 前記少なくとも１つの第２のタイプの導電性トラックは、前記集積回路チップの動作によって生成された外部の電磁気擾乱又は電磁波に対するシールドを付加的に形成する前記第１のタイプの導電性トラック内に混在されるような方法で配置されることを特徴とする請求項１１又は１２に記載の方法。
- 前記少なくとも１つの検出回路は、前記少なくとも１つの第２のタイプの導電性トラックにおけるテスト信号を生成する少なくとも１つの送信器と、前記テスト信号を基準テスト信号と比較することによって前記第２のタイプの導電性トラックの完全性を検証し、前記比較の結果が前記送信器によって生成された前記基準テスト信号と前記テスト信号との間の差異を示す場合に対応策を可能にする前記送信器に関連づけられた少なくとも１つの受信器とを備えることを特徴とする請求項９〜１３のいずれか１項に記載の方法。
- 前記チップは、前記チップ上の様々な場所に配置された偽物の検出回路と本物の検出回路とを備える検出回路のセットを更に備え、前記偽物の検出回路は、前記本物の検出回路の前記レイアウトから観察装置によって識別不可能なレイアウトに従って配置されることを特徴とする請求項９〜１４のいずれか１項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15167588 | 2015-05-13 | ||
| EP15167588.1 | 2015-05-13 | ||
| PCT/EP2016/060910 WO2016180977A1 (en) | 2015-05-13 | 2016-05-13 | Integrated circuit chip protection against physical and/or electrical alterations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018523290A true JP2018523290A (ja) | 2018-08-16 |
| JP6905473B2 JP6905473B2 (ja) | 2021-07-21 |
Family
ID=53181097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017558531A Active JP6905473B2 (ja) | 2015-05-13 | 2016-05-13 | 物理的及び／又は電気的変化に対する集積回路チップ保護 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10135239B2 (ja) |
| EP (1) | EP3295379B1 (ja) |
| JP (1) | JP6905473B2 (ja) |
| KR (1) | KR102646984B1 (ja) |
| CN (1) | CN107787499B (ja) |
| ES (1) | ES2952609T3 (ja) |
| WO (1) | WO2016180977A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020137606A1 (ja) * | 2018-12-26 | 2020-07-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
| JP2022505555A (ja) * | 2018-10-26 | 2022-01-14 | ナグラビジョン エス アー | ワイヤボンドボールグリッドアレイパッケージ化集積回路チップの保護 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3306517A1 (en) * | 2016-10-04 | 2018-04-11 | Nagravision S.A. | An active shield for detecting an intrusion on an integrated circuit |
| US10573605B2 (en) * | 2016-12-13 | 2020-02-25 | University Of Florida Research Foundation, Incorporated | Layout-driven method to assess vulnerability of ICs to microprobing attacks |
| JP6462923B1 (ja) | 2018-02-27 | 2019-01-30 | Ｎｅｃプラットフォームズ株式会社 | 情報保護装置及び電子機器 |
| EP3690867A1 (en) * | 2019-01-30 | 2020-08-05 | Siemens Aktiengesellschaft | Fingerprinting of semiconductor die arrangements |
| JPWO2021024083A1 (ja) * | 2019-08-08 | 2021-02-11 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002529928A (ja) * | 1998-11-05 | 2002-09-10 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Ｉｃ集積回路用保護回路 |
| WO2003015169A1 (fr) * | 2001-08-07 | 2003-02-20 | Renesas Technology Corp. | Dispositif semi-conducteur et carte ci |
| JP2007227498A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置、及びその製造方法 |
| JP2010529692A (ja) * | 2007-06-12 | 2010-08-26 | アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド | 集積回路の保護および検出用グリッド |
| JP2011258693A (ja) * | 2010-06-08 | 2011-12-22 | Panasonic Corp | 保護回路と半導体装置及び電子機器 |
| JP2014135386A (ja) * | 2013-01-10 | 2014-07-24 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483421A (en) * | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
| US6924552B2 (en) * | 2002-10-21 | 2005-08-02 | Hrl Laboratories, Llc | Multilayered integrated circuit with extraneous conductive traces |
| US6948377B2 (en) * | 2003-12-08 | 2005-09-27 | Honeywell International, Inc. | Method and apparatus for detecting the strain levels imposed on a circuit board |
| WO2007070879A1 (en) * | 2005-12-17 | 2007-06-21 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
| CN101415294A (zh) * | 2007-10-19 | 2009-04-22 | 晟茂（青岛）先进材料有限公司 | 一种碳合金基新型电子电路板及其制作工艺 |
| US8247906B2 (en) * | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
| WO2012041889A1 (en) * | 2010-09-29 | 2012-04-05 | St-Ericsson Sa | Power routing with integrated decoupling capacitance |
-
2016
- 2016-05-13 KR KR1020177035188A patent/KR102646984B1/ko active IP Right Grant
- 2016-05-13 WO PCT/EP2016/060910 patent/WO2016180977A1/en active Application Filing
- 2016-05-13 JP JP2017558531A patent/JP6905473B2/ja active Active
- 2016-05-13 ES ES16725417T patent/ES2952609T3/es active Active
- 2016-05-13 CN CN201680037486.3A patent/CN107787499B/zh active Active
- 2016-05-13 US US15/573,615 patent/US10135239B2/en active Active
- 2016-05-13 EP EP16725417.6A patent/EP3295379B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002529928A (ja) * | 1998-11-05 | 2002-09-10 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Ｉｃ集積回路用保護回路 |
| WO2003015169A1 (fr) * | 2001-08-07 | 2003-02-20 | Renesas Technology Corp. | Dispositif semi-conducteur et carte ci |
| JP2007227498A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置、及びその製造方法 |
| JP2010529692A (ja) * | 2007-06-12 | 2010-08-26 | アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド | 集積回路の保護および検出用グリッド |
| JP2011258693A (ja) * | 2010-06-08 | 2011-12-22 | Panasonic Corp | 保護回路と半導体装置及び電子機器 |
| JP2014135386A (ja) * | 2013-01-10 | 2014-07-24 | Renesas Electronics Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022505555A (ja) * | 2018-10-26 | 2022-01-14 | ナグラビジョン エス アー | ワイヤボンドボールグリッドアレイパッケージ化集積回路チップの保護 |
| JP7407811B2 (ja) | 2018-10-26 | 2024-01-04 | ナグラビジョン エス アー | ワイヤボンドボールグリッドアレイパッケージ化集積回路チップの保護 |
| WO2020137606A1 (ja) * | 2018-12-26 | 2020-07-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016180977A1 (en) | 2016-11-17 |
| EP3295379C0 (en) | 2023-06-28 |
| EP3295379A1 (en) | 2018-03-21 |
| KR102646984B1 (ko) | 2024-03-12 |
| CN107787499A (zh) | 2018-03-09 |
| CN107787499B (zh) | 2020-11-03 |
| ES2952609T3 (es) | 2023-11-02 |
| US20180102643A1 (en) | 2018-04-12 |
| US10135239B2 (en) | 2018-11-20 |
| JP6905473B2 (ja) | 2021-07-21 |
| KR20180018527A (ko) | 2018-02-21 |
| EP3295379B1 (en) | 2023-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3295379B1 (en) | Integrated circuit chip protection against physical and/or electrical alterations | |
| Rahman et al. | Physical inspection & attacks: New frontier in hardware security | |
| RU2232420C2 (ru) | Схема защиты для интегральной схемы | |
| EP3549305B1 (en) | Backside security shield | |
| US7547973B2 (en) | Tamper-resistant semiconductor device | |
| US9003559B2 (en) | Continuity check monitoring for microchip exploitation detection | |
| Yasin et al. | Transforming between logic locking and IC camouflaging | |
| Wang et al. | Probing assessment framework and evaluation of antiprobing solutions | |
| JP6635276B2 (ja) | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 | |
| US7701244B2 (en) | False connection for defeating microchip exploitation | |
| US10770410B2 (en) | Circuit alteration detection in integrated circuits | |
| EP2780938B1 (en) | Active shield with electrically configurable interconnections | |
| US8172140B2 (en) | Doped implant monitoring for microchip tamper detection | |
| US9892966B1 (en) | Metal only post-mask ECO for integrated circuit | |
| US9824984B2 (en) | Individualised voltage supply of integrated circuits components as protective means against side channel attacks | |
| Bergman et al. | Battelle barricade: A nondestructive electronic component authentication and counterfeit detection technology | |
| US10473709B2 (en) | Integrated circuit chip stack | |
| EP3166139B1 (en) | Integrated circuit and method of making an integrated circuit | |
| Covic et al. | Contact-to-silicide probing attacks on integrated circuits and countermeasures | |
| US10770411B2 (en) | Device comprising a stack of electronic chips | |
| US11894315B2 (en) | Electronic system in package comprising protected side faces | |
| Garb et al. | Attacks and countermeasures for capacitive puf-based security enclosures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200923 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6905473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |