JP2002529928A - Ｉｃ集積回路用保護回路 - Google Patents

Ｉｃ集積回路用保護回路

Info

Publication number
JP2002529928A
JP2002529928A JP2000581520A JP2000581520A JP2002529928A JP 2002529928 A JP2002529928 A JP 2002529928A JP 2000581520 A JP2000581520 A JP 2000581520A JP 2000581520 A JP2000581520 A JP 2000581520A JP 2002529928 A JP2002529928 A JP 2002529928A
Authority
JP
Japan
Prior art keywords
conductor
protection circuit
printed
circuit
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000581520A
Other languages
English (en)
Inventor
オッターシュテット ヤン
リヒター ミヒャエル
スモラ ミヒャエル
アイゼーレ マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2002529928A publication Critical patent/JP2002529928A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Amplifiers (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 本発明は、ＩＣ集積回路用集積回路に関する。前記保護回路は、１つ又は複数の回路平面（２，３）内に集積回路（１）の上方及び／又は下方に配されており、前記導体路ないしプリント導体（１０，１１，１２）は、１つ又は複数の信号発生器ゼネレータ（２０，２１，２２）の種々の信号の供給を受けるように構成されている。種々の信号は、導体路ないしプリント導体１１（１０，１１）の通過後、１つ又は複数の検出器を用いて分析され、ここで、当該の分析のため、検出器により受信された信号が、その都度、規定信号−基準信号とも称される−と比較され、有意の偏差の際アラーム信号が、集積回路へ送出される。このアラーム信号に基づき、集積回路は安全モードに移行切換され、前記安全モードにより、不当な観察、ウオッチング又はアクセス操作が実際上不可能にされる。

Description

【発明の詳細な説明】
【０００１】 本発明はＩＣ集積回路用保護回路に関する。
【０００２】 電子回路の所望の形態、例えば、チップカードにて使用向けの集積回路は回路
情報又はチップ内部のデータの著しい度合いの機密性ないし秘匿性、秘密保護を
要する。当該の安全上重要な情報は、不当な分析を受けないように保護するのみ
ならず、不当なアクセス操作を受けないように保護する必要がある。
【０００３】 そのような保護機能を達成する種々の手段、方策が講じられている。例えば、
集積回路は、銀又はチタンから成る金属被いを施され、それにより、Ｘ線を用い
て集積回路の読出が阻止され得る。更に、１つの集積回路の最上方の回路平面内
にて１つの導体路ないしプリント導体を保護シールド導体として配置構成し、そ
れの物理的特性を、例えば、それの抵抗、容量等を監視することが有効であるこ
とが判明している。不都合なウオッチング観察又はアクセス操作に際して、変化
が確認検出されると、例えば、短絡、アース接続又は切断、遮断による変化が確
認されると、アラーム信号がトリガされる。その種の保護回路は、米国特許第５
３８９７３８号明細書に記載されている。その種の保護回路は、不都合であるこ
とが判明している、それというのは、予期される物理的特性が適当な外部からの
手段によりシミュレーションされ得、それにより保護回路はウオッチング観察又
はアクセス操作による外部からの侵入、侵略的作用を検出把握し得ず、よって、
適当な対抗手段を講じ得ないからである。
【０００４】 本発明の基礎を成す課題とするところは、不当な観察、ウオッチング又はアク
セス操作に対して一層より大きな保護を行い得る集積回路用保護回路を提供する
ことにある。
【０００５】 上記課題は、請求項１の構成要件により解決される。本発明の有利な発展形態
がサブストレートに記載されている。本発明のＩＣ集積回路用の保護回路におい
て、前記保護回路は、１つ又は複数の回路平面内に当該集積回路の上方及び／又
は下方に配されている。ここで、前記保護回路は、複数の導体路ないしプリント
導体を有し、該導体路ないしプリント導体は時間的に変化する信号又は種々の信
号の供給を受ける。前記信号は導体路ないしプリント導体を介して伝送され、そ
れに引き続いて、１つ又は複数の検出器により調べられ、ここで、そのことをし
らべるため、その都度受信された調べるべき信号を、基準信号、即ち、予期され
る信号と比較するのである。１つ又は複数の検出器は、有意の相当の偏差を確認
検出する、アラーム信号をトリガし、このアラーム信号により集積回路は安全モ
ードに移行切換される。次いでこの安全モードに、、例えばメモリセルの内容が
消去され得る、その結果、制御プログラム及び記憶されたデータをもはや読出解
釈可能でなくなる。
【０００６】 複数の種々異なった信号−該信号は複数の導体路ないしプリント導体を介して
導かれ、引き続いて、種々の検出器により解析される−を使用することにより、
探り読出又はアクセス操作をしようとする試みの際すべてのアラームをトリガす
る信号を精確に外部から入力供給し、そして、検出器に対して、それ等の信号の
存在していると思い込ませる、ないし装うことは殆ど不可能である。例えば、集
積回路が面状に機械的に上方から除去され、その結果、その下方にある、集積回
路の回路平面内を見取ろう、探ろうとする場合、先ず、その上方にある集積回路
の導体路ないしプリント導体が関与せしめられ、それにより、信号伝送上の変化
、又は中断を来すこととなり、このことは、１つ又は複数の検出器により確認把
握される。同様のことが、次のような場合にも成立つ、即ち、超小型針で個々の
導体路ないしプリント導体を取り出しタッピングする場合にも成立ち、それによ
り、変化が、例えば信号の形態信号の盛衰の変化又は類似のものの変化が生じる
。それ等すべての変化あると、規則的に種々の検出器の誤りエラー識別がなされ
る。
【０００７】 従って、本発明によれば、唯一の信号をシミュレーションするのではなく、多
数の種々の信号をシュミレーションしなければならないようにするものである。
１つの集積回路が著しく限られた空間的条件に鑑みて、当該の多数のシミュレー
ションされた信号を特定的に種々の検出器に供給することは殆ど不可能である。
それにより集積回路のほぼ包括的広汎な保護をその上方に配された保護回路によ
り達成することが可能になる。
【０００８】 有利には集積回路は、サンドイッチ状に集積回路の上方の保護回路及び集積回
路の下方の保護回路により囲繞されており、その結果探りのウオッチング観察又
はアクセス操作が上方からのみならず下方からも保護回路により防止、排除され
る。
【０００９】 有利であることが明らかになっているところによれば、検出器を、次のように
構成すると良いことが判明しているのである、即ち、伝送された信号の評価の際
、それの無欠、完全性について調べると良いことが判明しており、そのように無
欠、完全性についてしらべることは殊に、ＣＲＣチェック、チェックサム−比較
、パリティチェック又は他のシグネチュア−比較によって行い得る。伝送される
信号と、予期される信号無欠、完全性−値−これは、基準信号とも称される−と
の無欠、完全性−値−比較により、保護回路に対するアクセス操作を阻止するこ
とが可能になり、この保護回路では、検出器は擬似的に短絡され、該検出器では
同一の信号が基準信号としてのみならず、伝送された信号として、誤特性の検出
のための純然たる同一性−比較つきの検出器に供給される。
【００１０】 種々の導体路ないしプリント導体に供給される種々の信号は１つの共通の信号
ゼネレータないし発生器により生成実現され、又は、多数の個々の信号ゼネレー
タないし発生器により生成実現され得る。有利には、１つ又は複数のゼネレータ
ないし発生器は、検出器と接続されており、ここで、それぞれの検出器がそれに
所属のゼネレータないし発生器から予期される信号、基準信号の種別、態様につ
いての情報を受け取る。それにより、ゼネレータないし発生器がダイナミックに
それの送出信号を変化させ、当該の変化を検出器に通報することが可能であり、
このことは、不当な立ち入り、侵害的、攻撃的作用の際、信号のシミュレーショ
ンを更に一層困難化する、それというのは、今や、信号の時間的経過が考慮され
るからである。
【００１１】 導体路ないしプリント導体を複数の回路平面に亘って延在させることが特に有
利であることが判明している。それにより、保護すべき集積回路の遙かに一層良
好なカバーが良好になり、また、複数の回路平面に亘っての保護回路の構成に対
する探り、探査、ひいては、種々の信号の生成に対する探り、探査、ひいては信
号コントロール及び検出の種別、態様、仕方に対する探り、ウオッチング観察が
一層より困難化され、それにより、外部からのシミュレーションが行われ得なく
なる。従って、外部からの介入的操作により保護回路のいずれの変化があっても
誤特性の検出がなされる、それというのは導体路ないしプリント導体構成の極め
て困難な３次元の構造によるシミュレーション、ないしそれのコントロールが極
めて困難、ないし殆ど不可能になるからである。それにより、保護回路の一方の
回路平面により保護回路の他方の回路平面が解析、分析されるのが防止保護され
ることが明らかである。故に、集積回路に対する極めて広汎で、確実な保護回路
が実現される。
【００１２】 本発明の有利な実施形態によれば、保護回路の導体路ないしプリント導体を、
これが保護すべき集積回路を十分理想的に完全に面状にカバーするように構成し
、ここで当該の面状カバーを次のように行う、即ち、集積回路に対して保護回路
を通して、眺めるとき、保護回路に対する直接的アクセスないし探りを、即ち、
保護回路の導体路ないしプリント導体を損なうことなしでの探り、ないしアクセ
スがたとえば、孔ないしドリル又は類似のものにより行われ得ないように前記の
面状カバーを行う。上記の充分な、又は完全なカバーは、まさに、複数の回路平
面に亘っての、又は複数の回路平面内での導体路ないしプリント導体の形成によ
り、特に簡単かつ確実な手段で行われ得る、それというのは、導体路ないしプリ
ント導体は１つの平面内で、相互に十分な間隔をおいて配され得、それにより、
クロストークが阻止され、導体路ないしプリント導体間の領域が、保護回路の他
方の回路平面内の導体路ないしプリント導体によりカバーされ得、その結果集積
回路の完全なカバーないし当該の集積回路の主要部分の完全なカバーが可能にな
るからである。
【００１３】 例えば孔ないしドリルを用いて集積回路に侵入的働きかけ、行動アクションを
行おうと試みる場合、導体路ないしプリント導体のうちの１つに損傷が生じ、こ
れにより、変化された信号が生ぜしめられる。導体路ないしプリント導体が、そ
の種の孔の大きさに相応する、又はそれより小である著しく小さい導体路ないし
プリント導体幅を以て構成される場合、その種のいずれの孔によっても導体路な
いしプリント導体の断線、断路、ひいては著しく確実に検出すべき誤り異常信号
が生ぜしめられる。亦、その種の孔ないしドリルにより、種々の導体路ないしプ
リント導体間の短絡が生ぜしめられ、この短絡は、トータルの全体的信号落ち込
みとして誤り異常信号となって相応の検出器により識別される。ここで導体路な
いしプリント導体幅は有利に次のように選定される、即ち、所定の使用されてい
るチップテクノロジィにおいて最小の導体路ないしプリント導体幅に相応するよ
うに選定すると良い。一方では著しく狭幅の導体路ないしプリント導体として当
該の導体路ないしプリント導体を特別に構成することにより、そして、他方では
可及的に種々の回路平面に亘って延びるとともに面をカバーするように当該の導
体路ないしプリント導体を特別に構成することにより、保護回路に対する機械的
な介入的操作に対抗する保護作用が与えられる。そのような介入的操作は孔ない
しドリルにより、又は切削プロセスにより惹起され得る。
【００１４】 本発明の１つの有利な実施形態によれば、保護回路の１つ、又は複数の検出器
が当該の保護回路の導体路ないしプリント導体を有する最も上方の回路平面下方
の１つの回路平面内に配され、当該の導体路ないしプリント導体により、不都合
なアクセスに対抗して保護される。上記のシステマティックな構成を用いて、保
護回路の検出器に対する保護回路の導体路ないしプリント導体により、そして集
積回路に対する検出器を有する導体路ないしプリント導体により縦続的カスケー
ド的保護作用が与えられる。
【００１５】 当該の配置構成により、１つ又は複数の検出器のアクセス操作又は探り覗き見
、ウオッチング観察が、その上に位置する導体路ないしプリント導体による保護
作用に基づき阻止され、このことにより、導体路ないしプリント導体を介さずに
検出器内へ信号を入力供給させ得るような介入的操作が不可能にされる。
【００１６】 同様にして、ゼネレータないし発生器の上に位置する保護回路の導体路ないし
プリント導体により保護されるゼネレータないし発生器を１つの回路平面内に配
すると有利である。それ故、保護回路の検出器ないしゼネレータないし発生器の
その種の配置構成は、不当なアクセスに対する保護回路の保護作用を高めるのに
重要な手段であることが判明している。
【００１７】 種々の信号が全く相互に無関係に、例えば無関係のゼネレータないし発生器に
より生ぜしめられる場合、それ等の信号はそれの信号経過において、著しく相異
なることが確保される、それというのは、それ等の信号は、システマティックに
相互に依存せず、それにより、全体的に極度のコストを掛けて、そして極度の困
難性のもとでしかシミュレーションできないからである。このことが益々顕著と
なる訳は、多数の異なる信号がターゲット−指向され、適正な導体路ないしプリ
ント導体内へそれぞれ適正な検出器に対して導入されなければならず、このこと
は、保護回路を有する集積回路の極めて限られた外部寸法のもとでは不可能であ
るからである。それ故、その種の保護回路は集積回路の保護上特に有効であるこ
とが判明している。
【００１８】 本発明の１つのバリエーションによれば、１つの導体路ないしプリント導体に
複数の検出器が配属され、前記複数の検出器は、当該の１つの導体路ないしプリ
ント導体上の信号を、それぞれの検出器に特有の位置にて取出し、これを監視す
る。従って、その形態の構成では導体路ないしプリント導体が複数の導体路ない
しプリント導体部分に分割され、該導体路ないしプリント導体部分はそれに所属
の検出器により監視される。それにより、前記複数の導体路ないしプリント導体
部分は１つの監視される導体路ないしプリント導体の機能を発揮する。更に、種
々の導体路ないしプリント導体部分を有する導体路ないしプリント導体全体の多
重の監視により、次のことが保証される、即ち、当該の導体路ないしプリント導
体内への介入的操作が適当な予防手段により、ある１つの検出器により検知され
ない場合に、他の検出器又はそれの一部が監視される信号の変化を、前記の当該
の導体路ないしプリント導体にて検出しアラームをトリガすることが保証される
。それにより、或１つの導体路ないしプリント導体にて検出器の冗長配置構成に
より保護回路の保護作用の増大が可能になる。
【００１９】 一般に可及的に多くの信号線路及び可及的に多くの信号ゼネレータないし発生
器を設け、それにより、それの数だけでも、リコンフィギュレーションの形態の
侵害的、企てを困難化することが図られる。集積回路の大きさに無関係にそのこ
とには限界が設けられる、それというのは多くの個別信号は高いハードウエアコ
ストを意味し、このことにより、安全手段による回路の著しい高コスト化を来す
。
【００２０】 従って、本発明の他のバリエーションによれば保護手段生成の上述の方法メソ
ッドは、１つのマルチプレクサ及び１つのデマルチプレクサに結合されている。
これにより時間的マルチプレクス多重化方法メソッドにより保護シールドの種々
の導体路ないしプリント導体が、種々の時間に、同じゼネレータないし発生器出
力側及び検出器出力側に接続される。そのようにして、ゼネレータないし発生器
及び検出器の数がシールドセグメントの数より小となるのである。
【００２１】 当該の配置構成の更なる利点とするところは、検出器が、所属のゼネレータな
いし発生器からの基準信号を供給する基準線路の数が低減され、それにより、チ
ップ面積の著しい節減がなされることである。
【００２２】 従って、マルチプレクサ及びデマルチプレクサは、中央的に同期して制御され
得るか又はそれの状態は、共通のクロック系の過去のクロックサイクルの数のみ
に依存する。特に有利にはマルチプレクサ−チャネルのランダム性ないし擬似ラ
ンダム性制御である。純然たるランダム性制御は特別な制御信号によるマルチプ
レクサ及びデマルチプレクサの連続的同期化を必要とする。擬似ランダム性制御
は、それぞれマルチプレクサ及びデマルチプレクサの空間的に近傍での同一制御
信号の局所的生成を可能にする。
【００２３】 本発明の特に有利な実施形態によれば、複数の検出器の場合、該検出器は、相
互に網目化されて構成されている。それにより、検出器が誤特性を検出し、ひい
ては集積回路に対する許されない侵入、侵害を検出すると直ちに、集積回路は、
包括的な安全モードに移行切換られるように制御される。ネットワーキングを介
して次のことも可能である、即ち、個々の検出器が他の検出器の機能性をチェッ
クし、又は、他の検出器の存在のみを、アクノレッジ機能の枠で、又はウオッチ
ドッグ（ｗａｔｃｈｄｏｇ）機能の枠内で、チェックし、そして、保護回路ない
し集積化チップへの不許可の介入的操作を識別し、集積回路の相応の安全モード
をトリガすることも可能である。
【００２４】 検出器のほかに、ゼネレータないし発生器をも網状化又はネットワーキングす
ると良いことが判明しており、それにより、欠陥又はゼネレータないし発生器に
対する介入的操作を識別できる。更に、ゼネレータないし発生器を検出器とネッ
トワーキングすることにより、ゼネレータないし発生器がそれに配属された検出
器に、それにより送出された信号について、例えば、時間的経過、レベル、波形
又は類似のものについて情報を与えることが可能となる。それにより、種々の信
号の可変性、ひいては保護回路の自由度が著しく高められ得、それにより介入的
操作が困難化され、それにより、集積回路へ気付かれずに侵入攻撃がなされるこ
とに対する保護回路の保護作用が著しく高められる。
【００２５】 従って、本発明の保護回路は保護回路のコンポーネントをもはや局所的に集中
するのではなく、これを分散化し、多重化し、区別化して構成するという基本的
思想を開示するものである。このことにより、導体路ないしプリント導体を介す
る生成及び転送トランスポート及び信号の監視が複数の冗長のユニットへ分布さ
れ、それにより、保護回路ないし保護されるべき集積回路が気付かれずに覗かれ
たり、アクセス操作されないようにする一層大きな確実性が得られる。
【００２６】 次に図を用いて実施例に即して本発明の集積回路用の保護回路及びそれの利点
について詳述する。
【００２７】 図１は、各導体路ないしプリント導体当たり１つの信号ゼネレータないし発生
器と信号検出器を有する本発明の保護回路の回路構成を示す。
【００２８】 図２は、更なる保護回路の実施例の回路構成を示す。
【００２９】 図３は、保護回路つきの集積回路の断面図を示す。
【００３０】 図４は、デマルチプレクサ及びマルチプレクサ配置構成を有する本発明の更な
る保護回路の回路構成を示す。
【００３１】 図１は、ＩＣ集積回路用保護回路の構成を略示してある。当該の保護回路はそ
れの別個のパラレルに並行に延びる３つの導体路ないしプリント導体１０，１１
，１２を有する。前記導体路ないしプリント導体１０，１１，１２は、ミアンダ
状に延びており、集積回路の１つの回路平面における所望の領域をカバーする。
【００３２】 導体路ないしプリント導体１０，１１，１２はそれぞれ、固有の信号発生８機
２０，２１，２２に接続されている。は、相互に独立しており、以て亦、基本的
に異なる信号が信号ゼネレータないし発生器２０，２１，２２を介して導体路な
いしプリント導体１０，１１，１２内に入力供給される。入力供給された信号は
、導体路ないしプリント導体１０，１１，１２を通過伝送され、導体路ないしプ
リント導体１０，１１，１２の終端にて、各導体路ないしプリント導体に所属す
る検出器３０，３１，３２を用いて解析分析される。
【００３３】 当該の解析、分析の枠内で導体路ないしプリント導体１０，１１，１２を介し
て受信された種々の信号が基準信号と比較され、該基準信号は、ゼネレータない
し発生器２０，２１，２２と、これに所属の検出器３０，３１，３２との間の接
続線路１３，１４，１５を介して供給されるものである。基準信号は直接的に、
導体路ないしプリント導体１０，１１，１２の通過後呈するような信号を成すも
のであるか、又はそこから基準信号に対する所要の情報を求めるため必要な情報
を与えるものである。
【００３４】 検出器３０，３１，３２における評価は、次のようにして行われる、即ち、基
準信号が、導体路ないしプリント導体１０，１１，１２を介して得られた入来信
号と比較されるのである。差を検出するとアラーム信号が集積回路に対する制御
信号として生成され、それぞれの検出器３０，３１，３２に所属のアラーム線路
４を介して集積回路へ導かれる。
【００３５】 次いで、当該のアラーム信号を用いて集積回路は、安全モードと称される状態
に移行切換される。この安全モードでは、例えば、メモリセルの内容は読出され
得ない、それというのは、そのメモリセルの内容は安全モードへの移行切換後、
直ちに完全に消去され、従って、この中に含まれている情報が再現不能に消失す
るからである。それにより、プログラム−およびデータメモリ内に含まれている
集積回路の重要な情報、例えばユーザのコード鍵又はピン番号又は個人データを
読出したり、又はアクセス操作することがもはや可能でなくなる。
【００３６】 信号ゼネレータないし発生器２０，２１，２２及び検出器３０，３１，３２の
導体路ないしプリント導体１０，１１，１２の多重の分散化配置構成により当該
の保護回路は、例えば切削又はドリルプロセス又は類似プロセスに基づき集積回
路についての評価情報を取得するように、外部信号の供給をすることによって欺
くのは極めて困難である。
【００３７】 唯一の信号をシミュレーションするのではなく、同時に多数の種々の信号を、
種々の検出器−該検出器は空間的に著しく限られた領域に配されている−向けの
種々の個所でシミュレーションする必要性があることにより、信号変化の確認捕
捉なしに、ひいては誤特性の確認捕捉なしに集積回路に対する攻撃的、侵害的作
用を加えること、以て保護すべき集積回路を有する集積回路の攻撃的、侵害的作
用を加えることは殆ど不可能である。或１つの検出器３０はそれに供給される導
体路ないしプリント導体１０の信号の誤特性を確認捕捉すると、他の検出器３２
に無関係にアラーム信号をアラーム線路４を介して集積回路へ送出し、それによ
り安全モードをトリガする。
【００３８】 導体路ないしプリント導体１０，１１，１２のミアンダ状のパラレル並行な配
置構成により、十分にコンパクトな閉じられたまとまりのある面状カバーする導
体路−ないしプリント導体構造が可能になり、この面上の導体路−ないしプリン
ト導体構造は、その下方にある集積回路又は少なくともその１つの領域部分を、
当該の導体路ないしプリント導体１０，１１，１２を通してのアクセスから保護
するものである。誰かが、機械的手段で、導体路ないしプリント導体１０，１１
，１２の下方に位置する集積回路にアクセスないし操作を行おうとする場合には
導体路ないしプリント導体１０，１１，１２のうちの１つを損傷したり、又は断
線、断路さえもせざるを得なくなり、それにより、１つ又は複数の伝送される信
号の有意の著しい変化を惹起する。そのような有意の著しい変化は、当該の導体
路ないしプリント導体に所属する検出器３０，３１，３２により誤特性として識
別され、相応のアラーム信号がトリガされる。
【００３９】 導体路ないしプリント導体１０，１１，１２は、次のような狭幅の導体路ない
しプリント導体幅を以て構成されている、即ち、保護回路の回路平面２，３を打
破するためのいずれの孔が生じても、導体路ないしプリント導体の断線、断路を
来すような狭幅の導体路ないしプリント導体幅を以て構成されている。このため
に、個々の導体路ないしプリント導体１０，１１，１２の間隔を著しくわずかに
選定し、導体路ないしプリント導体０，１１，１２を狭間隔にミアンダ状に１つ
又は複数の回路平面内に配することが必要である、それ故、阻止すべき探り観察
又はアクセス操作が行われたら、絶対的に確実に断線、断路を行わせ得るもので
あり、ここで、当該の断線、断路された導体路ないしプリント導体１０、１１，
１２上で信号が完全に遮断され、攻撃的侵害的作用がなされたものと解釈される
ようにするものである。
【００４０】 ゼネレータないし発生器２０，２１，２２により生成される信号は、特別な、
デジタルの、又はアナログの信号であり、該信号は、導体路ないしプリント導体
１０，１１，１２を介する伝送路上での変化を、明瞭に信号変化として出現させ
るものである。
【００４１】 図２には、更なる保護回路の構成を略示する。ここには、単一の連続性のある
導体路−ないしプリント導体構造が示され、この導体路−ないしプリント導体構
造は、一方の信号ゼネレータないし発生器２０により形成された信号の、導体路
−ないしプリント導体構造内への入力供給点９を有する。
【００４２】 導体路−ないしプリント導体構造では、導体路−ないしプリント導体構造を介
して伝送される信号の出力結合のための４つの位置が設けられている。それ等の
出力結合のための４つの位置の各々は、出力結合される信号の増幅のため１つの
アンプ４３〜４６を有する。それ等の増幅された信号は、引き続いて検出器３０
〜３６に供給される。導体路−ないしプリント導体構造は、それぞれの取出点に
依存して、次のように導体路ないしプリント導体を形成する、即ち、導体路ない
しプリント導体１０ａ、即ち、入力供給点９と検出器３３に対するアンプ４３の
取出点との間の導体路を形成し、そして、プリント導体１０ｂ，即ち、入力供給
点９と検出器３４に対するアンプ４４の取出点との間の導体路ないしプリント導
体１０ｂを形成し，そして、導体路ないしプリント導体１０ｃ、即ち、、入力供
給点９と検出器３５に対するアンプ４５の取出点との間の導体路ないしプリント
導体１０ｃを形成し，そして、導体路ないしプリント導体１０ｄ、即ち、入力供
給点９と検出器３６に対するアンプ４６の取出点との間の導体路ないしプリント
導体１０ｄを形成を形成する。
【００４３】 各検出器は他の検出器に無関係に動作し、それのアラーム線路４を介して集積
回路を、該集積回路が安全モードに移行切換られるように制御する。ゼネレータ
ないしゼネレータないし発生器２０は、接続線路１６，１７，１８，１９を介し
て、検出器３３，３４，３５，３６に接続されており、それ等の検出器３３，３
４，３５，３６に、導体路ないしプリント導体１０ａ，１０ｂ，１０ｃ，１０ｄ
の監視のため基準信号に対する特定、固有の情報を伝える。ゼネレータないし発
生器２０は、ソフトウエアにより制御されてランダムに入力供給される信号の形
式、種類を選択し、相応の接続線路１６，１７，１８，１９を介して検出器に、
入力供給される信号フォーム波形をシグナリングする。検出器３３，３４，３５
は、ゼネレータないし発生器２０からそれ等に接続線路１６，１７，１８，１９
を介して供給される信号を評価し、ここで当該の信号評価のため、その信号を、
導体路ないしプリント導体３３，３４，３５，３６の、取出点から供給される信
号と比較する。有意の差異、即ち、誤特性を確認捕捉すべき場合、各検出器３３
，３４，３５，３６は、他の検出器と無関係にそれのアラーム線路４を介してア
ラームを送出し、それにより、集積回路を安全モードに移行切り換える。
【００４４】 導体路ないしプリント導体１０ａ，１０ｂ，１０ｃ，１０ｄの重なり合うよう
な関連性のある連続的構成により、下記が達成される、即ち、導体路ないしプリ
ント導体系の導体路ないしプリント導体への介入的操作により、たんに１つの導
体路ないしプリント導体１０ａ，１０ｂ，１０ｃ，１０ｄの変化が生ぜしめられ
るだけでなく、複数の導体路ないしプリント導体１０ａ，１０ｂ，１０ｃ，１０
ｄ上の信号の変化が生ぜしめられることが達成される。それにより、不都合な覗
き探り偵察とか、アクセス操作の場合に、１つの検出器の信号のみならず、当該
の導体路ないしプリント導体系の、殊にすべての検出器３３，３４，３５，３６
のうち複数のものが、シミュレートされ、適正な信号の供給を受けなければなら
ない。当該の信号は、それのフォーム波形、それ等の形式、種類及び時間的経過
の点で、基準信号に相応しなければならず、当該の基準信号は、接続線路１６，
１７，１８，１９を介して、ゼネレータないし発生器２０から検出器３３，３４
，３５，３６に直接又は間接に供給される。ここで明らかなことによれば、図示
の発生器２０はソフトウエアによる制御下で、入力供給点９にて入力供給される
信号をダイナミックに変化させ、それにより、保護回路、ひいては、保護回路１
により保護される集積回路のアクセス操作又は探り覗き込み、ウオッチング観察
を十分に排除し得る。
【００４５】 図３には、集積回路の上方に配された保護回路を有する集積回路の層構成を示
す。図３には、集積回路の下面での相応の保護回路の表示を省いてある。集積回
路１の他の側でのそのような第２の保護回路は、ここで示す保護回路と同様の構
成を有する。
【００４６】 保護回路は、集積回路１の上方に配されている。保護回路は、２つの相互に上
下に位置する回路平面２，３を有し、回路平面は、１つの絶縁層５を用いて、相
互に、且つ、保護すべき集積回路１から分離されている。前記の絶縁層５により
、導体路ないしプリント導体１０，１１と集積回路１との間の電気的短絡が排除
される。
【００４７】 第１の回路平面２にて、導体路ないしプリント導体１０がストリップ状に形成
されており、ストリップ状の絶縁領域６により相互に分離されている。導体路な
いしプリント導体１０は、第１回路平面２にて相互にパラレルに並行に配されて
いる。回路平面２上方には、第２の回路平面３が配されており、この第２の回路
平面３に相応のストリップ状の導体路ないしプリント導体１１を有する。当該の
導体路ないしプリント導体１１も亦、絶縁領域により相互に分離され、以て相互
に絶縁されている。導体路ないしプリント導体１０は、導体路ないしプリント導
体１１と共働して、保護すべき集積回路を完全にカバーするように配置構成され
ている。当該の完全なカバーは次のように達成される、即ち、第１，第２回路平
面２を通して覗き込み注視した時、保護すべき回路の各点ないし、集積回路１の
保護すべき各点が導体路ないしプリント導体１０により、又は導体路ないしプリ
ント導体１１により、又は導体路ないしプリント導体１０と、導体路ないしプリ
ント導体１１との双方によりカバーされるようにするのである。
【００４８】 誰かが保護すべき集積回路１に対して、アクセスしようとする場合、先ず、保
護回路に侵入し、ここで回路平面２，３を切除し、ここで完全なカバーに基づき
、導体路ないしプリント導体１０，１１のうちの少なくとも１つを損傷しなけれ
ばならなくなる。その種の損傷は、例えば導体路ないしプリント導体の完全な断
線、断路であったり、１つの回路平面２，３内での導体路ないしプリント導体間
、又は複数回路平面２，３間に短絡であったり、又は導体路ないしプリント導体
１０，１１の部分的破壊であり得、そして、そのような損傷が起きると、伝送さ
れる信号の明瞭な変化が生ぜしめられ、この伝送される信号は、予期される基準
信号との比較にて所属の検出器により誤り信号として解釈され、以て、保護回路
ないし保護すべき集積回路に対する侵入、ないし侵害的アクションとして解釈さ
れ、それにより、集積回路１へのアラーム信号の送出がなされる。当該のアラー
ム信号により、集積回路１は、安全モードに移行切換される。
【００４９】 第１の回路平面２内には、相応に配された導体路ないしプリント導体１１を有
するその上方にある回路平面３により保護を施されて、ここには図示されていな
いゼネレータないし発生器２０，２１，２２ないし相応の図示されていない検出
器３０〜３６が配されている。殊に、当該の配置構成は、第１の回路平面２に亘
って分布、分散されて行われ、このことにより、保護回路の突破される可能性が
明らかに制限される。
【００５０】 図４には、８つの導体路ないしプリント導体４０…４７を有する本発明の発展
形態を示す。前記の８つの導体路ないしプリント導体４０…４７は、それぞれ４
つの導体路ないしプリント導体４０…４３ないし４４…４７の２つのグループに
細分化されている。両グループの各々には、唯一の信号ゼネレータないし発生器
６０ないし６2、及び１つの信号検出器６１ないし６３が配属されている。信号
ゼネレータないし発生器６０ないし６2の信号は、デマルチプレクサ５０ないし
５２を介して導体路ないしプリント導体グループ４０…４３ないし４４…４７に
供給され、マルチプレクサ５１ないし５３を介して信号検出器６１ないし６３に
供給される。
【００５１】 信号検出器６１，６３に所要の基準信号を供給し得るため、本発明の当該の構
成では、導体路ないしプリント導体グループごとに、唯一の接続線路４８のみが
必要である。マルチプレクサ５１，５３を介して受信された信号が予期される信
号と一致しない場合にも、信号検出器６１，６３は、アラーム線路４を介して指
示を行う。
【００５２】 ２つの導体路ないしプリント導体グループ４０…４３ないし４４…４７を有す
る図示の実施例では、デマルチプレクサ５０，５２及びマルチプレクサ５１，５
３の制御の２つの手法、手段が示してある。図4の上方部分にて示された導体路
ないしプリント導体グループ４０…４３では、デマルチプレクサ５０及びマルチ
プレクサ51が共通に、導体路ないしプリント導体４０…４３のうちの１つの選択
のため純然たる乱数発生器７０により制御される。その下方に示されている導体
路ないしプリント導体グループ４４…４７では所属のデマルチプレクサ５２及び
所属のマルチプレクサ５３は、２つの相異なるが同種に構成された擬似乱数発生
器７１，７２により制御され、該擬似乱数発生器は、それの同種の構成に基づき
、共通のクロック動作の際、同じ時点で、同じ乱数を送出する。基本的には、デ
マルチプレクサ５０，５２及びマルチプレクサ５１，５３を１つのクロック信号
自体により制御することも可能であり、このことは、回路技術上、一層より簡単
であるが、安全上些かよりクリティカルである。
【００５３】 所定のチップ面積の場合、本発明の保護回路の発展形態に基づき、チップ面積
の可及的に狭幅で、近くに相寄る導体路ないしプリント導体での可及的に完全な
カバーと、可及的にわずかな回路技術上のコストに対する要望との間の良好な妥
協点を見出し得る。
【図面の簡単な説明】
【図１】 図１は、各導体路ないしプリント導体当たり１つの信号ゼネレータないし発生
器と信号検出器を有する本発明の保護回路の回路構成図。
【図２】 図２は、更なる保護回路の実施例の回路構成図。
【図３】 図３は、保護回路つきの集積回路の断面図。
【図４】 図４は、デマルチプレクサ及びマルチプレクサ配置構成を有する本発明の更な
る保護回路の回路構成図。
【符号の説明】
１ 集積回路 ２ 回路平面 ３ 回路平面 ４ アラーム線路 ５ 絶縁層 ６ 絶縁領域 １０ 導体路ないしプリント導体 １０ａ 導体路ないしプリント導体 １０ｂ 導体路ないしプリント導体 １０ｃ 導体路ないしプリント導体 １０ｄ 導体路ないしプリント導体 １１ 導体路ないしプリント導体 １２ 導体路ないしプリント導体 １６ 接続線路 １７ 接続線路 １８ 接続線路 １９ 接続線路 ２０ ゼネレータないし発生器 ２１ ゼネレータないし発生器 ２２ ゼネレータないし発生器 ３０ 検出器 ３１ 検出器 ３２ 検出器 ３３ 検出器 ３４ 検出器 ３５ 検出器 ３６ 検出器 ４０ 導体路ないしプリント導体 ４１ 導体路ないしプリント導体 ４２ 導体路ないしプリント導体 ４３ 導体路ないしプリント導体 ４４ 導体路ないしプリント導体 ４５ 導体路ないしプリント導体 ４６ 導体路ないしプリント導体 ４７ 導体路ないしプリント導体 ４８ 接続線路 ４９ 接続線路 ５１ マルチプレクサ ５２ デマルチプレクサ ５３ マルチプレクサ ５４ デマルチプレクサ ６０ 信号ゼネレータないし発生器 ６１ 信号検出器 ６２ 信号ゼネレータないし発生器 ６３ 信号検出器 ７０ 純然たる乱数発生器 ７１ 擬似乱数発生器 ７２ 擬似乱数発生器
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＢＲ，ＣＮ，Ｉ Ｎ，ＪＰ，ＫＲ，ＭＸ，ＲＵ，ＵＡ，ＵＳ (72)発明者 ミヒャエル リヒター ドイツ連邦共和国 オットーブルン モー ツァルトシュトラーセ 125 ベー (72)発明者 ミヒャエル スモラ ドイツ連邦共和国 ミュンヘン ユタシュ トラーセ 17 (72)発明者 マルティン アイゼーレ ドイツ連邦共和国 ミュンヘン エミール −ガイスシュトラーセ 23 Ｆターム(参考） 5F038 DF10 EZ20 5G004 AA04 BA01 BA03 BA05 DC07 DC14 5J104 AA46 NA35 NA42

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣ集積回路（１）用の保護回路において、前記保護回路は
    、１つ又は複数の回路平面（２，３）内に集積回路（１）の上方及び／又は下方
    に配されており、複数の導体路ないしプリント導体（１０，１１，１２）を有し
    、該導体路ないしプリント導体（１０，１１，１２）は、１つ又は複数の信号ゼ
    ネレータないし発生器（２０，２１，２２）の種々の信号の供給を受けるように
    構成されており、１つ又は複数の検出器（３０〜３６）を有し、該検出器（３０
    〜３６）は、個々の導体路ないしプリント導体（１０，１１，１２）を介して伝
    送された種々の信号を、異常特性について評価し、そのような異常特性を確認捕
    捉した場合、集積回路（１）を安全モードへ移行切り換えるための制御信号を送
    出し得るように構成されていることを特徴とするＩＣ集積回路用保護回路。
  2. 【請求項２】 導体路ないしプリント導体（１０，１１，１２）は、保護回
    路の複数の回路平面（２，３）に亘って延在していることを特徴とする請求項１
    記載の保護回路。
  3. 【請求項３】 導体路ないしプリント導体（１０，１１，１２）は、次のよ
    うに構成されている、即ち、保護すべき集積回路（１）は、十分に、又は完全に
    カバーされていることを特徴とする請求項１又は2記載の保護回路。
  4. 【請求項４】 導体路ないしプリント導体（１０，１１，１２）は、狭幅を
    以て構成されていることを特徴とする請求項１記載の保護回路。
  5. 【請求項５】 検出器（３０〜３６）は、導体路ないしプリント導体（１１
    ）を有する回路平面（３）の下方の回路平面（２）内に配され、当該の導体路な
    いしプリント導体（１１）により、アクセスされないように保護されて配されて
    いることを特徴とする請求項１から４までのうちいずれか１項記載の保護回路。
  6. 【請求項６】 単数又は複数のゼネレータ発生器（２０，２１，２２）は、
    導体路ないしプリント導体（１１）を有する回路平面（３）の下方の回路平面（
    ２）内に配され、当該の導体路ないしプリント導体（１１）によりアクセスされ
    ないように保護されて配されていることを特徴とする請求項１から５までのうち
    いずれか１項記載の保護回路。
  7. 【請求項７】 種々の信号が相互に無関係に生成されるように構成されてい
    ることを特徴とする請求項１から６までのうちいずれか１項記載の保護回路。
  8. 【請求項８】 １つ又は複数のゼネレータ発生器（２０，２１，２２）は種
    々の信号に対して、当該信号が時間的経過でダイナミックに変化するように構成
    されていることを特徴とする請求項１から７までのうちいずれか１項記載の保護
    回路。
  9. 【請求項９】 複数の検出器（３０〜３６）が１つの導体路ないしプリント
    導体（１０）に配属されており、信号は、当該の１つの導体路ないしプリント導
    体（１０）上で監視可能であることを特徴とする請求項１から８までのうちいず
    れか１項記載の保護回路。
  10. 【請求項１０】 それぞれ複数の導体路ないしプリント導体（４０〜４３な
    いし４４〜４７）がそれぞれデマルチプレクサ（５０ないし５２）及びそれぞれ
    のマルチプレクサ（５１ないし５３）と共にまとめられており、前記のそれぞれ
    のデマルチプレクサ（５０ないし５２）は導体路ないしプリント導体（４０〜４
    ３ないし４４〜４７）の一方の端部に接続され、前記のそれぞれのマルチプレク
    サ（５１ないし５３）は、当該導体路ないしプリント導体の他の端部に接続され
    、それぞれのデマルチプレクサ（５０ないし５２）及びマルチプレクサ（５１な
    いし５３）はそれぞれ、唯一の信号ゼネレータないし発生器（６０ないし６２）
    ないし信号検出器（６１ないし６３）のみに接続されており、そして、それぞれ
    のデマルチプレクサ（５０ないし５２）及びマルチプレクサ（５１ないし５３）
    は、少なくとも１つの選択信号ゼネレータないし発生器（７０；７１，７２）に
    より制御されるように構成されていることを特徴とする請求項１から８までのう
    ちいずれか１項記載の保護回路。
  11. 【請求項１１】 前記選択信号ゼネレータないし発生器は、乱数発生器（７
    ０）であることを特徴とする請求項１０記載の保護回路。
  12. 【請求項１２】 前記選択信号ゼネレータないし発生器は、擬似乱数発生器
    （７１，７２）であることを特徴とする請求項１０記載の保護回路。
  13. 【請求項１３】 検出器（３０〜３１）は相互に網状構成され、ネットワー
    キングされていることを特徴とする請求項１から１２までのうちいずれか１項記
    載の保護回路。
  14. 【請求項１４】 検出器（３０〜３５）のほかに信号ゼネレータないし発生
    器（２０，２１，２２）が相互に、網状構成され、ネットワーキングされている
    ことを特徴とする請求項１から１３までのうちいずれか１項記載の保護回路。
  15. 【請求項１５】 集積回路（１）は、サンドイッチ状に保護回路の複数の回
    路平面（２，３）により囲繞されていることを特徴とする請求項１から１４まで
    のうちいずれか１項記載の保護回路。
  16. 【請求項１６】 検出器に供給される信号の完全性−値を求めるためのユニ
    ットが設けられており、前記完全性−値は、誤特性の検出捕捉のため評価される
    ように構成されていることを特徴とする請求項１から１５までのうちいずれか１
    項記載の保護回路。
JP2000581520A 1998-11-05 1999-11-04 Ｉｃ集積回路用保護回路 Pending JP2002529928A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP98120986 1998-11-05
DE19917080.0 1999-04-15
DE19917080 1999-04-15
DE98120986.9 1999-04-15
PCT/EP1999/008456 WO2000028399A1 (de) 1998-11-05 1999-11-04 Schutzschaltung für eine integrierte schaltung

Publications (1)

Publication Number Publication Date
JP2002529928A true JP2002529928A (ja) 2002-09-10

Family

ID=26052919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000581520A Pending JP2002529928A (ja) 1998-11-05 1999-11-04 Ｉｃ集積回路用保護回路

Country Status (10)

Country Link
US (1) US6496119B1 (ja)
EP (1) EP1053518B1 (ja)
JP (1) JP2002529928A (ja)
KR (1) KR100710936B1 (ja)
CN (1) CN1214304C (ja)
AT (1) ATE334437T1 (ja)
DE (1) DE59913706D1 (ja)
ES (1) ES2270623T3 (ja)
RU (1) RU2232420C2 (ja)
WO (1) WO2000028399A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022635A1 (ja) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co., Ltd. 半導体装置の保護回路およびこれを備えた半導体装置
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
US7194719B2 (en) 2003-08-28 2007-03-20 Matsushita Electric Industrial Co., Ltd. Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法
US7547973B2 (en) 2005-02-16 2009-06-16 Panasonic Corporation Tamper-resistant semiconductor device
US7557436B2 (en) 2001-08-07 2009-07-07 Renesas Technology Corp. Semiconductor device and IC card including supply voltage wiring lines formed in different areas and having different shapes
JP2010529692A (ja) * 2007-06-12 2010-08-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 集積回路の保護および検出用グリッド
WO2011155114A1 (ja) * 2010-06-08 2011-12-15 パナソニック株式会社 保護回路と半導体装置及び電子機器
JP2012054476A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
WO2013005460A1 (ja) * 2011-07-07 2013-01-10 Ｎｅｃインフロンティア株式会社 フレキシブルプリントケーブルおよび情報処理装置
WO2013088885A1 (ja) * 2011-12-16 2013-06-20 Ｎｅｃインフロンティア株式会社 情報処理装置
JP2016511606A (ja) * 2013-03-01 2016-04-14 マーベル ワールド トレード リミテッド 集積回路の二重ランダムビットジェネレータに基づく改ざん防止システム
JP2018523290A (ja) * 2015-05-13 2018-08-16 ナグラビジョン エス アー 物理的及び／又は電気的変化に対する集積回路チップ保護

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001253818A1 (en) * 2000-02-14 2001-08-20 Christina Alvarez Security module system, apparatus and process
ATE350766T1 (de) 2000-08-21 2007-01-15 Infineon Technologies Ag Vorrichtung zum schutz einer integrierten schaltung
DE10044837C1 (de) 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
DE10047436A1 (de) * 2000-09-21 2002-08-29 Giesecke & Devrient Gmbh Sicherheitsmodul
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
US7525330B2 (en) * 2001-11-28 2009-04-28 Nxp, B.V. Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device
DE10218096A1 (de) * 2002-04-23 2003-11-13 Infineon Technologies Ag Integrierte Schaltung
DE10247485A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Chip mit Angriffsschutz
KR100517554B1 (ko) * 2002-12-05 2005-09-28 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
EP1968112A3 (en) 2003-02-04 2008-09-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
FR2863746B1 (fr) * 2003-12-10 2006-08-11 Innova Card Circuit integre protege par bouclier actif
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
DE102004008178A1 (de) * 2004-02-19 2005-09-01 Giesecke & Devrient Gmbh Verfahren zum Erzeugen von Zufallszahlen in einem tragbaren Datenträger
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
GB0410975D0 (en) 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
EP1947593B1 (en) * 2005-11-07 2010-10-06 Panasonic Corporation Portable auxiliary storage device
US20090024890A1 (en) * 2006-02-09 2009-01-22 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7760086B2 (en) * 2006-11-03 2010-07-20 Gore Enterprise Holdings, Inc Tamper respondent sensor and enclosure
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7787256B2 (en) * 2007-08-10 2010-08-31 Gore Enterprise Holdings, Inc. Tamper respondent system
US9747472B2 (en) * 2007-09-13 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Mesh grid protection
US8188860B2 (en) * 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
WO2009073231A1 (en) * 2007-12-06 2009-06-11 Broadcom Corporation Embedded package security tamper mesh
EP2211289A1 (en) * 2009-01-22 2010-07-28 Robert Bosch GmbH Method and control device for protecting a sensor against manipulation
CN102455394A (zh) * 2010-10-27 2012-05-16 上海华虹集成电路有限责任公司 防御侵入式攻击的装置
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
DE102011083419A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Elektronische Baugruppe, Leiterplatte und Verfahren
EP2780938B1 (en) * 2011-11-18 2015-09-30 Tubitak Active shield with electrically configurable interconnections
US8776260B2 (en) 2012-09-25 2014-07-08 Broadcom Corporation Mesh grid protection system
CN202855734U (zh) * 2012-10-23 2013-04-03 北京同方微电子有限公司 用于智能卡的有源防护装置
EP2766929A1 (en) 2012-10-29 2014-08-20 Qatar Foundation A tamper detection arrangement
RU2552181C2 (ru) * 2013-04-05 2015-06-10 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Устройство защиты от контрафакта и фальсификации интегральных схем
CN103530673A (zh) * 2013-07-25 2014-01-22 上海杉德金卡信息系统科技有限公司 一种基于lds技术的金融pci安全设计方法
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统
CN104992506A (zh) * 2015-07-06 2015-10-21 福建升腾资讯有限公司 一种基于lap技术的pos机安全设计方法
RU2613763C1 (ru) * 2015-11-05 2017-03-21 Владимир Петрович Куклев Многофункциональный защищенный микровычислитель
FR3053503B1 (fr) 2016-06-30 2019-03-29 Stmicroelectronics (Rousset) Sas Procede de protection d'un circuit integre, et circuit integre correspondant
FR3054344B1 (fr) * 2016-07-25 2018-09-07 Tiempo Circuit integre protege.
EP3306517A1 (en) * 2016-10-04 2018-04-11 Nagravision S.A. An active shield for detecting an intrusion on an integrated circuit
KR102413790B1 (ko) * 2020-11-27 2022-06-28 연세대학교 산학협력단 칩의 보안 회로
KR102327811B1 (ko) * 2021-07-23 2021-11-18 주식회사 스탠더드시험연구소 중성자 차등 소멸 시간 측정 장치의 멀티플렉서를 이용한 데이터 처리 장치 및 방법
CN115148118A (zh) * 2022-07-07 2022-10-04 黑芝麻智能科技有限公司 柔性电路板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378250A (ja) * 1985-09-25 1988-04-08 エヌ・シー・アール・コーポレーション 記憶デ−タを保護するデ−タ安全装置
JPH0547766A (ja) * 1991-08-14 1993-02-26 Toshiba Corp 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593384A (en) 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
US4882752A (en) * 1986-06-25 1989-11-21 Lindman Richard S Computer security system
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JPH08953A (ja) * 1994-06-15 1996-01-09 Kawasaki Heavy Ind Ltd 半乾式脱硫方法及び装置
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
CA2128757C (en) * 1994-07-25 1998-11-03 Jacques Caron Control circuit for controlling voltage supply of electric devices
DE19618279A1 (de) * 1996-05-07 1997-11-13 Kopp Heinrich Ag DI-Schutzschalteinrichtung
US5969921A (en) * 1998-01-29 1999-10-19 Eaton Corporation Ground fault electrical switching apparatus for coordinating tripping with a downstream ground fault switch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378250A (ja) * 1985-09-25 1988-04-08 エヌ・シー・アール・コーポレーション 記憶デ−タを保護するデ−タ安全装置
JPH0547766A (ja) * 1991-08-14 1993-02-26 Toshiba Corp 半導体集積回路装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557436B2 (en) 2001-08-07 2009-07-07 Renesas Technology Corp. Semiconductor device and IC card including supply voltage wiring lines formed in different areas and having different shapes
US7652363B2 (en) 2001-08-07 2010-01-26 Renesas Technology Corp. Semiconductor device including an arrangement for detection of tampering
US7345497B2 (en) 2003-08-28 2008-03-18 Matsushita Electric Industrial Co., Ltd. Protection circuit for semiconductor device and semiconductor device including the same
US7194719B2 (en) 2003-08-28 2007-03-20 Matsushita Electric Industrial Co., Ltd. Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure
US7256599B2 (en) 2003-08-28 2007-08-14 Matsushita Electric Industrial Co., Ltd. Protection circuit for semiconductor device and semiconductor device including the same
WO2005022635A1 (ja) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co., Ltd. 半導体装置の保護回路およびこれを備えた半導体装置
US7376928B2 (en) 2003-08-28 2008-05-20 Matsushita Electric Industrial Co., Ltd. Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure
JP2005072514A (ja) * 2003-08-28 2005-03-17 Matsushita Electric Ind Co Ltd 保護回路および半導体装置
US7547973B2 (en) 2005-02-16 2009-06-16 Panasonic Corporation Tamper-resistant semiconductor device
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
JP2010529692A (ja) * 2007-06-12 2010-08-26 アイティーティー マニュファクチャリング エンタープライジーズ， インコーポレイテッド 集積回路の保護および検出用グリッド
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法
WO2011155114A1 (ja) * 2010-06-08 2011-12-15 パナソニック株式会社 保護回路と半導体装置及び電子機器
JP2012054476A (ja) * 2010-09-02 2012-03-15 Canon Inc 半導体集積回路装置
WO2013005460A1 (ja) * 2011-07-07 2013-01-10 Ｎｅｃインフロンティア株式会社 フレキシブルプリントケーブルおよび情報処理装置
JP2013020704A (ja) * 2011-07-07 2013-01-31 Nec Infrontia Corp フレキシブルプリントケーブルおよび情報処理装置
US8977868B2 (en) 2011-07-07 2015-03-10 Nec Infrontia Corporation Flexible printed cable and information processing device
US9147089B2 (en) 2011-07-07 2015-09-29 Nec Platforms, Ltd. Flexible printed cable and information processing device
WO2013088885A1 (ja) * 2011-12-16 2013-06-20 Ｎｅｃインフロンティア株式会社 情報処理装置
JP2013125510A (ja) * 2011-12-16 2013-06-24 Nec Infrontia Corp 情報処理装置
US9055679B2 (en) 2011-12-16 2015-06-09 Nec Platforms, Ltd. Information processing device
JP2016511606A (ja) * 2013-03-01 2016-04-14 マーベル ワールド トレード リミテッド 集積回路の二重ランダムビットジェネレータに基づく改ざん防止システム
JP2018523290A (ja) * 2015-05-13 2018-08-16 ナグラビジョン エス アー 物理的及び／又は電気的変化に対する集積回路チップ保護

Also Published As

Publication number Publication date
KR20010040320A (ko) 2001-05-15
ATE334437T1 (de) 2006-08-15
ES2270623T3 (es) 2007-04-01
WO2000028399A1 (de) 2000-05-18
RU2232420C2 (ru) 2004-07-10
DE59913706D1 (de) 2006-09-07
EP1053518A1 (de) 2000-11-22
KR100710936B1 (ko) 2007-04-24
CN1292110A (zh) 2001-04-18
CN1214304C (zh) 2005-08-10
US6496119B1 (en) 2002-12-17
EP1053518B1 (de) 2006-07-26

Similar Documents

Publication Publication Date Title
JP2002529928A (ja) Ｉｃ集積回路用保護回路
US20200349295A1 (en) Tamper detection countermeasures to deter physical attack on a security asic
KR100508891B1 (ko) 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법
JP4748929B2 (ja) 保護回路および半導体装置
US6957345B2 (en) Tamper resistant card enclosure with improved intrusion detection circuit
US7791898B2 (en) Security apparatus
US20180322315A1 (en) Tamper Responsive Sensor
EP0207126B1 (en) Security device for the secure storage of sensitive data
CN207380709U (zh) 主动asic侵犯屏障
US7814396B2 (en) Apparatus and method for checking an error recognition functionality of a memory circuit
US20130140364A1 (en) Systems and methods for detecting and preventing tampering of card readers
EP3094042B1 (en) Electronic appliance, network unit of electronic appliances, network of electronic appliances, and chip identification method
JP6871287B2 (ja) キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法
CN107787499B (zh) 以防物理更改和/或电更改的集成电路芯片保护
US20140032171A1 (en) Method for testing tamper protection of a field device and field device having tamper protection
WO2007018761A2 (en) Security method for data protection
JP2005150514A (ja) 半導体ウェハ
EP2780938B1 (en) Active shield with electrically configurable interconnections
CN116432252A (zh) 防泄密板卡、防泄密方法及电子设备
MXPA00006648A (en) Protection circuit for an integrated circuit
US20200210569A1 (en) Protection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101224