JP2013020704A - フレキシブルプリントケーブルおよび情報処理装置 - Google Patents

フレキシブルプリントケーブルおよび情報処理装置 Download PDF

Info

Publication number
JP2013020704A
JP2013020704A JP2011150622A JP2011150622A JP2013020704A JP 2013020704 A JP2013020704 A JP 2013020704A JP 2011150622 A JP2011150622 A JP 2011150622A JP 2011150622 A JP2011150622 A JP 2011150622A JP 2013020704 A JP2013020704 A JP 2013020704A
Authority
JP
Japan
Prior art keywords
line pattern
signal
protection line
signal protection
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011150622A
Other languages
English (en)
Other versions
JP5062705B1 (ja
Inventor
Nobuo Takahashi
暢生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2011150622A priority Critical patent/JP5062705B1/ja
Priority to PCT/JP2012/057654 priority patent/WO2013005460A1/ja
Priority to MYPI2013702286A priority patent/MY160790A/en
Priority to US14/127,821 priority patent/US8977868B2/en
Priority to CN201280032108.8A priority patent/CN103620701B/zh
Application granted granted Critical
Publication of JP5062705B1 publication Critical patent/JP5062705B1/ja
Publication of JP2013020704A publication Critical patent/JP2013020704A/ja
Priority to US14/563,124 priority patent/US9147089B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Conductors (AREA)
  • Pinball Game Machines (AREA)

Abstract

【課題】耐タンパー性を向上させることが可能なＦＰＣを提供する。
【解決手段】本発明のＦＰＣ１は、通信信号が入力される信号線パターン２と、信号線パターンの上下の面に対向するように設けられ、信号線パターン２と同じ幅、もしくは信号線パターン２よりも広い幅を有する信号保護線パターン３、４とを有するフレキシブルプリントケーブルであって、耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられている。
【選択図】図１

Description

本発明はフレキシブルプリントケーブルおよび当該フレキシブルプリントケーブルを備えた情報処理装置に関する。
近年、回路基板やＩＣチップ、あるいは基板間を接続するコネクタやケーブル等の、通信信号を送受信する部品に対して、タンパー行為と呼ばれる不正接続により、通信信号を不正に読み出す行為が問題とされており、タンパー行為を防止する構造が要求されている。
特に、クレジットカード決済端末やＡＴＭのように、個人の情報、特に金銭や財産に関わる情報を直接取り扱う情報処理装置においては、その情報がタンパー行為により盗まれたり不正に使用されたりすることのないよう、高度なセキュリティが求められる。
タンパー行為を防止する構造としては、タンパー行為の対象となり得る部品を覆って外部からの不正接続を困難にする構造や、不正接続をしようとして部品を外すと装置自体が破損する構造が知られている（特許文献１）。
また、タンパー行為の防止構造ではないが、ケーブル内の配線と外部の導体とが接触して短絡するのを防止するため、配線の周囲を所定の電圧が印加された筒状の導体層で覆い、導体層に外部の導体が接触して電圧が変化すると、これを短絡の前兆として警告を発する構造が知られている（特許文献２）。
特開２００２−２１０１７９号公報 特開平１０−１８８６８４号公報
しかしながら、特許文献１のような構造は、部品そのものの耐タンパー性を向上させるものではない上に、耐タンパー性を高くすればするほど装置全体としてコストが上昇し、また装置そのものが重厚になってしまうという問題があった。
また、フレキシブルプリントケーブル（以下、ＦＰＣと略す）のような通信信号線が一列に平坦に並ぶ構造においては、特許文献１のような配線全体を覆う部材や、特許文献２のような配線全体を覆う筒状の導体層を有する構造を適用するのは困難であり、またそのような構造では、薄型でフレキシブル性を有するというＦＰＣの構造的特性が損なわれる恐れがあった。
そのため、現状ではＦＰＣについては、不正な接続の防止が困難であり、ケーブル全体を厳重に保護された区画内に収めるか、ケーブルの使用そのものを避ける方法しかなかった。
また、装置の構成上、厳重な保護が困難な箇所にＦＰＣを適用し、そこに重要な通信信号を通さざるを得ない場合は、高度なセキュリティ性を付与することを断念するか、コストが上がるにも関わらずその外側に別の保護手段を設けるしかなかった。
本発明は上記課題に鑑みてなされたものであり、その目的は、耐タンパー性を向上させることが可能なＦＰＣを提供することにある。
前述した目的を達成するために、本発明の第１の態様は、通信信号が入力される信号線パターンと、前記信号線パターンの上下の面に対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブルである。
本発明の第２の態様は、第１の態様に記載のフレキシブルプリントケーブルを備える情報処理装置であって、前記信号保護線パターンの電位の変化を検知する検知部と、前記検知部に接続され、前記検知部が前記電位の変化を検知すると、不正接続が行われたことを通知する不正接続情報を生成する不正接続情報生成部と、を備える制御部を有することを特徴とする情報処理装置である。
本発明の第３の態様は、通信信号が入力される信号線パターンと、前記信号線パターンの上下の面のいずれかのみに対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブルである。
本発明によれば、耐タンパー性を向上させることが可能なＦＰＣを提供することができる。
ＦＰＣ１を示す断面斜視図である。 ＦＰＣ１を使用したユニットのハードウェア構成を示すブロック図である。 ＦＰＣ１を使用したユニットの配線図であって、信号線パターン２は記載を省略している。 ＦＰＣ１の平面図である。 図４の配線方向の断面図である。 図４の裏面図である。 ＦＰＣ１に対して不正接続が試みられた状態を示す図である。 ＦＰＣ１ａを使用したユニットのハードウェア構成を示すブロック図である。 ＦＰＣ１ｂを示す断面斜視図である。 情報処理装置１００のハードウェア構成を示すブロック図である。 図１０の情報処理装置制御部１１１を示すブロック図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１〜３を参照して第１の実施形態に係るＦＰＣ１の概略構成について説明する。
図１〜３に示すように、ＦＰＣ１は、バス信号やデータ信号などの通信信号が入力される信号線パターン２と、信号線パターン２に対向するように設けられ、信号線パターン２と同じ幅、もしくは信号線パターン２よりも広い幅を有する信号保護線パターン３、４と、信号保護線パターン３、４に接続され、信号保護線パターン３、４の電位の変化を検知し、不正接続を監視する電子回路であるＦＰＣ制御部１０を有している。
図１〜６を参照してＦＰＣ１の構造についてさらに詳細に説明する。
図１に示すように、信号線パターン２と信号保護線パターン３、４は絶縁層５に覆われ、かつ互いに隔てられ、電気的に絶縁されている。
図４〜図６に示すように、信号保護線パターン３、４は両端で信号線パターン２を中心に幅方向に両側にオフセットして、コネクタ端子６が一列に並ぶようになっている。ＦＰＣ１は、耐タンパー性を要求される領域（図４の点線Ｘと点線Ｙ間の領域）では、信号線パターン２に沿って、その上下に、信号線パターン２よりも広い幅の信号保護線パターン３、４が設けられている。信号保護線パターン３、４は、信号線パターン２と同じ幅であってもよい。耐タンパー性を要求される領域を除く領域は、耐タンパー性を有するユニットの筐体で覆われる等の他の保護手段で保護される領域である。
信号線パターン２、信号保護線パターン３、信号保護線パターン４、および絶縁層５の幅、長さ、厚さ、材質等は、任意であり、例えば、信号線パターン２、信号保護線パターン３、４は銅、アルミニウム、銀、鉄、その他の金属、炭素系導電材料等で構成され、絶縁層５はポリエステル、ポリイミド、ポリエチレン、ポリアミド等の絶縁材料で構成されており、一般的な多層ＦＰＣの構造がそのまま適用できる。
図２は、ＦＰＣ１が、情報処理装置内の第１のユニット３０と第２のユニット３１を接続するために使用されている例を示している。
また、図２および図３に示すように、信号保護線パターン３、４は、一方の端部が、抵抗を通して定電圧（図３では５Ｖ）を印加する電源１５に接続され、他方の端部が、抵抗を通して接地用の接地部１７に接続され、さらに、ＦＰＣ制御部１０に接続されている。
信号保護線パターン３、４は電源１５と第１の電源側抵抗素子１１および第２の電源側抵抗素子１２を介してそれぞれ接続されており、さらに、接地部１７と第１の接地側抵抗素子１３および第２の接地側抵抗素子１４を介してそれぞれ接続されている。
図３では、電源１５の印加電圧が５Ｖであるのに対して第１の電源側抵抗素子１１の電気抵抗値は１ＭΩと、第１の接地側抵抗素子１３よりも大きく、第１の接地側抵抗素子１３の電気抵抗値は１０ｋΩと、第１の電源側抵抗素子１１よりも十分小さな値を有しており、信号保護線パターン３の（第１の電源側抵抗素子１１と第１の接地側抵抗素子１３の間の）電位が接地部１７の電位に近い電位、即ち０Ｖに近い電位になるような抵抗値になっている。
一方、第２の電源側抵抗素子１２の電気抵抗値は１００ｋΩであるのに対し、第２の接地側抵抗素子１４の電気抵抗値は１ＭΩと、第２の電源側抵抗素子１２よりも十分大きな値を有しており、信号保護線パターン４の（第２の電源側抵抗素子１２と第２の接地側抵抗素子１４の間の）電位が電源１５の電位に近い電位、ここでは５Ｖに近い電位になるような抵抗値になっている。
なお、信号線パターン２にはＦＰＣ１が接続する基板やユニット等の間で通信に用いられる通信信号が入力されるが、信号保護線パターン３、４の電位が通信信号の電位とは異なるように電源１５の電圧および各抵抗素子の抵抗値が設定されている。
ＦＰＣ制御部１０は信号保護線パターン３、４に接続され、信号保護線パターン３、４の電位の変化を検知する検知部２１と、検知部２１に接続され、検知部２１が電位の変化を検知した場合に、ＦＰＣ１が使用されている情報処理装置の制御部に対して不正接続が行われたことを通知する不正接続情報を生成・送信する不正接続情報生成部２３を有している。不正接続情報生成部２３は、通信線２４を通してＦＰＣ１が使用されている情報処理装置の制御部に接続されている。
不正通知情報を受信した情報処理装置の制御部は、例えば上記した基板やユニット等の動作を停止する処理や、当該機器が有する重要情報（不正接続により盗まれる可能性がある情報）を消去する処理を行う。不正接続が行われた場合は、これらの処理を行うことにより通信信号が不正に読み出されるのを防ぐことができる。なお、前記の処理は、二つの処理を行ってもよいし、いずれか一つの処理を行ってもよい。
次に、ＦＰＣ１、及びＦＰＣ制御部１０の動作について説明する。
まず、不正接続がされていない場合は、信号線パターン２には所定の電位の通信信号が入力され、信号保護線パターン３、４には電源１５から電圧を印加され、信号保護線パターン３は接地部１７の電位に近い電位に、信号保護線パターン４は電源１５の電位に近い電位に保持されている。
ここで、図７に示すように、何者かが外部から端子１０１、１０２、１０３、１０４を用いて信号線パターン２への不正接続を試みたとする。
この場合、端子は信号保護線パターン３、４を避けることができないため、以下に示すいずれかの状況になる。
（１）端子が信号保護線パターン３または信号保護線パターン４によって信号線パターン２への不正接続を阻まれる。
（２）端子が信号保護線パターン３または信号保護線パターン４の一方を切断する。
（３）端子が信号保護線パターン３または信号保護線パターン４の一方を切断して、信号線パターン２と不正接続する。
（４）端子が信号保護線パターン３または信号保護線パターン４の一方を切断して信号線パターン２と不正接続し、さらに反対側の信号保護線パターンも切断して、信号保護線パターン３、４を電気的に接触させる。
以下、それぞれの場合について説明する。
（１）は不正接続に失敗した状態であり、端子１０１に対応する。この状態では、通常は信号保護線パターン３、４の電位は変化しない。
（２）は端子１０２に対応する状態であり、信号保護線パターン３が切断された場合、切断前には０Ｖに近い電位だった電位が、第１の電源側抵抗素子１１を介して与えられる電位に変化する。
一方、信号保護線パターン４が切断された場合、切断前には電源１５の電圧に近かった電位が、第２の接地側抵抗素子１４を介して与えられる電位に変化する。
（３）は端子１０３に対応する状態であり、不正接続により、信号保護線パターン３、４の電位は信号線パターン２の電位、即ち通信信号に近い電位に変化する。
（４）は端子１０４に対応した状態であり、信号保護線パターン３、４の電位は第１の接地側抵抗素子１３を介して与えられる電位に変化する。
（２）〜（４）のいずれにおいても、検知部２１が電位の変化を検知すると、検知部２１はその旨を不正接続情報生成部２３に送信し、不正接続情報生成部２３が不正接続情報を生成し、ＦＰＣ１が使用されている情報処理装置の制御部に対して不正接続情報を送信する。
不正接続情報を受信した図示しない情報処理装置の制御部は不正接続情報に基づき、動作を停止したり、重要情報を消去したりする。
これにより、通信信号を不正に読み出されるのを防ぐことができ、重要情報を保護できる。
なお、上記第１の実施形態では、ＦＰＣ制御部を情報処理装置の制御部とは別に設けているが、ＦＰＣ制御部を別に設けず、情報処理装置の制御部の一部としてもよい。
このように、第１の実施形態によれば、ＦＰＣ１は、バス信号やデータ信号などの通信信号が入力される信号線パターン２と、信号線パターン２に対向するように設けられ、信号線パターン２と同じ幅、もしくは信号線パターン２よりも広い幅を有する信号保護線パターン３、４を有し、ＦＰＣ制御部１０は、信号保護線パターン３、４に接続され、信号保護線パターン３、４の電位の変化を検知し、不正接続を監視し、不正接続が試みられると、信号保護線パターン３、４が物理的に接続を阻むか、もしくはＦＰＣ制御部１０の検知部２１が信号保護線パターン３、４の電位の変化を検知し、不正接続情報生成部２３が不正接続情報を生成する。
そのため、通信信号を不正に読み出されるのを防ぐことができ、重要情報を保護できる。
また、第１の実施形態によれば、信号保護線パターン３、４は信号線パターン２と同様の配線パターンであるため、これを配置してもＦＰＣ１のフレキシブル性が失われることはなく、また低コストである。
そのため、ＦＰＣ１は、構造的特性を保ちつつ、安価に耐タンパー性を向上させることが可能な構造である。
次に、第２の実施形態について、図８を参照して説明する。
第２の実施形態は、第１の実施形態において、信号保護線パターン３、４に定電圧ではなく、動的に変化する電圧を印加するようにしたものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図８は、ＦＰＣ１が、情報処理装置内の第１のユニット３０’と第２のユニット３１’を接続するために使用されている例を示している。
図８に示すように、ＦＰＣ１ａは、信号保護線パターン３、４の一方の端部に、電源１５の替わりにＦＰＣ制御部１０ａが接続されている。
この構成では、ＦＰＣ制御部１０、１０ａが電源を兼ねており、動的に変化する電圧波形を出力する。
ＦＰＣ制御部１０、１０ａのうち、電圧波形が入力された側は、電圧波形が出力時と同じかどうかを比較する。ここで、不正接続が試みられると、電圧波形はそのまま伝わらず、出力時とは異なった波形として検出されるため、ＦＰＣ制御部１０、１０ａの検知部２１（図２参照）は、この波形の変化を電位の変化として検知することができる。
このように、信号保護線パターン３、４に印加する電圧は定電圧に限定されず、動的に変化する電圧でもよい。
なお、上記第２の実施形態では、ＦＰＣ制御部を情報処理装置の制御部とは別に設けているが、ＦＰＣ制御部を別に設けず、情報処理装置の制御部の一部としてもよい。
このように、第２の実施形態によれば、ＦＰＣ１ａは、バス信号やデータ信号などの通信信号が入力される信号線パターン２と、信号線パターン２に対向するように設けられ、信号線パターン２と同じ幅、もしくは信号線パターン２よりも広い幅を有する信号保護線パターン３、４を有し、ＦＰＣ制御部１０、１０ａは、信号保護線パターン３、４に接続され、信号保護線パターン３、４の電位の変化を検知し、不正接続を監視し、不正接続が試みられると、信号保護線パターン３、４が物理的に接続を阻むか、もしくはＦＰＣ制御部１０、１０ａの検知部２１が信号保護線パターン３、４の電位の変化を検知し、不正接続情報生成部２３が不正接続情報を生成する。
従って、第１の実施形態と同様の効果を奏する。
次に、第３の実施形態について、図９を参照して説明する。
第３の実施形態は、第１の実施形態において、隣り合う信号保護線パターン同士で異なる電位を与えるように構成したものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図９に示すように、第３の実施形態に係るＦＰＣ１ｂは、隣り合う信号線パターン２ａ、２ｂの両面に対向するようにして、それぞれ信号保護線パターン３、４が設けられている。
ここで、信号線パターン２ａは上面側に信号保護線パターン３が、下面側に信号保護線パターン４が設けられているが、信号線パターン２ｂは上面側に信号保護線パターン４が、下面側に信号保護線パターン３が設けられている。
即ち、信号保護線パターン３、４は、隣り合う信号線パターン２ａ、２ｂで配置が逆になっており、ＦＰＣ１ｂは隣り合う信号保護線パターン同士で異なる電位を与えるように構成されている。
信号保護線パターン３、４をこのように配置することにより、隣り合う信号保護線パターン同士の不正接触を検知することも可能となり、さらにセキュリティの度合いを高められる。
このように、第３の実施形態によれば、ＦＰＣ１ｂは、バス信号やデータ信号などの通信信号が入力される信号線パターン２ａ、２ｂと、信号線パターン２ａ、２ｂに対向するように設けられ、信号線パターン２ａ、２ｂと同じ幅、もしくは信号線パターン２ａ、２ｂよりも広い幅を有する信号保護線パターン３、４を有し、信号保護線パターン３、４に接続され、信号保護線パターン３、４の電位の変化を検知し、ＦＰＣ制御部１０は、不正接続を監視し、不正接続が試みられると、信号保護線パターン３、４が物理的に接続を阻むか、もしくはＦＰＣ制御部１０の検知部２１が信号保護線パターン３、４の電位の変化を検知し、不正接続情報生成部２３が不正接続情報を生成する。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態によれば、ＦＰＣ１ｂは、隣り合う信号保護線パターン同士で異なる電位を与えるように構成されている。
そのため、ＦＰＣ１ｂは、隣り合う信号保護線パターン同士の接触を検知することも可能であり、第１の実施形態と比較してさらにセキュリティの度合いを高められる。
なお、上記第３の実施形態では、ＦＰＣ制御部を情報処理装置の制御部とは別に設けているが、ＦＰＣ制御部を別に設けず、情報処理装置の制御部の一部としてもよい。
次に、第４の実施形態について、図１０および図１１を参照して説明する。
第４の実施形態は、第１の実施形態に係るＦＰＣ１を情報処理装置１００に適用したものである。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１０に示すように、第４の実施形態に係る情報処理装置１００は例えばクレジットカード決済端末であり、クレジットカード等のカードを読み取るカード読取部１１５と、出入金額や暗証番号を入力するテンキー等のキー入力部１１７と、操作画面を表示する表示部１１９と、決済内容を印刷する印字部１２１と、外部との通信用の通信部１１３と、これらの要素と接続され、要素の動作を制御する情報処理装置制御部１１１とを有している。
図１１に示すように、情報処理装置制御部１１１は第１のユニット３０’’と第２のユニット３１’’とで構成されており、第１のユニット３０’’と第２のユニット３１’’はＦＰＣ１で接続されている。ＦＰＣ制御部１０（図示せず）は、情報処理装置制御部１１１の一部として設けられている。
このように、情報処理装置１００、特に決済端末のような個人の情報、特に金銭や財産に関わる情報を直接取り扱う情報処理装置の部材の接続にＦＰＣ１を用いることにより、高度なセキュリティを確保することができる。
具体的には、例えば、ＦＰＣ１のＦＰＣ制御部１０（図２参照）が外部からの不正接続を検知した場合、即ち、信号保護線パターン３、４の電位の変化を検知した場合、ＦＰＣ１のＦＰＣ制御部１０は、不正接続情報を生成して情報処理装置制御部１１１に対して送信する。不正接続情報を受信した情報処理装置制御部１１１は、動作を停止する処理や、情報処理装置１００が有する重要情報（顧客情報等）を消去する処理を行う。
従って、第１の実施形態と同様の効果を奏する。
なお、上記第４の実施形態では、ＦＰＣ制御部を情報処理装置制御部の一部としたが、ＦＰＣ制御部を情報処理装置の制御部とは別に設けてもよい。
また、上記第１〜４の実施形態では、フレキシブルプリントケーブルが、耐タンパー性を要求される領域内の信号線パターンの上下の面に、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンを有しているが、外部からの不正な接続の試みが片面側からしか行われないことが明白な場合は、耐タンパー性を要求される領域内の信号線パターンの上下の面のいずれかのみに、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンを有するようにしてもよい。
上記した実施形態では、本発明を情報処理装置１００に適用した場合について説明したが、本発明は何らこれに限定されることはなく、フレキシブルプリントケーブルを用いて通信を行う全ての電子機器に適用できる。
また、上記した実施形態では、信号線パターン２の両面に信号保護線パターンを設け、それぞれに電圧を印加したが、外部からの不正な接続の試みが片面側からしか行われないことが明白な場合は、反対側の信号保護線パターンは接地部と接続するようにしてもよい。
上記した実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
通信信号が入力される信号線パターンと、前記信号線パターンの上下の面に対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブル。
（付記２）
付記１に記載のフレキシブルプリントケーブルを備える情報処理装置であって、
前記信号保護線パターンの電位の変化を検知する検知部と、前記検知部に接続され、前記検知部が前記電位の変化を検知すると、不正接続が行われたことを通知する不正接続情報を生成する不正接続情報生成部と、を備える制御部を有することを特徴とする情報処理装置。
（付記３）
前記不正接続情報を受信すると、前記信号線パターンに接続されたユニットの動作を停止する処理および／または自身が有する重要情報を消去する処理を行うことを特徴とする情報処理装置。
（付記４）
前記信号保護線パターンに接続され、前記信号線パターンとは異なる電圧を前記信号保護線パターンに印加する電源と、
前記信号保護線パターンに接続され、前記信号保護線パターンを接地する接地部と、
前記信号保護線パターンに接続され、前記信号保護線パターンの電位を調整する抵抗部と、
を有することを特徴とする付記２もしくは３に記載の情報処理装置。
（付記５）
前記信号保護線パターンは、前記信号線パターンの一方の面に対向するように設けられた第１の信号保護線パターンと、
前記信号線パターンの他の面に対向するように設けられた第２の信号保護線パターンと、
を有し、
前記第１の信号保護線パターンと、前記第２の信号保護線パターンは、互いに異なる電位を有するように構成されていることを特徴とする付記２〜４のいずれかに記載の情報処理装置。
（付記６）
前記第１の信号保護線パターンは、第１の電源側抵抗素子を介して前記電源と接続され、第１の接地側抵抗素子を介して前記接地部と接続され、
前記第２の信号保護線パターンは、第２の電源側抵抗素子を介して前記電源と接続され、第２の接地側抵抗素子を介して前記接地部と接続されていることを特徴とする付記５記載の情報処理装置。
（付記７）
前記第１、第２の電源側抵抗素子と、前記第１、第２の接地側抵抗素子は、前記第１の信号保護線パターンの、前記第１の電源側抵抗素子と前記第１の接地側抵抗素子の間の電位が、前記第２の信号保護線パターンの、前記第２の電源側抵抗素子と前記第２の接地側抵抗素子の間の電位よりも前記接地部の電位に近い値になるような電気抵抗値を有することを特徴とする付記６記載の情報処理装置。
（付記８）
前記信号線パターンは複数設けられ、
前記電源は、隣接する前記信号保護線パターン同士で異なる電位を印加することを特徴とする付記２〜７のいずれかに記載の情報処理装置。
（付記９）
前記第１の信号保護線パターンと前記第２の信号保護線パターンは、隣接する前記信号線パターンで逆に配置されていることを特徴とする付記８記載の情報処理装置。
（付記１０）
前記電源は、定電圧を印加する電源であることを特徴とする付記２〜９のいずれかに記載の情報処理装置。
（付記１１）
前記電源は、動的に変化する電位を印加する電源であることを特徴とする付記２〜９のいずれかに記載の情報処理装置。
（付記１２）
前記第２の信号保護線パターンは前記接地部と接続されていることを特徴とする付記４に記載の情報処理装置。
（付記１３）
前記信号線パターンおよび前記信号保護線パターンを隔てるように、かつ覆うように設けられた絶縁層を有することを特徴とする付記１に記載のフレキシブルプリントケーブル。
（付記１４）
通信信号が入力される信号線パターンと、
前記信号線パターンの上下の面のいずれかのみに対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、
耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブル。
１ ＦＰＣ
１ａ ＦＰＣ
１ｂ ＦＰＣ
２ 信号線パターン
２ａ 信号線パターン
２ｂ 信号線パターン
３ 信号保護線パターン
４ 信号保護線パターン
５ 絶縁層
６ コネクタ端子
１０ ＦＰＣ制御部
１０ａ ＦＰＣ制御部
１１ 第１の電源側抵抗素子
１２ 第２の電源側抵抗素子
１３ 第１の接地側抵抗素子
１４ 第２の接地側抵抗素子
１５ 電源
１７ 接地部
２１ 検知部
２３ 不正接続情報生成部
２４ 通信線
３０ ３０’ ３０’’ 第１のユニット
３１ ３１’ ３１’’ 第２のユニット
１００ 情報処理装置
１０１ 端子
１０２ 端子
１０３ 端子
１０４ 端子
１１１ 情報処理装置制御部
１１３ 通信部
１１５ カード読取部
１１７ キー入力部
１１９ 表示部
１２１ 印字部

Claims (10)

  1. 通信信号が入力される信号線パターンと、
    前記信号線パターンの上下の面に対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、
    耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブル。
  2. 請求項１に記載のフレキシブルプリントケーブルを備える情報処理装置であって、
    前記信号保護線パターンの電位の変化を検知する検知部と、
    前記検知部に接続され、前記検知部が前記電位の変化を検知すると、不正接続が行われたことを通知する不正接続情報を生成する不正接続情報生成部と、
    を備える制御部を有することを特徴とする情報処理装置。
  3. 前記不正接続情報を受信すると、前記信号線パターンに接続されたユニットの動作を停止する処理および／または自身が有する重要情報を消去する処理を行うことを特徴とする請求項２記載の情報処理装置。
  4. 前記信号保護線パターンに接続され、前記信号線パターンとは異なる電圧を前記信号保護線パターンに印加する電源と、
    前記信号保護線パターンに接続され、前記信号保護線パターンを接地する接地部と、
    前記信号保護線パターンに接続され、前記信号保護線パターンの電位を調整する抵抗部と、
    を有することを特徴とする請求項２もしくは３に記載の情報処理装置。
  5. 前記信号保護線パターンは、前記信号線パターンの一方の面に対向するように設けられた第１の信号保護線パターンと、
    前記信号線パターンの他の面に対向するように設けられた第２の信号保護線パターンと、
    を有し、
    前記第１の信号保護線パターンと、前記第２の信号保護線パターンは、互いに異なる電位を有するように構成されていることを特徴とする請求項２〜４のいずれか一項に記載の情報処理装置。
  6. 前記第１の信号保護線パターンは、第１の電源側抵抗素子を介して前記電源と接続され、第１の接地側抵抗素子を介して前記接地部と接続され、
    前記第２の信号保護線パターンは、第２の電源側抵抗素子を介して前記電源と接続され、第２の接地側抵抗素子を介して前記接地部と接続され、
    前記第１、第２の電源側抵抗素子と、前記第１、第２の接地側抵抗素子は、
    前記第１の信号保護線パターンの、前記第１の電源側抵抗素子と前記第１の接地側抵抗素子の間の電位が、前記第２の信号保護線パターンの、前記第２の電源側抵抗素子と前記第２の接地側抵抗素子の間の電位よりも前記接地部の電位に近い値になるような電気抵抗値を有することを特徴とする請求項５記載の情報処理装置。
  7. 前記信号線パターンは複数設けられ、
    前記電源は、隣接する前記信号保護線パターン同士で異なる電位を印加することを特徴とする請求項２〜６のいずれか一項に記載の情報処理装置。
  8. 前記電源は、定電圧または動的に変化する電圧を印加する電源であることを特徴とする請求項４に記載の情報処理装置。
  9. 前記信号線パターンおよび前記信号保護線パターンを隔てるように、かつ覆うように設けられた絶縁層を有することを特徴とする請求項１に記載のフレキシブルプリントケーブル。
  10. 通信信号が入力される信号線パターンと、
    前記信号線パターンの上下の面のいずれかのみに対向するように設けられ、前記信号線パターン２と同じ幅、もしくは前記信号線パターンよりも広い幅を有する信号保護線パターンとを有するフレキシブルプリントケーブルであって、
    耐タンパー性を要求される領域内の前記信号線パターンに沿って前記信号保護線パターンが設けられていることを特徴とするフレキシブルプリントケーブル。
JP2011150622A 2011-07-07 2011-07-07 フレキシブルプリントケーブルおよび情報処理装置 Active JP5062705B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011150622A JP5062705B1 (ja) 2011-07-07 2011-07-07 フレキシブルプリントケーブルおよび情報処理装置
PCT/JP2012/057654 WO2013005460A1 (ja) 2011-07-07 2012-03-16 フレキシブルプリントケーブルおよび情報処理装置
MYPI2013702286A MY160790A (en) 2011-07-07 2012-03-16 Flexible printed cable and information processing device
US14/127,821 US8977868B2 (en) 2011-07-07 2012-03-16 Flexible printed cable and information processing device
CN201280032108.8A CN103620701B (zh) 2011-07-07 2012-03-16 柔性印刷电缆以及信息处理装置
US14/563,124 US9147089B2 (en) 2011-07-07 2014-12-08 Flexible printed cable and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011150622A JP5062705B1 (ja) 2011-07-07 2011-07-07 フレキシブルプリントケーブルおよび情報処理装置

Publications (2)

Publication Number Publication Date
JP5062705B1 JP5062705B1 (ja) 2012-10-31
JP2013020704A true JP2013020704A (ja) 2013-01-31

Family

ID=47189608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011150622A Active JP5062705B1 (ja) 2011-07-07 2011-07-07 フレキシブルプリントケーブルおよび情報処理装置

Country Status (5)

Country Link
US (2) US8977868B2 (ja)
JP (1) JP5062705B1 (ja)
CN (1) CN103620701B (ja)
MY (1) MY160790A (ja)
WO (1) WO2013005460A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213789A (ja) * 2015-05-13 2016-12-15 株式会社オートネットワーク技術研究所 通信システム、ハーネス及び検出装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703065A (zh) * 2015-08-14 2016-06-22 京信通信技术(广州)有限公司 印制电缆及其制备方法、连接电缆及电调天线系统
TW201816967A (zh) * 2016-10-28 2018-05-01 京瓷股份有限公司 佈線基板以及使用了該佈線基板的電子裝置
US11093599B2 (en) * 2018-06-28 2021-08-17 International Business Machines Corporation Tamper mitigation scheme for locally powered smart devices
MY205063A (en) * 2018-11-27 2024-09-30 Intel Corp High density flexible interconnect design for multi-mode signaling
US12122308B2 (en) 2019-04-12 2024-10-22 Aptiv Technologies AG Wiring harness assembly
US11225206B2 (en) 2019-04-12 2022-01-18 Aptiv Technologies Limited Wiring harness assembly
CN112954881B (zh) * 2021-01-21 2024-09-17 苏州维信电子有限公司 一种柔板重复切割的检测方法
CN115148118A (zh) * 2022-07-07 2022-10-04 黑芝麻智能科技有限公司 柔性电路板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258309A (ja) * 1987-02-27 1989-10-16 W L Gore & Co Assoc Gmbh ケ−ブル
JPH01287999A (ja) * 1988-05-16 1989-11-20 Fujikura Ltd プリント配線板
JPH03144823A (ja) * 1989-10-31 1991-06-20 N T T Data Tsushin Kk Ｉｃカードとホスト装置間の通信制御装置
JPH0547766A (ja) * 1991-08-14 1993-02-26 Toshiba Corp 半導体集積回路装置
JP2002529928A (ja) * 1998-11-05 2002-09-10 インフィネオン テクノロジース アクチエンゲゼルシャフト Ｉｃ集積回路用保護回路
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
JP2007281145A (ja) * 2006-04-05 2007-10-25 Kenwood Corp フレキシブル配線体
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10188684A (ja) 1996-12-24 1998-07-21 Harness Sogo Gijutsu Kenkyusho:Kk 電気ケーブル及びこの電気ケーブルを用いた短絡検知システム
JP2002210179A (ja) 2001-01-19 2002-07-30 Japan Radio Co Ltd 遊技機用（不正防止）端子板及び検査機
WO2007019642A1 (en) * 2005-08-18 2007-02-22 Bioloop Pty Ltd Tamper detection arrangement and system
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
JP4342582B2 (ja) * 2007-04-27 2009-10-14 株式会社テクレコ 磁気ヘッド
CN201207298Y (zh) * 2008-04-16 2009-03-11 天瑞电子科技发展(昆山)有限公司 可承受焊接高温的软性排线
KR20100116321A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 연성 인쇄 회로 기판을 구비하는 휴대 단말기
US8938627B2 (en) * 2009-07-07 2015-01-20 International Business Machines Corporation Multilayer securing structure and method thereof for the protection of cryptographic keys and code

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258309A (ja) * 1987-02-27 1989-10-16 W L Gore & Co Assoc Gmbh ケ−ブル
JPH01287999A (ja) * 1988-05-16 1989-11-20 Fujikura Ltd プリント配線板
JPH03144823A (ja) * 1989-10-31 1991-06-20 N T T Data Tsushin Kk Ｉｃカードとホスト装置間の通信制御装置
JPH0547766A (ja) * 1991-08-14 1993-02-26 Toshiba Corp 半導体集積回路装置
JP2002529928A (ja) * 1998-11-05 2002-09-10 インフィネオン テクノロジース アクチエンゲゼルシャフト Ｉｃ集積回路用保護回路
JP2003296680A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
JP2007281145A (ja) * 2006-04-05 2007-10-25 Kenwood Corp フレキシブル配線体
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213789A (ja) * 2015-05-13 2016-12-15 株式会社オートネットワーク技術研究所 通信システム、ハーネス及び検出装置

Also Published As

Publication number Publication date
CN103620701B (zh) 2017-09-01
JP5062705B1 (ja) 2012-10-31
WO2013005460A1 (ja) 2013-01-10
US20140123327A1 (en) 2014-05-01
US8977868B2 (en) 2015-03-10
US9147089B2 (en) 2015-09-29
CN103620701A (zh) 2014-03-05
MY160790A (en) 2017-03-15
US20150096061A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5062705B1 (ja) フレキシブルプリントケーブルおよび情報処理装置
US9730315B1 (en) Environment-tolerant tamper-proof circuit board
US6929900B2 (en) Tamper-responding encapsulated enclosure having flexible protective mesh structure
US7898413B2 (en) Anti-tamper protected enclosure
US6957345B2 (en) Tamper resistant card enclosure with improved intrusion detection circuit
CN103578201B (zh) 安全保护装置、以及形成和安装该装置的方法
US11681833B2 (en) Secure electronic circuitry with tamper detection
US20110255253A1 (en) Protective serpentine track for card payment terminal
WO2013162843A1 (en) Tamper respondent covering
CN103582298A (zh) 安全保护装置
US10251260B1 (en) Circuit board to hold connector pieces for tamper detection circuit
US9055679B2 (en) Information processing device
WO2009036610A1 (fr) Dispositif de protection de sécurité
KR200480291Y1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치의 커버 디바이스
US8452989B1 (en) Providing security to an electronic device
JP4836995B2 (ja) 集積回路モジュール
CN107093267B (zh) 密码键盘、金融自助设备及秘钥防盗方法
KR101618578B1 (ko) 금융 단말기의 물리적 탐침 방지를 위한 장치 및 방법
JP2005243941A (ja) 集積回路モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

R150 Certificate of patent or registration of utility model

Ref document number: 5062705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350