RU2552181C2 - Устройство защиты от контрафакта и фальсификации интегральных схем - Google Patents
Устройство защиты от контрафакта и фальсификации интегральных схем Download PDFInfo
- Publication number
- RU2552181C2 RU2552181C2 RU2013115614/08A RU2013115614A RU2552181C2 RU 2552181 C2 RU2552181 C2 RU 2552181C2 RU 2013115614/08 A RU2013115614/08 A RU 2013115614/08A RU 2013115614 A RU2013115614 A RU 2013115614A RU 2552181 C2 RU2552181 C2 RU 2552181C2
- Authority
- RU
- Russia
- Prior art keywords
- integrated circuit
- identification number
- falsification
- label
- elements
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение относится к полупроводниковым микроэлектронным устройствам, а именно - к устройствам защиты от контрафакта и фальсификации интегральных схем (ИС), которые встраиваются в кристалл ИС. Технический результат - проверка подлинности ИС (т.е. ИС является либо подлинной, либо контрафактной или фальсифицируемой), исключение считывания злоумышленником с ИС идентификационного номера (метки) и проверка работоспособности самого устройства защиты от контрафакта и фальсификации ИС. Устройство защиты от контрафакта и фальсификации интегральных схем содержит встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера. В него дополнительно вводят второй логический регистр с элементами ввода пользователем интегральной схемы известного ему идентификационного номера и логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, в которой сравнивают хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, и при совпадении идентификационных номеров разрешают нормальное функционирование интегральной схемы. 1 ил.
Description
Изобретение относится к полупроводниковым микроэлектронным устройствам, а именно - к устройствам защиты от контрафакта и фальсификации интегральных схем (ИС), которые встраиваются в кристалл ИС.
Известно устройство защиты от контрафакта, содержащее встроенный в кристалл подлинной интегральной схемы логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем, использующееся для контроля подлинности полупроводниковых приборов, в частности, для определения (выявления) контрафактных ИС (см. патент США №8090952 от 03 января 2012 г.). Техническое решение состоит в том, что в детектирующей части полупроводникового прибора создается лейбл (этикетка) с непрерывно повторяющимся рисунком и стикером (наклейкой) поверх него. Положение стикера конвертируется в число, которое шифруется с помощью конфиденциального ключа, формирующего подпись, т.е. идентификационный номер (метка) полупроводникового прибора хранится в рисунке, индивидуальном для данного полупроводникового прибора, в явном виде и в зашифрованном виде (в подписи) в логическом регистре. Пользователем полупроводниковый прибор считается подлинным, если при сравнении подписи и положения наклейки устанавливается их соответствие.
Недостатком такого технического решения, кроме технического усложнения изготовления полупроводникового прибора (например, необходимость в дополнительных индивидуальном фотошаблоне и технологических операциях для создания наклейки), является возможность для злоумышленника, производящего контрафактные (фальсифицированные) полупроводниковые приборы, в частности ИС, заблокировать схему сравнения подлинности при производстве контрафактных или фальсифицированных изделий. Схема сравнения в этом случае всегда будет выдавать сообщение о том, что полупроводниковый прибор подлинный. Кроме того, требуются специальное технологическое оборудование для декорпусирования ИС, а также физические приборы для измерения положения наклейки, которые, как правило, отсутствуют у пользователей полупроводниковых приборов, заинтересованных в проверке на их подлинность.
Известно устройство защиты от контрафакта и фальсификации интегральных схем, содержащее встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера (см. патент США US 7656184 В2 от 2 февраля, 2010). Встраиваемое в защищаемые от контрафакта ИС устройство включает логические регистры, в которые изготовителем или доверенным лицом вводится идентификационный номер (метка), представляемый в явном или зашифрованном виде. При этом обеспечивается запрет на последующее изменение метки, в частности, не доверенным лицом. Информация с этой метки может быть считана по одному из рабочих (необходимых для функционирования этой ИС) или по специальным выводам. Это устройство не связано и не взаимодействует с рабочей схемой ИС и не влияет на ее нормальное функционирование. Если метка в какой-то проверяемой на подлинность ИС отличается от оригинальной, то такая ИС считается неподлинной (контрафактной, фальсифицированной).
Недостатком такого технического решения, наиболее близкого к предлагаемому, является возможность для злоумышленника, производящего контрафактные (фальсифицированные) ИС, считать метку с подлинных ИС и использовать эту метку при производстве контрафактных ИС, тем самым делающим проверку подлинности ИС по метке невозможной.
Предлагаемым изобретением решается задача исключения несанкционированного считывания идентификационного номера с подлинных ИС злоумышленником, производящим контрафактные или фальсифицированные ИС, с последующим вводом им подлинного идентификационного номера в контрафактные или фальсифицированные ИС.
Для достижения этого технического результата в устройство защиты от контрафакта и фальсификации интегральных схем, содержащее встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера, дополнительно включают второй логический регистр, в который пользователь ИС вводит, например при тестировании этой ИС (например, на стандартном тестере), известный ему секретный идентификационный номер (или несколько идентификационных номеров, каждый из которых допускает нормальное функционирование по одному из нескольких требуемых пользователю алгоритмов работы ИС) и логическую схему совпадения, сравнивающую хранящийся в ИС идентификационный номер с идентификационным номером, вводимым пользователем, и (при совпадении идентификационных номеров) разрешающую нормальное функционирование ИС без необходимости вывода идентификационного номера на рабочие или вспомогательные выводы ИС для проверки на подлинность ИС.
Каждой ИС при изготовлении присваивается открытый идентификационный номер I01, однозначно определяющий тип этой ИС, номер партии и другие требуемые данные (например, дату изготовления), которые в двоичном коде записаны в виде секретного числа I0. Этот идентификационный номер в закодированном виде I01 записывается (например, при тестировании) в регистре (постоянных запоминающих элементов) ИС и не может быть изменен злоумышленником без нарушения целостности ИС. Например, вычислительно необратимая функция дискретного возведения в степень I01=αI0 (mod р), где I0 - целое число от 1 до р-1, р - целое достаточно большое число, α (1<α<р) и р - несекретные двоичные числа, так что, зная I01, вычислительно сложно определить I0. Пользователь ИС, имея от разработчика или изготовителя ИС число I0, рассчитывает число I01 и вводит его в ИС, где оно сверяется с записанным в регистр ИС числом I01. Проверочный ввод другой метки не изменяет состояние ИС, а их совпадение подтверждает подлинность ИС и она разблокирует ИС для нормального функционирования. Индивидуальный секретный ключ для каждой ИС или партии ИС вводится производителем ИС, которому можно доверять, например, при ее тестировании. По входу проверки пользователь вводит случайную последовательность случайных чисел, среди которых должно быть I0. Узел проверки в ИС выдает на выход ИС сигнал подтверждения подлинности только на введенное число I0. После чего вход проверки постоянно блокируется и ИС может работать постоянно, как обычная (подлинная) ИС.
Признаки, отличающие предлагаемое устройство от наиболее близкого к нему известного по патенту США №7656184 В2 (прототип), характеризуют наличие в составе устройства защиты контрафактных или фальсифицированных ИС дополнительного второго логического регистра с элементами ввода пользователем интегральной схемы известного ему идентификационного номера, обеспечивающего ввод и хранение этого идентификационного номера при проверке на подлинность, и дополнительную логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, позволяющую сравнивать хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, а при совпадении идентификационных номеров разрешать нормальное функционирование интегральной схемы.
На чертеже приведена блок-схема устройства защиты от контрафакта и фасификации ИС, состоящего из логического регистра хранения метки (выполняющего роль однократно программируемого постоянного запоминающего устройства) с элементами ввода метки, второго логического регистра с элементами ввода проверочной метки (выполняющего роль перепрограммируемого запоминающего устройства), схемы сравнения (совпадения) меток, записанных в логических регистрах, с элементами вывода подлинности ИС и с элементами разрешения нормального функционирования ИС.
Устройство работает следующим образом.
Каждой ИС при изготовлении присваивается открытый идентификационный номер (метку) I01, однозначно определяющий тип этой ИС, номер партии и другие требуемые данные (например, дату изготовления), которые в двоичном коде записываются в виде секретного (конфиденциального) числа I0. Этот идентификационный номер в закодированном виде I01 записывается (например, при производстве и тестировании ИС доверенным производителем или доверенным лицом) в логическом регистре (постоянных запоминающих элементов) ИС и не может быть впоследствии изменен злоумышленником без нарушения целостности ИС. Например, вычислительно необратимая функция дискретного возведения в степень I01=αI0 (mod р), где I0 - целое число от 1 до р-1, р - целое достаточно большое число, α (1<α<р) и р - несекретные двоичные числа, так что, зная I01, вычислительно сложно определить I0. Пользователь ИС, имея от разработчика или изготовителя ИС секретное число I0, рассчитывает число I01 и вводит его в ИС, где оно сверяется с записанным в логический регистр ИС числом (меткой) I01. Проверочный ввод другой метки не изменяет состояние ИС, а их совпадение подтверждает подлинность ИС и она разблокирует ИС для нормального функционирования. Индивидуальная метка для каждой ИС (или партии ИС) вводится производителем ИС, которому можно доверять, например, при ее тестировании, через элементы ввода метки, см. чертеж, либо напрямую в первый логический регистр (логический регистр хранения метки). При проверке ИС на подлинность пользователем через элементы ввода проверочной метки вводится во второй логический регистр (логический регистр проверочной метки) случайная последовательность случайных чисел (меток), среди которых должно быть I01. Метки в обоих логических регистрах поступают на схему сравнения. Для меток, отличных от подлинных I01, схема сравнения индицирует несовпадение, сигнал о котором выдается, при необходимости, на выход ИС элементами вывода подлинности ИС. Для числа I01 на выход ИС, при необходимости, выдается сигнал подтверждения подлинности ИС, а через элементы разрешения работы ИС подается сигнал, разрешающий нормальную работу (функционирование) рабочей схемы ИС, состояние которой запоминается (так что ИС затем может нормально функционировать без повторных проверок). После подтверждения подлинности ИС выход схемы сравнения постоянно блокируется и ИС может работать как обычная ИС. Правильное функционирование всего устройства защиты от контрафакта и фальсификации ИС подтверждается в результате проверки подлинности, когда вводимые случайные проверочные метки не совпадают с подлинной меткой, записанной в логическом регистре хранения метки.
В простейшем случае в отличие от прототипа выводить сигнал подлинности на рабочие или вспомогательные выводы интегральной схемы, с которых они могут быть считаны злоумышленником, не требуется - достаточно убедиться, что ИС нормально функционирует при введении подлинной проверочной метки. Схемотехническая и топологическая реализация устройства решается на основе известных инженерных технических решений.
Предлагаемое устройство защиты от контрафакта и фальсификации ИС обеспечивает:
- проверку подлинности ИС (т.е. ИС является либо подлинной, либо контрафактной или фальсифицируемой),
- исключает считывание злоумышленником с ИС идентификационного номера (метки),
- проверку работоспособности самого устройства защиты от контрафакта и фальсификации ИС.
Claims (1)
- Устройство защиты от контрафакта и фальсификации интегральных схем, содержащее встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера, отличающееся тем, что в него дополнительно вводят второй логический регистр с элементами ввода пользователем интегральной схемы известного ему идентификационного номера и логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, в которой сравнивают хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, и при совпадении идентификационных номеров разрешают нормальное функционирование интегральной схемы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013115614/08A RU2552181C2 (ru) | 2013-04-05 | 2013-04-05 | Устройство защиты от контрафакта и фальсификации интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013115614/08A RU2552181C2 (ru) | 2013-04-05 | 2013-04-05 | Устройство защиты от контрафакта и фальсификации интегральных схем |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2013115614A RU2013115614A (ru) | 2014-10-10 |
RU2552181C2 true RU2552181C2 (ru) | 2015-06-10 |
Family
ID=53295358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2013115614/08A RU2552181C2 (ru) | 2013-04-05 | 2013-04-05 | Устройство защиты от контрафакта и фальсификации интегральных схем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2552181C2 (ru) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2232420C2 (ru) * | 1998-11-05 | 2004-07-10 | Инфинеон Текнолоджиз Аг | Схема защиты для интегральной схемы |
US7656184B2 (en) * | 2005-12-30 | 2010-02-02 | Intel Corporation | Detecting counterfeit products |
US8090952B2 (en) * | 2007-07-06 | 2012-01-03 | Harris Scott C | Counterfeit prevention system based on random positioning on a pattern |
-
2013
- 2013-04-05 RU RU2013115614/08A patent/RU2552181C2/ru active IP Right Revival
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2232420C2 (ru) * | 1998-11-05 | 2004-07-10 | Инфинеон Текнолоджиз Аг | Схема защиты для интегральной схемы |
US7656184B2 (en) * | 2005-12-30 | 2010-02-02 | Intel Corporation | Detecting counterfeit products |
US8090952B2 (en) * | 2007-07-06 | 2012-01-03 | Harris Scott C | Counterfeit prevention system based on random positioning on a pattern |
Also Published As
Publication number | Publication date |
---|---|
RU2013115614A (ru) | 2014-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374812B2 (en) | Device, system and method for verifying the authenticity integrity and/or physical condition of an item | |
CA2482635C (en) | Authentication of integrated circuits | |
Zhang et al. | End-to-end traceability of ICs in component supply chain for fighting against recycling | |
JP2008502068A (ja) | ワンタイム認証システム | |
US10607234B2 (en) | Counterfeit prevention | |
KR100948043B1 (ko) | 보안 요소의 클로닝을 방지하기 위한 방법 및 장치 | |
US7886163B2 (en) | Authentication protocol with memory integrity verification | |
RU2552181C2 (ru) | Устройство защиты от контрафакта и фальсификации интегральных схем | |
EVANGELISTA | Security Target SOMA-c003 Electronic Passport Basic | |
Quadir | Anti-Reverse Engineering Techniques for Integrated Circuits and Electronics Hardware | |
EVANGELISTA | Security Target Lite SOMA801NXP Electronic Passport | |
EVANGELISTA | Security Target SOMA801STM Electronic Passport | |
Morpho | Security Target Lite | |
IDProtect et al. | Athena IDPass ICAO BAC | |
MorphoePass | Security Target | |
Giessmann | Specification of the Security Target TCOS Passport Version 2.0 Release 2/SLE66CLX800PE Identity Card with Extended Access Control | |
Autor et al. | Specification of the Security Target TCOS Residence Permit Card Version 1.1 Release 1/SLE78CLX1440P Version: 1.1. 1/20130913 | |
In | ID One ePass V2. 2 on ST23 In BAC configuration with AA Public Security Target | |
Giessmann | Specification of the Security Target TCOS Passport Version 2.0 Release 2/SLE66CLX800PE Extended Access Control Version: 2.0. 2. a14 | |
Giessmann | Specification of the Security Target TCOS Identity Card Version 1.1 Release 1/P60D144 Version: 1.1. 1/20121011 | |
In | ID One ePass V2. 2 on NXP In BAP configuration with AA Public Security Target | |
Giessmann | Specification of the Security Target TCOS Passport Version 2.0 Release 1/SLE66CLX800PE Extended Access Control Version: 2.0. 0.25 | |
Autor et al. | Specification of the Security Target TCOS Residence Permit Card Version 1.0 Release 1/SLE78CLX1440P Version: 1.0. 1/20110816 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PD4A | Correction of name of patent owner | ||
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200406 |
|
NF4A | Reinstatement of patent |
Effective date: 20210405 |