KR100948043B1 - 보안 요소의 클로닝을 방지하기 위한 방법 및 장치 - Google Patents

보안 요소의 클로닝을 방지하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100948043B1
KR100948043B1 KR1020047009932A KR20047009932A KR100948043B1 KR 100948043 B1 KR100948043 B1 KR 100948043B1 KR 1020047009932 A KR1020047009932 A KR 1020047009932A KR 20047009932 A KR20047009932 A KR 20047009932A KR 100948043 B1 KR100948043 B1 KR 100948043B1
Authority
KR
South Korea
Prior art keywords
nvm
random number
secure element
rng
secure
Prior art date
Application number
KR1020047009932A
Other languages
English (en)
Other versions
KR20060023930A (ko
Inventor
루벤 숨너
Original Assignee
엔디에스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔디에스 리미티드 filed Critical 엔디에스 리미티드
Publication of KR20060023930A publication Critical patent/KR20060023930A/ko
Application granted granted Critical
Publication of KR100948043B1 publication Critical patent/KR100948043B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Read Only Memory (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

순 보안 요소의 클로닝을 방지하기 위한 방법이 개시되었다. 이 방법은 보안 요소내의 난수 발생기(RNG)와 보안 요소내의 비휘발성 메모리(NVM)의 부분을 연관시키는 단계, 보안 요소의 정상 동작 모드 동안, NVM의 부분에 대한 시도가 행해질 때 마다 새로운 난수가 NVM의 부분에 기입되도록 RNG를 자동적으로 액티베이팅시키는 단계를 포함한다. RNG 이외의 어떠한 유닛도 보안 요소의 정상 동작 모드 동안 데이터를 NVM의 부분에 기입되는 것이 방지되는 것이 바람직하다. 관련 장치 및 방법도 개시되었다.
난수 발생기, 비휘발성 메모리, 보안 요소, 데이터, 클로닝

Description

보안 요소의 클로닝을 방지하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PREVENTING CLONING OF SECURITY ELEMENTS}
본 발명은 비휘발성 메모리와 같은 메모리를 포함하는 보안 요소에 관한 것으로 상세히는 제거가능한 보안 메모리에 관한 것이다.
스마트 카드와 같은 보안요소 특히 제거가능한 보안요소는 은행 서비스 및 텔리비전 전송 서비스와 같은 서비스에 조건부 액세스를 제공하기 위해 보안 통신 시스템에 널리 이용된다. 내장된 또는 제거가능한 보안요소가 사용되는 조건부 액세스와 연관된 주요 관심사항은 비승인 사용자가 승인된 사용자에게 제공된 서비스를 액세스할 수 있게 하는 순 보안요소의 클로닝에 관한 것이다. 이러한 순 보안요소의 클로닝을 방지하는 방법을 모색하는 것은 매우 바람직하다.
본 발명의 이해에 유용한 몇몇 기술 관점 및 관련 기술은 그 개시사항이 본 명세서에 참조로 통합된, Chapter 5 of Handbook of Applied Cryptography, by Alfred J. Menezes, Paul C. van Oorschot and Scott A. Vanstone, CRC Press LLC, 1997 이다.
발명의 요약
본 발명은 비휘발성 메모리(NVM;non-volatile memory)의 형태를 포함하는 보안요소의 클로닝과 대적하기 위한 방법 및 장치를 제공하는 것을 모색하는 것이다.
본 발명에서, NVM을 갖는 스마트 카드와 같은 보안요소에는, 암호화 기술업계에서 공지된 바와 같은 무시할 만한 확률을 제외하곤, 한 요소로부터 동일한 보호 매커니즘을 갖는 다른 요소로 복사될 수 없는, 고유 식별 번호를 생성하는 보호 매커니즘이 구비된다.
보호 매커니즘은 보안요소의, 필드와 같은, NVM의 부분과 연관된 난수 발생기(RNG;random number generator)를 포함한다. 보안요소의 정상 동작 모드 동안 RNG는 필드에 대한 기입 시도가 행해질 때 마다 새로운 난수가 필드에 자동적으로 기입되도록 하는 것이 바람직하다. 바람직하게, 필드는 보안요소의 정상 동작 모드 동안 RNG에 의해서만 액세스가능하고 따라서 RNG는 단지 보안요소의 정상 동작 모드 동안 필드에 기입될 수 있는 엔티티이다.
RNG 및 필드가 충분히 큰 수의 난수 조합을 가능케하고 RNG가 암호업계에서 공지된 바와 같은 무시해도 좋을 확률 보다 큰 임의의 값으로 반복하지 않게 할 수 있다면, 보안요소를 위조하려는 시도에서, 보안요소 또는 임의의 다른 순(genuine) 보안요소에 이미 기입된 새로운 난수를 발생시킬 확률은 암호업계에서 공지된 바와 같이 무시해도 좋을 정도로 된다. 따라서 새로운 난수는 암호업계에서 공지된 바와 같은 무시해도 좋을 확률을 제외하곤, 필드에 이미 기입된 난수 및 사용자에게 배포된 다른 순 보안요소에 기입된 난수와 상이하다.
따라서, 해커가 순 보안요소의 메모리에 기입된 난수를 알고 있는 경우에도, 해커는 RNG에 대한 컨트롤을 갖지 못하며 모든 실제적 목적을 위해서도 RNG로 하여금 동일한 난수를 보호 매커니즘의 동일 유형을 갖는 클론에 강제로 기입할 수 없다. 또한, 클론 보안요소의 메모리에 동일한 난수를 기입하기 위해 동일 유형의 보안 매커니즘을 갖는 클론 보안요소의 대응 RNG에 의한 시도는, 암호업계에서 공지된 바와 같은 무시해도 좋을 확률을 제외하곤, 상이한 난수가 클론 보안요소의 대응 RNG에 의해 메모리의 필드의 대응 필드에 자동적으로 기입되는 것으로 종료하게 된다. 사용자에게 배포된 임의의 보안요소내의 난수를 포함하는 필드의 콘텐츠는 따라서 환경에 따라, 난수가 종래의 보안 매커니즘에서 비밀로 유지되는 것에 비해, 난수가 판독될 수 있게하는 관점에서 볼 때 비보안 상태로 유지될 수 있다.
바람직하게 보호 매커니즘은 보안요소의 NVM의 테스팅을 위한 NVM 테스트 모드의 사용을 가능케 한다. NVM 테스트 모드는 바람직하게 모든 보안요소의 회로가 테스팅되는 보안요소의 종래의 기능 테스트 모드와 구별되는 것이 바람직하다. NVM 테스트 모드는 보안요소가 사용자에게 배포되기 전에 채용되고 보안요소의 NVM은 NVM 테스트 모드 동안 사용불가하지만 테스트가능한 것으로 보안요소를 마크할 기능을 갖는다. NVM 테스트 모드의 끝에서, 초기 상수 또는 랜덤값은 대응 필드에, 랜덤하게 발생된 일정한 수 또는 제로와 같은 랜덤하지 않게 선택된 수로 되는 그러한 초기값으로 존재한다. 이 초기값은 통상적으로 테스팅 목적으로만 기입되고 사용자에게 배포된 순 보안요소에는 통상적으로 사용되지 않는다.
보안요소의 NVM 테스팅이 완료된 후, 보안요소는 이 보안요소가 난수를 필드에 자동적으로 기입하는 정상 동작 모드로 스위칭된다. 이 난수는, 암호업계에서 공지된 바와 같은 무시해도 좋을 확률을 제외하곤, 이 난수를 오버라이딩하려는 시도는 임의의 다른 순 보안요소에 의해 사용되지 않는 수인 상이한 난수가 필드에 기입되는 것으로 종료되므로, 원 타임 프로그래머블(OPT)로서 보안요소를 나타낸다.
순 보안요소가 사용자에게 배포되기 전에, 각각의 순 보안요소는 특정 필드에 기입된 난수를 갖는다는 것을 보장하기 위해 검사된다. 순 보안요소의 난수는 예로서 중심 기능부에 등록되는 것이 바람직하다.
본 발명의 바람직한 실시예에 따라, 순 보안 요소의 클로닝을 방지하기 위한 방법이 제공되는 데, 이 방법은 보안 요소내의 난수 발생기와 보안 요소내의 비휘발성 메모리의 부분을 연관시키는 단계, 보안 요소의 정상 동작 모드 동안, NVM의 부분에 대한 기입 시도가 행해질 때 마다 새로운 난수가 NVM의 부분에 기입되도록 RNG를 자동적으로 액티베이팅시키는 단계를 포함한다.
새로운 난수는 이전에 기입된 난수를 소정 확률 레벨까지 NVM의 부분에 이미 기입된 난수와 상이한 것이 바람직하다.
바람직하게, 연관시키는 단계는 RNG 이외의 임의의 유닛이 보안요소의 정상 동작 모드 동안 데이터가 NVM의 부분에 기입하는 것을 방지하는 단계를 포함한다.
또한 본 발명의 바람직한 실시예에 따라, 순 보안 요소의 클로닝을 방지하기 위한 보호 매커니즘이 제공되는 데, 이 보호 매커니즘은 NVM, 보안 요소의 정상 동작 모드 동안, NVM의 부분에 대한 기입 시도가 행해질 때 마다 새로운 난수가 NVM의 부분에 자동 기입되도록 액티베이팅되고 NVM의 부분과 동작적으로 연관된 RNG를 포함한다.
바람직하게, 새로운 난수는 이전에 기입된 난수를 소정 확률 레벨까지 NVM의 부분에 이미 기입된 난수와 상이한 것이 바람직하다.
더욱 바람직하게, 보안요소는 스마트 카드와 보안 마이크로-컨트롤러중의 적어도 하나를 포함한다. NVM의 부분은 바람직하게 필드를 포함한다. NVM의 부분은 바람직하게 보안 요소의 정상 동작 모드 동안 RNG에 의해서만 액세스가능하다.
또한, 보호 매커니즘은 보안요소의 동작 모드를 동작적으로 결정하는 프로세서를 포함하고, 여기서 보안요소가 NVM 테스트 모드이면 프로세서는, 서비스에 보안 액세스를 제공하기 위한 보안요소의 사용가능성을 디스에이블시키고, 그리고 보안요소의 NVM의 테스팅을 인에이블시키는 것을 동작적으로 행한다.
바람직하게, 프로세서는 보안요소가 NVM 테스트 모드에 있는 경우 보안요소를 사용불가능한 것으로서 동작적으로 마크하는 것이다.
보호 매커니즘은 바람직하게 보안요소에 구체화된다.
또한 본 발명의 바람직한 실시예에 따라, 순 보안요소의 클로닝을 방지하기 위한 방법이 제공되고, 이 방법은, 보안요소의 RNG와 보안요소의 NVM의 부분을 연관시키는 단계, 보안요소의 동작 모드를 결정하는 단계, 및 보안요소가 NVM 테스트 모드에 있다면, 서비스에 대한 안전한 액세스를 제공하기 위한 보안요소의 사용가능성을 디스에이블시키고 그리고 보안요소의 NVM의 테스팅을 인에이블시키고, 보안요소가 정상 동작 모드에 있다면, NVM 테스트 모드로부터 정상 동작 모드로의 변이시 제1 난수를 NVM의 부분에 기입되도록 RNG를 액티베이팅시키고 그리고 NVM의 부분에 대한 기입 시도가 새로이 행해질 때마다 새로운 난수가 NVM의 부분에 기입되도록 그리고 NVM의 부분에 기입된 제1 난수를 오버라이딩하도록 RNG를 액티베이팅시킨다.
바람직하게, 새로운 난수는 소정 확률 레벨까지 제1 난수와 상이하다.
또한, 상기 방법은 보안요소가 NVM 테스트 모드에 있는 경우 보안요소를 사용불가능한 것으로서 동작적으로 마크하는 단계를 포함한다.
또한, 상기 방법은 서명된 메시지로 된 제1 난수를 중심 기능부에 전송하는 단계를 포함한다. 또한, 상기 방법은 서명된 메시지로부터 제1 난수를 추출하는 단계와, 순 보안요소의 난수의 데이터베이스에 제1 난수의 존재를 검증하기 위해 제1 난수를 검사하는 단계를 포함한다.
대안으로, 상기 방법은 RNG에 의해 발생된 난수의 서명이 제1 난수의 서명과 매치되지 않으면 보안요소의 정상 동작 모드 동안 서비스에 대한 안전한 액세스를 제공하기 위한 보안요소의 사용가능성을 디스에이블시키는 단계를 포함한다.
도 1은 본 발명의 바람직한 실시예에 따라 구성되고 동작되는, 보안요소 집적회로(IC)를 예시하는 단순 블록도.
도 2는 도 1의 장치의 바람직한 방법을 나타내는 흐름도.
도 3은 도 1의 장치의 다른 바람직한 방법을 나타내는 흐름도.
도 1을 참조하면, 본 발명의 실시예에 따라 구성되고 동작되는, 보안요소(20)의 집적회로(IC; 10)를 예시하는 단순 블록도가 도시되어 있다. 보안요소(20)는 상세한 설명의 개괄성에 제한되지 않고 예로서, 칩 카드로서 알려진 스 마트 카드 또는 대안으로 보안 마이크로-컨트롤러와 같은 제거가능한 보안 요소를 포함한다.
바람직하게, IC(10)는 난수 발생기(RNG;40)를 갖는 프로세서(30), 전기적으로 소거가능한 프로그램가능 판독전용 메모리(EEPROM)과 같은 비휘발성 메모리(NVM; 50), 및 메모리 컨트롤러(60)를 갖는다.
난수 발생기는 당업계에 공지되어 있고, 예를들어 Chapter 5 of Handbook of Applied Cryptography, by Alfred J. Menezes, Paul C. van Oorschot and Scott A. Vanstone, CRC Press LLC, 1997에 설명되어 있다.
프로세서(30)의 제어하에 동작되는 RNG(40) 및 NVM(50)과 메모리 컨트롤러(60)는 바람직하게 보안요소(20)의 클로닝을 방지하는 데에 사용되는 보호 매커니즘(70)을 형성한다. 보호 매커니즘(70)은 바람직하게, 암호업계에 공지된 바와 같은 무시가능한 확률을 제외하고, 보안요소(20)로부터 동일 보호 매커니즘을 갖는 다른 보안요소로 복사될 수 없는 고유 식별 번호를 생성한다.
바람직하게, RNG(40)는 필드(80)와 같은 NVM(50)의 부분과 연관된다. RNG(40)는, 보안요소(20)의 정상 동작 모드 동안, 필드(80)에 기입하려는 시도가 행해질 때 마다, 새로운 난수를 필드(80)에 자동적으로 기입하도록 액티베이팅될 수 있다. 바람직하게, 필드(80)는 보안요소(20)의 정상 동작 모드 동안 RNG(40)에 의해서만 액세스가능하고 따라서 RNG(40)는 보안요소(20)의 정상 동작 모드 동안 필드(80)에 기입될 수 있는 엔티티이다.
RNG(40) 및 필드(80)가 충분히 큰 수의 난수 조합을 가능케하고 암호업계에서 공지된 바와 같은 무시해도 좋은 확률 보다 큰 임의의 주어진 값으로 RNG(40)가 반복하지 않는다면, 보안요소(20)를 위조하려는 시도에서, 보안요소(20) 또는 임의의 기타 순 보안요소에 이미 기입된 새로운 난수를 발생시킬 확률은 암호업계에서 공지된 바와 같은 무시해도 좋을 확률로 된다. 예를들어, 수 백만의 사용자에게 서비스하는 보안 통신 시스템에서, 128 비트로 이루어 진 필드(80)와 보안요소(20)에 난수를 반복하는 확률 및/또는 이미 다른 보안요소에 이미 기입된 순 난수를 발생하는 확률을 무시해도 좋은 것으로 표현하기 위해 128-비트 길이 비반복 난수들을 필드(80)에 출력하는 RNG인 RNG(40)를 갖는 것으로 충분하다. 이 점에서, NVM이 기입될 수 있는 횟수는 통상적으로 제한되는 데, 예를들어 EEPROM으로 이루어 진 NVM의 경우 수십만번으로 제한되고, 따라서 해커는 순 난수를 발생시키기 위해 그가 원하는 횟수만큼 시도할 수 없다.
충분히 낮은 확률 레벨 예를들어 10-12인 확률 레벨이 선결정될 수 있고, 새로운 난수는 필드(80)에 이미 기입된 난수와 상이하고 선결정 확률 레벨까지 다른 순 보안요소에 이미 기입된 난수와 상이할 것이 요구된다.
그러므로 새로운 난수는 암호업계에서 공지된 바와 같은 무시해도 좋을 확률을 제외하곤, 사용자에게 이미 배포된 다른 순 보안요소에 기입된 난수 및 필드(80)에 이미 기입된 난수와 상이한 난수로 표현된다.
따라서, 해커가 보안요소(20)의 NVM(50)에 기입된 난수를 안다면, 해커는 RNG(40)에 대해 컨트롤을 갖지 못하고, 모든 실제 목적을 위해, 해커는 동일한 수를 동일 유형의 보호 매커니즘을 갖는 클론에 강제로 기입할 수 없다. 또한, 동일 유형의 보호 매커니즘을 갖는 클론 보안요소의 대응 RNG에 의해 클론 보안요소의 대응 NVM에 동일 난수를 기입하려는 임의의 시도는, 암호업계에서 공지된 바와 같은 무시해도 좋을 확률을 제외하곤, 상이한 난수가 클론 보안요소의 대응 RNG에 의해 대응 NVM의 대응 필드에 자동적으로 기입되는 것으로 종료하게 된다.
바람직하게, 보호 매커니즘(70)은 보안요소(20)의 NVM(50)을 테스팅하기 위한 NVM 테스트 모드의 사용을 인에이블시킨다. NVM 테스트 모드는 바람직하게 보호 매커니즘(70)이 인에이블되어 액티브인 동안 보안요소의 모든 회로가 테스트되는 보안요소(20)의 종래 기능 테스트 모드와 구별된다. NVM 테스트 모드는 통상적으로 보안요소(20)가 사용자에게 배포되기 전에 채용된다.
NVM 테스트 모드에서, 메모리 컨트롤러(60)는 바람직하게 보안요소(20)를 사용불가능하지만 테스트가능한 것으로서 마크하고, 서비스에 대한 보안 액세스를 제공하기 위해 보안요소(20)의 사용가능성을 디스에이블시키고, NVM(50)의 테스팅을 인에이블시킨다. 보안요소(20)의 마킹은 예를들어, 필드(90)의 기존 콘텐츠를 변경함으로써 수행될 수 있다. 대안으로, 메모리 컨트롤러(60)는 서비스에 대한 보안 액세스를 제공하기 위해 보안요소(20)의 사용가능성을 디스에이블시키고 실질적으로 보안요소(20)를 마킹하지 않고 보안요소(20)의 테스팅을 인에이블시킨다.
NVM 테스트 모드의 끝에서, 초기 상수 또는 랜덤 값은 필드(80)에 존재할 수 있고, 그러한 초기 값은 예를들어 랜덤하게 발생된 고정 수 또는 제로와 같은 랜덤하지 않게 선택된 수로 된다. 초기값은 전형적으로 테스팅 목적으로만 기입되고 사용자에게 배포된 순 보안요소에 통상적으로 사용되지는 않는다.
보안요소(20)의 NVM 테스팅이 완료된 후, 보안요소(20)는 바람직하게, 필드(90)의 본래 콘텐츠를 복구함에 의해, 마킹이 제거되는 정상 동작 모드로 스위칭된다. RNG(40)는 따라서 바람직하게 맨처음, 난수를 필드(80)에 자동적으로 기입하고 난수는 초기값을 오버라이드한다. 이 난수는, 이 수를 오버라이드하려는 임의의 시도가, 임의의 기타 보안요소에 의해 사용되지 않는 수인, 상이한 난수가 필드(80)에 기입되는 것으로 종료되므로 보안요소를 원 타임 프로그래머블(OTP)로서 표현한다.
바람직하게, 보안요소(20)가 사용자에게 제공되기 이전에, 예를들어 종래 테스팅 장비에 의해 제조 프로세스에서 검사된다. 보안요소(20)의 검사는 필드(80)에 기입된 수가 난수가 이미 필드(80)에 기입된 것을 의미하는 초기값이 아니라는 것을 보장하도록 행해진다. 이 난수는, 다른 순 보안요소로부터의 순 난수와 함께, 바람직하게 예를들어 중심 기능부(도시되지 않음)에 유지할 수 있는 난수 데이터베이스(도시되지 않음)에 등록될 수 있다.
난수 데이터베이스에 난수의 등록은 보안요소가 통신 링크를 통해 중심 기능부와 통신할 수 있는 경우에 위조된 보안요소를 탐지하는 데에 유용하다. 예를들어, 각각의 보안요소는 서명된 메시지내의 그 난수를 중심 기능부에 전송할 것이 요구된다. 중심 기능부에서, 난수는 메시지로부터 추출될 수 있고 그것이 난수 데이터베이스에 존재하는 것을 증명하기 위해 검사될 수 있다. 데이터베이스에서 탐지되지 않은 난수는 그들에게 전송된 보안요소가 위조된 것임을 나타낸다.
중심 기능부와 통신이 없는 경우에, 종래의 공용키 보안 서명 기술의 사용에 의해 서명을 발생하는 종래 개인화 프로시저는 각각의 순 보안요소에서 수행될 수 있다. 바람직하게, 순 보안요소의 순 난수는 서명에 의해 서명되고, 순 난수 및 그 연관된 서명은 기준 메시지로서 참조된다. 비-순(non-genuine) 난수가 후에 발생되면, 비-순 난수의 서명은 기준 메시지내의 서명과 매치되지 않게된다. 순 보안요소는 바람직하게 발생된 난수의 서명이 기준 메시지내의 서명과 매치되는 경우에만 순 보안요소의 정상 동작 모드 동안 서비스에 대한 보안 액세스를 제공하기 위해 인에이블될 수 있다.
추가하여, 서명은 위조하기 곤란하므로, 기준 메시지의 복사본을 사용하는 순 보안요소 및 비-순 보안요소의 클론은 기준 메시지의 복사본내의 서명과 매치하는 서명을 발생시킬 수 없게 될 것이고 따라서 그러한 클론은 서비스에 대한 보안 액세스를 제공할 수 없게 될 것이다.
도 2를 참조하면 도 1의 보안요소(20)내의 IC(10)의 바람직한 동작 방법의 흐름도가 예시되어 있다.
바람직하게, 보안요소의 IC내의 RNG는 IC내의 NVM의 부분과 연관된다(단계 100). RNG는 바람직하게 보안요소의 정상 동작 모드 동안, NVM의 부분에 기입하려는 시도가 있을 때 마다 새로운 난수를 NVM의 부분에 자동적으로 기입하도록 액티베이팅된다(단계 110).
도 3을 참조하면, 도 1의 보안요소(20)내의 IC(10)의 바람직한 또다른 동작 방법의 흐름도가 예시되어 있다.
보안요소의 IC내의 RNG는 IC내의 NVM의 부분과 연관된다(단계 200). 보안요소의 동작 모드는 바람직하게 예를들어 IC내의 프로세서에 의해 결정된다(단계 210). 그러면, 보안요소가 NVM 테스트 모드에 있으면, 보안요소는 바람직하게 사용불가능한 것으로 마크되고(단계 220), 서비스에 대한 보안 액세스를 제공하기 위한 보안요소의 사용가능성은 디스에이블되고(단계 230), 보안요소의 NVM의 테스팅은 인에이블되고(단계 240) 바람직하게 수행된다.
NVM 테스트 모드로부터 정상 동작 모드로의 변이에서, 사용불가능한 것으로 마크된 보안요소의 마킹은 바람직하게 제거되고(단계 250), 그리고 통상적으로는 동시에, RNG는, 제1 난수가 NVM의 부분에 기입되면 자동적으로 기입함에 의해 NVM의 부분에 존재할 수 있는 임의의 초기 값을 중복기록하도록 액티베이팅되고(단계 260), 이렇게하여 보안요소를 동작가능한 것으로 나타낸다. 통상적으로, 제1 난수는 예를들어 보안요소의 테스팅을 필요로 하는 유지보수 이벤트가 발생하지 않는다면 보안요소의 동작가능성 주기를 통하여 변경되지 않는다.
예를들어, 보안요소가, 보안요소에 의해 제공된 자격을 변경할 목적으로, NVM의 부분내에 기입하려는 새로운 시도를 행함(단계 270)에 의해 보안요소를 변경하려고 시도하는 해커에 의해 구입되면, RNG는 바람직하게 NVM의 부분내에 기입된 제1 난수를 오버라이드하도록 그리고 NVM의 부분내에 새로운 난수를 기입하도록 액티베이팅되고(단계 280) 이렇게하여 보안요소가 작동불가능한 것으로 나타낸다. 새로운 난수는, 암호업계에서 공지된 것으로서 무시해도 좋은 확률을 제외하곤, 제1 난수와 상이한 것임을 알 수 있다.
명확성을 위해, 개별적인 실시예 관점에서 설명된 본 발명의 다양한 특징이 단일 실시예에서 조합하여 제공될 수 있음을 알아야 한다. 역으로, 간명성을 위해, 단일 실시예에 관점에서 설명된 본 발명의 다양한 특징이 임의의 적절한 부조합으로 또는 개별적으로 제공될 수 있다.
당업자는 본 발명이 상기와 같이 도시되고 설명된 것에 의해 제한되지 낳음을 알 것이다. 본 발명의 범위는 하기의 특허청구의 범위에 의해서만 한정된다.


Claims (17)

  1. 순 보안요소의 클로닝을 방지하기 위한 방법에 있어서,
    보안요소내의 난수 발생기(RNG)와 보안요소내의 비휘발성 메모리의 부분(NVM)을 연계시키는 단계; 및
    보안요소의 정상 동작 모드 동안, 상기 NVM의 부분내에 기입하려는 시도가 행해질 때 마다 새로운 난수를 상기 NVM의 부분에 자동적으로 기입하도록 상기 RNG를 액티베이팅시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 새로운 난수는 소정 확률 레벨까지 상기 NVM의 부분에 이전에 기입된 난수와 상이한 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 연계시키는 단계는 RNG 이외의 다른 유닛이 보안요소의 상기 정상 동작 모드 동안 데이터를 상기 NVM의 부분에 기입하는 것을 금지하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 순 보안요소의 클로닝을 방지하기 위한 보호 매커니즘에 있어서,
    비휘발성 메모리(NVM);
    NVM의 부분과 동작적으로 연계되고 보안요소의 정상 동작 모드 동안 상기 NVM의 부분내에 기입하려는 시도가 행해질 때 마다 새로운 난수를 상기 NVM의 부분 에 자동적으로 기입하도록 액티베이팅되는 난수 발생기(RNG)를 포함하는 것을 특징으로 하는 보호 매커니즘.
  5. 제4항에 있어서, 상기 새로운 난수는 소정 확률 레벨까지 상기 NVM의 부분에 이전에 기입된 난수와 상이한 것을 특징으로 하는 보호 매커니즘.
  6. 제4항 또는 제5항에 있어서, 상기 보안요소는 스마트 카드와 보안 마이크로-컨트롤러중 적어도 하나를 포함하는 것을 특징으로 하는 보호 매커니즘.
  7. 제4항에 있어서, 상기 NVM의 부분은 필드를 포함하는 것을 특징으로 하는 보호 매커니즘.
  8. 제4항에 있어서, 상기 NVM의 부분은 보안요소의 정상 동작 모드 동안 RNG에 의해서만 액세스가능한 것을 특징으로 하는 보호 매커니즘.
  9. 제4항에 있어서, 보안요소의 동작 모드를 동작적으로 결정하는 프로세서를 더 포함하고,
    보안요소가 NVM 테스트 모드에 있으면, 상기 프로세서는,
    서비스에 대한 보안 액세스를 제공하기 위해 보안요소의 사용가능성을 디스에이블시키고,
    보안요소의 NVM의 테스팅을 인에이블시키는 것을,
    동작적으로 행하는 것을 특징으로 하는 보호 매커니즘.
  10. 제9항에 있어서, 상기 프로세서는 보안요소가 NVM 테스트 모드에 있는 경우 상기 보안 요소를 사용불가능한 보안 요소인 것으로 동작적으로 마크하는 것을 특징으로 하는 보호 매커니즘.
  11. 제4항에 따른 보호 매커니즘을 포함하는 것을 특징으로 하는 보안요소.
  12. 순 보안요소의 클로닝을 방지하기 위한 방법에 있어서,
    보안요소내의 난수 발생기(RNG)와 보안요소내의 비휘발성 메모리(NVM)의 부분을 연계시키는 단계;
    보안요소의 동작 모드를 결정하는 단계; 및
    보안요소가 NVM 테스트 모드에 있으면,
    서비스에 대한 보안 액세스를 제공하기 위해 보안요소의 사용가능성을 디스에이블시키고,
    보안요소의 NVM의 테스팅을 인에이블시키고,
    보안요소가 정상 동작 모드에 있으면,
    NVM 테스트 모드로부터 정상 동작 모드로의 변이시 제1 난수를 NVM의 상기 부분내에 기입하도록 상기 RNG를 액티베이팅하고,
    NVM의 상기 부분에 기입된 상기 제1 난수를 오바라이드하도록 그리고 NVM의 상기 부분에 기입하려는 새로운 시도가 행해질 때 마다 NVM의 상기 부분에 새로운 난수를 기입하도록 상기 RNG를 액티베이팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 새로운 난수는 소정 확률 레벨까지 제1 난수와 상이한 것을 특징으로 하는 방법.
  14. 제12항에 있어서, 보안요소가 NVM 테스트 모드에 있는 경우 보안요소를 사용불가능한 것으로 마킹하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제12항에 있어서, 서명된 메시지내의 제1 난수를 중심 기능부에 전송하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    서명된 메시지로부터 제1 난수를 추출하는 단계; 및
    순 보안요소의 난수의 데이터베이스내에 제1 난수의 존재를 검증하기 위해 제1 난수를 검사는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제12항에 있어서,
    RNG에 의해 발생된 난수에 대한 서명이 제1 난수의 서명과 매치되지 않으면 보안요소의 정상 동작 모드 동안 서비스에 대한 보안 액세스를 제공하기 위해 보안요소의 사용가능성을 디스에이블시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020047009932A 2003-03-31 2003-03-31 보안 요소의 클로닝을 방지하기 위한 방법 및 장치 KR100948043B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IL2003/000263 WO2004088484A1 (en) 2003-03-31 2003-03-31 Method and apparatus for preventing cloning of security elements

Publications (2)

Publication Number Publication Date
KR20060023930A KR20060023930A (ko) 2006-03-15
KR100948043B1 true KR100948043B1 (ko) 2010-03-19

Family

ID=33104938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009932A KR100948043B1 (ko) 2003-03-31 2003-03-31 보안 요소의 클로닝을 방지하기 위한 방법 및 장치

Country Status (9)

Country Link
US (1) US7370192B2 (ko)
EP (1) EP1616229B1 (ko)
JP (1) JP4447470B2 (ko)
KR (1) KR100948043B1 (ko)
AT (1) ATE410742T1 (ko)
AU (1) AU2003227312A1 (ko)
DE (1) DE60324034D1 (ko)
ES (1) ES2314286T3 (ko)
WO (1) WO2004088484A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516347B2 (ja) * 2004-04-16 2010-08-04 株式会社三井ハイテック 研削方法
US8321686B2 (en) * 2005-02-07 2012-11-27 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8423788B2 (en) * 2005-02-07 2013-04-16 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8108691B2 (en) * 2005-02-07 2012-01-31 Sandisk Technologies Inc. Methods used in a secure memory card with life cycle phases
US8397081B2 (en) 2005-06-22 2013-03-12 Freescale Semiconductor, Inc. Device and method for securing software
US7748031B2 (en) 2005-07-08 2010-06-29 Sandisk Corporation Mass storage device with automated credentials loading
EP2158718B1 (en) * 2007-05-18 2019-04-17 Verimatrix, Inc. System and method for defining programmable processing steps applied when protecting the data
KR101436982B1 (ko) * 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
KR102154187B1 (ko) 2014-08-07 2020-09-09 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210145341A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 비휘발성 메모리 장치에서의 데이터 암호화 방법, 비휘발성 메모리 장치 및 사용자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021225A1 (en) * 1995-01-06 1996-07-11 Vlsi Technology, Inc. On-chip randomly self-programmable non-volatile memory architecture
KR20010068113A (ko) * 2001-04-24 2001-07-13 장홍종 각다중화 홀로그램을 이용한 스마트 카드의 위·변조 방지방법 및 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832090A (en) * 1995-08-10 1998-11-03 Hid Corporation Radio frequency transponder stored value system employing a secure encryption protocol
US6012636A (en) * 1997-04-22 2000-01-11 Smith; Frank E. Multiple card data system having first and second memory elements including magnetic strip and fingerprints scanning means
US20020047049A1 (en) * 2000-09-13 2002-04-25 David Perron Authentication device with self-personalization capabilities

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021225A1 (en) * 1995-01-06 1996-07-11 Vlsi Technology, Inc. On-chip randomly self-programmable non-volatile memory architecture
KR20010068113A (ko) * 2001-04-24 2001-07-13 장홍종 각다중화 홀로그램을 이용한 스마트 카드의 위·변조 방지방법 및 시스템

Also Published As

Publication number Publication date
US7370192B2 (en) 2008-05-06
KR20060023930A (ko) 2006-03-15
AU2003227312A1 (en) 2004-10-25
EP1616229A1 (en) 2006-01-18
JP2006514373A (ja) 2006-04-27
ES2314286T3 (es) 2009-03-16
ATE410742T1 (de) 2008-10-15
US20050123132A1 (en) 2005-06-09
EP1616229B1 (en) 2008-10-08
DE60324034D1 (de) 2008-11-20
WO2004088484A1 (en) 2004-10-14
JP4447470B2 (ja) 2010-04-07

Similar Documents

Publication Publication Date Title
US11018847B2 (en) Device keys protection
EP2297665B1 (en) Method and apparatus for secure hardware analysis
JP4913861B2 (ja) 半導体デバイス識別子の生成方法および半導体デバイス
US6466048B1 (en) Method and apparatus for switchably selecting an integrated circuit operating mode
EP1759338B1 (en) One-time authentication system
DK2907067T3 (en) Smartcard chip personalization method and system
US20060004829A1 (en) Rolling keys
CN103559454B (zh) 数据保护系统和方法
US20200358613A1 (en) Improvements in and relating to remote authentication devices
JP2013502098A (ja) 暗号鍵取り出しを制限する通信システム、方法、及びデバイス
KR100948043B1 (ko) 보안 요소의 클로닝을 방지하기 위한 방법 및 장치
KR20030005266A (ko) 휴대 가능한 정보 기억 매체 및 그 인증 방법
US20130179966A1 (en) Password authentication circuit and method
CN114785503B (zh) 密码卡及其根密钥保护方法、计算机可读存储介质
Oswald Side-channel attacks on SHA-1-based product authentication ICs
US10425233B2 (en) Method for automatically verifying a target computer file with respect to a reference computer file
WO2019224516A1 (en) Authenticating an entity
RU2552181C2 (ru) Устройство защиты от контрафакта и фальсификации интегральных схем
EVANGELISTA Security Target SOMA-c003 Electronic Passport Basic
SmartApp-ID IFX
Giessmann Specification of the Security Target TCOS Passport Version 2.1 Release 1/P60D144/FSV02 Version: 2.1. 1/20130624
Giessmann Specification of the Security Target TCOS Passport Version 2.1 Release 1-BAC/P60D144/FSV02 Version: 2.1. 1/20130806

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 11