JP4447470B2 - セキュリティ・エレメントのクローン作成を防ぐための方法および装置 - Google Patents

セキュリティ・エレメントのクローン作成を防ぐための方法および装置 Download PDF

Info

Publication number
JP4447470B2
JP4447470B2 JP2004570058A JP2004570058A JP4447470B2 JP 4447470 B2 JP4447470 B2 JP 4447470B2 JP 2004570058 A JP2004570058 A JP 2004570058A JP 2004570058 A JP2004570058 A JP 2004570058A JP 4447470 B2 JP4447470 B2 JP 4447470B2
Authority
JP
Japan
Prior art keywords
security element
random number
volatile memory
processor
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004570058A
Other languages
English (en)
Other versions
JP2006514373A (ja
Inventor
サムナー,ルベン
Original Assignee
エヌディーエス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌディーエス リミテッド filed Critical エヌディーエス リミテッド
Publication of JP2006514373A publication Critical patent/JP2006514373A/ja
Application granted granted Critical
Publication of JP4447470B2 publication Critical patent/JP4447470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Burglar Alarm Systems (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性メモリなどのメモリを含むセキュリティ・エレメントに関し、より詳細には、取り外し可能セキュリティ・エレメントに関する。
安全(セキュア)な通信システムにおいて、銀行サービスやテレビ放送サービスなどのサービスへの条件付きアクセスを提供するために、セキュリティ・エレメント、特にスマート・カードなどの取り外し可能なセキュリティ・エレメントが、広く使用されている。組み込まれた、または取り外し可能なセキュリティ・エレメントが使用される条件付きアクセスに関連する大きな懸念は、真正セキュリティ・エレメントのクローンが作成されて、認可された利用者に提供されているサービスへ無認可の利用者がアクセスできるようになることである。従って、このような真正セキュリティ・エレメントのクローン作成を防ぐための方法を見つけることが強く望まれていると考えられる。
本発明を理解する上で役立つであろう技術および関連技術の幾つかの態様が、Alfred J.Menezes、Paul C.van OorschotおよびScott A.Vanstone著の「応用暗号化技術のハンドブック(Handbook of Applied Cryptography)」(CRC Press LLC、1997年)の5章に記載されており、ここにおける参照によりその開示を本明細書に組み込む。
本発明は、ある形態の不揮発性メモリ(NVM)を含むセキュリティ・エレメントのクローン作成に対抗するための方法および装置を提供しようとするものである。
本発明では、NVMを有するスマート・カードなどのセキュリティ・エレメントが、一意の識別番号を作成する保護機構を備えており、暗号化の技術分野で周知の無視できる確率を除外してではあるが、この一意の識別番号は或るエレメントから同じ保護機構を備えた別のエレメントへコピーすることはできない。
保護機構は、セキュリティ・エレメントのNVMの一部、例えばフィールドなど、に関連付けられた乱数発生器(RNG)を含む。セキュリティ・エレメントの通常動作モードの間、RNGは、好ましくは、フィールドへの書込みの試みがなされると必ず、自動的に新たな乱数をフィールドに書き込む。好ましくは、セキュリティ・エレメントの通常動作モードの間に、このフィールドにアクセスできるのはこのRNGだけであり、従って、RNGは、セキュリティ・エレメントの通常動作モードの間にそのフィールドへ書き込みを行うことができる唯一のエンティティである。
RNGとフィールドとが、十分に多くの乱数の組合せを可能にするものであり、また、RNGが、暗号化の技術分野で周知の無視できる確率よりも高い確率で、何れかの所与の値を繰り返さないものである場合には、そのセキュリティ・エレメントを偽造する試みにおいて、そのセキュリティ・エレメントまたは別の真正セキュリティ・エレメントへ既に書き込まれている新たな乱数を生成する確率は、暗号化の技術分野で周知の無視できる程度のものになる。従って、暗号化の技術分野で周知の無視できる程度の確率を除外してではあるが、その新たな乱数は、以前にそのフィールドへ書き込まれた乱数とは異なり、また、利用者へ配布されている他の真正セキュリティ・エレメントへ書き込まれている乱数とも異なる。
従って、たとえハッカーが真正セキュリティ・エレメントのメモリ中に書き込まれている乱数を知っていたとしても、そのハッカーは、RNGを制御することはできず、実際上、同じタイプの保護機構を備えたクローンへRNGにより同じ数を書き込ませることはできない。また、同じタイプの保護機構を備えたクローン・セキュリティ・エレメントの対応するRNGが、そのクローン・セキュリティ・エレメントのメモリへ同じ数を書き込もうと試みても、暗号化の技術分野で周知の無視できる確率を除外してではあるが、結局は、そのクローン・セキュリティ・エレメントのその対応するRNGによって、異なる乱数がメモリの対応するフィールドへ自動的に書き込まれることになる。従って、従来の秘密機構において秘密に保持されている乱数とは対照的に、乱数が読まれるという観点からすれば、利用者に配布される何れのセキュリティ・エレメントの乱数を含むフィールドの内容も、特定の状況においては、安全ではない状態になり得る。
好ましくは、保護機構は、セキュリティ・エレメントのNVMをテストするためのNVMテスト・モードの使用を可能にする。NVMテスト・モードは、好ましくは、一般にセキュリティ・エレメントの全ての回路がテストされる従来のセキュリティ・エレメントの機能テスト・モードとは、異なる。NVMテスト・モードは、一般に、セキュリティ・エレメントが利用者へ配布される前に利用され、また、セキュリティ・エレメントのNVMは、好ましくは、NVMテスト・モード中に、セキュリティ・エレメントに、使用不可ではあるがテスト可能であるとするマークを付ける機能を有する。NVMテスト・モードの終了時に、対応するフィールド中に初期の定数またはランダム値を呈示することができ、このような初期値は、例えば、ゼロなどのようなランダムにではなく選択された数や、ランダムに生成された固定の数などである。初期値は、一般に、テストの目的でのみ書き込まれ、利用者へ配布される真正セキュリティ・エレメントには通常は使用されない。
セキュリティ・エレメントのNVMテストが完了した後、セキュリティ・エレメントは通常動作モードに切り替えられ、この通常動作モードの間に、RNGは自動的に乱数をフィールドへ書き込む。この乱数によって、セキュリティ・エレメントは一回プログラム可能(ワン・タイム・プログラマブル)(OTP)として提供される。なぜなら、暗号化の技術分野で周知の無視できる確率を除いてではあるが、この数をオーバーライドしようとするどのような試みも、結局、他の何れの真正セキュリティ・エレメントも使用していない異なる乱数がフィールドへ書き込まれることとなるからである。
好ましくは、真正セキュリティ・エレメントが利用者に配布される前に、真正セキュリティ・エレメントそれぞれをチェックして、指定したフィールドに乱数が書き込まれていることを保証する。真正セキュリティ・エレメントの乱数は、好ましくは、例えば中央設備で登録することができる。
従って、本発明の好ましい実施形態によれば、真正セキュリティ・エレメントのクローン作成を防ぐための方法が提供され、この方法は、セキュリティ・エレメント中の乱数発生器(RNG)を、セキュリティ・エレメント中の不揮発性メモリ(NVM)の一部と関連付けるステップと、セキュリティ・エレメントの通常動作モードの間に、NVMの一部への書き込みの試みがなされると必ず、RNGを作動させて新たな乱数をNVMの一部へ自動的に書き込むステップとを含む。
この新たな乱数は、好ましくは、所定の確率水準までは、以前にNVMの一部へ書き込まれた乱数とは異なる。
好ましくは、関連付けるステップは、セキュリティ・エレメントの通常動作モードの間、RNG以外の何れかのユニットがNVMの一部へデータを書き込むことを防ぐステップを含む。
また、本発明の好ましい実施形態によれば、真正セキュリティ・エレメントのクローン作成を防ぐための保護機構が提供され、この保護機構は、NVMと、NVMの一部と動作可能に関連付けられ、セキュリティ・エレメントの通常動作モードの間に、NVMの一部への書き込みの試みがなされると必ず作動させて新たな乱数をNVMの一部へ自動的に書き込むRNGとを含む。
好ましくは、この新たな乱数は、所定の確率水準までは、以前にNVMの一部へ書き込まれた乱数とは異なる。
更に好ましくは、セキュリティ・エレメントは、スマート・カードおよびセキュリティ・マイクロコントローラのうちの少なくとも1つを含む。NVMの一部は、好ましくはフィールドを含む。NVMの一部は、好ましくは、セキュリティ・エレメントの通常動作モードの間、RNGによってのみアクセス可能である。
更に、保護機構はまた、セキュリティ・エレメントの動作のモードを決定するよう動作可能なプロセッサも含み、セキュリティ・エレメントがNVMテスト・モードである場合には、プロセッサは、サービスへの安全なアクセスの提供のためのセキュリティ・エレメントの使用性をディスエーブルにするように、およびセキュリティ・エレメントのNVMのテストをイネーブルにするように、動作する。
好ましくは、プロセッサはまた、セキュリティ・エレメントがNVMテスト・モードである場合に、セキュリティ・エレメントを使用不可とマークを付けするように動作する。
保護機構は、好ましくは、セキュリティ・エレメントで実施される。
更に、本発明の好ましい実施形態によれば、真正セキュリティ・エレメントのクローン作成を防ぐための方法が提供され、この方法は、セキュリティ・エレメント中のRNGを、セキュリティ・エレメント中のNVMの一部と関連付けるステップと、セキュリティ・エレメントの動作モードを決定するステップと、セキュリティ・エレメントがNVMテスト・モードである場合に、サービスへの安全なアクセスの提供のためのセキュリティ・エレメントの使用性をディスエーブルにするステップ、およびセキュリティ・エレメントのNVMのテストをイネーブルにするステップと、セキュリティ・エレメントが通常動作モードである場合に、NVMテスト・モードから通常動作モードへ移行すると、RNGを作動させて第1の乱数をNVMの一部へ書き込むステップ、およびNVMの一部への新たな書き込みの試みがなされるときは必ず、RNGを作動させて、NVMの一部へ書き込まれた第1の乱数をオーバーライドし、新たな乱数をNVMの一部へ書き込むステップとを含む。
好ましくは、この新たな乱数は、所定の確率水準までは、第1の乱数とは異なる。
更に、この方法はまた、セキュリティ・エレメントがNVMテスト・モードである場合に、セキュリティ・エレメントを使用不可とマーク付けするステップも含む。
更に、この方法はまた、署名付きメッセージ中の第1の乱数を中央設備へ伝送するステップも含む。更に、この方法はまた、署名付きメッセージから第1の乱数を抽出するステップと、その第1の乱数が真正セキュリティ・エレメントの乱数データベース中に存在することを確認するためのチェックを行うステップとを含む。
あるいは、この方法は、RNGによって生成された乱数の署名が第1の乱数の署名と合致しない場合に、セキュリティ・エレメントの通常動作モードの間に、サービスへの安全なアクセスを提供するためのセキュリティ・エレメントの使用性を不可(ディスエーブル)にするステップを含む。
図面を参照しながら以下の詳細な説明を読むことにより、本発明がより完全に理解され認識されよう。
ここで図1を参照する。図1は、本発明の好ましい実施形態に従って構築されて動作可能な、セキュリティ・エレメント20の集積回路(IC)10を示す簡略化したブロック図である。セキュリティ・エレメント20は、チップ・カードとしても知られるスマート・カードなどの取り外し可能なセキュリティ・エレメント、あるいはセキュリティ・マイクロコントローラを含むことができるが、これは例示であり、説明の概略を限定するものではない。
好ましくは、IC10は、乱数発生器(RNG)40を有するプロセッサ30と、電気消去可能プログラマブル読出し専用メモリ(EEPROM)などの不揮発性メモリ(NVM)50と、メモリ・コントローラ60とを含む。乱数発生器は当技術分野ではよく知られており、例えば、Alfred J.Menezes、Paul C.van OorschotおよびScott A.Vanstone著の「応用暗号化技術のハンドブック(Handbook of Applied Cryptograph)」(CRC Press LLC、1997年)の第5章に記載されており、その開示を参照により本明細書に組み込む。
好ましくは、プロセッサ30およびメモリ・コントローラ60の制御下で動作するRNG40およびNVM50は、セキュリティ・エレメント20のクローン作成を防ぐために好ましく使用することができる保護機構70を形成する。保護機構70は、暗号化の技術分野で周知の無視できる程度の確率を除外してではあるが、好ましくは、セキュリティ・エレメント20から同じ保護機構を有する別のセキュリティ・エレメントへコピーすることができない一意の識別番号を作成する。
好ましくは、RNG40は、フィールド80などのような、NVM50の一部と関連付けられる。RNG40は、好ましくは、セキュリティ・エレメント20の通常動作モードの間、フィールド80への書き込みの試みがなされると必ず新たな乱数をフィールド80へ自動的に書き込むように作動される。好ましくは、セキュリティ・エレメント20の通常動作モードの間、このフィールド80へアクセス可能なのはRNG40だけであり、従って、RNG40は、セキュリティ・エレメント20の通常動作モードの間にフィールド80へ書込みを行うことができる唯一のエンティティである。
RNG40とフィールド80とが、十分に多くの乱数の組合せを可能にするものであり、RNG40が、暗号化の技術分野で周知の無視できる確率よりも高い確率で何れかの所与の値を繰り返さないものである場合には、セキュリティ・エレメント20を偽造する試みにおいて、セキュリティ・エレメント20または別の真正セキュリティ・エレメントへ既に書き込まれている新たな乱数を生成できる確率は、暗号化の技術分野で周知のような無視できる程度のものになることが理解されよう。例えば、何百万もの利用者にサービスを提供する安全な通信システムにおいて、セキュリティ・エレメント20において乱数を繰り返す確率を無視できる程度のものにするため、および/または別の真正セキュリティ・エレメントへ既に書き込まれている真正の乱数を生成する確率を無視できる程度のものにするためには、128ビットのフィールドで構成されるフィールド80と、フィールド80へ128ビット長の繰り返しの無い乱数を出力するRNGで構成されるRNG40とを有することで、十分である。この点について、NVMへ書き込める回数は一般に限られており、例えば、EEPROMで構成されるNVMの場合は一般に数十万回までであり、従って、ハッカーは、実際上、真正の乱数の生成を試みることを一度もできない、ということが理解されよう。
従って、十分に低い確率水準、例えば、10-12という確率水準を予め定めることができ、また、好ましくは、新たな乱数が、所定の確率水準までは、以前にフィールド80へ書き込まれた乱数とは異なり、また、別の真正セキュリティ・エレメントへ既に書き込まれている乱数とも異なることを要求することができる。
従って、新たな乱数は、暗号化の技術分野において周知の無視できる確率を除き、以前にフィールド80へ書き込まれた乱数、および利用者へ配布されている他の真正セキュリティ・エレメントへ書き込まれている乱数とは異なるものになる。
従って、たとえハッカーがセキュリティ・エレメント20のNVM50へ書き込まれている乱数を知っていたとしても、ハッカーはRNG40を制御することはできず、実際上、RNG40に、同じタイプの保護機構を備えたクローンへ同じ数を書き込ませるようにすることはできない。また、同じタイプの保護機構を備えたクローンのセキュリティ・エレメントの対応するRNGがそのクローンのセキュリティ・エレメントの対応するNVMへ同じ数を書き込むことを試みても、暗号化の技術分野で周知の無視できる確率を除き、結局は、そのクローンのセキュリティ・エレメントの対応するRNGによって、その対応するNVMの対応するフィールドへ異なる乱数が自動的に書き込まれる結果となる。
好ましくは、保護機構70は、セキュリティ・エレメント20のNVM50をテストするためのNVMテスト・モードの使用を可能にする。NVMテスト・モードは、セキュリティ・エレメント20の従来の機能テスト・モードとは好適に区別されるものであり、この従来の機能テスト・モードでは、一般に、保護機構70が使用可能であり且つアクティブであるときにセキュリティ・エレメントの全ての回路がテストされる。NVMテスト・モードは、典型的には、セキュリティ・エレメント20が利用者へ配布される前に用いられる。
NVMテスト・モードにおいて、メモリ・コントローラ60は、好ましくは、テスト可能ではあるが使用不可であるとセキュリティ・エレメント20にマーク付けする内部設備を使用し、サービスへの安全なアクセスを提供するためのセキュリティ・エレメントの使用性を不可(ディスエーブル)にし、NVM50のテストを可能(イネーブル)にする。セキュリティ・エレメント20のマーク付けは、例えば、フィールド90の既存の内容を変更することによって行うことができる。あるいは、メモリ・コントローラ60は、サービスへの安全なアクセスを提供するためのセキュリティ・エレメント20の使用性を不可にし、セキュリティ・エレメント20へ実際にマーク付けすることなくセキュリティ・エレメント20のテストを可能にすることができる。
NVMテスト・モードの終了時に、フィールド80中に初期の定数またはランダム値が存在することができ、このような初期値は、例えば、ゼロなどのようなランダムにではなく選択された数や、ランダムに生成された固定の数などとすることができる。初期値は、一般に、テストの目的でのみ書き込まれるものであり、利用者に配布される真正セキュリティ・エレメントで通常は使用されない。
セキュリティ・エレメント20のNVMテストが完了した後、セキュリティ・エレメント20は、好ましく通常動作モードに切り替えられ、この通常動作モードの間に、例えばフィールド90の元の内容を復元することによってマーク付けが除去される。次いで、RNG40が、好適に、自動的に、乱数をフィールド80へ初めて書き込み、その乱数が初期値の上に書かれる。この乱数によって、セキュリティ・エレメントは一回プログラム可能(OTP)として提供されるが、その理由は、この数をオーバーライドしようとするどのような試みも、結局、他のど何れの真正セキュリティ・エレメントによっても使用されていない異なる乱数がフィールド80に書き込まれる結果となるからである。
好ましくは、セキュリティ・エレメント20は、利用者へ提供される前に、例えば、生産プロセスにおいて従来のテスト機器によるチェックを受ける。セキュリティ・エレメント20のチェックは、フィールド80へ書き込まれている数が初期値ではないことを確認するために行われ、これは、一般に、乱数が既にフィールド80に書き込まれていることを意味する。この乱数は、他の真正セキュリティ・エレメントからの真正の乱数と共に、好適に、例えば中央設備(図示せず)に保持することができる乱数データベース(図示せず)に登録することができる。
乱数を乱数データベースに登録することは、セキュリティ・エレメントが通信リンクを介して中央設備と通信できる場合に、偽造セキュリティ・エレメントを検出する際に役立つ場合がある。例えば、各セキュリティ・エレメントが、その乱数を署名付きメッセージで中央設備に伝送することが要求される場合がある。中央設備では、そのメッセージから乱数を抽出して、それが乱数データベースに存在することを確認するためにチェックすることができる。データベース中に見つからない乱数は、それらを伝送してきたセキュリティ・エレメントが偽造品であることを表す。
中央設備との通信がない場合、従来の公開鍵による安全な署名技術を使って署名を生成する従来のパーソナライゼーション(personalization)手順を、真正セキュリティ・エレメントのそれぞれにおいて実行することができる。好ましくは、真正セキュリティ・エレメントの真正の乱数を署名により署名付きにすることができ、真正の乱数およびそれに関連付けられた署名を参照メッセージとして参照することができる。真正ではない乱数が後に生成された場合、その真正ではない乱数の署名は、一般に、参照メッセージにおける署名とは合致しない。従って、生成された乱数の署名が参照メッセージの署名と合致する場合にのみ、真正セキュリティ・エレメントが、その真正セキュリティ・エレメントの通常動作モードの間に、サービスへの安全なアクセスを提供することが好適に可能にされる。
更に、署名は偽造するのが難しいため、参照メッセージのコピーおよび真正ではない乱数を使った、真正セキュリティ・エレメントのクローンは、参照メッセージのコピー中の署名に合致する署名を生成することができず、従って、このようなクローンは、サービスへの安全なアクセスを提供することを可能とされない。
次に、図1のセキュリティ・エレメント20のIC10の好ましい動作方法を示す簡略化したフローチャートである図2を参照する。
好ましくは、セキュリティ・エレメントのICのRNGは、そのICのNVMの一部に関連付けられる(ステップ100)。次いで、RNGは、好適に、セキュリティ・エレメントの通常動作モードの間に、NVMの一部への書き込みの試みがなされると必ず、
新たな乱数をNVMの一部へ自動的に書き込むように作動される(ステップ110)。
次に、図1のセキュリティ・エレメント20のIC10の別の好ましい動作方法を示す簡略化したフローチャートである図3を参照する。
セキュリティ・エレメントのICのRNGは、好適に、そのICのNVMの一部と関連付けられる(ステップ200)。次いで、セキュリティ・エレメントの動作モードが、例えば、ICのプロセッサによって好適に決定される(ステップ210)。次いで、セキュリティ・エレメントは、NVMテスト・モードである場合、使用不可とマーク付けされ(ステップ220)、サービスへの安全なアクセスの提供のためのセキュリティ・エレメントの使用性が不可にされ(ステップ230)、セキュリティ・エレメントのNVMのテストが可能にされ(ステップ240)、好適に実行される。
NVMテスト・モードから通常動作モードへの移行時に、セキュリティ・エレメントの使用不可のマークが、好適に除去され(ステップ250)、そして、一般にはそれと同時に、RNGが好適に作動され、第1の乱数をNVMの一部へ一度自動的に書き込むことによって、そのNVMのその一部に存在し得る何れの初期値も上書きし(ステップ260)、それによってセキュリティ・エレメントを動作可能にする。一般に、例えばセキュリティ・エレメントのテストを必要とするメンテナンス・イベントが発生しない限り、この第1の乱数はセキュリティ・エレメントの動作可能期間を通して変更されない。
セキュリティ・エレメントが、ハッカー、例えばセキュリティ・エレメントにより提供される権利を変更する目的で、NVMの一部への書き込みを新たに試みる(ステップ270)ことによってセキュリティ・エレメントを不正に変更しようとするハッカーによって購入された場合、好適にRNGが作動されて、そのNVMの一部へ書き込まれている第1の乱数をオーバーライドして、そのNVMの一部へ新たな乱数を書き込み(ステップ280)、それによって、セキュリティ・エレメントを動作不能にする。その新たな乱数は、暗号化の技術分野において周知の無視できる確率を除き、第1の乱数とは異なるということが理解されよう。
明瞭にするために別個の実施形態という状況で記載してある本発明の様々な特長を、単一の実施形態において組み合わせて提供することもできることが理解されよう。逆に、簡素化するために単一の実施形態という状況で記載してある本発明の様々な特長を、別個に、または何れかの適切なサブコンビネーションで提供することもできる。
当業者は、本発明が、特に上記に示し、説明したことによって限定されないことを理解されよう。本発明の範囲は特許請求の範囲によってのみ定義される。
図1は、セキュリティ・エレメント集積回路(IC)を示す簡略化したブロック図であり、このICは、本発明の好ましい実施形態に従って構築され動作するものである。 図2は、図1の装置の好ましい動作方法を示す簡略化したフローチャートである。 図3は、図1の装置の別の好ましい動作方法を示す簡略化したフローチャートである。

Claims (14)

  1. 真正セキュリティ・エレメントのクローン作成を防ぐ方法であって、
    前記セキュリティ・エレメントの乱数発生器(RNG)と、前記セキュリティ・エレメントの不揮発性メモリ(NVM)の一部とを、データの通信を行うためにプロセッサにより関連付けるステップと、
    前記セキュリティ・エレメントの動作モードの間に、ハッカーによる前記不揮発性メモリ前記一部への新しい乱数の書き込みの試みが前記プロセッサにより検出されたときには必ず、新たな乱数を前記不揮発性メモリの前記一部へ自動的に書き込むように前記乱数発生器前記プロセッサにより作動させるステップと
    を備え
    前記乱数発生器により自動的に書き込まれる前記新たな乱数が以前に生成された乱数と同じになる確率は無視できる程度のものであり、前記新たな乱数は前記セキュリティ・エレメントの一意の識別番号を構成する、
    方法。
  2. 請求項1に記載の方法であって、前記関連付けるステップが、前記セキュリティ・エレメントの前記動作モードの間、前記プロセッサが、前記乱数発生器以外の何れかのユニットが前記不揮発性メモリの前記一部へデータを書き込むことを防ぐステップを備える、方法。
  3. 真正セキュリティ・エレメントのクローン作成を防ぐための保護機構であって、
    乱数を記憶する部分を有する不揮発性メモリ(NVM)と、
    前記不揮発性メモリ前記部分データの通信を行うために動作可能に関連付けられるものであり、前記セキュリティ・エレメントの動作モードの間に、ハッカーによる前記不揮発性メモリの前記部分への新しい乱数の書き込みがプロセッサにより検出されたときに必ず新たな乱数を前記不揮発性メモリの前記部分自動的に書き込むように前記プロセッサにより作動される乱数発生器(RNG)と
    を備え
    前記乱数発生器により自動的に書き込まれる前記新たな乱数が以前に生成された乱数と同じになる確率は無視できる程度のものであり、前記新たな乱数は前記セキュリティ・エレメントの一意の識別番号を構成する、
    保護機構。
  4. 請求項に記載の保護機構であって、前記セキュリティ・エレメントが、スマート・カードまたはセキュリティ・マイクロコントローラの形態である、保護機構。
  5. 請求項3または4に記載の保護機構であって、前記不揮発性メモリの前記部分乱数を記憶するフィールドを備える、保護機構。
  6. 請求項ないしの何れかに記載の保護機構であって、前記不揮発性メモリの前記部分が、前記セキュリティ・エレメントの動作モードの間、前記乱数発生器によってのみアクセス可能である、保護機構。
  7. 請求項ないしの何れかに記載の保護機構であって、前記プロセッサは、前記セキュリティ・エレメントの動作のモードを決定するよう動作するものであり
    前記セキュリティ・エレメントが不揮発性メモリ・テスト・モードにある場合に、前記プロセッサが、
    サービスへの安全なアクセスの提供のための前記セキュリティ・エレメントの使用性を不可にし、
    前記セキュリティ・エレメントの前記不揮発性メモリのテストを可能にする
    ように動作する、
    保護機構。
  8. 請求項に記載の保護機構であって、前記プロセッサがまた、前記セキュリティ・エレメントが不揮発性メモリ・テスト・モードにある場合に、前記不揮発性メモリのフィールドの既存の内容を変更することにより、前記セキュリティ・エレメントを使用不可とマーク付けするように動作する、保護機構。
  9. 請求項ないしの何れかに記載の前記保護機構を備えるセキュリティ・エレメント。
  10. 真正セキュリティ・エレメントのクローン作成を防ぐための方法であって、
    前記セキュリティ・エレメントの乱数発生器(RNG)と、前記セキュリティ・エレメントの不揮発性メモリ(NVM)の一部とを、データの通信を行うためにプロセッサにより関連付けるステップと、
    前記セキュリティ・エレメントの動作のモードを前記プロセッサにより決定するステップと、
    前記セキュリティ・エレメントが不揮発性メモリ・テスト・モードにある場合に、
    前記プロセッサが、サービスへの安全なアクセスの提供のための前記セキュリティ・エレメントの使用性を不可にするステップ、および
    前記プロセッサが、前記セキュリティ・エレメントの前記不揮発性メモリのテストを可能にするステップと、
    前記セキュリティ・エレメントが動作モードにある場合に、
    前記セキュリティ・エレメントの前記不揮発性メモリ・テスト・モードから前記動作モードへの移行時に、前記プロセッサが、前記不揮発性メモリの前記一部へ第1の乱数を書き込むように前記乱数発生器を作動させるステップと、
    ハッカーにより前記不揮発性メモリの前記一部への新しい乱数の書き込みが新たに試みられたことを前記プロセッサが検出したときには必ず、前記プロセッサが、前記不揮発性メモリの前記一部へ書き込まれた前記第1の乱数をオーバーライドするように、および前記不揮発性メモリの前記一部へ新たな乱数を書き込むように、前記RNGを作動させるステップと
    を備え、
    前記乱数発生器により書き込まれる前記新たな乱数が前記第1の乱数と同じになる確率は無視できる程度のものであり、前記新たな乱数は前記セキュリティ・エレメントの一意の識別番号を構成する、
    方法。
  11. 請求項10に記載の方法であって、前記セキュリティ・エレメントが前記不揮発性メモリ・テスト・モードにある場合に、前記プロセッサが、前記不揮発性メモリのフィールドの既存の内容を変更することにより、前記セキュリティ・エレメントを使用不可とマーク付けするステップ含む、方法
  12. 請求項10ないし11に記載の方法であって、前記第1の乱数を署名付きメッセージで中央設備へ伝送するステップこの伝送は、前記セキュリティ・エレメントと前記中央設備との間の通信リンクを介して行われるものである、方法。
  13. 請求項12に記載の方法であって、
    前記中央設備が、前記署名付きメッセージから前記第1の乱数を抽出するステップと、
    前記中央設備が、真正セキュリティ・エレメントの乱数のデータベース中に前記第1の乱数が存在するかを確認するように、前記第1の乱数をチェックするステップと
    含む方法。
  14. 請求項10または11に記載の方法であって、前記乱数発生器によって生成された乱数の署名が前記第1の乱数の署名と合致しない場合に、前記セキュリティ・エレメントの前記動作モードの間、前記プロセッサが、サービスへの安全なアクセスを提供するための前記セキュリティ・エレメントの使用性を不可にするステップ含む、方法。
JP2004570058A 2003-03-31 2003-03-31 セキュリティ・エレメントのクローン作成を防ぐための方法および装置 Expired - Fee Related JP4447470B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IL2003/000263 WO2004088484A1 (en) 2003-03-31 2003-03-31 Method and apparatus for preventing cloning of security elements

Publications (2)

Publication Number Publication Date
JP2006514373A JP2006514373A (ja) 2006-04-27
JP4447470B2 true JP4447470B2 (ja) 2010-04-07

Family

ID=33104938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004570058A Expired - Fee Related JP4447470B2 (ja) 2003-03-31 2003-03-31 セキュリティ・エレメントのクローン作成を防ぐための方法および装置

Country Status (9)

Country Link
US (1) US7370192B2 (ja)
EP (1) EP1616229B1 (ja)
JP (1) JP4447470B2 (ja)
KR (1) KR100948043B1 (ja)
AT (1) ATE410742T1 (ja)
AU (1) AU2003227312A1 (ja)
DE (1) DE60324034D1 (ja)
ES (1) ES2314286T3 (ja)
WO (1) WO2004088484A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516347B2 (ja) * 2004-04-16 2010-08-04 株式会社三井ハイテック 研削方法
US8423788B2 (en) * 2005-02-07 2013-04-16 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8321686B2 (en) * 2005-02-07 2012-11-27 Sandisk Technologies Inc. Secure memory card with life cycle phases
US8108691B2 (en) * 2005-02-07 2012-01-31 Sandisk Technologies Inc. Methods used in a secure memory card with life cycle phases
WO2006136881A1 (en) 2005-06-22 2006-12-28 Freescale Semiconductor, Inc. Device and method for securing software
US7748031B2 (en) 2005-07-08 2010-06-29 Sandisk Corporation Mass storage device with automated credentials loading
KR101560131B1 (ko) 2007-05-18 2015-10-26 베리메트릭스 인코퍼레이티드 데이터를 보호할 때 적용되는 프로그램 가능한 프로세싱 단계들을 정의하기위한 시스템 및 방법
KR101436982B1 (ko) * 2007-10-12 2014-09-03 삼성전자주식회사 반도체 집적 회로 및 그것의 검사 방법
KR102154187B1 (ko) 2014-08-07 2020-09-09 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210145341A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 비휘발성 메모리 장치에서의 데이터 암호화 방법, 비휘발성 메모리 장치 및 사용자 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021225A1 (en) * 1995-01-06 1996-07-11 Vlsi Technology, Inc. On-chip randomly self-programmable non-volatile memory architecture
US5832090A (en) * 1995-08-10 1998-11-03 Hid Corporation Radio frequency transponder stored value system employing a secure encryption protocol
US6012636A (en) 1997-04-22 2000-01-11 Smith; Frank E. Multiple card data system having first and second memory elements including magnetic strip and fingerprints scanning means
US20020047049A1 (en) 2000-09-13 2002-04-25 David Perron Authentication device with self-personalization capabilities
KR100406009B1 (ko) * 2001-04-24 2003-11-17 장홍종 각다중화 홀로그램을 이용한 스마트 카드의 위·변조 방지방법 및 시스템

Also Published As

Publication number Publication date
ES2314286T3 (es) 2009-03-16
EP1616229A1 (en) 2006-01-18
AU2003227312A1 (en) 2004-10-25
US20050123132A1 (en) 2005-06-09
EP1616229B1 (en) 2008-10-08
WO2004088484A1 (en) 2004-10-14
ATE410742T1 (de) 2008-10-15
KR100948043B1 (ko) 2010-03-19
JP2006514373A (ja) 2006-04-27
US7370192B2 (en) 2008-05-06
DE60324034D1 (de) 2008-11-20
KR20060023930A (ko) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100969740B1 (ko) 디지털 서명 및 인증을 위한 시스템 및 방법
US8489888B2 (en) Processor apparatus having a security function
US20040255119A1 (en) Memory device and passcode generator
CN102419804B (zh) 具有冗余安全性的可靠的软件产品验证和激活
US5875248A (en) Method of counterfeit detection of electronic data stored on a device
MX2013006157A (es) Dispositivo y metodo de gestion de datos sensibles.
JPH0844805A (ja) カード型記憶媒体用セキュリティ管理方法,カード型記憶媒体およびカード型記憶媒体用取引装置
JP2008502068A (ja) ワンタイム認証システム
JPWO2010134192A1 (ja) 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法
TW200832427A (en) Virtual secure on-chip one time programming
JP4447470B2 (ja) セキュリティ・エレメントのクローン作成を防ぐための方法および装置
JP2002281019A (ja) 携帯可能情報記憶媒体およびその認証方法
WO2019110955A1 (en) Improvements in and relating to remote authentication devices
EP3091468B1 (en) Integrated circuit access
Oswald Side-channel attacks on SHA-1-based product authentication ICs
CN105701412B (zh) 外部认证密钥验证方法及装置
US10425233B2 (en) Method for automatically verifying a target computer file with respect to a reference computer file
JPH10326334A (ja) Icカードおよびその認証装置
CA2913381C (en) Method for control of authenticity of a payment terminal and terminal thus secured
JP2000000369A (ja) 遊技制御装置
JP6023689B2 (ja) 電子デバイス、認証方法、プログラム
RU2552181C2 (ru) Устройство защиты от контрафакта и фальсификации интегральных схем
JP2008129820A (ja) 半導体記憶装置および電子情報機器
SmartApp-ID IFX
Giessmann Specification of the Security Target TCOS Passport Version 2.1 Release 1/P60D144 Version: 2.1. 1/20130805

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4447470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees