CN1292110A - 用于集成电路的保护电路 - Google Patents

用于集成电路的保护电路 Download PDF

Info

Publication number
CN1292110A
CN1292110A CN99803349A CN99803349A CN1292110A CN 1292110 A CN1292110 A CN 1292110A CN 99803349 A CN99803349 A CN 99803349A CN 99803349 A CN99803349 A CN 99803349A CN 1292110 A CN1292110 A CN 1292110A
Authority
CN
China
Prior art keywords
circuit
signal
holding circuit
printed wire
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99803349A
Other languages
English (en)
Other versions
CN1214304C (zh
Inventor
J·奥特尔斯特德特
M·里希特
M·斯默拉
M·艾泽勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Original Assignee
Infineon Technologies AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG filed Critical Infineon Technologies AG
Publication of CN1292110A publication Critical patent/CN1292110A/zh
Application granted granted Critical
Publication of CN1214304C publication Critical patent/CN1214304C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Amplifiers (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本发明涉及一种用于集成电路的保护电路(1)。这种保护电路优先地布置在集成电路(1)之下和/或之上的多个电路平面(2,3)里。它具有多条印刷线路(10,11),这些导线被供给以由一个或多个信号发器所产生的各种不同的信号。这些各不相同的信号在通过印刷线路(10,11)之后,借助于一个或多个检波器进行分析,其方法是使通过检波器接收的信号分别与理论信号(也称为参照信号)进行比较,当存在有重大差别时就向集成电路给出一个报警信号。在此报警信号的基础上,集成电路(1)转换成一种安全模式,此时实际上就不可能对这集成电路进行分析或操纵(3)。

Description

用于集成电路的保护电路
某些形式的电子线路，尤其是应用在电路板上的集成电路，要求对电路信息或者电路内部的数据高度保密。必须保护这些与安全关系重大的信息，防止外加分析或者操纵。
为了实现这种保护曾采用了不同的途径。例如使集成电路配有一种例如由银或钛制成的金属膜，通过此种方法可以阻止借助于伦琴射线来读出集成电路。此外证明有效的是在集成电路的最上面电路平面里布置一条印刷线路作为保护盖导线，并监测其物理性能，如它的电阻、电容等。当发现有一种变化时，例如在违人心愿地观测或操纵时由于短路、接地或者断开，那么就发出一个报警信号。这样一种保护电路可见于美国专利US-Patent 5，389，738。但是这种类型的保护电路已经证明是不充分的，因为这些预料的物理性能都可以通过合适的外部措施来模拟，并由于此使保护电路不可能发现由于观测或操纵而引起的外来侵害作用，而且因此也就不可能采取合适的针对性措施了。
本发明的任务在于给出一种用于集成电路的保护电路，它在很大程度上防止了无意间的观测或操纵。
该任务通过一种具有在权利要求1中所说明特征的用于集成电路的保护电路来解决。本发明有利的其它方案见从属权利要求。
按本发明的保护电路布置在集成电路之上或者之下的至少一个电路平面内。同时该保护电路有一个或多个印刷线路，对它们则供给有随时间而变化的或者也是各种不同的信号。这些信号被经由印刷线路传送并紧接着由单个或者多个检波器来检验，其方法是使接收的要检验的信号分别与一个参照信号(就是预期的信号)进行比较。如果一个或多个检波器发现有显著的差异，那么就发出一个报警信号，它就使集成电路转换至一种安全模式。在这种模式下那么例如可以清除存储单元里的内容，从而使控制程序和所存储的数据就不再可读出和说明了。
由于应用了多个不同的信号，这些信号通过多条印刷线路传导，并接着由不同的检波器进行分析，因此几乎不可能在尝试进行读出或操纵的期间以正确的方式从外面输入所有断开报警的信号，并向这些检波器虚构这些信号的存在。如果例如这集成电路平面机械地从上面被除去，那么就能看到这集成电路的位于其下面的电路平面了，那么首先遇到的就是保护电路的位于这上面的印刷线路，这引起了信号传输的改变，或者说中断，这种改变或中断是通过一个或者多个检波器检测到的。若用微型探针测量各个印刷线路，由此得出了许多变化例如信号形状、信号衰减或类似的变化，那么相应的也是这样。所有这些变化则有规则地引起了不同检波器的故障识别。
因此按本发明不仅要模拟单个唯一的信号，而且要模拟许多各不相同的信号。正是由于集成电路的空间条件很有限，因此几乎不可能将许多模拟的信号特定地输送给不同的检波器。因此通过在集成电路上面布置的保护电路就对此集成电路提供了几乎全面的保护。
最好使集成电路呈夹层状地被一个位于集成电路之上的保护电路和一个位于集成电路之下的保护电路围封住，从而排除了从上面或者从下面通过保护电路来进行观测和操纵。
检波器的结构应保证在对所传送信号进行处理时检查它们的完整性，这尤其可以通过一种循环冗余码检验(CRC-Check)，通过一种总和比较，通过一种奇偶校验或者通过其它的信号比较来进行。通过这种在传送的信号和预计信号，或称作参照信号的完整性值之间的完整性比较就可能阻止操纵这保护电路，而在操纵时这检波器被准短路，此时同一个信号，既作为参照信号又作为传送信号，被送给检波器，用一种纯粹的同一性比较来确定出一种故障特性。
传输给不同的印刷线路的各不相同的信号可以通过一个共同的信号发生器，或者也可以通过许多单独的信号发生器来实现。最好使单个或多个发生器与检波器处于如下的连接，使各个检波器从为其配置的发生器处得到一个关于预计信号的类型和方式的信息即参照信号。因此就可能使发生器动态地改变其输出的信号，并向检波器传达这种改变，这就使侵害作用时信号的模拟更为困难，因为参考到了不同时间信号的变化。
业已证实尤其有利的是使印刷线路布设在多个电路平面上，这样就可能大大改善对需要保护的集成电路的覆盖，同样也就使经过多个电路平面来观察保护电路的构造，并因此使观察各种不同信号的产生、信号传输和检波就大大困难了，并且因此就不再从外部提供一种模拟了。因此保护电路的每个变化都通过一个外部的干扰而引起对故障特性的检波，因为通过印刷线路构造或其导向的最难的三维结构进行一种模拟是非常困难的或者说几乎是不可能的。因此很显然，保护电路的一个电路平面就保护了保护电路的其它电路平面不被分析。因此就为集成电路提供了一种最广泛的和安全的保护电路。
按照一种优选的保护电路的实施形式，其印刷线路的设计应使其相当理想的完全呈平面的覆盖住这需要保护的集成电路，从而在通过保护电路透视到集成电路上时就不再存在例如通过孔或者类似构造直接到达保护电路的可能性，也就是说不损坏保护电路的印刷线路。这种广泛程度的或者完全的覆盖正是通过在多个电路平面上或在多个电路平面里尤其是以简单而可靠的途径设计印刷线路而成为可能的，因为印刷线路可以相互之间有充足的间距地布置在一个平面内，而且因此阻止了串扰，同时，在印刷线路之间的部位正好可以被在保护电路的另外的电路平面内的印刷线路覆盖，从而可以完全覆盖住集成电路，或者说这个集成电路的主要部分。
如果想要例如借助于一个孔到达集成电路处，那么这就引起一条印刷线路的损伤，这样就引起信号的变化。如果印刷线路的宽度设计得很小，也就是说这种宽度等于或小于一个这样的孔的尺寸，那么每个这样的孔就会造成印刷线路的中断，并因此导致一个很肯定的要检波出的故障信号。也可以使一个这样的孔导致在不同的印刷线路之间的短路，而这种短路则作为全部的信号干扰而很肯定地通过相应的检波器而被识别为故障信号。同时优选地这样选择印刷线路的宽度，使其对应于在某种所应用的电路板工艺方法时最小的印刷线路宽度。通过这些印刷线路的这种特殊设计，一方面因为很窄的印刷线路，而且另一方面因为在不同的电路平面上延伸布置，以及因为尽可能平面地覆盖，因而对于保护电路的一种机械干扰作用就产生了一种突出的保护效果。这种机械作用可以由钻削或刨削来产生。
按照本发明的一种优选的实施形式，保护电路的检波器布置在具有保护电路印刷线路的最上面的电路平面之下的一个电路平面里，并通过这印刷线路防止了无意间的存取。通过这种系统的构造形成了一种通过用于保护电路的检波器的保护电路印刷线路以及通过用于集成电路的具有检波器的印刷线路的串级保护。
通过这种布置，因上下叠置的线路的保护而阻止了对单个或多个检波器的观测或操纵，这就排除了其它侵害作用的可能性，而在发生这种侵害作用时就可以不经过印刷线路就直接使信号输入检波器里。
对应地证明为有利的是将单个或多个发生器布置在一个电路平面里，它们是通过位于其上面的保护电路的印刷线路来保护的。因此保护电路的检波器或发生器的这样一种布置证明是提高保护电路的保护效果，防止不合理存取的重要措施。
如果各种不同的信号相互完全独立地例如由独立的发生器产生的话，那么就确保了这些信号的变化是很不相同的，因为从系统上来说它们并不是相互依赖的，而且因此从整体上只有采用极高费用和克服许多重大困难才能够模拟。尤其是因为必须使许多各种不同的信号有目标地输入正确的印刷线路里或者正确的检波器里，若具有保护电路的集成电路的空间外形尺寸很局限，那么这就几乎不可能。因此这样一种保护电路证明在保护一种集成电路时是特别有效的。
在本发明的另一种方案中给一个印刷线路配置了多个检波器，这些检波器在一个对各自检波器特定的位置上测量一个印刷线路上的信号并对其监测。因此对于这种设计来说，印刷线路就被分成多个印刷线路段内，这些导线段各自由为其配置的检波器来监测。因此这些印刷线路段具有一个被监测的印刷线路的功能。但是除此之外，通过这种对具有不同印刷线路区段的整个印刷线路的多次监测就确保了，如果由于适合的预防存取的措施而不能通过一个检波器就觉察到进入这印刷线路里的干扰的话，那么其它的检波器或者其它检波器的一部分在整个印刷线路上就被发现所监测的信号有了变化并发出一个报警。因此由于对一条印刷线路上的检波器实行了过剩的布置，就使保护电路的保护效果得到提高。
一般来说人们都努力去设置尽可能多的信号导线和尽可能多的信号发生器或者说信号检波器，它们仅仅由于其数量就使得以再配置形式的侵害作用变得困难。与集成电路的大小有关，但为此集成电路规定了极限，因为许多单个信号都意味着较高的硬件费用，这就导致在采取安全措施后使电路明显变得昂贵了。
在本发明的另外一种方案中使上述产生保护信号的方法为此与一个多路转换器和一个多路分解器组合起来。由此通过一种时间的多路复用方法在不同的时间使保护电路的不同印刷线路与相同的发生器出口和检波器入口相连接。这样，发生器和检波器的数量就小于护盖段的数量。
这种布置的另一个优点在于，从附属的发生器将参照信号供给检波器的参照导线的数目同样减少了，这就使电路板面积大大节省了。
多路转换器和多路分解器可以集中同步控制，或者它们的状态只取决于共同节拍系统的已过去的节拍循环的数量。尤其有利的是多路转换器通道的随机或伪随机的控制。真实的随机控制要求通过专门的控制信号使多路转换器和多路分解器保持连续的同步。伪随机控制则允许分别在多路转换器和多路分解器的附近空间处局部产生完全相等的控制信号。
按照一种特别优选的保护电路的实施形式，在多个检波器时它们作成相互交联的。这样就可以实现，一旦一个检波器检测到一个故障并因而在集成电路里造成一个不允许的侵害作用，那么集成电路就被控制而转换到一种全面的安全模式。通过这种交联也可使单个的检波器检验其它检波器的作用能力，或者也可以在一种认知功能范围内或看门狗功能范围内只是检验其它检波器的存在，并因此识别一种作用于保护电路或者说集成电路板的不允许的干扰，并使集成电路进入相应的安全模式。
业已证明有利的是，除了使检波器交联外也要使发生器交联，由此就能识别一种故障或者侵入发生器的干扰。除此之外通过使发生器与检波器的交联就可能使这些发生器给为这些发生器而配置的检波器传达关于它们给出的信号的信息，例如关于信号随时间的变化、关于信号的大小、形状或者类似的变化。因此可以大大提高各种不同信号的可变动性，而且因此也大大提高了保护电路的自由度，这使干扰变得困难并因而大大提高保护电路的保护效果，防止作用到集成电路上的未受注意的侵害。
因而按本发明的保护电路的基本设计思想就是不再使保护电路的组成部分局部集中布置，而是使它们分散布置，分布在一个较大的空间范围里，复制之并使之有不同的设计。这就造成使信号的产生和经由印刷线路的传递以及监测被分配在多个多余的单元上，这就使保护电路或者要加以保护的集成电路在防止未受注意的观测或操纵方面有较大的安全性。
用于集成电路的本发明的保护电路以及它的优点以下就根据实施例借助于附图进行详细的说明。
图示为：
图1表示了每条印刷线路有一个信号发生器和一个信号检波器的本发明保护电路的电路结构。
图2表示另外一种优选的保护电路的电路结构。
图3表示经过具有保护电路的一种集成电路的一个截面图。
图4表示具有多路分解器／多路转换器装置的本发明保护电路的电路构造。
图1简明表示了用于集成电路的一种保护电路的构造。它具有三个相互分开的，平行布设的印刷线路10，11，12。这些印刷线路10，11，12呈曲折回纹状布设并覆盖了在集成电路的一个电路平面里的确定部位。
印刷线路10，11，12各自与一个本身的信号发生器20，21，22相连接。相互独立的而且因此从原理上来说也是各不相同的信号就经由信号发生器20，21，22而被输入印刷线路10，11，12。所输入的信号经过这些印刷线路10，11，12，并在印刷线路10，11，12的终端借助于为每条印刷线路而配置的检波器被进行分析。
这种分析就是将经过印刷线路10，11，12接收的各种不同的信号与经过在发生器20，21，22和为它们配置的检波器30，31，32之间的连接导线13，14，15而传送的参照信号进行比较。这种参照信号或者直接地表示了信号在经过印刷线路10，11，12之后的情况，或者它们给出必要的信息，以便从它们之中得到参照信号的必要信息。
在检波器30，31，32中进行的分析求值就是使参照信号与详细的经由印刷线路10，11，12而得到的信号进行比较。当发现差别时就产生一个报警信号作为用于集成电路的控制信号，并经由为每个检波器30，31，32而配置的报警导线4传到集成电路上。
根据这种报警信号就使集成电路转换到一种称为安全模式的状态。在此安全模式下例如就不再能读出存储单元的内容了，因为这些内容例如直接在过渡到安全模式之后就被完全清除了，并因而使得包含在其中的信息无可挽回地丢失。因此就不再可能读出或者操纵这些包含在程序存储器和数据存储器里的有关集成电路的重要信息，例如编码号，或Pin-码，或用户的个人数据。
通过多倍份、分散式结构的印刷线路10，11，12，信号发生器20，21，22和检波器30，31，32仅能很困难地通过输入外部信号而使这种保护电路出错，以便获得例如在一种刨削过程或钻削过程或者类似过程的基础上详细的有关要保护的集成电路的信息。
由于必须不仅模拟一个信号，而且要同时模拟许多在不同的位置上对于不同的检波器的各种不同信号，而这些检波器布置在一个空间很有限的范围内，因此几乎不可能在没有发现信号有改变，而且因此未发现故障特性并因而未发现侵害作用到具有需保护集成电路的保护电路上时就使侵害作用引到集成电路上。若检波器30检测到在印刷线路10上输给检波器30的信号有故障特性，那么相对其它检波器31，32独立地，检波器30就将经过报警导线4输给集成电路的报警信号取消并因此而转到安全模式。
由于印刷线路10，11，12呈曲折回形平行的结构，因而印刷线路的构造是一种基本上封闭的平面覆盖的构造，它使位于其下面的集成电路或者至少其中的一部分避免了经由印刷线路10，11，12进行存取。要是有人试图用机械的方法到达位于印刷线路10，11，12下面的集成电路，那么他在很大程度上就被迫而不得不使印刷线路10，11，12中的一个损伤或者甚至完全中断，这就导致了经过此印刷线路传递的信号的重大改变。这种重大的改变通过为此印刷电路而配置的检波器30，31，32被判别为故障特性并给出一个与此对应的报警信号。
印刷线路10，11，12的宽度设计得很窄，因此用于超过保护电路的电路平面2，3的每个孔都引起了一个印刷线路的中断。为此必须使单个印刷线路10，11，12的间距选得很小并使印刷线路呈窄状曲折回形地布置在电路平面内。因此由于阻止了观测和操纵就保证了绝对可靠的中断，其方法是使中断印刷线路10，11，12上的信号完全中断并被解释为侵害作用。
通过发生器20，21，22所产生的信号是专门的信号，大多数为数字信号，但也可以是模拟信号，它们在经过印刷线路10，11，12和传递通道上的变化明显地显现在信号变化里。
图2简明表示了另一种保护电路的结构。此处是一种唯一的有关联的印刷线路结构，它有一个输入点9用于一个由信号发生器20形成的进入印刷线路结构的信号。
在印刷线路构造上有四个位置用于输出耦合经印刷线路构造而传输的信号。每个这种输出耦合位置都有一个放大器43，44，45，46用以放大输出耦合的信号。接着将这些放大的信号输送给检波器33，34，35，36。印刷线路构造取决于各自的分支点而形成了印刷线路10a，这是在输入点9和用于检波器33的放大器43的分支点之间的印刷线路构造；印刷线路10b是在输入点9和由检波器34的放大器44所规定的分支点之间的印刷线路构造；印刷线路10c是在输入点9和用于检波器35的放大器45的分支点之间的印刷线路构造；印刷线路10d是在输入点9和用于检波器36的放大器46的分支点之间的印刷线路构造。
每个检波器都独立于其它检波器而工作，并能经过其报警导线4来控制集成电路，从而使这集成电路转换至安全模式。
发生器20经连接导线16，17，18，19与检波器33，34，35，36相连接，并向这些检波器传递这些参照信号的特定信息用于监测印刷线路10a，10b，10c，10d。发生器20由软件控制随机地选出输入信号的种类，并经过相应的连接导线给检波器发出输入信号形状的信号。检波器33，34，35对于由发生器20经过连接导线16，17，18，19向其输入的信号进行分析处理，其方法是使它们与从分支点输给的印刷线路10a，10b，10c，10d的信号进行比较。如果有显著的差别，也就是发现了故障特性，那么每个检波器33，34，35，36将与其它检波器独立地经过其警报导线4而发出报警，并因此使集成电路转换入安全模式。
通过印刷线路10a，10b，10c，10d的重迭连贯的设计就能达到使进入到印刷线路系统的印刷线路里的干扰作用不仅会引起一条印刷线路10a，10b，10c，10d的改变，而且同时引起作用在多条印刷线路10a，10b，10c，10d上的信号的改变。因而如果有违反本意的观测或操纵，那么必须用一个模拟的和正确的信号不仅作用于一个检波器的信号，而且作用于该印刷线路系统的多个尤其是所有的检波器的信号。该信号必须在其形状和种类以及随时间的变化等方面对应于参照信号，该参照信号经由连接导线16，17，18，19从发生器20直接地或间接地输向检波器33，34，35，36。同时很显然，所示的发生器20能够通过软件进行控制，在输入点9处使输入的信号动态发生改变，并因而在很大程度上排除对保护电路的、并因此对由保护电路所保护的集成电路的观测和操纵。
图3表示了夹层状结构的集成电路1，在其上面布置了保护电路。图3中没有表示出在集成电路底面上的一个相应的保护电路。在集成电路的另一个面上的一个这样的第二保护电路如这里所表示的保护电路，具有一种相应的结构。
保护电路布置在集成电路1的上面。它具有两个相互迭置的电路平面2，3，它们借助于一个绝缘层5而相互隔开并与要保护的集成电路1隔开。由于该绝缘层就排除了在印刷线路10，11和集成电路1之间的电气短路。
在第一个电路平面2里成条带状设计有印刷线路10，并通过条带状的绝缘区6而使它们相互隔开。印刷线路10呈相互平行地布置在第一个电路平面2里。在电路平面2之上布置了第二个电路平面3，它具有相应条带状的，相互平行布置的印刷线路11。这些印刷线路11也是由绝缘区6而相互隔开并因而相互绝缘的。这些印刷线路10的布置应使它们与印刷线路11共同作用而完全覆盖住要保护的集成电路。只有在透过第一个和第二个电路平面2看时，要保护的集成电路的每个点，或者集成电路1的每个要保护的点或者由印刷线路10，或者由印刷线路11，或者既由印刷线路10又由印刷线路11所覆盖，那末才能实现完全的覆盖。
若有人要在该应保护的集成电路上进行存取，那么他就必须首先穿过这保护电路，并同时贯穿电路平面2，3，而且此处由于完全的覆盖而至少损伤印刷线路10，11中的一个。这样一种损伤，可能表现为印刷线路的完全中断，或者是在一个电路平面2，3里印刷线路之间可能有短路，或是在电路平面2，3之间可能有短路，或者也只是可能存在印刷线路10，11的局部损坏，但是这种损伤就造成所传输信号的显著改变，这种信号在与预期的参照信号通过配属的检波器进行比较时就被解释为故障信号，并因而被解释为对保护电路或者要保护的集成电路1的侵害作用，这就使报警信号在集成电路1上释放。通过这种报警信号那么就使集成电路1转换成安全模式。
在第一个电路平面2里布置有此处未标出的发生器20，21，22或相应地此处未标示出的检波器30至36，这是通过具有相应布置的印刷线路11的位于第一个电路平面2之上的电路平面3来保护的。这种布置尤其是分布于整个第一个电路平面2上，这明显限制了越过保护电路的可能性。
图4表示了本发明另一种方案的实施例，它有8条印刷线路40…47。这8条印刷线路40…47分成两个组，每组有4条印刷线路，即40…43或44…47。其中每个组只配置有一个信号发生器60或62以及一个信号检波器61或63。信号发生器60，62的信号经多路分解器50或52传送给印刷线路组40…43或44…47，而经印刷线路传递的信号则经多路转换器51或53传送给信号检波器61或63。
为了能够将必要的参照信号输送给信号检波器61，63，按本发明的这种设计方案每个印刷线路组只需要一根连接导线48或49。如果经过多路转换器51， 53接收的信号与预期的信号不一致，那么信号检波器61，63也就经过报警导线4而指示。对于所示的具有两个印刷线路组40…43或44…47的实施例表示了两种控制多路分解器50，52和多路转换器51，53的不同可能性。对于图4上部所示的印刷线路组40…43，多路分解器50和多路转换器共同由一个真正的随机数发生器70选出印刷线路40…43中的一条导线进行控制。对于下部所示的印刷线路组44…47则所属的多路分解器52和所属的多路转换器53由两个不同的但是同样结构型式的伪随机数发生器71，72来控制，这些发生器根据它们同样型式的结构在共同的节拍时，在相同的时刻提供相同的随机数。但从原理上也可能通过节拍信号本身来控制多路分散器50，52和多路转换器51，53，这样虽然在电路技术方面比较简单，但安全性却差了。
对于给出的电路板表面来说，由于这种按本发明方案的保护电路就可以在两个方面之间找到一种良好的妥协或平衡，一方面用尽可能窄的和相互紧靠布置的印刷线路使电路板表面尽可能完全地覆盖，另一方面则是按照愿望尽可能小的电路技术方面的费用。

Claims (16)

1．用于一种集成电路(1)的保护电路，其中保护电路布置在集成电路(1)之上和／或之下的一个或多个电路平面(2，3)里；它具有多条印刷线路(10，11，12)，它们被供给以由一个或多个信号发生器(20，21，22)产生的各种不同的信号；而且具有一个或多个检波器(30至36)，它们可以对经过各条单独印刷线路(10，11，12)传递的各种不同信号评定出故障特性，并在发现一个这样的故障特性时就可以给出一个控制信号以使集成电路(1)转换到一个安全模式。
2．按权利要求1所述的保护电路，其特征在于，印刷线路(10，11，12)延伸布置于保护电路的多个电路平面(2，3)上。
3．按权利要求1或2所述的保护电路，其特征在于，印刷线路(10，11，12)的设计应使要保护的集成电路(1)在很大程度上或完全被覆盖。
4．按权利要求1所述的保护电路，其特征在于，印刷线路(10，11，12)的宽度设计得比较窄。
5．按前述权利要求中任一项所述的保护电路，其特征在于，检波器(30至36)布置在位于电路平面(3)之下具有印刷线路(11)的一个电路平面(2)里，并通过这些印刷线路(11)防止了存取。
6．按前述权利要求中任一项所述的保护电路，其特征在于，单个或多个发生器(20，21，22)布置在位于电路平面(3)之下具有印刷线路(11)的一个电路平面(2)里，并通过这些印刷线路(11)防止了存取。
7．按前述权利要求中任一项所述的保护电路，其特征在于，各种不同的信号是相互独立地被发生的。
8．按前述权利要求中任一项所述的保护电路，其特征在于，用于各种不同信号的单个或多个发生器(20，21，22)的设计应使信号随时间的变化而呈动态变化。
9．按前述权利要求中任一项所述的保护电路，其特征在于，多个检波器(30至36)是为印刷线路(10)配置的，而且在这导线(10)上的信号是可以监测的。
10．按权利要求1-8中任一项所述的保护电路，其特征在于，各有一些印刷线路(40至43或44至47)借助一个各自的与印刷线路(40至43或44至47)的一端相连接的多路分解器(50或52)和一个各自的与印刷线路的另一端相连接的多路转换器(51或53)合并起来；而且各个多路分解器(50或52)和多路转换器(51或53)仅各自与一个信号发生器(60或62)或信号检波器(61或63)相连接；同时，多路分解器(50或52)和多路转换器(51或53)至少由一个选择信号发生器(70，71，72)来控制。
11．按权利要求10所述的保护电路，其特征在于，选择信号发生器是一种随机数发生器(70)。
12．按权利要求10所述的保护电路，其特征在于，选择信号发生器是一个伪随机数发生器(71，72)。
13．按上述权利要求之一所述的保护电路，其特征在于，检波器(30至36)是相互交联的。
14．按上述权利要求之一所述的保护电路，其特征在于，除了检波器(30至36)之外，信号发生器(20，21，22)是相互交联的。
15．按上述权利要求之一所述的保护电路，其特征在于，集成电路(1)成夹层状被保护电路的多个电路平面(2，3)围封住。
16．按上述权利要求之一所述的保护电路，其特征在于，设有一个单元用于确定输给检波器信号的完整性值，而且该完整性值被评定用于找出故障特性。
CNB998033499A 1998-11-05 1999-11-04 用于集成电路的保护电路 Expired - Fee Related CN1214304C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP98120986 1998-11-05
EP98120986.9 1998-11-05
DE19917080.0 1999-04-15
DE19917080 1999-04-15

Publications (2)

Publication Number Publication Date
CN1292110A true CN1292110A (zh) 2001-04-18
CN1214304C CN1214304C (zh) 2005-08-10

Family

ID=26052919

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998033499A Expired - Fee Related CN1214304C (zh) 1998-11-05 1999-11-04 用于集成电路的保护电路

Country Status (10)

Country Link
US (1) US6496119B1 (zh)
EP (1) EP1053518B1 (zh)
JP (1) JP2002529928A (zh)
KR (1) KR100710936B1 (zh)
CN (1) CN1214304C (zh)
AT (1) ATE334437T1 (zh)
DE (1) DE59913706D1 (zh)
ES (1) ES2270623T3 (zh)
RU (1) RU2232420C2 (zh)
WO (1) WO2000028399A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330074B (zh) * 2003-08-28 2010-09-01 松下电器产业株式会社 半导体器件的保护电路及包括该保护电路的半导体器件
US8099783B2 (en) 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
CN102455394A (zh) * 2010-10-27 2012-05-16 上海华虹集成电路有限责任公司 防御侵入式攻击的装置
CN103530673A (zh) * 2013-07-25 2014-01-22 上海杉德金卡信息系统科技有限公司 一种基于lds技术的金融pci安全设计方法
CN103620701A (zh) * 2011-07-07 2014-03-05 日本电气英富醍株式会社 柔性印刷电缆以及信息处理装置
CN103779334A (zh) * 2012-10-23 2014-05-07 北京同方微电子有限公司 一种用于智能卡的有源防护装置
CN103975340B (zh) * 2011-12-16 2016-08-24 Nec平台株式会社 信息处理设备
CN115148118A (zh) * 2022-07-07 2022-10-04 黑芝麻智能科技有限公司 柔性电路板及显示装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001253818A1 (en) * 2000-02-14 2001-08-20 Christina Alvarez Security module system, apparatus and process
ATE350766T1 (de) 2000-08-21 2007-01-15 Infineon Technologies Ag Vorrichtung zum schutz einer integrierten schaltung
DE10044837C1 (de) 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
DE10047436A1 (de) * 2000-09-21 2002-08-29 Giesecke & Devrient Gmbh Sicherheitsmodul
DE10058078C1 (de) * 2000-11-23 2002-04-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
US20040212017A1 (en) 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
US7525330B2 (en) * 2001-11-28 2009-04-28 Nxp, B.V. Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device
DE10218096A1 (de) * 2002-04-23 2003-11-13 Infineon Technologies Ag Integrierte Schaltung
DE10247485A1 (de) * 2002-10-11 2004-04-22 Infineon Technologies Ag Chip mit Angriffsschutz
KR100517554B1 (ko) * 2002-12-05 2005-09-28 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
EP1968112A3 (en) 2003-02-04 2008-09-17 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
JP4758621B2 (ja) * 2003-08-28 2011-08-31 パナソニック株式会社 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造
FR2863746B1 (fr) * 2003-12-10 2006-08-11 Innova Card Circuit integre protege par bouclier actif
FR2865828A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Procede de securisation du mode de test d'un circuit integre par detection d'intrusion
FR2865827A1 (fr) * 2004-01-29 2005-08-05 St Microelectronics Sa Securisation du mode de test d'un circuit integre
DE102004008178A1 (de) * 2004-02-19 2005-09-01 Giesecke & Devrient Gmbh Verfahren zum Erzeugen von Zufallszahlen in einem tragbaren Datenträger
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB2412996B (en) * 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
GB0410975D0 (en) 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
JP2006228910A (ja) 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2006303480A (ja) * 2005-03-25 2006-11-02 Nec Electronics Corp 半導体装置及びその保護方法
EP1947593B1 (en) * 2005-11-07 2010-10-06 Panasonic Corporation Portable auxiliary storage device
US20090024890A1 (en) * 2006-02-09 2009-01-22 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7760086B2 (en) * 2006-11-03 2010-07-20 Gore Enterprise Holdings, Inc Tamper respondent sensor and enclosure
KR101299602B1 (ko) * 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US7923830B2 (en) * 2007-04-13 2011-04-12 Maxim Integrated Products, Inc. Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
US7723998B2 (en) * 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
US7787256B2 (en) * 2007-08-10 2010-08-31 Gore Enterprise Holdings, Inc. Tamper respondent system
US9747472B2 (en) * 2007-09-13 2017-08-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Mesh grid protection
JP2009087988A (ja) * 2007-09-27 2009-04-23 Oki Semiconductor Co Ltd 解析防止回路を具える半導体装置及び解析防止方法
US8188860B2 (en) * 2007-10-22 2012-05-29 Infineon Technologies Ag Secure sensor/actuator systems
WO2009073231A1 (en) * 2007-12-06 2009-06-11 Broadcom Corporation Embedded package security tamper mesh
EP2211289A1 (en) * 2009-01-22 2010-07-28 Robert Bosch GmbH Method and control device for protecting a sensor against manipulation
JP2011258693A (ja) * 2010-06-08 2011-12-22 Panasonic Corp 保護回路と半導体装置及び電子機器
JP5761947B2 (ja) * 2010-09-02 2015-08-12 キヤノン株式会社 半導体集積回路装置
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
DE102011083419A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Elektronische Baugruppe, Leiterplatte und Verfahren
EP2780938B1 (en) * 2011-11-18 2015-09-30 Tubitak Active shield with electrically configurable interconnections
US8776260B2 (en) 2012-09-25 2014-07-08 Broadcom Corporation Mesh grid protection system
EP2766929A1 (en) 2012-10-29 2014-08-20 Qatar Foundation A tamper detection arrangement
US9323957B2 (en) * 2013-03-01 2016-04-26 Marvell World Trade Ltd. Anti-tamper system based on dual random bits generators for integrated circuits
RU2552181C2 (ru) * 2013-04-05 2015-06-10 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Устройство защиты от контрафакта и фальсификации интегральных схем
CN105891651B (zh) * 2015-01-16 2019-12-10 恩智浦美国有限公司 低功率开路检测系统
WO2016180977A1 (en) * 2015-05-13 2016-11-17 Nagravision S.A. Integrated circuit chip protection against physical and/or electrical alterations
CN104992506A (zh) * 2015-07-06 2015-10-21 福建升腾资讯有限公司 一种基于lap技术的pos机安全设计方法
RU2613763C1 (ru) * 2015-11-05 2017-03-21 Владимир Петрович Куклев Многофункциональный защищенный микровычислитель
FR3053503B1 (fr) 2016-06-30 2019-03-29 Stmicroelectronics (Rousset) Sas Procede de protection d'un circuit integre, et circuit integre correspondant
FR3054344B1 (fr) * 2016-07-25 2018-09-07 Tiempo Circuit integre protege.
EP3306517A1 (en) * 2016-10-04 2018-04-11 Nagravision S.A. An active shield for detecting an intrusion on an integrated circuit
KR102413790B1 (ko) * 2020-11-27 2022-06-28 연세대학교 산학협력단 칩의 보안 회로
KR102327811B1 (ko) * 2021-07-23 2021-11-18 주식회사 스탠더드시험연구소 중성자 차등 소멸 시간 측정 장치의 멀티플렉서를 이용한 데이터 처리 장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593384A (en) 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
GB2182176B (en) * 1985-09-25 1989-09-20 Ncr Co Data security device for protecting stored data
US4882752A (en) * 1986-06-25 1989-11-21 Lindman Richard S Computer security system
JP3048429B2 (ja) * 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JPH08953A (ja) * 1994-06-15 1996-01-09 Kawasaki Heavy Ind Ltd 半乾式脱硫方法及び装置
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
CA2128757C (en) * 1994-07-25 1998-11-03 Jacques Caron Control circuit for controlling voltage supply of electric devices
DE19618279A1 (de) * 1996-05-07 1997-11-13 Kopp Heinrich Ag DI-Schutzschalteinrichtung
US5969921A (en) * 1998-01-29 1999-10-19 Eaton Corporation Ground fault electrical switching apparatus for coordinating tripping with a downstream ground fault switch

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330074B (zh) * 2003-08-28 2010-09-01 松下电器产业株式会社 半导体器件的保护电路及包括该保护电路的半导体器件
US8099783B2 (en) 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
CN102455394A (zh) * 2010-10-27 2012-05-16 上海华虹集成电路有限责任公司 防御侵入式攻击的装置
CN103620701A (zh) * 2011-07-07 2014-03-05 日本电气英富醍株式会社 柔性印刷电缆以及信息处理装置
US9147089B2 (en) 2011-07-07 2015-09-29 Nec Platforms, Ltd. Flexible printed cable and information processing device
CN103620701B (zh) * 2011-07-07 2017-09-01 Nec平台株式会社 柔性印刷电缆以及信息处理装置
CN103975340B (zh) * 2011-12-16 2016-08-24 Nec平台株式会社 信息处理设备
CN103779334A (zh) * 2012-10-23 2014-05-07 北京同方微电子有限公司 一种用于智能卡的有源防护装置
CN103779334B (zh) * 2012-10-23 2016-12-21 北京同方微电子有限公司 一种用于智能卡的有源防护装置
CN103530673A (zh) * 2013-07-25 2014-01-22 上海杉德金卡信息系统科技有限公司 一种基于lds技术的金融pci安全设计方法
CN115148118A (zh) * 2022-07-07 2022-10-04 黑芝麻智能科技有限公司 柔性电路板及显示装置

Also Published As

Publication number Publication date
KR20010040320A (ko) 2001-05-15
ATE334437T1 (de) 2006-08-15
JP2002529928A (ja) 2002-09-10
ES2270623T3 (es) 2007-04-01
WO2000028399A1 (de) 2000-05-18
RU2232420C2 (ru) 2004-07-10
DE59913706D1 (de) 2006-09-07
EP1053518A1 (de) 2000-11-22
KR100710936B1 (ko) 2007-04-24
CN1214304C (zh) 2005-08-10
US6496119B1 (en) 2002-12-17
EP1053518B1 (de) 2006-07-26

Similar Documents

Publication Publication Date Title
CN1214304C (zh) 用于集成电路的保护电路
US7436297B1 (en) System and method for protecting networked security devices
US4401976A (en) Multiple sensor interconnected alarm system responsive to different variables
US6957345B2 (en) Tamper resistant card enclosure with improved intrusion detection circuit
CN1199092C (zh) 侦测集成电路受到非所欲的破坏的电路及方法
WO2001084285A3 (en) Method and system for managing computer security information
CN103617908B (zh) 支付终端的键盘安全保护装置及方法
US8137139B2 (en) Circuit board connector with drilling tamper detection arrangement
US20080134349A1 (en) Card slot anti-tamper protection system
CN114630521A (zh) 具有密封的内部隔间内的结构材料的篡改响应组装件
WO2005041141A3 (en) Method and system for reducing the false alarm rate of network intrusion detection systems
CN102803028A (zh) 用于防止盗窃货物的窜改防护系统
US20080129501A1 (en) Secure chassis with integrated tamper detection sensor
EP0268882B1 (en) Tamper resistant package for protecting electronic circuitry
JPH1165709A (ja) 金融ターミナル用電気リード線
US8179682B2 (en) Multilayer circuit board and use of a multilayer circuit board
US20140032171A1 (en) Method for testing tamper protection of a field device and field device having tamper protection
US5669608A (en) Device for locating the position of impact of a projectile
EP2780938B1 (en) Active shield with electrically configurable interconnections
US20130335102A1 (en) Secure jacket
CN107133534A (zh) 一种数据保护装置、电子设备及数据销毁方法
CN101253823A (zh) 防止敏感电子数据组件受到外部操纵的硬件保护
EP2931011A1 (en) A safety box for electronic circuit protection
WO2004102174A3 (de) System und verfahren zur überprüfung eines substrats auf feuchtigkeitseinbrüche
FI3900258T3 (en) METHOD FOR MONITORING THE INTEGRITY OF A PHYSICAL OBJECT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050810

Termination date: 20181104