JP2009526395A - 回路装置、このような回路装置を有するデータ処理装置及びこのような回路装置へのアタックを識別する方法 - Google Patents

Abstract

回路装置（１００、１００′、１００″）、特にアクティブシールドを改善するとともに、この回路装置（１００、１００′、１００″）への少なくとも１つのアタックを識別する方法であって、テストデータを発生させ、標準的なデータの形態で、又はテストデータの形態で、又はその双方の形態でデータ信号を伝達するように設計されたデータライン（５０）の少なくとも１つの群を介して前記テストデータを伝送し、伝送されたテストデータを受信し、受信したテストデータを予期するテストデータと比較し、受信したテストデータと予期するテストデータとの間のいかなる不一致をも確定又は決定し、前記回路装置（１００、１００′、１００″）がアタックされたかどうかを検査、特に識別するのに必要とする電力を少なくするようにする方法を改善するために、発生された新たな又は最後のテストデータを伝送するのに、データライン（５０）の群の一部分を選択することを提案する。

Description

本発明は、請求項１の序文に記載した回路装置、特にアクティブシールドに関するものである。

本発明は更に、上述した回路装置を有するマイクロコントローラ、特に、埋設型セキュリティコントローラに関するものである。

本発明は更に、上述した回路装置を有するデータ処理装置、特に、埋設型システム、例えば、チップカード又はスマートカードに関するものである。

本発明は更に、少なくとも１つの回路装置、特に少なくとも１つのアクティブシールドへの１つのアタック（攻撃）を識別する、請求項７の序文に記載した方法に関するものである。

集積回路では、実際の半導体素子は下側平面、いわゆるアクティブ平面内に配置され、一方、半導体素子の配線はそれよりも上にある平面、いわゆるメタル平面に設けられている。回路の複雑性によっては、完全な配線を実行するために、複数のメタル平面が必要となる。

個々のメタル平面は通常、絶縁ラインにより互いに電気的に分離されている。追加する各メタル平面は、集積回路の製造費をかなり増大させる為、一般に、メタル平面の個数をできるだけ少なくしようとしている。

セキュリティ‐クリティカル回路素子を有する集積回路の場合、更なる条件が必要である。これらの条件は、集積回路へのアタックのリパルス（撃退）、すなわち、セキュリティ‐クリティカル回路素子における内部処理又はその構成を密かに見いだし、従って、操作又は不正処理の機会を得ようとするこれらのアタックの目的のリパルスである。これらのアタックは、プロービング（probing ）、フォーシング（forcing ）、集束イオンビーム（ＦＩＢ）処理等である。

特にセキュリティ‐クリティカルの場合、影響を受ける領域がアクティブシールドで被覆され、適切な場合には、この目的のために、追加のメタル平面が設けられている。

アクティブシールドの場合には、回路装置の領域が、電圧と電流との双方又は何れか一方をモニタリングして、物理的なアタックを検出しうるようにするための複数の追加のラインで被覆されている。従って、アクティブシールドは、その攻撃使用を制限又は回避する内蔵的な制約を有する防衛的なシステムである。アクティブシールドの一般的な機能は、例えば、従来の技術文献である米国特許第６４９６１１９号明細書、米国特許第６７９８２３４号明細書及び米国公開特許第２００５／００９２８４８号明細書に記載されている。

米国公開特許第２００５／００９２８４８号明細書には、上述した集積回路が開示されている。この従来の集積回路は、アクティブシールドのセキュリティを確保するように設計されており、この場合、この目的のために追加のメタル平面を必要としていない。この目的を達成するために、集積回路内に存在するデータラインを用いて、アクティブシールドを構成している。特に、標準的なデータを伝送してるデータラインの群を、テストデータを伝送するように切り換えたり、その逆に切り換えたりする。

しかし、全てのシールドラインを同時に切り換えることにより、かなりの電力が集中し、アクティブシールドにより保護されるある種のセキュリティ‐クリティカル回路の適正な機能性に影響を及ぼすおそれがある。その理由は、シールドラインの切り換えにより大きな電流ピークが生じる為である。

その上、米国公開特許第２００５／００９２８４８号明細書には、随意に暗号化しうる予め決定したテストデータを用いることが提案されている。このテストデータは、例えば、乱数発生器による制御の下で不規則的な間隔で伝送しうる。従って、米国公開特許第２００５／００９２８４８号明細書によれば、アクティブシールドラインは、決定パターン又は擬似ランダムパターンに基づいて切り換えられる。

しかし、観測パターンをオフラインで再生する可能性は、アタッカーが例えば、ブレークポイント自体の前で自由に操作を実行して、受信回路に近いシールドラインのある個所で、予期するパターンをフォーシングしうるようにするおそれを生じる。この場合、評価装置は、アタックを検出することができなくなるであろう。
米国特許第６４９６１１９号明細書 米国特許第６７９８２３４号明細書 米国公開特許第２００５／００９２８４８号明細書

前述した欠点及び従来技術を考慮するに、本発明の目的は前述した技術分野に記載した種類の回路装置及び方法を更に改善して、回路装置がアタックされたか否かを検査、特に識別するのに必要な電力を少なくするようにすることにある。

本発明の目的は、請求項１の特徴を有する回路装置、請求項５の特徴を有するマイクロコントローラ、請求項６の特徴を有するデータ処理装置及び請求項７の特徴を有する方法により達成される。本発明の有利な例及び適切な改善はこれらの請求項の従属請求項に記載してある。

本発明は、主として、集積回路に対する低電力保護回路装置を提供する、特に低電力アクティブシールドを有する集積回路を提供する、更に特に低電力ランダムアクティブシールドを有する集積回路を提供する着想に基づくものである。

従来のアクティブシールドの正常な動作状態では、伝送装置がデータラインの各々に、特に各シールドラインに、データ信号発生装置により発生された新たな又は最後のテストデータを供給する。

これとは相違し、本発明によれば、新たな又は最後のテストデータを供給するために、データラインの群の一部分のみを、特にシールドラインの群の少なくとも１本のシールドラインを選択する。データラインの選択した一部分で、新たな又は最後のテストデータを供給するためには、回路装置が、前記新たな又は最後のテストデータを伝達するために、前記データラインの群の選択した前記一部分をイネーブリング及びディスエーブリングするための少なくとも１つのデータラインイネーブリング装置を有するようにするのが有利である。

従って、本発明の好適例によれば、データライン、特にシールドラインを選択的にイネーブリング及びディスエーブリングさせ、これにより、全体のセキュリティを維持したまま、非セキュリティ‐クリティカルの場合への電気的影響が回避されるという利点が得られる。

更に、データラインの群の一部分を選択的にイネーブリング及びディスエーブリングさせることにより、データラインのイネーブリング又はディスエーブリングによる大きな電流ピークが生じるのを回避し、従って、回路装置により保護されるメモリのような、少なくとも１つのセキュリティ‐クリティカル回路の正しい機能性が大きな電流ピークにより影響を受けるおそれを回避する。

更に、テストデータの暗号化又はチェックサムの計算を必要とすることなしに、一度に１本のみのシールドラインをトグリングする可能性に加えて、データラインの群の一部分を選択的にイネーブリング及びディスエーブリングすることにより、従来の保護回路装置、特に従来のアクティブシールドラインと比べて電力の集中を少なくする。従って、本発明による回路装置や、本発明の少なくとも１つの回路装置への少なくとも１つのアタックを識別する方法は電力を節約するものである。

データ信号発生装置は、特に少なくとも１つの疑似又は真の乱数発生装置により動的に又は無作為に又はその双方でテストデータを発生するようにするのが好ましい。テストデータが無作為に発生される場合には、アタッカーがテストデータを再生させるのは不可能である。従って、本発明はランダム回路装置、特にランダムアクティブシールドとして具体化するのが好ましい。

乱数発生装置は、上述したこととは独立して又は上述したことと組み合わせて、データライン選択装置に対し少なくとも１つの信号を発生するように設計することができ、特に選択信号発生器として設計することができる。従って、新たな又は最後のテストデータを伝送するデータラインを、特に少なくとも１つの前記乱数発生装置により無作為に選択することができる。

データライン、特にシールドラインは、伝送装置により伝送されるとともに受信装置により受信されしかも評価装置により予期するテストデータと比較されるテストデータを流す。無傷のデータラインの場合、前記テストデータは受信装置により完全無欠に受信される。

本発明の好適例によれば、受信されたテストデータが伝送されたテストデータと一致しない場合に、評価装置により回路装置又はこの回路装置に配置されている少なくとも１つの集積回路が機能変更を実行するようにする。

この機能変更は、例えば、少なくとも１つのメモリ内に保持されているデータの消去、又はリセットの実行、又は警報の発生とすることができる。このことにより、回路装置の不所望な操作又は監視を阻止しうるという利点が得られる。

本発明の有利な例によれば、テストデータをオンザフライで無作為に発生させ、少数のデータライン、特に１本又は２本のデータラインが切り換わるようにする。

上述において、切り換わるとは、
選択された１本又は数本のデータラインをイネーブリングすることにより、このイネーブリングされた少なくとも１本のデータラインを、少なくとも１つの第１の種類のデータ信号、特に標準的なデータ又は古いデータの伝達から、新たな又は最後のテストデータの伝達に切り換え、及び
選択された１本又は数本のデータラインをディスエーブリングすることにより、このディスエーブリングされた少なくとも１本のデータラインを、新たな又は最後のテストデータの伝達から、第１の種類のデータ信号、特に標準的なデータの伝達に切り換えるようにする
ことを意味する。

上述において、データラインの選択した一部分は同時に切り換えうるようにするのが好ましい。更に、本発明の好適例によれば、回路装置の受信部分、特に受信装置をマルチプレクサに接続しないようにする。その結果、データラインはイネーブリングされた際に全て同時に検査されるようになる。

データラインの群の一部分を選択するための本発明の特に発明性のある改善によれば、電力を減少させる目的で、２つの選択レベルを提案する。第１の選択レベルは、少なくとも１つの計数装置、すなわち、カウンタにより制御し、第２の選択レベルは、乱数発生装置により制御するのが有利である。

特別な例では、双方の選択レベルを乱数発生装置により制御しうるようにする。その結果、平均のトグリング周波数を保証しうるようになる。

データラインの群は、上述したこととは独立して又は上述したことと組み合わせて、
前記回路装置の上側平面内に配置されており、
前記回路装置の下側平面内に配置された少なくとも１つのセキュリティ‐クリティカル回路素子であって、特に、前記検出器モジュールと、前記乱数発生装置と、前記データライン選択装置と、前記データラインイネーブリング装置と、前記データ信号発生装置とを有する当該セキュリティ‐クリティカル回路素子の上方に少なくとも部分的に配置されており、
このセキュリティ‐クリティカル回路素子に接続されている
ようにするのが有利である。

回路装置又はシールド回路の上述した例では、下側のメタル層内にある信号であり、極秘データを伝送する当該信号を取得するための、上側のメタル層の物理的操作を回避することが目的である。従って、回路装置を時間的に高速又は無作為にトグリングするよりも、ハッカーが回路装置上でデータ列を再生するのを困難にすることが一層重要である。

従って、本発明の有利な例によれば、回路装置に供給すべきランダム値を発生させる。この好適な提案によれば、いかなるチェックサム又は周期的冗長検査（ＣＲＣ）をも排除する。

その代わりに、データラインから到来し、受信装置により受信されるテストデータと、データ信号発生器から直接送られる、特に評価装置に接続されている少なくとも１つの他のデータ信号発生器から直接送られる同じテストデータ又はこのテストデータのコピーとを比較する。

データ信号発生器により発生させるのが好ましいテストデータのこのコピー、特にテストデータのこの２回目のコピー自体は、回路装置により、特にアクティブシールドにより保護するのが有利である。

本発明の好適例の他の重要な特徴は、データライン選択装置により選択されず、特にデータラインイネーブリング装置により変更されない各データラインに対し、前のテストデータ、特に乱数発生装置により発生される少なくとも１つの前のランダム値を保持する特性である。データ信号発生装置により前に発生されたテストデータは、少なくとも１つのメモリ装置、例えば、ゲート型とするのが好ましい少なくとも１つのレジスタに保持しうるようにするのが有利である。

本発明の目的にかなった容易で低電力の構成によれば、データ信号発生装置と伝送装置との双方又は何れか一方にメモリ装置を接続する。従って、前のテストデータをデータ信号発生装置と伝送装置との双方又は何れか一方に保持することができる。

更に、本発明の好適例は、関連技術でまだ考慮されていない問題点に対処するものである。この問題点は、データラインの群の選択した一部分に関連する伝搬遅延、すなわち、伝送遅延である。その理由は、予期するテストデータと受信されるテストデータとの伝送時間は変化するおそれがある為である。

評価装置は、予期するテストデータ値と、データラインを介して受信される実際のテストデータ値とを比較するように応答しうる。しかし、本発明の好適例によれば、データ信号発生装置により発生された新たな又は最後のテストデータを伝達するために選択されたデータラインの群の一部分が、予期するテストデータを伝送するのに用いられるデータラインと必ずしも同じ伝送時間を有する必要がないようにする。

任意ではあるが、データラインの群の選択された一部分が、予期するテストデータを伝送するのに用いられるデータラインよりも短い、又は長いデータラインを有するようにしうる。

予期するテストデータは特に、少なくとも１つの直接データラインを介して伝送することができる。従って、予期するテストデータは例えば、伝送装置から、短いデータライン、すなわち短いワイヤを介して、受信装置に伝送することができる。これらの短いデータライン、すなわち短いワイヤ自体は、回路装置により、特にシールド又はデータラインの群により保護されている。

この場合、予期するテストデータは、回路装置を介して、特にシールド又はデータラインの群を介して、新たな又は最後のテストデータよりも長い時間で受信装置に到達する。それぞれの予期するテストデータ及びそれぞれの受信したテストデータの双方又は何れか一方の伝送時間は、これらの予期するテストデータ又はこれらの受信したテストデータを伝送する各データライン毎に異ならせることもできる。

上述した任意の例の結果として、評価装置は、予期するテストデータと受信したテストデータとを任意の時間では比較できず、予期するテストデータ及びそれぞれの受信したテストデータの双方又は何れか一方が受信装置の側で安定であると推定された瞬時にのみ比較できる。

本発明の特に有利な例によれば、予期するテストデータを伝送するデータラインの最長伝搬時間よりも長い期間の間、特にデータラインの群に割り当てられ、選択装置により選択されていないデータラインの最長伝搬時間よりも長い、例えば、シールドの最長伝搬時間よりも長い期間の間、データラインの群の選択された部分に対し、特にトグリングラインに対し、受信したテストデータと予期するテストデータとの比較を無効にする（ディスエーブリングする）ことを提案する。

テストデータ、特に新たな又は最後のテストデータの伝搬時間、すなわち伝送時間が、予期するテストデータの伝送時間よりも長い場合には、本発明の好適例によれば、データラインの群の選択した一部分の最長伝搬時間、すなわち最長伝送時間よりも長い期間の間、このデータラインの群の選択した一部分に対し、受信したテストデータと予期するテストデータとの比較を無効にすることを提案する。

本発明の好適例によれば、データラインの群の選択された部分と関連する伝搬遅延、すなわち伝送遅延が、少なくとも１つのクロック装置により、特に少なくとも１つのクロック基準を用いることにより、又は少なくとも１本の遅延適合確認ラインにより、又はこれらの双方により、得られるようにしうる。

この好適例による優れた効果は、回路装置が、例えば、電気接続ラインを、従って、ワイヤのキャパシタンス及び抵抗値を物理的に変更する集束イオンビーム（ＦＩＢ）処理に基づいて、破壊的なアタックに対し特定の保護を達成するということである。

この好適例による他の優れた副次的効果は、回路装置が、データラインの群の容量性負荷を変更するプロービングのような非破壊的なアタックに対しても確実な保護を達成するということである。容量性負荷が変更すると、伝搬遅延を変更させてしまい、従って、最小伝搬遅延及び最大伝搬遅延が検査された場合に、検査の失敗につながる。

本発明は、上述した少なくとも１つの回路装置、特に上述した少なくとも１つのアクティブシールドを有する集積回路として構成するのが好ましく、回路装置は、任意ではあるが、この回路装置と集積回路との双方又は何れか一方に割り当てられた少なくとも１つのメモリ装置のような少なくとも１つのセキュリティ‐クリティカル回路素子を保護するように設計する。

テストデータを特に無作為に又は特にオンザフライで又はその双方で発生させて、新たな又は最後のテストデータを伝達するのに、少数のデータライン、例えば、１本又は２本のシールドラインを選択するように設計した本発明の好適例の本質的な特徴は、この好適例により、選択された少数のデータラインを同時に切り換えるのを確実に行ないうるようにすることである。

更に、本発明の有利な例の本質的な特徴は、平均的なデータラインのイネーブリング及びディスエーブリング動作、特に平均的なシールドライントグリング動作を確実に保った上でランダムパターンを発生させる能力である。

更に、本発明の好適な例の本質的な特徴は、１本以上のデータラインを選択的にイネーブリング及びディスエーブリングさせて、例えば、
‐ アクティブシールドが、非セキュリティ‐クリティカルの場合の極秘動作又は回路ブロックに電気的な影響を及ぼさないようにするか、又は
‐ 電力を節約するようにする。

このこと以外では、本発明の好適な例の本質的な特徴は、長い伝搬遅延と変化する伝搬遅延との双方又はいずれか一方に対応するように容易に調整を行ないうるようにすることである。

本発明によれば、最も新たな又は最後のテストデータを伝達するのに選択するデータラインが少数となる為、容易に実施しうるとともに、費やすエネルギーが少なくて足りるという利点がえられる。好適例では、１本のみのデータラインの伝送状態をイネーブリング状態にするか、又はディスエーブリング状態にするかで切り換えるようにしうる。このこととは別に、又はこのことと組み合わせて、データラインの群の選択した一部分を無作為に選択するようにするのが有利である。

回路装置の有利な例、特にこのような回路装置有する集積回路の有利な例では、データラインの群をチップ面積の大きな部分に亘って、可能ならば全チップ面積に亘って分布させうるようにする。すなわち、被覆率を改善するために、データラインの群をいわゆるブラウニアン形態に配置しうる。

このことは、従来の保護回路では、
‐ 長い伝搬遅延と変化する伝搬遅延との双方又はいずれか一方に関する問題と、
‐ データライン、特にシールドラインと関連する高キャパシタンスの問題と、
‐ データラインのイネーブリングによる又はデータラインのディスエーブリングによる、特にシールドラインの切り換えによる高電流ピークの問題と
を生じる。

これらの問題は、本発明の上述した好適例により解決される。

一般的に、本発明は、セキュリティ‐クリティカル回路素子を保護する必要がある、あらゆる集積回路に適用しうる。クロックのような任意の時間基準を、特定の伝搬遅延に適合するように容易に同調させることができる。

データラインの群の選択した一部分を動的にイネーブリングするか、又は動的にディスエーブリングするか、又はこれらの双方を行なう上述した有利な可能性によれば、高容量性とするのが有利なデータラインの群と、保護すべき少なくとも１つの素子、特に少なくとも１つの保護回路との間の電気的な妨害を回避でき、従って、本発明のこのような好適例を、アナログフロントエンド及びメモリのような極秘ブロックに対し特に適したものにする。

本発明は特に、非接触式のチップカード、非接触式のスマートカード、非接触式の電子ラベル又は非接触式の電子タグのようないかなる非接触式の装置にも適しているが、いかなる接触式のチップカード又は接触式のスマートカードや、ＵＳＢ（ユニバーサルシリアルバス）トークンのような他の識別装置にも適するように設計することもできる。

本発明は例えば、大型のメモリ及び高安全性を必要とするいかなる高性能用途にも適している。本発明は、第三世代（３Ｇ）のワイヤレス通信、銀行取引、ｍ（モバイル）コマース、ｅ（電子）ビジネス及び安全なネットワークアクセスにも及ぶものである。

本発明は特に、ＵＳＩＭ（Universal Subscriber Identity Module：汎用加入者識別モジュール）分野及びＲ‐ＵＩＭ（Removable-User Identity Module：リムーバブルユーザ認証モジュール）分野を含む最新のＵＩＣＣ（汎用集積回路カード）に適している。

本発明は、上述した少なくとも１つの回路装置、特に少なくとも１つのアクティブシールドの使用方法、又は少なくとも１つのアタックに対し少なくとも１つの集積回路を保護する上述した方法の使用方法又はその双方の使用方法であって、前記集積回路を少なくとも１つのデータ処理装置内に、特に銀行取引、オンラインショッピング、有料テレビジョン（例えば、ペイ‐パー‐ビュー）、セキュリティ等のような公開鍵暗号の分野における、上述した少なくとも１つのチップカード又はスマートカードのような少なくとも１つの埋設型システム内に配置しうるようにする使用方法にも関するものである。

上述したように、本発明の教示を有利に具現化したり改善したりするには幾つかの選択肢がある。この目的のためには、請求項１及び７の従属項を参照しうる。本発明の更なる改善、特徴及び利点は、以下に添付図面を参照して３つの好適実施例につき例示的に詳細に説明する。

図１〜３において、同じ符号は対応する部分を示している。不必要な説明の繰り返しを回避するために、本発明の実施例、特徴及び利点に関する以下の説明は（他の説明がない限り）、
‐ 本発明による回路装置の第１実施例１００（図１参照）と、
‐ 本発明による回路装置の第２実施例１００′（図２参照）と、
‐ 本発明による回路装置の第３実施例１００″（図３参照）と
に関するものであり、全ての実施例１００、１００′及び１００″が本発明の方法により動作するものとする。

図１は、集積回路に配置された保護回路１００、すなわち、アクティブシールドの第１の実施例を示す。

集積回路は、この集積回路へのアタックを識別するように設計した検出回路装置のようなセキュリティ‐クリティカル回路素子を有する。検出回路装置は、
‐ テストデータを伝送する伝送装置４２と、
‐ この伝送装置４２により伝送されたテストデータを受信する受信装置４４と、
‐ 受信したテストデータと予期するテストデータとを比較するとともに、受信したテストデータと予期するテストデータとの間のいかなる不一致をも確定する評価装置又は評価回路４６と
を有する。

集積回路は更に、データラインの群（グループ）、すなわち、複数のアクティブシールドライン５０を有し、これらのラインは、
‐ データ信号、特に、標準的なデータとテストデータとの双方又は何れか一方を伝達するように設計され、
‐ 上側平面（図２参照）内に配置され、
‐ 少なくとも部分的にセキュリティ‐クリティカル回路素子（これらのセキュリティ‐クリティカル回路素子は下側平面Ａ（図２参照）内に配置されている）上に、特に検出回路上に位置され、
‐ セキュリティ‐クリティカル回路素子の少なくとも一部、特に検出回路に接続されている。

アクティブシールド１００は更に、乱数発生器１０を具え、この乱数発生器１０は、
‐ 第１のデータ信号発生装置、すなわち、第１のテストデータ発生器２０と、
‐ 第２のデータ信号発生装置、すなわち、第２のテストデータ発生器３０と
に接続されている。

第１のテストデータ発生器２０は、
‐ 少なくとも１種類である第１の種類のデータ、特に標準的なデータを発生するか、又は予期するテストデータを発生するか、テストデータを発生するか、これらの任意の組み合わせの発生を行うように設計するとともに、
‐ 伝送装置４２により種々の信号、すなわち、発生されたテストデータ及び第１の種類のデータをデータライン５０の群に与えるように設計されている。

テストデータは、複数のアクティブシールドライン５０において伝送装置４２から受信装置４４に伝送され、これに加えて、テストデータは、保護回路１００において受信装置４４に接続されている評価装置４６により、予期するテストデータと照合される。

予期するテストデータは、伝送装置からアクティブシールドライン５０の群を介して受信装置４４に随意に伝送することができる。しかし、便宜上、予期するテストデータを１つ以上の直通データライン８０（図２参照）を介して伝送することができ、この場合、直通データライン８０自体を複数のアクティブシールドライン５０により保護することができる。

乱数発生器１０及び伝送装置４２の下側では、第１のテストデータ発生器２０が、
‐ データライン選択装置、すなわち、第１のテストデータ発生器２０により発生された新たな又は最終のテストデータを伝送するために複数のアクティブシールドライン５０の一部を選択するように設計された第１のシールドライン群セレクタ２２と、
‐ データラインイネーブリング装置、すなわち、新たな又は最終のテストデータを伝送するためにアクティブシールドライン５０の選択部分をイネーブリング及びディスエーブリングするように設計された第１のシールドライン群イネーブラ２４と
に接続されている。

第２のテストデータ発生器３０は、
‐ 乱数発生器１０と、
‐ 第２のシールドライン群セレクタ３２と、
‐ 第２のシールドライン群イネーブラ３４と、
‐ 評価装置４６と
に接続されている。

第１のテストデータ発生器２０は、規定の又は無作為な時間間隔で新たなテストデータ、すなわち、新たなパターンを発生する。この新たなパターンは、多くとも１ビットだけ前のテストデータ又は前のパターンと相違する。

１本又は数本のシールドラインの選択がイネーブリングされると、このイネーブリングされたシールドラインが、第１の種類のデータ信号、特に標準的なデータ又は古いテストデータの伝送から、新たな又は最終のテストデータの伝送に切り換える、すなわちトグリングする。

乱数発生器１０と、第１のシールドライン群セレクタ２２と、第１のシールドライン群イネーブラ２４とは、どのラインをトグルするかと、このラインをいつトグルするかと、このラインをトグルさせるかどうかを制御する。

第２のテストデータ発生器３０と、第２のシールドライン群セレクタ３２と、第２のシールドライン群イネーブラ３４とは、受信側で、上述したのと同じアルゴリズムを実行する。

第１のテストデータ発生器２０及び第２のテストデータ発生器３０は、単一の装置又はブロックとして具体化又は設計することができる。更に、第１のシールドライン群セレクタ２２及び第２のシールドライン群セレクタ３２は、単一の装置又はブロックとして具体化又は設計することができ、第１のシールドライン群イネーブラ２４及び第２のシールドライン群イネーブラ３４は、単一の装置又はブロックとして具体化又は設計することができる。乱数発生器１０は、いかなる場合にも同じブロックとするのが有利である。

評価装置４６は、受信したテストデータと、予期するテストデータとの照合に応答しうる。ライン伝搬遅延の為に、この照合は、新たなテストデータ又は新たなパターンがシールドライン５０の群のうちの選択した部分に供給されてからある時間後に行なうのが有利である。この選択されたシールドラインはテストデータライン又はトグリングラインとも称しうる。

一方、選択されたシールドラインを規則的な間隔で切り換える、すなわちトグリングする必要性は厳密にはなく、新たな又は最終のテストデータを伝送するシールドラインは無作為に選択できるとともに、切り換え、すなわちトグリング自体を無作為に行なうことができる。

換言すれば、図１に示す実施例では、テストデータをオンザフライで無作為に発生させ、アクティブシールドライン群のうちの少数のライン、可能ならば１本のアクティブシールドラインがテストデータの伝送と第１の種類のデータの伝送との間で切り換わる、すなわち、トグリングするようにする。

切り換え、すなわちトグリングのために、複数のアクティブシールドライン５０のうちの２本以上のアクティブシールドラインが選択された場合には、選択されたこれらのアクティブシールドラインを同時に切り換え、すなわちトグリングすることができる。

保護回路、すなわちアクティブシールドの第２実施例１００′を図２に示す。

本例では、テストデータ発生器２０′が少なくとも１つの多重装置、すなわちマルチプレクサ２６に接続されている。このマルチプレクサ２６は少なくとも１つのメモリ装置又はレジスタ６０に、すなわち少なくとも１つのシールドライン群レジスタに接続されており、この場合、各シールドライン群レジスタ６０自体が、
‐ データライン５０の群のうちの少なくとも１本のデータラインと、
‐ データラインイネーブリング装置、特にシールドライン群イネーブラ２４′と
に接続されている。

任意ではあるが、デマルチプレクサを、例えば受信装置４４に接続することができる。

マルチプレクサ２６は更に、テストデータ発生器２０′及び第１のシールドライン群セレクタ２２に接続されている。テストデータ発生器２０′には、シールドライン群レジスタ６０の少なくとも１つの出力信号を与えることができる。

データライン５０の群の各テストデータラインは、シールドライン群レジスタ６０の側とは反対側で、評価装置、特に比較器４６′にそれぞれ接続されている。

各比較器４６′は、第２のシールドライン群イネーブラ、すなわちライン群照合イネーブラ３４に接続されているとともに、受信したテストデータと予期するテストデータとが不一致である場合に警報を発生するように設計した警報発生器７０に接続されている。

データライン５０の群の下側では、各比較器４６′が更に、予期するテストデータを伝送するように設計した直通データライン８０に接続されている。

シールドライン５０の群は、例えば、ｎ＝４の群に分割しうる。しかし、シールドライン５０の総数は必ずしもｎの整数倍ではなく、ｎはシールドラインの本数であり、これらのシールドラインを集めるとシールドライン５０の群に入るものであることに注意すべきである。

本例の場合、第１のシールドライン群セレクタ２２を、シールドライン群レジスタ６０に割当てられているライン群を順に選択するカウンタとして構成することができる。

シールドライン５０の群の選択部分、すなわち目標とするライン群に対応するテストデータ発生器２０′は乱数発生器１０から一組のランダムビットを受け、その量は、
log₂ (ｎ)＋１＝３ビット
となる。

これらのlog₂ (ｎ)＋１のランダムビットのうち、
‐ ２ビットは、４本のシールドラインのうち、選択すべき、特に切り換え、すなわちトグリングすべき１本のシールドラインを選択するのに用いることができ、
‐ １ビットは、新たなテストデータ又は次のライン値を選択するのに用いることができる。

テストデータ発生器２０′は、次に、選択されたライン群セレクタ６０から帰還された現在のテストデータから新たなテストデータを生ぜしめることができる。

シールドライン群がｎ＝４本のラインを含まず、選択されたライン５０が存在しない場合には、新たなパターンを無視しうる。

次に、現在のテストデータからの最大ハミング距離が、例えば１である新たなテストデータがテストデータライン５０の選択された群及び直通データライン８０に供給される。

本発明による回路装置の第２実施例１００′（図２参照）を参照するに、アクティブシールドライン５０と、直通データライン８０とを識別しうる。その理由は、後者（直通データライン８０）が前者（アクティブシールドライン５０）の内部コピーを構成し、直通データライン８０は、シールドライン５０により保護されている為である。

受信側では、比較器４６′が、直通ライン８０により伝送される予期するテストデータに対し、アクティブシールドライン５０により伝送されるテストデータを照合する。

ライン群照合イネーブラ３４は、“ファイアリング”時間（出発時間）と到着時間との間での照合をやめるように応答しうる。アクティブシールドライン５０と直通ライン８０とでは、伝搬時間が著しく相違することに注意すべきである。

ライン群照合イネーブラ３４の簡単な履行は、ライン群セレクタ２２と同じ時間基準を用い且つファイアリングエッジ後の、すなわち新たな又は最終のテストデータが伝送された後のあるクロックサイクルの間評価装置４６′の照合を無効にすることにより実現しうる。この処置は群毎に行なうことができる。

図２で符号Ａを有する長方形は、セキュリティ‐クリティカル回路素子を有する、特に回路装置制御装置を有する、すなわち、アクティブシールドコントローラの全体を有する下側平面を示しており、このアクティブシールドコントローラ自体はシールドライン５０の群により保護されている。

選択したシールドラインのトグリングレートを以下に例示的に説明する。

ランダムビットの分布が均一であり且つシールドライン群セレクタ２２がレートｆ_s で動作している場合には、選択された１本のシールドラインに対する平均トグリング周波数<ｆ₁ >は、
<ｆ₁ >＝ｆ_s ・１／ｎ・１／２＝ｆ_s ／２ｎ＝ｆ_s ／８（ｎ＝４の場合）
である。

構成によっては、シールドライン５０の群において１本のシールドラインのみが選択されたり、一度にシールドライン５０の一群のみが選択されるようにする為、一度に多くとも選択された１本のシールドラインがトグリングされるようにする。

更に、シールドライン群イネーブラ２４′は、単一のシールドライン群５０を選択的にイネーブリング又はディスエーブリングするか、又はその双方を行なうことができる。これらの処理は、ゲート型のシールドライン群レジスタ６０を用いることにより容易に実施しうる。

この場合、制御精度は、シールドライン５０の群に集められるシールドラインの本数ｎに相当する。

図２における更なる改善によれば、アクティブシールドラインの回路装置１００′を、
‐ 選択されたラインを強制的にトグリングさせる（このことは、ｆ_s ／４の平均トグリング周波数を意味する）か、又は
‐ 一度にシールドライン５０の群をより多く選択する
ように容易に変更させることができる。

図２の実施例の更なる改善、すなわち、アクティブシールド１００″を図３に示す。

この更なる改善では、マルチプレクサ２６が少なくとも１つのスクランブル装置２８に接続されており、このスクランブル装置２８は新たな又は最終のテストデータ、特に乱数発生器１０により発生されるランダムデータと、アクティブシールドライン５０の群で実際に伝送されるデータ、特に現在のテストデータ及び第１の種類のデータの双方又はいずれか一方との間に相関関係を加えるように設計されている。

データライン５０の群のうちの１本の各データライン又はデータラインの副群（サブグループ）と、任意ではあるが直通データライン８０（図面を簡略化するために、図３には図示せず）のうちの１本の各データライン又はデータラインの副群とは、
‐ それぞれのシールドライン群レジスタ６０と、
‐ それぞれのデータ信号発生装置、すなわちそれぞれのテストデータ発生器２０″と、
‐ それぞれのスクランブル装置、すなわちスクランブラ２８と
に割当てられている。

スクランブル装置、すなわちスクランブラ２８は、それぞれのテストデータ発生器２０″の前に加えて、現在のラインデータ値、特にシールドラインで電送されるテストデータ及び第１の種類のデータの双方又はいずれか一方と、次のデータ値、特に新たな又は最後のテストデータが発生された後に選択されたシールドラインで伝送されるこの新たな又は最後のテストデータとの間に相関関係を加えるようにすることができる。

このような実施には、
‐ ランダムビットと、特に適切に再発注したシールドライン５０の各群の現在のシールドラインデータとの間での少なくとも１回のＸＯＲ（排他的ＯＲ）処理と、
‐ ランダムビットと、シールドライン５０の他の群の現在のシールドラインデータとの間での少なくとも１回のＸＯＲ（排他的ＯＲ）処理と
の双方又はいずれか一方を含めることができ、このようなＸＯＲ（排他的ＯＲ）処理は、少なくとも１つのＸＯＲ（排他的ＯＲ）論理素子、特に少なくとも１つのＸＯＲ（排他的ＯＲ）ゲートにより実現しうる。

本発明の、特にアクティブシールドの第１の実施例１００と、アクティブシールドの第２の実施例１００′と、アクティブシールドの第３の実施例１００″との何れか又は任意の組み合わせの更なる改善は、回路装置の、すなわちアクティブシールド１００、１００′、１００″の少なくとも１つのセルフタイミング特性から得られる。

唯一のタイミングの制約は、評価回路、すなわち評価装置４６による照合を、期間
ｔ_{no_alarm}＝[t_{min_propag},ｔ_{max_propag}]
中に行なってはならないということである。

一般に、シールドライン５０の群のキャパシタンスは技術的なパラメータから容易に推測でき、これらの技術的なパラメータから伝搬遅延を容易に推定しうる。

時間ｔ_{no_alarm}は、テストデータの伝送時間のような“ファイアリング”時間を基にして計算される。

従って、
‐ ｔ_{max_propag}の最小距離をもってファイアリング時間を無作為に発生させ、且つ
‐ 少なくとも１つのカウンタを介して時間ｔ_{no_alarm}を計算して、各ファイアリング時間でリセットを行なう
ことができる。

図１は、本発明の方法により動作する本発明の回路装置の第１の実施例を示す線図である。 図２は、本発明の方法により動作する本発明の回路装置の第２の実施例を示す線図である。 図３は、本発明の方法により動作する本発明の回路装置の第３の実施例を示す線図である。

Claims (11)

1. アクティブシールドとするのが好ましい回路装置であって、この回路装置が、
   テストデータ及び予期するテストデータを発生するように設計された少なくとも１つのデータ信号発生装置と、
   標準的なデータ及びテストデータの双方又は何れか一方とするのが好ましいデータ信号を伝送するように設計したデータラインの少なくとも１つの群と、
   前記回路装置への少なくとも１つのアタックを識別するように設計した少なくとも１つの検出器モジュールと
   を有しており、前記検出器モジュールは、
   前記テストデータを伝送する少なくとも１つの伝送装置と、
   この伝送装置から伝送されたテストデータを受信する少なくとも１つの受信装置と、
   受信した前記テストデータと、前記予期するテストデータとを比較し、受信した前記テストデータと、前記予期するテストデータとの間のいかなる不一致をも確定又は決定する少なくとも１つの評価装置と
   を有している回路装置において、この回路装置が、
   前記データ信号発生装置により発生された新たな又は最後のテストデータを伝達するために、前記データラインの群の一部分を選択する少なくとも１つのデータライン選択装置
   を有していることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、この回路装置が、
   前記新たな又は最後のテストデータを伝達するために、前記データラインの群の選択した前記一部分をイネーブリング及びディスエーブリングするための少なくとも１つのデータラインイネーブリング装置
   を有していることを特徴とする回路装置。
3. 請求項１又は２に記載の回路装置において、前記データ信号発生装置が、
   好ましくは少なくとも１つの乱数発生装置を用いて、前記テストデータを動的に又は無作為に或いは動的及び無作為に発生するとともに、
   前記データライン選択装置と、前記データラインイネーブリング装置と、前記伝送装置と、前記評価装置と、前記乱数発生装置との何れか１つ以上に接続されている
   ことを特徴とする回路装置。
4. 請求項１〜３のいずれか一項に記載の回路装置において、前記データラインの群が、
   前記回路装置の上側平面内に配置されており、
   前記回路装置の下側平面内に配置された少なくとも１つのセキュリティ‐クリティカル回路素子であって、前記検出器モジュールと、乱数発生装置と、前記データライン選択装置と、データラインイネーブリング装置と、前記データ信号発生装置とを有するのが好ましい当該セキュリティ‐クリティカル回路素子の上方に少なくとも部分的に配置されており、
   このセキュリティ‐クリティカル回路素子に接続されている
   ことを特徴とする回路装置。
5. 埋設型セキュリティコントローラとするのが好ましいマイクロコントローラにおいて、このマイクロコントローラが、請求項１〜４のいずれか一項に記載の少なくとも１つの回路装置を有するマイクロコントローラ。
6. チップカード又はスマートカードのような埋設型システムとするのが好ましいデータ処理装置において、このデータ処理装置が、請求項１〜４のいずれか一項に記載の少なくとも１つの回路装置を有するデータ処理装置。
7. 少なくとも１つのアクティブシールドとするのが好ましい少なくとも１つの回路装置への少なくとも１つのアタックを識別する方法であって、
   テストデータを発生させ、
   標準的なデータの形態で、又はテストデータの形態で、又はその双方の形態でデータ信号を伝達するように設計されたデータラインの少なくとも１つの群を介して前記テストデータを伝送し、
   伝送されたテストデータを受信し、
   受信したテストデータを予期するテストデータと比較し、
   受信したテストデータと予期するテストデータとの間のいかなる不一致をも確定又は決定する方法において、
   発生された新たな又は最後のテストデータを伝達するために、前記データラインの群の一部分を選択する
   ことを特徴とする方法。
8. 請求項７に記載の方法において、前記データラインの群のうち、選択された前記一部分が新たな又は最後のテストデータを伝送するのをイネーブリング又はディスエーブリングし、前記データラインの群のうち、選択された前記一部分のデータラインを好ましくは同時にイネーブリングしうるか、又は好ましくは同時にディスエーブリングしうるようにするか、又はこのイネーブリング及びディスエーブリングの双方を行うようにする方法。
9. 請求項８に記載の方法において、
   選択された１本又は数本のデータラインをイネーブリングすることにより、このイネーブリングされた少なくとも１本のデータラインを、標準的なデータ又は古いデータとするのが好ましい少なくとも１つの第１の種類のデータ信号の伝達から、新たな又は最後のテストデータの伝達に切り換え、且つ
   選択された１本又は数本のデータラインをディスエーブリングすることにより、このディスエーブリングされた少なくとも１本のデータラインを、新たな又は最後のテストデータの伝達から、標準的なデータとするのが好ましい第１の種類のデータ信号の伝達に切り換えるようにする
   ことを特徴とする方法。
10. 少なくとも１つのコンピュータのメモリ内に直接ローディングしうるコンピュータプログラムプロダクトであって、このコンピュータプログラムプロダクトは、電気的に割り当て可能とするのが好ましいコンピュータプログラムの当該コンピュータプログラムプロダクトをコンピュータで実行する際に、請求項７〜９のいずれか一項に記載の方法を実施するための少なくとも１つのソフトウェアコード部分を有するようにしたコンピュータプログラムプロダクト。
11. 請求項１〜４のいずれか一項に記載の、少なくとも１つのアクティブシールドとするのが好ましい少なくとも１つの回路装置の使用方法、又は少なくとも１つのアタックに対し少なくとも１つの集積回路を保護する請求項７〜９のいずれか一項に記載の方法の使用方法又はその双方の使用方法であって、前記集積回路を、銀行取引、オンラインショッピング、有料テレビジョン（例えば、ペイ‐パー‐ビュー）、セキュリティ等のような公開鍵暗号の分野における、請求項６による少なくとも１つのチップカード又はスマートカードのような少なくとも１つの埋設型システムとするのが好ましい少なくとも１つのデータ処理装置内に配置しうるようにする使用方法。

Images