CN115863310A - 多芯片封装结构、多芯片封装结构的制造方法 - Google Patents

Abstract

本公开涉及半导体技术领域，具体涉及一种多芯片封装结构、多芯片封装结构的制造方法，所述多芯片封装结构包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与所述第二芯片单元电连接。该多芯片封装结构无需在基板上挖腔以嵌入硅桥，可以通过设置在两个芯片单元的上表面的互联桥，以电连接两个芯片单元，实现多个芯片的互连，从而使得多芯片封装结构的制造工艺的难度降低，进而降低了该多芯片封装结构的制造成本。

Description

多芯片封装结构、多芯片封装结构的制造方法

技术领域

本公开涉及半导体技术领域，具体涉及一种多芯片封装结构、多芯片封装结构的制造方法。

背景技术

随着互联网技术、人工智能(Artificial Intelligence，AI)和高性能计算机技术的发展，对芯片的系统功能和性能的要求更高，集成电路行业解决高性能芯片的方案，通常采用先进晶圆工艺和先进封装工艺两种，但是针对先进工艺的开发存在难度大、费用高等缺点，从而多芯片集成的先进封装发展成为了国内外研究机构及业内公司的热点。

相关技术中，将多个芯片集成在一个封装结构中时，需要在基板上制造一个腔体，再将硅桥嵌入基板的腔体内，通过硅桥焊接不同的芯片，从而实现多芯片之间的互连。

采用上述技术，虽然可以实现多芯片的互连，但是由于在上述方案中需要通过在基板上挖腔以嵌入硅桥，因此将多个芯片集成在一个封装结构的工艺较为复杂，且对封装设备的要求较高，从而导致相关技术中集成多个芯片的封装制造难度较大，且制造成本较高。

发明内容

为了解决相关技术中的问题，本公开实施例提供一种多芯片封装结构、多芯片封装结构的制造方法。

第一方面，本公开实施例中提供了一种多芯片封装结构。

具体的，所述多芯片封装结构，包括：第一芯片单元、第二芯片单元、基板以及互联桥；

基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；

互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与和第二芯片单元电连接。

结合第一方面，本公开在第一方面的第一种实现方式中，所述多芯片封装结构还包括：第一连接件；

第一芯片单元和互联桥的一端通过第一连接件电连接。

结合第一方面，本公开实施例在第一方面的第二种实现方式中，所述多芯片封装结构还包括：第二连接件；

第二芯片单元和互联桥的另一端通过第二连接件电连接。

结合第一方面，本公开实施例在第一方面的第三种实现方式中，所述多芯片封装结构还包括：第一粘接层；

第一芯片单元和基板通过第一粘接层粘接。

结合第一方面，本公开实施例在第一方面的第四种实现方式中，所述多芯片封装结构还包括：第二粘接层；

第二芯片单元和基板通过第二粘接层粘接。

结合第一方面，本公开实施例在第一方面的第五种实现方式中，所述多芯片封装结构还包括：第一键合线；

第一芯片单元的引脚和基板上的电路通过第一键合线连接。

结合第一方面，本公开实施例在第一方面的第六种实现方式中，所述多芯片封装结构还包括：第二键合线；

第二芯片单元的引脚和基板上的电路通过第二键合线连接。

结合第一方面，本公开实施例在第一方面的第七种实现方式中，所述多芯片封装结构还包括：焊球；

焊球，位于基板的下方，与基板的下表面连接。

结合第一方面，本公开实施例在第一方面的第八种实现方式中，所述多芯片封装结构还包括：模塑介质层；

模塑介质层，位于第一芯片单元、第二芯片单元、基板以及互联桥的上方。

第二方面，本公开实施例中提供了一种多芯片封装结构的制造方法。

具体的，所述制造方法，包括：

电连接第一芯片单元的第一表面和互联桥的一端；

电连接第二芯片单元的第二表面和互联桥的另一端；

连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面；

其中，第一表面和第三表面相背，第二表面和第四表面相背。

结合第二方面，本公开实施例在第二方面的第一种实现方式中，所述电连接第一芯片单元的第一表面和互联桥的一端，包括：

使用多个第一连接件，电连接第一芯片单元的第一表面与互联桥的一端。

结合第二方面，本公开实施例在第二方面的第二种实现方式中，所述电连接第二芯片单元的第二表面和互联桥的另一端，包括：

使用多个第二连接件，电连接第二芯片单元的第二表面与互联桥的另一端。

结合第二方面，本公开实施例在第二方面的第三种实现方式中，所述连接基板和第一芯片单元的第三表面，包括：

使用第一粘接层，将第一芯片单元的第三表面和基板的上表面粘接。

结合第二方面，本公开实施例在第二方面的第四种实现方式中，所述连接所述基板和所述第二芯片单元的第四表面，包括：

使用第二粘接层，将第二芯片单元的第四表面和基板的上表面粘接。

结合第二方面，本公开实施例在第二方面的第五种实现方式中，连接基板和第一芯片单元的第三表面之后，所述方法还包括：

使用第一键合线，连接第一芯片单元的引脚和基板上的电路。

结合第二方面，本公开实施例在第二方面的第六种实现方式中，所述连接基板和第二芯片单元的第四表面之后，所述方法还包括：

使用第二键合线，连接第二芯片单元的引脚和基板上的电路。

结合第二方面，本公开实施例在第二方面的第七种实现方式中，所述连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面之后，所述方法还包括：

在基板的下表面植焊球。

结合第二方面，本公开实施例在第二方面的第八种实现方式中，所述连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面之后，所述方法还包括：

在第一芯片单元、第二芯片单元、基板以及互联桥的上方填充模塑介质，形成模塑介质层。

根据本公开实施例提供的多芯片封装结构，包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与和第二芯片单元电连接。在本公开提供的多芯片封装结构中，由于互联桥设置在两个芯片单元的上表面，以电连接两个芯片单元，从而无需在基板上挖腔以嵌入硅桥，就可以实现多个芯片的互连，因此本公开提供的多芯片封装结构在确保包括至少两个互连的芯片单元的前提下，使得多芯片封装结构的制造工艺的难度降低，且对封装设备的要求较低，从而降低了该多芯片封装结构的制造成本。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中：

图1示出根据本公开实施例的多芯片封装结构的结构图。

图2示出根据本公开实施例的多芯片封装结构的制造方法的流程图。

图3示出根据本公开实施例的多芯片封装结构的组装示意图之一。

图4示出根据本公开实施例的多芯片封装结构的组装示意图之二。

图5示出根据本公开实施例的多芯片封装结构的组装示意图之三。

图6示出根据本公开实施例的多芯片封装结构的组装示意图之四。

图7示出根据本公开实施例的多芯片封装结构的组装示意图之五。

图8示出根据本公开实施例的多芯片封装结构的组装示意图之六。

图9示出根据本公开实施例的多芯片封装结构的组装示意图之七。

图10示出根据本公开实施例的多芯片封装结构的组装示意图之八。

具体实施方式

下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。

在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。

另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

在本公开中，如涉及对用户信息或用户数据的获取操作或向他人展示用户信息或用户数据的操作，则所述操作均为经用户授权、确认，或由用户主动选择的操作。

上文中提及，随着互联网技术、人工智能(Artificial Intelligence，AI)和高性能计算机技术的发展，对芯片的系统功能和性能的要求更高，集成电路行业解决高性能芯片的方案，通常采用先进晶圆工艺和先进封装工艺两种，但是针对先进工艺的开发存在难度大、费用高等缺点，从而多芯片集成的先进封装发展成为了国内外研究机构及业内公司的热点。

相关技术中，将多个芯片集成在一个封装结构中时，需要在基板上制造一个腔体，再将硅桥嵌入基板的腔体内，通过硅桥焊接不同的芯片，从而实现多芯片之间的互连。

采用上述技术，虽然可以实现多芯片的互连，但是由于在上述方案中需要通过在基板上挖腔以嵌入硅桥，因此将多个芯片集成在一个封装结构的工艺较为复杂，且对封装设备的要求较高，从而导致相关技术中集成多个芯片的封装制造难度较大，且制造成本较高。

此外，相关技术中所采用的方案还需要将基板上所制造的腔体与硅桥的焊盘精确对准，但对准精度难以控制；为了提高芯片组装的可靠性，嵌入硅桥后对基板的平整度要求高；硅桥与基板热膨胀系数不匹配，热-机械可靠性较差。

考虑到上述技术问题，本公开实施例中提供了一种多芯片封装结构，包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与和第二芯片单元电连接。根据本公开实施例提供的技术方案，由于互联桥设置在两个芯片单元的上表面，以电连接两个芯片单元，从而无需在基板上挖腔以嵌入硅桥，就可以实现多个芯片的互连，因此本公开提供的多芯片封装结构在确保包括至少两个互连的芯片单元的前提下，使得多芯片封装结构的制造工艺的难度降低，且对封装设备的要求较低，从而降低了该多芯片封装结构的制造成本。

图1示出根据本公开的实施例的多芯片封装结构的结构图。如图1所示，所述多芯片封装结构100包括第一芯片单元101、第二芯片单元102、基板103以及互联桥104。

其中，基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与和第二芯片单元电连接。

在本公开一实施方式中，所述第一芯片单元和所述第二芯片单元可以理解为有源芯片。

在本公开一实施方式中，所述基板可以理解为是有机基板、陶瓷基板等其他可能类型的基板。

在本公开一实施方式中，所述互联桥可以理解为是有源芯片，或者无源硅转接板。当互连桥为硅转接板时，互连桥可以采用高性能、高集成密度的硅转接板。

在本公开一实施方式中，第一芯片单元和第二芯片单元之间的互连通过位于上方的互连桥实现。由于芯片之间的互连取决于互连桥，因此保证了芯片之间的互连密度和传输速率，避免了互联桥与基板的CTE不匹配的问题。

需要说明的是，在上述实施方式中，是以多芯片封装结构包括第一芯片单元和第二芯片单元为例进行说明的，当然，多芯片封装结构还可以包括其他芯片单元。对于其他芯片单元之间的互连，可以参照上述实施方式中对第一芯片单元和第二芯片单元之间的互连的解释和说明，对此不再赘述。

相关技术中需要通过在基板上挖腔嵌入硅桥，还需要通过基板工艺制造的过孔实现引脚扇出，最终多芯片的集成密度在一定程度上依赖于基板工艺，然而本公开实施方式中的多芯片封装结构中不需要嵌入互连桥，去除了腔体的制造工艺，从而降低工艺制造难度，也不存在腔体与芯片背面的可靠性问题，且因芯片间互连完全取决于硅互连桥，保证了芯片间互连密度和传输速率，不受限于基板，另外避免了互联桥与基板的CTE不匹配的问题。

此外，由于互连桥分别与第一芯片单元和第二芯片单元直接电连接，从而不存在基板上的过孔与硅桥焊盘的精确对准问题，对准精度易控制。

本公开提供一种多芯片封装结构，包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与和第二芯片单元电连接。由于互联桥设置在两个芯片单元的上表面，以电连接两个芯片单元，从而无需在基板上挖腔以嵌入硅桥，就可以实现多个芯片的互连，因此本公开提供的多芯片封装结构在确保包括至少两个互连的芯片单元的前提下，使得多芯片封装结构的制造工艺的难度降低，且对封装设备的要求较低，从而降低了该多芯片封装结构的制造成本。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括第一连接件105。

其中，第一芯片单元和互联桥的一端通过第一连接件电连接。

在本公开一实施方式中，第一连接件可以理解为是凸点、金属柱或焊球。

在本公开一实施方式中，第一芯片单元和互连桥的焊点一一对准。

在本公开一实施方式中，对第一连接件的尺寸(例如球高度)不作限定，符合组装要求、且方便组装即可。

在公开的实施方式中，第一芯片单元和互联桥的一端可以直接通过第一连接件电连接，无需基板和互联桥精确对准，就可以实现第一芯片单元和互联桥的电连接，从而降低了封装结构的制造工艺的难度。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：第二连接件106。

其中，第二芯片单元和互联桥的另一端通过第二连接件电连接。

在本公开一实施方式中，所述第二连接件可以理解为是凸点、金属柱或焊球。

在本公开一实施方式中，第二连接件的尺寸和第一连接件的尺寸可以相同或不同，对第二连接件的尺寸(例如球高度)不作限定，符合组装要求、且方便组装即可。

在公开的实施方式中，第二芯片单元和互联桥的另一端可以直接通过第二连接件电连接，无需基板和互联桥精确对准，就可以实现第二芯片单元和互联桥的电连接，从而降低了封装结构的制造工艺的难度。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：第一粘接层107。

其中，第一芯片单元和基板通过第一粘接层粘接。

在本公开一实施方式中，所述第一粘接层可以理解为是由粘接胶形成。粘接胶可以包括导电胶、导热胶或者紫外胶。

在本公开的实施方式中，通过第一粘接层，可以将第一芯片单元粘接在基板的上表面，当第一芯片单元和第二芯片单元的下表面(即背面)存在高度差异时，可以通过第一粘接层来补偿，以调整不同芯片单元的高度差异，从而降低了多个器件组装的工艺难度。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：第二粘接层108。

其中，第二芯片单元和基板通过第二粘接层粘接。

在本公开一实施方式中，所述第二粘接层可以理解为是由粘接胶形成。粘接胶可以包括导电胶、导热胶或者紫外胶。

在本公开的实施方式中，通过第二粘接层，可以将第二芯片单元粘接在基板的上表面，当第一芯片单元和第二芯片单元的下表面(即背面)存在高度差异时，可以通过第二粘接层来补偿，以调整不同芯片单元的高度差异，从而降低了多个器件组装的工艺难度。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：第一键合线109；

其中，第一芯片单元的引脚和基板上的电路通过第一键合线连接。

在本公开一实施方式中，第一键合线可以作为导线，起到连接第一芯片单元和基板的作用。第一键合线按照材质可以分为：键合金线和键合铝线。

在本公开一实施方式中，第一芯片单元的引脚可以是部分引脚。

在本公开一实施方式中，当第一芯片单元的引脚为部分引脚时，该部分引脚可以理解为是低速引脚或电源引脚。

在本公开的实施方式中，由于可以通过第一键合线，连接第一芯片单元的引脚和基板上的电路，因此无需其他复杂的工艺，既可以实现第一芯片单元和外部的互连，使得封装结构的制造工艺的难度降低，另外由于对基板的要求不高，因此降低了基板的制造工艺的难度，从而减少了多芯片封装结构的制造成本。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：第二键合线110。

其中，第二芯片单元的引脚和基板上的电路通过第二键合线连接。

在本公开一实施方式中，第二键合线可以作为导线，起到连接第二芯片单元和基板的作用。第二键合线按照材质可以分为：键合金线和键合铝线。

在本公开一实施方式中，第二芯片单元的引脚可以是部分引脚。

在本公开一实施方式中，当第二芯片单元的引脚为部分引脚时，该部分引脚可以理解为是低速引脚或电源引脚。

在本公开的实施方式中，由于可以通过第二键合线，连接第二芯片单元的引脚和基板上的电路，因此无需其他复杂的工艺，既可以实现第二芯片单元和外部的互连，使得封装结构的制造工艺的难度降低，另外由于对基板的要求不高，因此降低了基板的制造工艺的难度，从而减少了多芯片封装结构的制造成本。

在本公开一实施方式中，如图1所示，所述多芯片封装结构还可包括：焊球111。

其中，焊球，位于基板的下方，与基板的下表面连接。

在本公开一实施方式中，所述焊球可以理解为是球栅阵列封装(Ball GridArray，BGA)的焊球。焊球可以包括锡铅焊球或锡银铜焊球等。

在本公开一实施方式中，在基板的下表面可以分布任意数量的焊球，具体可以根据实际情况确定，本公开的实施方式对此不作限定。

在本公开一实施方式中，所述焊球用于将基板焊接在印制电路板(PrintedCircuit Board，PCB)板上，以与PCB板电性连接。

在本公开的实施方式中，多芯片封装结构还可包括焊球，通过焊球将基板固定在PCB板上的条件下，可以确保基板的电学性能不受影响。

在本公开一实施方式中，所述多芯片封装结构还可包括：模塑介质层112。

其中，模塑介质层，位于第一芯片单元、第二芯片单元、基板以及互联桥的上方。

在本公开一实施方式中，模塑介质层可以理解为是模塑介质包覆在第一芯片单元、第二芯片单元、基板以及互联桥的上方所形成的。模塑介质可以为熔融塑料，例如，模塑介质为热固热塑性塑料。

在本公开的实施方式中，由于模塑介质层，位于第一芯片单元、第二芯片单元、基板以及互联桥的上方，因此模塑介质层可以包覆住封装结构的内部器件，对封装结构中的芯片等器件形成保护，防止空气中的水分对其损坏，也可以防止对各个器件的磕碰，提高了多芯片封装结构的可靠性。

在本公开另一实施方式中，为了避免多芯片封装结构中各个器件的热膨胀系数CTE不匹配问题，且同时考虑到散热问题，可以通过在第一芯片单元、第二芯片单元、基板以及互联桥的上方加金属盖来保护各个器件。

图2示出根据本公开的实施例的多芯片封装结构的制造方法的流程图，该制造方法可应用于上述实施方式中如图1所示的多芯片封装结构。如图2所示，所述制造方法方法包括以下步骤S201–S203：

在步骤S201中，电连接第一芯片单元的第一表面和互联桥的一端。

在步骤S202中，电连接第二芯片单元的第二表面和互联桥的另一端。

在步骤S203中，连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面。

其中，第一表面和第三表面相背，第二表面和第四表面相背。

在本公开一实施方式中，所述多芯片封装结构可适用于配置有集成芯片的计算机、计算设备、电子设备等等。

在本公开一实施方式中，所述第一芯片单元和所述第二芯片单元可以理解为有源芯片。

在本公开一实施方式中，所述第一表面为如图1所示的第一芯片单元101的上表面，第三表面为第一芯片单元101的下表面。

在本公开一实施方式中，所述第二表面为如图1所示的第二芯片单元102的上表面，第四表面为第二芯片单元102的下表面。

在本公开一实施方式中，所述基板可以理解为是有机基板、陶瓷基板等其他可能类型的基板。

在本公开一实施方式中，所述互联桥可以理解为是有源芯片，或者无源硅转接板。当互连桥为硅转接板时，互连桥可以采用高性能、高集成密度的硅转接板。

在本公开一实施方式中，第一芯片单元和第二芯片单元之间的互连通过位于上方的互连桥实现。由于芯片之间的互连取决于互连桥，因此保证了芯片之间的互连密度和传输速率，且互连桥与芯片单元材料一致，也避免了互联桥与基板的CTE不匹配的问题。

需要说明的是，在上述实施方式中，是以多芯片封装结构包括第一芯片单元和第二芯片单元为例进行说明的，当然，多芯片封装结构还可以包括其他芯片单元。对于其他芯片单元之间的互连，可以参照上述实施方式中对第一芯片单元和第二芯片单元之间的互连的解释和说明，对此不再赘述。

相关技术中需要通过在基板上挖腔嵌入硅桥，还需要通过基板工艺制造的过孔实现引脚扇出，最终多芯片的集成密度在一定程度上依赖于基板工艺，然而本公开实施方式中的多芯片封装结构中不需要嵌入互连桥，去除了腔体的制造工艺，从而降低工艺制造难度，也不存在腔体与芯片背面的可靠性问题，且因芯片间互连完全取决于硅互连桥，保证了芯片间互连密度和传输速率，不受限于基板，也避免了互联桥与基板的CTE不匹配的问题。

此外，由于互连桥分别与第一芯片单元和第二芯片单元直接连接，从而不存在基板上的过孔与硅桥焊盘的精确对准问题。

本公开的实施方式提供一种多芯片封装结构的制造方法，由于可以将互联桥设置在两个芯片单元的上表面，以电连接两个芯片单元，从而无需在基板上挖腔以嵌入硅桥，就可以实现多个芯片的互连，因此本公开提供的多芯片封装结构的制造方法可以在确保包括至少两个互连的芯片单元的前提下，使多芯片封装结构的制造工艺的难度降低，且对封装设备的要求较低，从而降低了该多芯片封装结构的制造成本。

在本公开一实施方式中，所述步骤S201，即所述电连接第一芯片单元的第一表面和互联桥的一端的步骤，可包括下述步骤：

使用多个第一连接件，电连接第一芯片单元的第一表面与互联桥的一端。

在本公开一实施方式中，第一连接件可以理解为是凸点、金属柱或焊球。

在本公开一实施方式中，第一芯片单元和互连桥的焊点一一对应。

在本公开一实施方式中，对第一连接件的尺寸(例如球高度)不作限定，符合组装要求、且方便组装即可。

在公开的实施方式中，第一芯片单元和互联桥的一端可以直接通过第一连接件电连接，无需第一芯片单元和互联桥精确对准，就可以实现第一芯片单元和互联桥的电连接，使得第一芯片单元和互联桥的对准难度降低，从而降低了封装结构的制造工艺的难度。

在本公开一实施方式中，所述步骤S202，即所述电连接第二芯片单元的第二表面和互联桥的另一端的步骤，可包括下述步骤：

使用多个第二连接件，电连接第二芯片单元的第二表面与互联桥的另一端。

在本公开一实施方式中，所述第二连接件可以理解为是凸点、金属柱或焊球。

在本公开一实施方式中，第二连接件的尺寸和第一连接件的尺寸可以相同或不同，对第二连接件的尺寸(例如球高度)不作限定，符合组装要求、且方便组装即可。

在公开的实施方式中，第二芯片单元和互联桥的另一端可以直接通过第二连接件电连接，无需第二芯片单元和互联桥精确对准，就可以实现第二芯片单元和互联桥的电连接，使得第二芯片单元和互联桥的对准难度降低，从而降低了封装结构的制造工艺的难度。

在本公开一实施方式中，所述步骤S203中的连接基板和第一芯片单元的第三表面的步骤，可包括下述步骤：

使用第一粘接层，将第一芯片单元的第三表面和基板的上表面粘接。

在本公开一实施方式中，所述第一粘接层可以理解为是由粘接胶形成。粘接胶可以包括导电胶、导热胶或者紫外胶。

在本公开的实施方式中，通过第一粘接层，可以将第一芯片单元粘接在基板的上表面，当第一芯片单元和第二芯片单元的下表面(即背面)存在高度差异时，可以通过第一粘接层来补偿，以调整不同芯片单元的高度差异，从而降低了多个器件组装的工艺难度。

在本公开一实施方式中，所述步骤S203中的连接基板和第二芯片单元的第四表面的步骤，可包括下述步骤：

使用第二粘接层，将第二芯片单元的第四表面和基板的上表面粘接。

在本公开一实施方式中，所述第二粘接层可以理解为是由粘接胶形成。粘接胶可以包括导电胶、导热胶或者紫外胶。

在本公开的实施方式中，通过第二粘接层，可以将第二芯片单元粘接在基板的上表面，当第一芯片单元和第二芯片单元的下表面(即背面)存在高度差异时，可以通过第二粘接层来补偿，以调整不同芯片单元的高度差异，从而降低了多个器件组装的工艺难度。

在本公开一实施方式中，所述步骤S203中的连接基板和第一芯片单元的第三表面的步骤之后，所述方法还可包括下述步骤：

使用第一键合线，连接第一芯片单元的引脚和基板上的电路。

在本公开一实施方式中，第一键合线可以作为导线，起到连接第一芯片单元和基板的作用。第一键合线按照材质可以分为：键合金线和键合银线。

在本公开一实施方式中，第一芯片单元的引脚可以是部分引脚。

在本公开一实施方式中，当第一芯片单元的引脚为部分引脚时，该部分引脚可以理解为是低速引脚或电源引脚。

在本公开一实施方式中，可以采用打线工艺，将第一键合线的一端连接至第一芯片单元的引脚，并将第一键合线的另一端连接至基板上的电路。

在本公开的实施方式中，由于可以通过第一键合线，连接第一芯片单元的引脚和基板上的电路，因此无需其他复杂的工艺，既可以实现第一芯片单元和外部的互连，使得封装结构的制造工艺的难度降低，另外由于对基板的要求不高，因此降低了基板的制造工艺的难度，从而减少了多芯片封装结构的制造成本。

在本公开一实施方式中，所述步骤S203中的连接基板和第二芯片单元的第四表面之后，所述方法还可包括下述步骤：

通过第二键合线，连接第二芯片单元的引脚和基板上的电路。

在本公开一实施方式中，第二键合线可以作为导线，起到连接第二芯片单元和基板的作用。第二键合线按照材质可以分为：键合金线和键合银线。

在本公开一实施方式中，第二芯片单元的引脚可以是部分引脚。

在本公开一实施方式中，当第二芯片单元的引脚为部分引脚时，该部分引脚可以理解为是低速引脚或电源引脚。

在本公开一实施方式中，可以采用打线工艺，将第二键合线的一端连接至第二芯片单元的引脚，并将第二键合线的另一端连接至基板上的电路。

在本公开的实施方式中，由于可以通过第二键合线，连接第二芯片单元的引脚和基板上的电路，因此无需其他复杂的工艺，既可以实现第二芯片单元和外部的互连，使得封装结构的制造工艺的难度降低，另外由于对基板的要求不高，因此降低了基板的制造工艺的难度，从而减少了多芯片封装结构的制造成本。

在本公开一实施方式中，所述步骤S203，即所述连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面的步骤之后，所述方法还可包括下述步骤：

在基板的下表面植焊球。

在本公开一实施方式中，所述焊球可以理解为是球栅阵列封装(Ball GridArray，BGA)的焊球。焊球可以包括锡铅焊球或锡银铜焊球等。

在本公开一实施方式中，在基板的下表面可以分布任意数量的焊球，具体可以根据实际情况确定，本公开的实施方式对此不作限定。

在本公开一实施方式中，所述焊球用于将基板焊接在印制电路板(PrintedCircuit Board，PCB)板上。

在本公开的实施方式中，多芯片封装结构还可包括焊球，从而在通过焊球将基板固定在PCB板上的条件下，可以确保基板的电学性能不受影响。

在本公开一实施方式中，所述步骤S203，即所述连接基板和第一芯片单元的第三表面，并连接基板和第二芯片单元的第四表面的步骤之后，所述方法还可包括下述步骤：

在第一芯片单元、第二芯片单元、基板以及互联桥的上方填充模塑介质，形成模塑介质层。

在本公开一实施方式中，可以理解为是采用模塑成型工艺，在第一芯片单元、第二芯片单元、基板以及互联桥的上方填充模塑介质，形成模塑介质层。

在本公开一实施方式中，模塑介质层可以理解为是模塑介质包覆在第一芯片单元、第二芯片单元、基板以及互联桥的上方所形成的。模塑介质可以为熔融塑料，例如，模塑介质为热固热塑性塑料。

在本公开的实施方式中，由于模塑介质层，位于第一芯片单元、第二芯片单元、基板以及互联桥的上方，因此模塑介质层可以包覆住封装结构的内部器件，对封装结构中的芯片等器件形成保护，防止空气中的水分对其损坏，也可以防止对各个器件的磕碰，提高了多芯片封装结构的可靠性。

对于上述步骤S201至S203的执行顺序，本公开实施例对此不作限定。另外，本公开实施例对于在步骤S203之后执行的各个步骤的先后顺序也不作限定，可以根据实际情况确定。

基于上述实施方式中如图1所示的多芯片封装结构，和如图2所示的多芯片封装结构的制造方法，在本公开一实施方式中，提供了多芯片封装结构的一种制作和组装工艺流程图，具体步骤如下：

如图3所示，互连桥104倒装在第一芯片单元101上，形成一个整体结构113，；基于该一个整体结构113，如图4所示，将第二芯片单元102倒装在该一个整体结构113，形成另一个整体结构114。

基于上述步骤，第一芯片单元和互连桥之间的焊球，以及第二芯片单元和互连桥之间的焊球的球尺寸不要求完全一样，降低了组装难度。

如图5所示，所示制造基板103，在基板103上植焊球111得到如图6所示的结构。

如图7所示，在本公开一实施方式中，为了防止后续的步骤影响BGA焊球，通过凹槽式的支架将带有BGA焊球的基板支撑起来。

如图7所示，通过第一粘接层107和第二粘接层108将上述步骤中得到的整体结构114粘接在基板的上表面。具体地，是将整体结构114中的第一芯片单元101和第二芯片单元102分别粘接在基板103的上表面。

如图8所示，采用打线工艺，使用第一键合线109将第一芯片单元的引脚与基板上的电路连接起来，并使用第二键合线110将第二芯片单元的引脚和基板上的电路连接起来。

如图9所示，在第一芯片单元、第二芯片单元、基板以及互联桥的上方填充模塑介质，通过模塑成型Molding工艺，形成模塑介质层112。

去除图9中的支架后，得到如图10所示的多芯片封装结构。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (18)

1.一种多芯片封装结构，其特征在于，包括第一芯片单元、第二芯片单元、基板以及互联桥；

所述基板，位于所述第一芯片单元和所述第二芯片单元的下方，与所述第一芯片单元和所述第二芯片单元连接；

所述互联桥，位于所述第一芯片单元和所述第二芯片单元的上方，所述互联桥的一端与所述第一芯片单元电连接，所述互联桥的另一端与所述第二芯片单元电连接。

2.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第一连接件；

所述第一芯片单元和所述互联桥的一端通过所述第一连接件电连接。

3.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第二连接件；

所述第二芯片单元和所述互联桥的另一端通过所述第二连接件电连接。

4.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第一粘接层；

所述第一芯片单元和所述基板通过所述第一粘接层粘接。

5.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第二粘接层；

所述第二芯片单元和所述基板通过所述第二粘接层粘接。

6.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第一键合线；

所述第一芯片单元的引脚和所述基板上的电路通过所述第一键合线连接。

7.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：第二键合线；

所述第二芯片单元的引脚和所述基板上的电路通过所述第二键合线连接。

8.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：焊球；

所述焊球，位于所述基板的下方，与所述基板的下表面连接。

9.根据权利要求1所述的多芯片封装结构，其特征在于，还包括：模塑介质层；

所述模塑介质层，位于所述第一芯片单元、所述第二芯片单元、所述基板以及所述互联桥的上方。

10.一种多芯片封装结构的制造方法，其特征在于，所述方法包括：

电连接第一芯片单元的第一表面和互联桥的一端；

电连接第二芯片单元的第二表面和所述互联桥的另一端；

连接基板和所述第一芯片单元的第三表面，并连接所述基板和所述第二芯片单元的第四表面；

其中，所述第一表面和所述第三表面相背，所述第二表面和所述第四表面相背。

11.根据权利要求10所述的制造方法，其特征在于，所述电连接第一芯片单元的第一表面和互联桥的一端，包括：

使用多个第一连接件，电连接所述第一芯片单元的所述第一表面与所述互联桥的一端。

12.根据权利要求10所述的制造方法，其特征在于，所述电连接第二芯片单元的第二表面和所述互联桥的另一端，包括：

使用多个第二连接件，电连接所述第二芯片单元的所述第二表面与所述互联桥的另一端。

13.根据权利要求10所述的制造方法，其特征在于，所述连接基板和所述第一芯片单元的第三表面，包括：

使用第一粘接层，将所述第一芯片单元的第三表面和所述基板的上表面粘接。

14.根据权利要求10所述的制造方法，其特征在于，所述连接所述基板和所述第二芯片单元的第四表面，包括：

使用第二粘接层，将所述第二芯片单元的第四表面和所述基板的上表面粘接。

15.根据权利要求10所述的制造方法，其特征在于，所述连接基板和所述第一芯片单元的第三表面之后，所述方法还包括：

使用第一键合线，连接所述第一芯片单元的引脚和所述基板上的电路。

16.根据权利要求10所述的制造方法，其特征在于，所述连接所述基板和所述第二芯片单元的第四表面之后，所述方法还包括：

使用第二键合线，连接所述第二芯片单元的引脚和所述基板上的电路。

17.根据权利要求10所述的制造方法，其特征在于，所述连接基板和所述第一芯片单元的第三表面，并连接所述基板和所述第二芯片单元的第四表面之后，所述方法还包括：

在所述基板的下表面植焊球。

18.根据权利要求10所述的制造方法，其特征在于，所述连接基板和所述第一芯片单元的第三表面，并连接所述基板和所述第二芯片单元的第四表面之后，所述方法还包括：

在所述第一芯片单元、所述第二芯片单元、所述基板以及所述互联桥的上方填充模塑介质，形成模塑介质层。

Images