JP2006059883A - インターフェイスモジュール付lsiパッケージ - Google Patents
インターフェイスモジュール付lsiパッケージ Download PDFInfo
- Publication number
- JP2006059883A JP2006059883A JP2004237722A JP2004237722A JP2006059883A JP 2006059883 A JP2006059883 A JP 2006059883A JP 2004237722 A JP2004237722 A JP 2004237722A JP 2004237722 A JP2004237722 A JP 2004237722A JP 2006059883 A JP2006059883 A JP 2006059883A
- Authority
- JP
- Japan
- Prior art keywords
- interface module
- interposer
- speed signal
- electrical
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Optical Couplings Of Light Guides (AREA)
Abstract
【課題】構造が複雑化することによるコスト上昇や半田付けが干渉するといった実装上の問題を無くすことができ、インターフェイスの高スループット化をはかり得るインターフェイスモジュール付LSIパッケージを提供する。
【解決手段】インターフェースモジュール付LSIパッケージ1は、信号処理LSI2が搭載され、接続端子5を有するインターポーザ3と、高速信号を外部配線するための光ファイバ8およびソケット13に対応した入出力ピン12を有する光インターフェイスモジュール7とを備えてなり、インターポーザ3および光インターフェイスモジュール7がループ電極16および平板電極20の少なくともいずれかをそれぞれ有し、インターポーザ3および光インターフェイスモジュール7がループ電極16および平板電極20の少なくともいずれかにより誘導結合、静電結合、及びこれらの複合結合により電気的に接続される。
【選択図】図1
【解決手段】インターフェースモジュール付LSIパッケージ1は、信号処理LSI2が搭載され、接続端子5を有するインターポーザ3と、高速信号を外部配線するための光ファイバ8およびソケット13に対応した入出力ピン12を有する光インターフェイスモジュール7とを備えてなり、インターポーザ3および光インターフェイスモジュール7がループ電極16および平板電極20の少なくともいずれかをそれぞれ有し、インターポーザ3および光インターフェイスモジュール7がループ電極16および平板電極20の少なくともいずれかにより誘導結合、静電結合、及びこれらの複合結合により電気的に接続される。
【選択図】図1
Description
本発明は、高速信号を外部配線するためのインターフェイスモジュールを備えたインターフェイスモジュール付LSIパッケージに関する。
近年、LSIのクロック周波数は益々高くなっており、パーソナルコンピュータ用のCPUにおいてもGHz以上が実用化されている。しかしながら、LSI間インターフェイスのスループット向上のペースは、クロック周波数の上昇に比較すると緩やかで、これがパーソナルコンピュータの性能のボトルネックとなっている。そのため、インターフェイスの高スループット化の研究開発が盛んに行われている。
インターフェイスのスループット向上には、1端子当たりの信号周波数の向上と端子数の増加が必要である。しかし、端子数を多くするとLSIやパッケージの面積が大きくなり、内部配線長が長くなって高周波動作が不可能になるという制限があるため、1端子当たりの周波数を高くすることが大きな課題となっている。一方、1端子当たりの周波数を高くすると、電気信号の減衰は大きくなり、インピーダンス不整合による反射の影響が大きくなるため、線路長に制限が生じる。そのため、高速信号伝送路としてインピーダンス不整合や減衰量を極力抑えた伝送線路を用いる必要がある。実装ボードに伝送線路を精度良く作成することは、コストの上昇を招くだけでなく、高速化に伴って誘電損失や表皮効果による導体損失などが大きくなり、十分な距離を伝送することが困難となってくる。したがって、高速信号用配線を実装ボード上に配線することなく、インターポーザ上のみで配線し、インターポーザ上の搭載した光素子で光電気変換し伝送は光で行う方式が研究されている。例えば、特許文献1、非特許文献1などの例がある。
特開2004−31455号公報
畠山意知郎,外8名,光I/O内蔵モジュール(1)モジュール構成と設計指針,電子情報通信学会エレクトロニクスソサイエティ大会,2003,C−3−123,p.256
特許文献1の場合、光素子がインターポーザ基板上に直接ベアチップ実装されており、インターポーザ基板を実装ボードへ実装する時に光導波路と光結合させる構造になっているため、実装ボードとインターポーザの熱膨張係数の違いなどから光学精度を維持することが困難である。また、光素子が剥き出しであると信頼性の確保が難しいため、光素子部を信号伝送に使用する波長で透明な樹脂等で埋め込むなどの方法を取る必要があるが、実装ボード上での作業が必要になり、製造上制約が多く、コストがかかるという問題がある。さらに、実装ボードに光導波路を別途貼り付ける必要があるため、実装工程が複雑化しコストが上昇するといった問題がある。また、光素子の故障時には、高価な信号処理LSIごと交換する必要が生じるという問題もある。
また、非特許文献1の構造では、LSIパッケージに光部品を直接搭載する方式となっているため、光部品を搭載した状態で、LSIパッケージを実装ボードにリフロー実装するか、あるいは、LSIパッケージを実装ボードにリフロー実装した後に、光部品を搭載する必要があり、熱的に弱い光部品や組立材(接着剤など)とボード実装時のリフロー実装が干渉する構造となっている。また、LSIの半田付け、光インターフェイスモジュールの半田付け、場合によってはインターポーザの半田付けが互いに干渉するため、実装の手順に制限が出るなど、実装上の問題がある。さらに、光コネクタの位置を保持するためには、押圧保持機構が別に必要になるなど、光接続をコネクタ化したことにより機構が大きくなりやすい。すなわち、光コネクタの実装精度は数μm〜10μm程度と高い精度が要求されるため、コネクタの保持機構は小型化が困難であり大型化しやすい。そのため、LSIの上部に取り付けられるヒートシンクに逃げを作るなど構造が複雑化することによるコスト上昇や、光インターフェイスモジュールの放熱用ヒートシンクを取り付けることが困難になるという問題がある。
また、一般に信号の周波数が高くなってくると、1端子当たりの消費電力は大きくなる傾向にある。例えば、パーソナルコンピュータなどに用いられるCPUでは近年70〜80Wに達するLSIもある。そこで、信号処理LSI上には、ヒートスプレッダと巨大なヒートシンクを設け放熱面積を稼いで、ファンなどで強制空冷を行う構造がとられる。一方、前述したとおり、信号処理LSIとインターフェイスモジュール間の配線長は、極力短くする必要があるため、信号処理LSI用のヒートシンクを設置した場合、インターフェイスモジュール用の別のヒートシンクを設ける場所的余裕がなくなる。
さらに、この場合においても、インターフェイスモジュールが半田付けされているため、インターフェイスモジュールの故障時には、高価な信号処理LSIごと交換する必要が生じるという問題もある。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、構造が複雑化することによるコスト上昇や半田付けが干渉するといった実装上の問題を無くすことができ、インターフェイスの高スループット化をはかり得るインターフェイスモジュール付LSIパッケージを提供することにある。
本発明の一の形態によれば、信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および実装ボード接続用ソケットに対応したソケット接続用電気端子を有するインターフェイスモジュールとを備えてなり、前記インターポーザおよび前記インターフェイスモジュールがループ電極および平板電極の少なくともいずれかをそれぞれ有し、前記インターポーザおよび前記インターフェイスモジュールが前記ループ電極および前記平板電極の少なくともいずれかにより誘導結合、静電結合、およびこれらの複合結合により電気的に接続されることを特徴とするインターフェースモジュール付LSIパッケージが提供される。
本発明の他の形態によれば、信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および実装ボード接続用ソケットに対応したソケット接続用電気端子を有するインターフェイスモジュールと、前記インターポーザおよび前記インターフェイスモジュールの少なくとも一方に搭載された電気コネクタと、少なくとも一方の端部が前記電気コネクタに接続されたフレキシブル電気配線とを備えてなり、前記インターポーザおよび前記インターフェイスモジュールが電気的に接続される電気接続端子をそれぞれ有し、前記電気接続端子が前記フレキシブル電気配線により電気的に接続されることを特徴とするインターフェースモジュール付LSIパッケージが提供される。
本発明の他の形態によれば、信号処理LSIが搭載され、高速信号用電気端子およびソケット接続用端子ピンを有するインターポーザと、高速信号を外部配線するための伝送線路および高速信号用電気端子およびソケット接続用端子ピンを有するインターフェイスモジュールと、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子を相互に電気的に接続させる高速信号用配線と、前記インターポーザのソケット接続用端子ピンおよび前記インターフェイスモジュールのソケット接続用端子ピンと前記嵌合可能なジャックを有するソケットとを備えてなり、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子が前記高速信号用電気端子のたわみによる押圧力で前記高速信号用配線に対して機械的接触して互いに電気的に接続され、前記機械的接触が前記インターポーザのソケット接続用端子ピンおよび前記インターフェイスモジュールのソケット接続用端子ピンと前記ジャックとがそれぞれ嵌合されることにより保持されることを特徴とするインターフェースモジュール付LSIパッケージが提供される。
本発明の他の形態によれば、信号処理LSIが搭載され、高速信号用電気端子およびソケット接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および高速信号用電気端子およびソケット接続用電気端子を有するインターフェイスモジュールと、接続端子を有し、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子を相互に電気的に接続させる高速信号用配線と、接続端子を有し、前記インターポーザのソケット接続用電気端子および前記インターフェイスモジュールのソケット接続用電気端子に電気的に接続されるソケットとを備えてなり、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子が前記高速信号用配線の接続端子のたわみによる押圧力で前記高速信号用配線に対して機械的接触して互いに電気的に接続され、前記機械的接触を保持する押圧力保持機構をさらに有することを特徴とするインターフェースモジュール付LSIパッケージが提供される。
本発明の他の形態によれば、信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための光ファイバを有するインターフェイスモジュールとを備えてなり、前記インターポーザおよび前記インターフェイスモジュールが電気的に接続される電気接続端子をそれぞれ有し、前記電気接続端子がボード実装用半田より低い融点を有する半田により接続されることを特徴とするインターフェースモジュール付LSIパッケージが提供される。
本発明によれば、インターフェイスモジュールをピグテール型(伝送線路の一端をインターフェイスモジュール内に含む構造)として光学的結合或いは電気的接続保持構造を含めて別パッケージに収め小型化をはかると共に、インターフェイスモジュールとインターポーザを、これらに設けた電気接続端子を介して電気的に接続する構造とすることで、前述した課題を解決することができる。
より具体的には、実装ボードに高速信号用配線を持たないため、信号処理LSIとインターフェイスモジュールとの間の電気配線長を短くでき、これにより高価な伝送線路を要することなく高スループットのインターフェイスモジュールを実装することができる。また、インターフェイスモジュールの外部配線はコネクタによる結合ではなく、直接結合されているので、インターフェイスモジュールの構造が複雑化することもない。さらに、インターポーザとインターフェイスモジュールとを電気接続端子により結合可能にしているので、インターポーザとインターフェイスモジュールとの半田付けが干渉するといった問題はない。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施形態)
図1は本発明の第1の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図2(a)及び図2(b)は本発明の第1の実施形態に係る高速信号用配線の接続部の拡大図であり、図3は本発明の第1の実施形態に係るインターフェイスモジュール付LSIパッケージの実装工程を示す図である。
図1は本発明の第1の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図2(a)及び図2(b)は本発明の第1の実施形態に係る高速信号用配線の接続部の拡大図であり、図3は本発明の第1の実施形態に係るインターフェイスモジュール付LSIパッケージの実装工程を示す図である。
図1の1はインターフェイスモジュール付LSIパッケージであり、インターフェイスモジュール1は信号処理LSI2を備えている。信号処理LSI2はインターポーザ3に搭載されており、信号処理LSI2とインターポーザ3とは電気的に接続されている。
インターポーザ3には高速信号用配線4が配線されており、高速信号用配線4は信号処理LSI2の信号入出力端子(図示せず)に電気的に接続されている。高速信号用配線4の他端は、インターポーザ3の表面側に引き出されている。インターポーザ3の下面には、電源供給や、低速のコントロール信号などの入出力を行うための接続端子5(実装ボード接続用電気端子)が配置されており、接続端子5と実装ボード6とは電気的に接続されている。
7は光インターフェイスモジュールであり、この光インターフェイスモジュール7はインターフェイスIC、光素子、高速信号を外部配線するための光ファイバ8(伝送線路)、光ファイバ8と光素子の光結合系、フレキシブル配線基板9(以下FPCと記す)などを有しており、支持基板であるスティフナー10上に実装され、全体をモールド樹脂11などにより保護されている。
光インターフェイスモジュール7は2種類の入出力部を有している。具体的には、一方の入出力部は実装ボード6側に設けられ、後述するソケット13に対応した入出力ピン12(ソケット接続用電気端子)であり、低速のコントロール信号や電源信号などを伝送するものである。入出力ピン12は、実装ボード6上に実装されたソケット13(実装ボード接続用ソケット)に接続されている。他方の入出力部は光インターフェイスモジュール7と高速信号用配線4とを電気的に接続させる電気接続部14であり、高速信号を伝送するものである。電気接続部14は、突起15により高速信号用配線4と所定の間隔をおいて配置されている。
図2(a)は、誘導結合の1例を示す図である。16は高速信号用配線4の一部に設けられたループ電極である。ループ電極16はインターポーザ3の周辺部で図のように各端子ごとにループを形成しており、スルーホール17を介して別のレイヤーにリターン18を有している。リターン18をそのまま接地や電源に接続することでループアンテナとして働くが、ここに終端抵抗を接続して進行波型のアンテナとすることも出来る。19は外部の電界の影響や磁界のクロストークを防止するためのシールドで、スルーホール22により電源や接地レベルに短絡されている。この構造と同じ構造のものを電気接続部14に作成し、適切なギャップを置いて対向させることでそれぞれ出力、受信アンテナとして働き磁気結合優位の誘導結合による無押圧電気接続が実現される。
図2(b)は、静電結合の1例を示す図である。20は高速信号用配線4の一部に設けられた平板電極で、たとえば図2(b)のように差動配線ペアを形成している。21は各差動ペアを電気的に分離するためのグランドラインである。この構造のものを電気接続部14にも設けておき、適切なギャップで対向させることにより平行平板を形成して、電界結合優位の静電結合により電気接続が可能である。なお、これらの静電結合による電気接続では当然直流は結合されず、交流結合となることはいうまでも無い。
このようなインターフェイスモジュール付LSIパッケージ1を実装ボード6に実装するには、まず、信号処理LSI2が搭載されたインターポーザ3を実装ボード6に接続端子5で電気的に接続する。その際、望ましくは同時にソケット13および他の実装部品を実装ボード6に実装する。その後、インターポーザ3側のループ電極16又は平板電極20と、光インターフェイスモジュール7のループ電極16又は平板電極20とを位置合わせする。そして、ソケット13に入出力ピン12を差し込むと同時に、電気接続部14で光インターフェイスモジュール7と高速信号用配線4とを電気的に接続する。ここで、電気接続部14は、誘導結合、静電結合、或いはこれらの複合結合により電気的に接続される構造で、直接機械的には接触していない。この構造であれば、ギャップ方向の高さ誤差を設計の仕様範囲内に設計しておくことで、押圧力が無い状態で電気的に接続が可能となる。その際のギャップを規定するために、ギャップに相当する突起15を設けておくことで、接続特性の安定化が図れる。
このような構造によれば、通常のBGAパッケージLSIの実装とほぼ同等の工程で、実装ボード6にインターポーザ3を実装後(図3の状態)に、光インターフェイスモジュール7を電気接続することができる(図1の状態)。即ち、実装ボード6上へ他の部品と共にインターポーザ3の電気実装、即ちリフローやレーザ加熱などといった熱処理後に、光インターフェイスモジュール7を搭載可能であり、電気実装親和性が高い構造である。
また、光インターフェイスモジュール7は、別個にパッケージングされるため、信頼性の確保が可能で、さらにそれ自体で検査可能な構造であり、光素子不良による実装ボード6の歩留り低下を抑制可能である。さらに、光インターフェイスモジュール7は、電気実装により熱処理なしに実装できるため、ピグテール方式採用による実装への制限が少なくて済む。もちろん、高速信号は実装ボード6の配線を経由せずに、インターポーザ3から電気接続部14を経由して光インターフェイスモジュール7に到るため、距離が短くて済み高周波信号を伝送可能である。
さらに、光ファイバ8を横方向から挿入しているので、光インターフェイスモジュール7の厚さを薄く形成することができる。従って、インターポーザ3に対して、信号処理LSI2の上面よりも光インターフェイス7の上面の高さを低くでき、信号処理LSI2に対する大きなヒートシンクの設置スペースを確保することが容易となる。また、ループ電極16間或いは平板電極20間のギャップに接着剤を挿入して固定強度を付加することも可能である。
(第2の実施形態)
図4は本発明の第2の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図5は本発明の第2の実施形態に係る光インターフェイスモジュールの接続工程を示す図であり、図6は本発明の第2の実施形態に係るFPC付きインターポーザの上面図を示している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図4は本発明の第2の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図5は本発明の第2の実施形態に係る光インターフェイスモジュールの接続工程を示す図であり、図6は本発明の第2の実施形態に係るFPC付きインターポーザの上面図を示している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図4に示されるようにインターポーザ3上にはFPCコネクタ31(電気コネクタ)が搭載されており、また光インターフェイスモジュール7上にもFPCコネクタ32(電気コネクタ)が搭載されている。FPC9の両端はそれぞれFPCコネクタ31,32に接続されており、FPCコネクタ31,32を介してインターポーザ3の電気接続端子(図示せず)および光インターフェイスモジュール7の電気接続端子(図示せず)に電気的に接続されている。
このようなインターフェイスモジュール付LSIパッケージ1を実装ボード6に実装するには、まず、信号処理LSI2およびFPCコネクタ31が搭載されたインターポーザ3を実装ボード6に接続端子5で電気的に接続する。その際、望ましくは同時にソケット13および他の実装部品を実装ボード6に実装する。その後、図5に示されるようにFPC9の一端が接続されたFPCコネクタ32が搭載された光インターフェイスモジュール7の入出力ピン12をソケット13に差し込むとともにFPC9の他端をFPCコネクタ31に挿入して接続する。
この構造によっても、インターポーザ2およびソケット13を実装ボード6に搭載した後、ソケット13への挿入により光インターフェイスモジュール7の電源および低速のコントロール信号などを接続し、FPC9により高速信号用配線4と接続することが出来、従来のリフロー実装などと親和性の高い構造を提供可能である。
なお、FPCコネクタ31,32は必ずしも両者ともに必要ではなく、光インターフェースモジュール7側のFPCコネクタ32かインターポーザ3側のFPCコネクタ31のいずれか一方あれば、後から光インターフェースモジュール7を搭載することが可能である。例えば、FPCコネクタ32のみの場合、図6に示したようにインターポーザ3側は、FPC9の電極配線9aを直接インターポーザ3上の高速信号用配線4と電導性接着剤やAuスタッドバンプ33などにより接続しておけばよい。
(第3の実施形態)
図7は本発明の第3の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図8は本発明の第3の実施形態に係る高速信号用配線の接続部の拡大図であり、図9は本発明の第3の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図7は本発明の第3の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図8は本発明の第3の実施形態に係る高速信号用配線の接続部の拡大図であり、図9は本発明の第3の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図7に示されるように本実施形態では、インターポーザ3は、実装ボード6に半田バンプ41で接続されたソケット42に入出力ピン43(ソケット接続用端子ピン)で接続されている。具体的には、ソケット42には入出力ピン43と勘合可能なジャック44が形成されており、入出力ピン43とジャック44とを勘合させることにより、インターポーザ3がソケット42に接続される。入出力ピン43は数百MHz以下の低速信号やコントロール信号、電源などを供給するための入出力を行うためのものである。
高速信号用配線4は、インターポーザ3の信号処理LSI2搭載面(上面)側には引き出さず、ソケット42側に設置された高速信号用電気端子45と接続されている。高速信号用電気端子45は、高速信号用配線46に押し当てられることにより接続されている。光インターフェイスモジュール7はインターポーザ3と同様に低速信号や電源は入出力ピン47により接続され、高速信号のみ高速信号用電気端子48により高速信号用配線46に接続されている。
光インターフェイスモジュール7の入出力ピン48をソケット42のジャック44に差し込むと、図8に示されるように高速信号用電気端子48は高速信号用配線46と接触して横方向にすべる力を受けるため、ばねとして機能し、復元力によって高速信号用配線46に押圧される。入出力ピン47がジャック44に差し込まれているために、ばねが復元することが阻害され、復元力は維持され接続が維持される。インターポーザ3側の高速信号用電気端子45についても同様である。
このようなインターフェイスモジュール付LSIパッケージ1を実装ボード6に実装するには、まず、ソケット42を実装ボード6に実装する。その際、望ましくは同時に他の実装部品を実装ボード6に実装する。その後、図9に示されるように信号処理LSI2が搭載されたインターポーザ3および光インターフェイスモジュール7の高速信号用電気端子45,48と高速信号用配線46とを位置合わせするとともに入出力ピン43,47をジャック44に嵌合させる。
この構造によっても、インターポーザ3用のソケット42を実装ボード6に実装した後に、インターポーザ3および光インターフェイスモジュール7を熱処理などを加えることなく装着できるため、従来のボード実装に干渉しないで実装可能なインターフェイス付きLSIパッケージ1の提供が可能である。
また、この構造によれば、ソケット42のピン抜け防止機構があれば外部に別途固定部材を特別に準備する必要は無く、信頼性の高い構造を単純な構造で実現可能であるという特徴を持つ。
(第4の実施形態)
図10は本発明の第4の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図11は本発明の第4の実施形態に係る高速信号用配線の接続部の拡大図であり、図12は本発明の第4の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図10は本発明の第4の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図11は本発明の第4の実施形態に係る高速信号用配線の接続部の拡大図であり、図12は本発明の第4の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図10に示されるように本実施形態では、インターポーザ3は、実装ボード6に接続ピン51で接続されたソケット52に接続されている。実装ボード6と接続ピン51とは、半田53により固定されている。
インターポーザ3のソケット52側の接続面には、ランド54(ソケット接続用電気端子)およびランド55(高速信号用電気端子)が形成されている。ソケット52の上面にはこのランド54に接触するための接続端子56が設けられている。ランド54が接続端子56に接触することにより、接続端子56および接続ピン51を介してインターポーザ3が実装ボード6に電気的に接続される。インターポーザ3の高速信号用配線4は、ランド55に接続され、接続端子57を介して、ソケット52に形成された高速信号用配線58と接続されている。
光インターフェイスモジュール7のソケット52側の接続面には、ランド59(ソケット接続用電気端子)およびランド60(高速信号用電気端子)が形成されている。ランド59が接続端子56に接触することにより、接続端子56および接続ピン51を介して光インターフェイスモジュール7が実装ボード6に電気的に接続され、低速信号およびコントロール信号、電源などが供給される。光インターフェイスモジュール7のランド60は、接続端子57を介して、ソケット52に形成された高速信号用配線58と接続されている。
図11に示されるように、接続端子56,57は可塑性のあるばね構造をしており、ランド54等が接触押圧されることにより復元力によって圧力を生じる。したがって、この構造では、図10に示したようにヒートシンク61等とともにインターポーザ3および光インターフェイスモジュール7をソケット52方向に押し付ける押し付け機構62が必要である。押し付け機構62は、実装ボード6上に形成されたリテンション治具63に係合させることによりヒートシンク61を実装ボード6方向に押し付ける機構であり、これによってインターポーザ3と光インターフェイスモジュール7が同時にソケット52方向に押し付けられて、電気接続の押圧力を保持する機構となっている。
このようなインターフェイスモジュール付LSIパッケージ1を実装ボード6に実装するには、まず、ソケット52を実装ボード6に実装する。その際、望ましくは同時に他の実装部品を実装ボード6に実装する。その後、図12に示されるように信号処理LSI2が搭載されたインターポーザ3および光インターフェイスモジュール7のランド55,60と高速信号用配線58とを位置合わせし、接続端子56,57にランド54等を押し付ける。その後、押し付け機構62を取り付けて、押圧力を保持する。
この構造の特徴は、高速信号と低速信号、電源などの端子を同じ構造をとることが可能であるため、ソケット52の構造やインターポーザ3、光インターフェイスモジュール7の構造が単純化され、コストを低減できるとともに、ピン接続を用いていないため、入出力端子の高密度化が可能であるという特徴がある。
また、この構造によっても、インターポーザ3用のソケット52を実装ボード6に実装した後に、インターポーザ3および光インターフェイスモジュール7を熱処理などを加えることなく装着できるため、従来のボード実装に干渉しないで実装可能なインターフェイス付きLSIパッケージ1の提供が可能である。
(第5の実施形態)
図13は本発明の第5の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図14は本発明の第5の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図13は本発明の第5の実施形態に係るインターフェイスモジュール付LSIパッケージの概略構成を示す図であり、図14は本発明の第5の実施形態に係る光インターフェイスモジュールの接続工程を示す図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図13に示されるように本実施形態では、インターポーザ3の高速信号用配線4に接続された電気接続端子(図示せず)と光インターフェイスモジュール7の電気接続端子(図示せず)とがボード実装用半田より低い融点を有する半田71により接続されていることが特徴である。ここで、ボード実装用半田は、BGA等の場合には例えば半田ボールであり、PGA等の場合には例えばピンと実装ボードとを固定する半田である。本実施形態では、接続端子5がボード実装用半田である。半田71は、たとえばSn−Bi−AgやSn57Biなどの低融点半田からなる。これらの半田組成であれば、融点が約150℃以下であるため、インターポーザ3の実装と干渉することも無く、また光インターフェイスモジュール7に含まれている、光素子や光部品、特に光ファイバを保持する固定部材に悪影響を及ぼすことも無く実装可能である。そのため、非常にシンプルな構造で電気実装と親和性の良いインターフェイスモジュール付きLSIパッケージ1の提供を可能とする。光ファイバ固定部材は低コスト化のためには樹脂を使用することが望ましいが、樹脂を用いた場合、その樹脂の軟化点よりも工程温度が高くなると光ファイバ8を精度よく保持しておくことが困難になる。半田実装の場合、充分な濡れ性や装置や環境の変動に影響されないように、実装温度は半田金属の融点よりも高い温度に設定する必要があり、実用上問題の無い時間で工程を流すためには、半田の融点よりも10℃〜20℃のオーバーシュートは避けられない。したがって、光ファイバ8の固定部材の軟化点よりも20℃低い温度より半田71の融点が高い場合、オーバーシュートにより実装温度が軟化点を超える危険性があるため、半田71の融点は固定部材の軟化点より20℃引いた温度より下であることが好ましい。
このようなインターフェイスモジュール付LSIパッケージ1を実装ボード6に実装するには、まず、信号処理LSI2が搭載されたインターポーザ3を実装ボード6に接続端子5で電気的に接続する。その後、インターポーザ3に対する光インターフェイスモジュール7の位置を合わせた後、図14に示されるように半田71によりインターポーザ3の電気接続端子と光インターフェイスモジュール7の電気接続端子を接続する。
上記のとおり、本発明は上述の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施形態及び運用技術が明らかとなろう。
例えば、光インターフェイスモジュール7はそれぞれ1〜2個搭載した例を示しているが、数量に制限は無く、インターポーザ3の4辺にそれぞれ1〜2個搭載したようなアーキテクチャアであっても良い。また、第4の実施形態の押し付け機構62は、ヒートシンクとインターフェイスモジュールおよびインターポーザの間に挿入されていてもよく、その場合ヒートシンクは別の固定部材を用いて固定することも可能である。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。さらに、その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
1…インターフェイスモジュール付きLSIパッケージ、2…信号処理LSI、3…インターポーザ、4…高速信号用配線、5…接続端子、6…実装ボード、7…光インターフェイスモジュール、8…光ファイバ、9…フレキシブル配線基板、12…入出力ピン、16…ループ電極、20…平板電極、31,32…FPCコネクタ、42…ソケット、43,47…入出力ピン、44…ジャック、45,48…高速信号用電気端子、46…高速信号用配線、52…ソケット、54,55,59,60…ランド、56,57…接続端子、58…高速信号用配線、62…押し付け機構、71…半田。
Claims (5)
- 信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および実装ボード接続用ソケットに対応したソケット接続用電気端子を有するインターフェイスモジュールとを備えてなり、
前記インターポーザおよび前記インターフェイスモジュールがループ電極および平板電極の少なくともいずれかをそれぞれ有し、前記インターポーザおよび前記インターフェイスモジュールが前記ループ電極および前記平板電極の少なくともいずれかにより誘導結合、静電結合、およびこれらの複合結合により電気的に接続されることを特徴とするインターフェースモジュール付LSIパッケージ。 - 信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および実装ボード接続用ソケットに対応したソケット接続用電気端子を有するインターフェイスモジュールと、前記インターポーザおよび前記インターフェイスモジュールの少なくとも一方に搭載された電気コネクタと、少なくとも一方の端部が前記電気コネクタに接続されたフレキシブル電気配線とを備えてなり、
前記インターポーザおよび前記インターフェイスモジュールが電気的に接続される電気接続端子をそれぞれ有し、前記電気接続端子が前記フレキシブル電気配線により電気的に接続されることを特徴とするインターフェースモジュール付LSIパッケージ。 - 信号処理LSIが搭載され、高速信号用電気端子およびソケット接続用端子ピンを有するインターポーザと、高速信号を外部配線するための伝送線路および高速信号用電気端子およびソケット接続用端子ピンを有するインターフェイスモジュールと、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子を相互に電気的に接続させる高速信号用配線と、前記インターポーザのソケット接続用端子ピンおよび前記インターフェイスモジュールのソケット接続用端子ピンと前記嵌合可能なジャックを有するソケットとを備えてなり、
前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子が前記高速信号用電気端子のたわみによる押圧力で前記高速信号用配線に対して機械的接触して互いに電気的に接続され、前記機械的接触が前記インターポーザのソケット接続用端子ピンおよび前記インターフェイスモジュールのソケット接続用端子ピンと前記ジャックとがそれぞれ嵌合されることにより保持されることを特徴とするインターフェースモジュール付LSIパッケージ。 - 信号処理LSIが搭載され、高速信号用電気端子およびソケット接続用電気端子を有するインターポーザと、高速信号を外部配線するための伝送線路および高速信号用電気端子およびソケット接続用電気端子を有するインターフェイスモジュールと、接続端子を有し、前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子を相互に電気的に接続させる高速信号用配線と、接続端子を有し、前記インターポーザのソケット接続用電気端子および前記インターフェイスモジュールのソケット接続用電気端子に電気的に接続されるソケットとを備えてなり、
前記インターポーザの高速信号用電気端子および前記インターフェイスモジュールの高速信号用電気端子が前記高速信号用配線の接続端子のたわみによる押圧力で前記高速信号用配線に対して機械的接触して互いに電気的に接続され、前記機械的接触を保持する押圧力保持機構をさらに有することを特徴とするインターフェースモジュール付LSIパッケージ。 - 信号処理LSIが搭載され、実装ボード接続用電気端子を有するインターポーザと、高速信号を外部配線するための光ファイバを有するインターフェイスモジュールとを備えてなり、
前記インターポーザおよび前記インターフェイスモジュールが電気的に接続される電気接続端子をそれぞれ有し、前記電気接続端子がボード実装用半田より低い融点を有する半田により接続されることを特徴とするインターフェースモジュール付LSIパッケージ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237722A JP2006059883A (ja) | 2004-08-17 | 2004-08-17 | インターフェイスモジュール付lsiパッケージ |
TW094127356A TWI278075B (en) | 2004-08-17 | 2005-08-11 | LSI package with interface module, transmission line package, and ribbon optical transmission line |
KR1020050074835A KR100776848B1 (ko) | 2004-08-17 | 2005-08-16 | 전송선로 실장체 |
US11/205,142 US20060050493A1 (en) | 2004-08-17 | 2005-08-17 | LSI package with interface module, transmission line package, and ribbon optical transmission line |
CNB200510129101XA CN100446242C (zh) | 2004-08-17 | 2005-08-17 | 带有接口模块的lsi封装 |
KR1020070064537A KR100766559B1 (ko) | 2004-08-17 | 2007-06-28 | 인터페이스모듈 부착 엘에스아이 패키지와, 전송선로실장체 및, 리본 광전송선로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237722A JP2006059883A (ja) | 2004-08-17 | 2004-08-17 | インターフェイスモジュール付lsiパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006059883A true JP2006059883A (ja) | 2006-03-02 |
Family
ID=36107124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237722A Pending JP2006059883A (ja) | 2004-08-17 | 2004-08-17 | インターフェイスモジュール付lsiパッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006059883A (ja) |
CN (1) | CN100446242C (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008040307A2 (de) | 2006-09-25 | 2008-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente |
JP2009177337A (ja) * | 2008-01-22 | 2009-08-06 | Sony Corp | 光通信装置及びその製造方法 |
WO2010131578A1 (ja) * | 2009-05-12 | 2010-11-18 | 日本電気株式会社 | 光信号入出力器内蔵半導体装置及びそれを搭載した電子機器 |
JP2010267666A (ja) * | 2009-05-12 | 2010-11-25 | Fuji Xerox Co Ltd | 半導体装置 |
US7931411B2 (en) | 2008-09-03 | 2011-04-26 | Renesas Electronics Corporation | Optical transmission apparatus to which optical cable is connected |
JP2012042648A (ja) * | 2010-08-18 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 空間光変調器および露光装置 |
US8345424B2 (en) | 2008-02-19 | 2013-01-01 | Nec Corporation | Optical interconnection device |
JP2014003202A (ja) * | 2012-06-20 | 2014-01-09 | Ngk Spark Plug Co Ltd | 光電気混載ユニット、素子搭載モジュール |
JP2021092627A (ja) * | 2019-12-09 | 2021-06-17 | 新光電気工業株式会社 | 光モジュール及びその製造方法 |
EP3876009A1 (en) * | 2020-03-04 | 2021-09-08 | INTEL Corporation | Dual-sided co-packaged optics for high bandwidth networking applications |
WO2022190184A1 (ja) * | 2021-03-09 | 2022-09-15 | 三菱電機株式会社 | 半導体モジュール |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110687641A (zh) * | 2018-07-05 | 2020-01-14 | 上海瑞波电子科技有限公司 | 一种具有散热功能的光引擎 |
US20210210478A1 (en) * | 2020-03-04 | 2021-07-08 | Intel Corporation | Packaging solutions for high bandwidth networking applications |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU635172B2 (en) * | 1991-05-13 | 1993-03-11 | Nippon Telegraph & Telephone Corporation | Multifiber optical connector plug with low reflection and low insertion loss |
JPH06268122A (ja) * | 1993-03-12 | 1994-09-22 | Hitachi Ltd | 半導体装置 |
JPH0745952A (ja) * | 1993-07-26 | 1995-02-14 | Hitachi Ltd | 薄型多層プリント配線板 |
US5585671A (en) * | 1994-10-07 | 1996-12-17 | Nagesh; Voddarahalli K. | Reliable low thermal resistance package for high power flip clip ICs |
JP2000174186A (ja) * | 1998-12-08 | 2000-06-23 | Hitachi Ltd | 半導体装置およびその実装方法 |
US6191478B1 (en) * | 1999-06-07 | 2001-02-20 | Agilent Technologies Inc. | Demountable heat spreader and high reliability flip chip package assembly |
US6906407B2 (en) * | 2002-07-09 | 2005-06-14 | Lucent Technologies Inc. | Field programmable gate array assembly |
-
2004
- 2004-08-17 JP JP2004237722A patent/JP2006059883A/ja active Pending
-
2005
- 2005-08-17 CN CNB200510129101XA patent/CN100446242C/zh not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2067390B1 (de) * | 2006-09-25 | 2015-01-28 | OSRAM Opto Semiconductors GmbH | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente |
US8638565B2 (en) | 2006-09-25 | 2014-01-28 | Osram Opto Semiconductors Gmbh | Arrangement of optoelectronic components |
WO2008040307A2 (de) | 2006-09-25 | 2008-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente |
JP2009177337A (ja) * | 2008-01-22 | 2009-08-06 | Sony Corp | 光通信装置及びその製造方法 |
JP4656156B2 (ja) * | 2008-01-22 | 2011-03-23 | ソニー株式会社 | 光通信装置 |
US8345424B2 (en) | 2008-02-19 | 2013-01-01 | Nec Corporation | Optical interconnection device |
US7931411B2 (en) | 2008-09-03 | 2011-04-26 | Renesas Electronics Corporation | Optical transmission apparatus to which optical cable is connected |
JP2010267666A (ja) * | 2009-05-12 | 2010-11-25 | Fuji Xerox Co Ltd | 半導体装置 |
WO2010131578A1 (ja) * | 2009-05-12 | 2010-11-18 | 日本電気株式会社 | 光信号入出力器内蔵半導体装置及びそれを搭載した電子機器 |
JP2012042648A (ja) * | 2010-08-18 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 空間光変調器および露光装置 |
JP2014003202A (ja) * | 2012-06-20 | 2014-01-09 | Ngk Spark Plug Co Ltd | 光電気混載ユニット、素子搭載モジュール |
JP2021092627A (ja) * | 2019-12-09 | 2021-06-17 | 新光電気工業株式会社 | 光モジュール及びその製造方法 |
JP7358224B2 (ja) | 2019-12-09 | 2023-10-10 | 新光電気工業株式会社 | 光モジュール及びその製造方法 |
US11217573B2 (en) | 2020-03-04 | 2022-01-04 | Intel Corporation | Dual-sided co-packaged optics for high bandwidth networking applications |
EP3876009A1 (en) * | 2020-03-04 | 2021-09-08 | INTEL Corporation | Dual-sided co-packaged optics for high bandwidth networking applications |
US11830863B2 (en) | 2020-03-04 | 2023-11-28 | Intel Corporation | Dual-sided co-packaged optics for high bandwidth networking applications |
WO2022190184A1 (ja) * | 2021-03-09 | 2022-09-15 | 三菱電機株式会社 | 半導体モジュール |
JPWO2022190184A1 (ja) * | 2021-03-09 | 2022-09-15 | ||
JP7278516B2 (ja) | 2021-03-09 | 2023-05-19 | 三菱電機株式会社 | 半導体モジュール |
GB2619437A (en) * | 2021-03-09 | 2023-12-06 | Mitsubishi Electric Corp | Semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
CN1770446A (zh) | 2006-05-10 |
CN100446242C (zh) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825739B2 (ja) | 光電気混載基板と光電気パッケージとの構造体 | |
JP4197668B2 (ja) | インターフェイスモジュール付lsiパッケージとインターフェイスモジュール及び接続保持機構 | |
KR100802854B1 (ko) | Lsi 패키지, 실장체 및 그 제조 방법 | |
JP4131935B2 (ja) | インターフェイスモジュールとインターフェイスモジュール付lsiパッケージ及びその実装方法 | |
US6879032B2 (en) | Folded flex circuit interconnect having a grid array interface | |
JP4395036B2 (ja) | 光モジュール | |
US20170023748A1 (en) | Film interposer for integrated circuit devices | |
US7249897B2 (en) | Optical module | |
US7931411B2 (en) | Optical transmission apparatus to which optical cable is connected | |
US20060095639A1 (en) | Structures and methods for proximity communication using bridge chips | |
US9568695B2 (en) | Package structure of optical connector | |
JP2007249194A (ja) | 光モジュール | |
US11456393B2 (en) | Optical module | |
US7315669B2 (en) | Photoelectric transducer and photoelectric transducer element array | |
JP2006059883A (ja) | インターフェイスモジュール付lsiパッケージ | |
US20170068055A1 (en) | Optical module connector and printed board assembly | |
JP4654807B2 (ja) | 光情報処理装置 | |
CN111916419B (zh) | 用于光电模块的电耦合配件和方法 | |
KR20110038522A (ko) | 광인쇄회로기판 및 그 제조방법 | |
TW201702660A (zh) | 中間板光學模組(mbom)主散熱片 | |
JP2015109347A (ja) | 高周波モジュール | |
CN117452567A (zh) | 一种光电组件、光模块及光通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |