KR100645414B1

KR100645414B1 - 광 반도체 모듈 및 그 제조 방법

Info

Publication number: KR100645414B1
Application number: KR1020040112792A
Authority: KR
Inventors: 후루야마히데또; 하마사끼히로시
Original assignee: 가부시끼가이샤 도시바
Priority date: 2003-12-26
Filing date: 2004-12-27
Publication date: 2006-11-14
Also published as: TW200600868A; TWI263813B; EP1548475B1; KR20050067098A; US7192199B2; DE602004032008D1; EP1548475A1; CN1637451A; US20050141824A1; CN100370293C

Abstract

광 반도체 모듈에서, 투명 수지 스페이서는 광 가이드와 반도체 장치 사이에 삽입된다. 결과적으로, 광 반도체 모듈은 반사광에 의한 영향을 억제하도록 최소로 요구된 부재들(members)로 형성된다. 또한, 광 반도체 모듈은 고비용의 제조 단계를 사용하지 않고 제조될 수 있다.

광 반도체 모듈, 광 가이드, 광 결합단, 광전자 페룰, 투명 수지 스페이서

Description

광 반도체 모듈 및 그 제조 방법{OPTICAL SEMICONDUCTOR MODULE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 광 반도체 모듈의 구성을 개략적으로 도시한 단면도.

도 2는 여기에 일체된 도 1에 도시한 광 반도체 모듈을 구비한 광 인터페이스 모듈의 구성을 개략적으로 도시한 단면도.

도 3은 도 1에 도시한 전체 광 반도체 모듈의 외관을 도시한 경사도.

도 4는 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 5는 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 6은 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 7은 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 8은 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 9는 도 1에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 10은 도 1에 도시한 광 반도체 모듈의 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 11은 도 1에 도시한 광 반도체 모듈의 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 12는 도 1에 도시한 광 반도체 모듈의 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 13은 도 1에 도시한 광 반도체 모듈의 또 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 14는 도 1에 도시한 광 반도체 모듈의 또 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 15는 도 1에 도시한 광 반도체 모듈의 또 다른 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 16은 본 발명의 제2 실시예에 따른 광 반도체 모듈의 구성을 개략적으로 도시한 단면도.

도 17은 도 16에 도시한 전체 광 반도체 모듈의 외관을 개략적으로 도시한 경사도.

도 18은 도 16에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 19는 도 16에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 20은 도 16에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

도 21은 도 16에 도시한 광 반도체 모듈의 제조 방법을 설명하기 위한 제조 공정을 개략적으로 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 광전자 페룰

2 : 전극 패드

3 : 반도체 디바이스

4 : 광섬유

5 : 보호 커버층

6 : 투명 수지 스페이서

7 : 투명 언더필 수지

<관련 출원들에 대한 상호 참조>

본 출원은 2003년 12월 26에 출원된 이전의 일본 특허 출원 제2003-432231호 및 제2003-432232호에 근거한 것으로 이에 대한 우선권을 주장하고, 이 전체 내용 은 본 명세서에 참조로 통합된다.

본 발명은 광 반도체 모듈 및 그 제조 방법에 관한 것으로, 특히 단거리에 걸쳐 광 전송용으로 채택되고 상대적으로 단순한 구조를 갖는 안정적 광 결합을 실현할 수 있는 광 반도체 모듈에 관한 것이다.

바이폴라 트랜지스터 또는 전계 효과 트랜지스터와 같은 전자 디바이스의 성능의 향상으로 인해 대규모 집적 회로에서 오퍼레이팅 속도의 급격한 향상이 이루어졌다. 그러나, LSI 내부의 오퍼레이팅 속도가 달성되었다고 해도, LSI가 탑재된 인쇄 회로 기판 레벨에서의 오퍼레이팅 속도는 LSI 내부의 속도보다 낮은 레벨로 억제되어, 오퍼레이팅 속도는 내부에 포함된 인쇄 회로 기판에 대해서 랙 레벨(rack level)로 더 낮아진다. 억제된 오퍼레이팅 속도는 오퍼레이팅 주파수의 고도(elevation)를 따라가는 전기 배선의 전송 손실과, 노이즈 및 전자기 간섭의 증가에서 기인한다. 신호 품질을 보증하기 위해서, 오퍼레이팅 주파수가 배선 길이의 증가와 함께 낮은 레벨로 억제되기 때문에 오퍼레이팅 속도가 낮은 레벨로 억제되는 것은 피할 수 없다. 이것은, 전기 배선 장치에 있어서, LSI의 오퍼레이팅 속도보다는 탑재 기술이 시스템의 오퍼레이팅 속도를 제어한다는 경향이 최근들어 보다 강해지고 있다는 것을 나타낸다.

전기 배선 장치와 관련된 상기 주지된 문제에 있어서, 광학적으로 다른 LSI와 연결된 여러 광 배선 장치들이, 예를 들면, 일본 특허 공개(Kokai) 제2000-347072호에 개시되어 있는 바와 같이 제안되고 있다. 광 배선은, 예를 들어, 100GHz를 초과하는 주파수를 갖는 AC 영역 및 DC 영역에서의 손실에 관하여 주파수 에 거의 의존하지 않으며, 배선 경로는 전자기 간섭 또는 전기 접지 전위 변동 노이즈에서 실질적으로 자유롭다. 이러한 상황에서는, 수 Gbps의 배선을 용이하게 획득할 수 있다. 다른 LSI들 사이에서 이러한 종류의 광 배선을 실현하기 위해서는, 예를 들어, 앞에서 인용된, 일본 특허 공개 제2000-347072호에 개시된 바와 같은, 단순화된 구조를 갖는 광 반도체 모듈이 필요하다. 또한, 많은 수의 광 전송로들이 LSI 배선으로 요구되고, 광 반도체 모듈이 매우 낮은 비용으로 제조될 필요가 있다.

일반적으로, 화상 형성 렌즈 등이 광 반도체 모듈에 일체되고, 광 가이드 결합부(optical guide coupling section)는 커넥터 구조를 갖는다. 이러한 상황에서, 많은 경우 광 반도체 모듈을 충분히 소형화하는 것은 곤란하다. 반면에, 앞서 인용된, 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈에서는, 광 가이드와 같은 광 전송로가 일체형 구조를 형성하기 위해서 반도체 디바이스에 직접 연결된다. 결과적으로, 상대적으로 용이하게 소형화가 이루어질 수 있다. 그러나, 특정 구성은 이하 지적하는 바와 같은 여러 문제들을 일으킨다.

구체적으로, 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈에서, 광 가이드 및 그의 홀딩 부재(holding member)는 일체형으로 형성되고, 패턴 전극은 반도체 디바이스를 상기 일체형 구조에 탑재하기 위해서 홀딩 부재 위에 형성된다. 이것은, 광 가이드 홀딩 부재의 매우 작은 에지부에서 전극의 패턴 전송 또는 패턴 서술(pattern depiction)을 수행할 필요가 있다는 것을 말한다. 보다 구체적으로, 수 미터들 내지 다수 미터들의 가이드가 탑재되어야 하는 상태에서 수 마이 크론의 정확성을 갖는 패터닝이 실행될 필요가 있다. 이 제조 방법으로 광 반도체 모듈을 제조하는 것은 실질적으로 곤란하다. 그러나, 적어도 배열된 반도체 디바이스를 사용하는 경우에 특정 방법을 사용하는 것은 절대적으로 필요하다. 이것은, 특정 제조 방법에 의해서 대량 생산을 기초로 하여 광 반도체 모듈을 제조하는 것이 실질적으로 불가능함을 나타낸다. 대안으로, 특정 제조 방법으로 사용하는 경우에는, 생산 수율이 매우 낮다.

앞서 인용한, 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈에서는, 광 가이드의 에지 표면 및 반도체 디바이스가 탑재된 평면은 실질적으로 동일한 평면이고, 광 가이드 및 반도체 디바이스는 서로 연결되도록 서로 매우 근접하게 위치됨을 주지하여야만 한다. 그러나, 전형적인 고속 광 신호 소스인, 표면 방출 레이저는 반사된 광, 즉 표면 방출 레이저 자체에서 방출된 레이저 광에 민감하며 표면 방출 레이저로 다시 보내지도록 반사된다. 바꾸어 말하면, 광섬유 결합부로부터 반사된 광(근단 반사)은 표면 방출 레이저 내에서 고유하다. 이것은, 예를 들어, 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈내의 광 가이드의 광 방출 평면에서 반사된 광(장단 반사)에 대한 조치를 취한다는 것이 중요함을 나타낸다. 광 절연체(optical isolator)를 사용하는 방법은 상기 문제에 대해서 가장 신뢰할 수 있는 대책을 제공한다. 그러나, 광 절연체는 매우 고가이다. 또한, 부가적인 문제는 광 절연체를 일체화하기 위한 공간이 모듈을 현저하게 거대하게 한다는 점이다.

또다른 대책으로서, 광 가이드의 에지 표면에 반사 방지 코팅을 입히거나 광 가이드의 에지 표면에 오브리크(oblique) 프로세싱을 적용하는 것을 생각할 수 있다. 이 방법은 반사된 광에 대한 대책으로서 확실히 효과적이다. 그러나, 일본 특허 공개 제2000-347072호와 같은 종래 기술에서는, 광 가이드 및 홀딩 부재는 반도체 디바이스용 패턴 전극을 형성하기 위해서 일체된다. 결과적으로, 패턴 내에 형성될 비반사 코팅이 또한 필요하다. 전술한 기술에서 생산성에 관한 문제를 발생시키기 위해서는 정확한 패턴 형성이 필요하다.

표면 방출 레이저 및 광 가이드 사이에서의 거리를 적절히 설정함으로써 반사된 광에 의한 영향을 완화할 수 있다. 보다 구체적으로, 표면 방출 레이저 및 광 가이드 사이에서의 거리가 매우 멀다면, 광 전송 자체를 어렵게 하여 광 결합을 단지 약하게 한다. 이 점에 대하여, 표면 방출 레이저 및 광 섬유 사이에서의 거리가 적절히 설정된다면, 광 결합이 확실히 낮아지게 된다는 점을 주지하여야 한다. 그러나, 반사광도 감소된다. 이것은, 반사된 광에 의한 영향이 광 전송의 성능을 유지하는 동안 상당히 억제될 수 있음을 나타낸다.

그러나, 앞서 인용된 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈에서는, 반도체 디바이스와 광섬유의 에지 사이의 거리를 제어하는 것이 실질적으로 곤란하다. 특히, 반도체 디바이스가 광섬유의 에지에서부터 약 100㎛ 떨어져 있는 경우에는, 스페이서(spacer)의 두께를 제어하거나 광섬유의 에치백(etch back)을 제어할 필요가 있어, 생산성이 매우 불량해진다.

가장 중요한 점은, 일본 특허 공개 제2000-347072호에 개시된 광 반도체 모듈이 될 때 연마(polishing)에 의해 광섬유의 에지 평면이 형성되어 광섬유의 에지 평면에 관한 제조 비용이 매우 높은 비중을 차지한다는 문제점을 야기시킨다는 점이다. 일반적으로, 연마 장치에 광섬유를 탑재하여, 굴곡(rough) 연마, 중간 연마 및 최종 연마를 포함하는 광섬유의 연마는 수 시간을 초과하는 긴 프로세싱 시간을 필요로 한다. 이것은, 생산성이 향상되지 않음을 나타낸다. 또한, 비용 절감이 제한된다.

본 발명의 목적은 최소 요구된 부재들로 형성되어, 반사된 광에 의한 영향을 억제하고 고비용의 제조 단계를 사용하지 않고 제조할 수 있는, 광 반도체 모듈과, 특정 광 반도체 모듈의 제조 방법을 제공하는 것이다.

본 발명의 양상에 따르면,

광 결합단을 갖는 광 가이드 - 상기 광 가이드는 광 신호를 가이드하도록 구성됨 -;

결합면을 갖는 광전자 페룰(optoelectronic ferrule) - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루 홀(guiding through hole)이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단에 대면하는 광 방출 또는 광 검출부를 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부와 상기 광 결합단을 광학적으로 연결함 -; 및

상기 제1 수지층 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈이 제공된다.

본 발명의 다른 양상에 따르면,

제각기 광 결합단을 갖고, 광 신호를 가이드하도록 구성된 광 가이드들;

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 각각 가지며 그 안에 상기 광 가이드들이 각각 삽입되는 가이딩 쓰루-홀들이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단들에 각각 대면하는 광 방출 또는 광 검출부들을 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단들 사이의 상기 갭 내에 각각 위치된 제1 수지 세그먼트들 - 상기 제1 수지 세그먼트들 각각은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 제1 수지 세그먼트들 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈이 제공된다.

본 발명의 다른 양상에 따르면,

광 결합단을 갖고, 광 신호를 가이드하도록 구성된 광 가이드;

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루-홀이 구 비됨 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 과립형 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 제1 수지층 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈이 제공된다.

본 발명의 또 다른 양상에 따르면,

광전자 페룰과 유사한 모양인 툴 내에 형성된 그루브 내에 제1 투명 수지를 로딩하는 단계;

상기 그루브와 교차하는 쓰루-홀 내에 광가이드를 삽입하고, 상기 광 가이드의 팁단에서 상기 제1 투명 수지를 펀칭하는 단계;

상기 광 가이드에 탑재된 상기 펀칭된 제1 수지 팁을 갖는 상기 광 가이드를 상기 쓰루-홀로부터 인출하는 단계; 및

상기 광전자 페룰의 결합면 상에 탑재된 반도체 디바이스에 상기 광 가이드가 접하도록 상기 광전자 페룰 내에 형성된 가이딩 쓰루-홀 내에 상기 광 가이드를 삽입하는 단계

를 포함하는 광 반도체 모듈의 제조 방법이 제공된다.

본 발명의 또 다른 양상에 따르면,

고형 또는 반고형 과립형 제1 투명 수지를 액형 제2 투명 수지와 혼합하고, 결과적인 혼합물을 광전자 페룰의 가이딩 쓰루-홀 내에 주입하는 단계;

상기 혼합물을 상기 광 가이드의 팁단 및 상기 광전자 페룰의 결합면에 탑재된 반도체 디바이스와 접촉시키도록 상기 광전자 페룰의 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 제2 투명 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법이 제공된다.

본 발명의 또 다른 양상에 따르면,

반도체 디바이스의 광 방출 또는 광 검출부 상에 투명 수지를 배치하는 단계;

상기 광 방출 또는 광 검출부가 광전자 페룰의 가이딩 쓰루-홀과 정렬되도록 상기 광전자 페룰의 결합면 상에 반도체 디바이스를 탑재하는 단계;

상기 투명 수지를 상기 광 가이드의 팁단과 접촉시키기 위해 상기 광전자 페룰의 상기 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 반도체 디바이스 주위로부터 액형 수지를 주입하고 상기 액형 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법이 제공된다.

본 발명의 또 다른 양상에 따르면,

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루-홀이 구비됨 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 결합면 상에 고정되고, 상기 개구부 주위에 배치되고, 상기 제1 수지층을 관통하여 상기 반도체 디바이스에 접속되는 돌출 전극들; 및

상기 제1 수지층 주위의 영역 및 상기 돌출 전극들 주위의 영역 내에 로드된 제2 수지

를 포함하는 광 반도체 모듈이 제공된다.

본 발명의 또 다른 양상에 따르면,

광 전송로들 및, 한 평면 상에 배열된 광 입출력 면들을 각각 갖는 상기 광 전송로들을 정렬하도록 구성된 복수의 쓰루-홀이 제공된 광전자 페룰;

반도체 디바이스;

상기 반도체 디바이스와 상기 평면을 서로 분리시키기 위해 상기 반도체 디바이스와 상기 평면 사이에 샌드위치된 투명 수지막;

상기 광 입출력 면들 주위에 배치되고, 상기 투명 수지막을 관통하여 상기 반도체 디바이스에 접속되는 돌출 전극; 및

상기 투명 수지막 주위의 영역, 및 상기 돌출 전극 주위의 영역 내에 로드된 수지

를 포함하는 광 반도체 모듈이 제공된다.

또한, 본 발명의 또 다른 양상에 따르면,

광전자 페룰의 돌출 전극이 형성되어 있는 평면 상에 투명 수지 시트를 배치하는 단계;

상기 돌출 전극의 팁이 상기 투명 수지 시트로부터 돌출할 수 있도록 상기 평면에 대해 상기 투명 수지 시트를 푸싱하는 단계;

반도체 디바이스를 상기 돌출 전극에 탑재하는 단계;

상기 투명 수지 시트가 상기 반도체 디바이스에 대해 푸싱될 수 있도록 상기 광전자 페룰의 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 반도체 디바이스 주위로부터 수지를 주입하고, 상기 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법이 제공된다.

본 발명의 각각의 실시예들에 따른 광 반도체 모듈 및 광 반도체 모듈의 제조 방법을 첨부한 도면들을 참조하여 지금 설명한다.

도 1은 본 발명의 제1 실시예에 따른 광 반도체 모듈의 구성을 개략적으로 도시한 단면도이다.

도 2에 도시한 바와 같이, 도 1에 도시한 본 발명의 광 반도체 모듈은 광 인터페이스 모듈(107)에 일체된다. 광 인터페이스 모듈(107)은 인쇄 회로 기판(106)에 배치된다. 또한, 광 인터페이스 모듈(107)과 LSI 패키지(101)와 같은 반도체 디바이스 또는 유닛은 LSI 패키지(101)가 탑재된 인터포저(interposer; 102)를 통해 서로 전기적으로 접속되어 있다. 부수적으로, 참조 번호 103, 105 및 109는 접속 단자를 나타낸다. 도면에 도시한 바와 같이, 인쇄 회로 기판(106)은 접속 단자(105)를 통해 인터포저(102)에 전기적으로 접속된다. 또한, LSI 패키지(101)는 접속 단자(103)를 통해 인터포저(102)에 전기적으로 접속된다. 외부 회로로부터 광 가이드 또는 섬유(115)를 통해 광 인터페이스 모듈(107)로 도입된 광 신호는 전기 신호로 변환된 후, 접속 단자(109)를 통해 인터포저(102) 내에 배열된 전기 배선들(104, 110)에 전송되고, 또한, 상기 전기 배선들(104, 110)을 통해 LSI 패키지(101)에 전송된다. 유사하게, LSI 패키지(101)로부터 전송된 전기 신호는 전기 배선들(104, 110) 및 접속 단자(109)를 통해 광 인터페이스 모듈(107)로 전송되어, 광 인터페이스 모듈(107) 내에서 광 신호로 변환된다. 이렇게 얻어진 광 신호는 광 가이드(115)를 통해 외부 회로에 전송된다. 도 2에 도시한 참조 번호 121은 LSI 패키지(101)를 쿨링하는 열발산판(heat sink)를 나타낸다.

도 1에 도시한 광 반도체 모듈은, 예를 들어 에폭시 수지와 유리 섬유를 혼합함으로써 준비된 재료로 형성된 광전자 페룰(optoelectronic ferrule; 1)을 포함한다. 광전자 페룰(1)은 1 내지 2 mm의 두께 Ta와 약 2 내지 3 mm의 길이 Lb를 갖 는 것이 적당하다. 가이드 홀(8)은 광전자 페룰(1)의 길이 방향에 형성된다. 광섬유(4)와 같은 광 가이드는 기계적으로 유지되도록 가이드 홀(8)로 삽입된다. 광 가이드는 광섬유(4)와, 광섬유(4)를 커버링하고 보호하기 위한 보호 커버층(5)으로 이루어진다. 그러나, 보호 커버층(5)은, 외부 형상의 위치가 광섬유(4)의 삽입부에서 정확하게 결정되도록 가이드 홀(8) 내에 삽입된 광섬유(4)의 일부분에서 제거된다. 이러한 상황에서, 광섬유(4)는 가이드 홀(8) 내로 삽입된 부분이 노출되어 있다. 광섬유(4)의 광 신호 입출력 에지 평면은 일반적인 광섬유 커터를 사용하여 광섬유(4)를 단순히 컷팅함으로써 얻을 수 있다. 보다 구체적으로는, 일반적인 광섬유 커터를 사용하여 광섬유(4)를 단순히 컷팅함으로써 상대적으로 높은 평면 정확성의 광 에지 평면을 얻을 수 있다. 광섬유는 파손 커팅(breakage cutting)에 의해 커트되지 않지만, 측 표면에 푸싱(pushing)을 가하기 위해서 광섬유에 다이아몬드로 약간 흠집을 내는 스트레스 쪼개짐(stress cleavage)을 사용하여 커트된다. 도 1에 도시한 광 반도체 모듈에서는, 연마 단계와 같이 고비용의 제조 단계를 제거하도록 절단 표면이 사용된다. 광섬유(4)의 삽입을 용이하게 하기 위해서, 광전자 페룰(1)의 특정 주 평면(1a) 상의 가이드 홀(8)의 개구부의 직경은 도 1에 도시한 바와 같이 가이드 홀(8) 내부의 직경보다 크게 만들어지도록 가이들 홀(8)을 형성한다.

또한, 반도체 디바이스(3)는 광전자 페룰(1)의 다른 주 평면 또는 결합면(1b)에 면하도록 배열된다. 반도체 디바이스(3)는 VCSEL(Vertical Cavity Surface Emitting Laser diodes)과 같은 광 방출 소자 또는 PIN-PD(p-i-n 포토 다이오드)와 같은 광 검출 소자가 제공되며, 주 평면(1b)에 면하도록 위치된다. 광 방출 소자 또는 광 검출 소자의 활성 영역은 광섬유(4)의 코어(도시되지 않음)에 면하도록 위치된다.

예를 들어, 아크릴 수지, 실리콘 수지 또는 에폭시 수지로 이루어진 투명 수지 스페이서(6)는 광 방출 소자 또는 광 검출 소자와 광섬유(4)의 에지 평면 사이에 개재된다. 투명 수지 스페이서(6)는 예를 들어, 50㎛의 두께를 갖는다. 투명 수지 스페이서(6)는 수지 혼합이 균일하는 한 다수의 다른 종류의 수지들의 혼합물로 형성될 수 있다. 투명 수지 스페이서(6)가 수지 혼합으로 형성되는 경우에, 컴포너트 수지들은 투명 수지 스페이서(6) 내부의 광의 불규칙한 반사를 피하기 위해서 광 굴절률이 서로 실질적으로 동일할 필요가 있다.

전극 패드(2)는 광전자 페룰(1)의 주 평면(1b) 및 측 평면(1c)을 커버하도록 배열된 전기 배선(도시되지 않음)의 일부에 대응한다. 전기 배선(도시되지 않음)은, 예를 들어, 광 인터페이스 모듈(107) 내의 배선 본딩에 의해 광 소자 구동 IC에 접속된다. 전기 배선은 또한, 신호 처리를 위해 LSI 칩(101)에 접속되도록 광 인터페이스 모듈(107), 접속 핀(109), 인터포저(102)내의 잭(110) 및 땜납 범프(109)의 내부 배선을 통해 광 소자 구동 IC로부터 연장된다.

투명 언더-필 수지(tranparent under-fill resin; 7)는 반도체 디바이스(3)와 광전자 페룰(1) 사이에 클리어런스(clearance)를 로딩하는 방식으로 형성된다. 투명 언더-필 수지(7)는 전극 패드(2)와 투명 수지 스페이서(6)를 강화하기 위해서 전극 패드(2) 주변 영역 및 투명 수지 스페이서(6) 주변 영역에 로딩된다.

도 3은 도 1에 도시한 본 발명의 전체 광 반도체 모듈의 외관을 도시한 경사도이다. 도 3에 도시한 광 반도체 모듈에서는, 4개의 광섬유가 4개 채널의 반도체 디바이스 배열과 결합된다. 도 3에 도시한 광 반도체 모듈에서, 전극(2a)은 4개 채널 반도체 디바이스 배열들의 공통 전극(접지 또는 전원 소스)에 접속되고, 전극(2b)은 반도체 디바이스 배열(3) 내의 반도체 디바이스의 신호 전극 각각에 접속된다. 전극(2b)은, 반도체 디바이스가 탑재된 평면과 광전자 페룰(1)의 인접 측 표면 사이의 광전자 페룰(1)의 코너에서 직각으로 구부러진 배선의 형태이다. 전극(2b)은, 예를 들어, 배선 본딩 또는 플립-칩 본딩(flip-chip bonding)에 의해 도 2와 함께 미리 기술된, 예를 들면 광 소자 구동 IC에 전극(2b)을 접속하도록 광전자 페룰(1)의 인접 측 표면으로 인출된다.

도 1 및 3에 도시한 광 반도체 모듈의 제조 방법을 도 4 내지 9를 참조하여 지금 설명한다. 도 4 내지 9에 도시한 부분들은 도 1 내지 3에 도시한 광 반도체 모듈의 부분들과 생성된 기능면에서 동일하며, 중복 설명을 피하기 위해서 동일한 참조 번호로 나타낸다.

제1 단계로, 광전자 페룰(1)이 도 4에 도시한 바와 같이 준비된다. 광전자 페룰(1)은, 예를 들어 약 30 ㎛ 직경을 갖는 글래스 필러(glass filler)의 약 수 퍼센트로 혼합된 에폭시 수지를 몰드로 몰딩함으로써 준비된다. 패턴은, 두개의 전극 패드와 전기 배선을 형성하기 위해서 금속 마스크 및 예를 들어 스퍼터링 프로세스를 사용함으로써 광전자 패룰(1) 상에 금속화된다. 이 형성 프로세스에 의해, 1㎛보다 크지 않은, 매우 높은 정확성을 유지하면서 매우 낮은 제조 비용으로 대량 생산에 기초하여 광전자 페룰(1)을 제조할 수 있다. 표면 방출 레이저 또는 포토 다이오드와 같은 반도체 디바이스(3)는, 예를 들어 Au의 스터드 범프(stud bump)를 사용하여 광전자 페룰(1)에 접속된 플립-칩이다.

도 5에 도시한 참조 번호 20은 광전자 페룰(1)같은 가이드를 갖는 툴을 나타낸다. 툴(20)로서 광전자 페룰(1)을 이용할 수 있기 때문에, 도 4에서의 참조 번호와 유사한 번호가 도 5에 사용된다. 가이드 홀(8)을 교차하는 그루브(9)가 툴(20) 내에 형성되고, 예를 들어 50㎛의 두께를 갖는 투명 수지 시트(6a)가 그루브(9)의 부분으로 삽입된다.

다음 단계로, 광섬유(4)는, 투명 수지 시트(6a)가 툴(20) 내에 삽입된 상태로 가이드 홀(8)로 삽입되고, 투명 수지 시트(6a)는 광섬유(4)에 의해 가해진 압력으로 부분적으로 펀칭 아웃(punch out)되어, 도 6 및 7에 도시한 바와 같이, 광섬유(4)의 팁에 투명 수지 스페이서(6)가 접착된다. 이후에, 투명 수지 스페이서(6)가 접착된 광섬유(4)가 툴(20)에서 인출된다. 이 단계에서, 투명 수지 시트(6a) 또는 투명 접착제를 갖는 광섬유(4)의 팁을 코팅하는 것이 현명하다. 이 경우에는, 광섬유(4)가 인출된다고 해도, 투명 수지 스페이서(6)는, 도 8에 도시한 바와 같이, 광섬유(4)의 팁에서 떨어지지 않는다.

다음 단계에서는, 새로운 광전자 페룰(1)이 도 9에 도시한 바와 같이 준비된다. 이후에, 투명 수지 스페이서(6)가 접착된 광섬유(4)는, 투명 수지 스페이서(6)가 반도체 디바이스(3)과 접촉할 때까지 광전자 페룰(1)의 주 평면(1a)으로부터 가이드 홀(8)로 삽입된다. 광전자 페룰(1)을 정적(stationary)으로 유지한 채 이 단계에서 광섬유(4)가 가이드 홀(8) 내에 삽입된다면, 반도체 디바이스가 두개 전극 패드 부분으로부터 필링(peel)되도록 푸싱될 수 있다. 곤란함을 방지하기 위해서, 광전자 페룰(1)의 고정을 피하는 것이 현명한다. 보다 구체적으로, 반도체 디바이스(3)와 투명 수지 스페이서(6)가 광섬유 및 인접 평판 사이에서 샌드위치되도록 반도체 디바이스(3)의 광 반도체 형성 평면에 대향하는 평면상에 인접한 평판을 배치하는 것이 현명하다. 이점에 대하여, 반도체 디바이스는 일반적으로 깨지기 쉽다는 것을 주지하여야 한다. 그러므로, 반도체 디바이스에 인가되는 높은 압력을 방지하기 위해서, 상기 주목한 반발 압력이 약간씩 증가하는 곳에서 광섬유의 푸싱을 중단하도록 광섬유의 반발 압력을 모니터하는 것이 현명하다. 상기 용어 "반발 압력"은 반도체 디바이스(3)를 향해 광섬유(4)를 푸싱하는 데 대한 저항력을 의미한다. 이것은, 반발 압력이 약간씩 증가하는 범위 내에서 반도체 디바이스에 희망하지 않는 정도의 압력을 인가하지 않도록 하기 위해서 투명 수지 스페이서(6)가 탄력적으로 변형되는 범위를 설정하면 충분하다는 것을 나타낸다.

마지막으로, 투명 언더-필 수지층(7)을 형성하도록 액정 투명 수지가, 반도체 디바이스(3)가 탑재된 측 표면으로부터 주입된다. 이 단계에서는, 투명 언더-필 수지층(7)을 형성하기 위해서, 가이드 홀(8)의 주 표면(1a)으로부터 또는 광전자 페룰(1)의 측 표면 상에 형성된 수지 주입부(pouring port)(도시되지 않음)를 통해 액정 투명 수지를 주입할 수 있다. 투명 언더-필 수지층(7)을 형성하기 위해서 아크릴 수지, 실리콘 수지 또는 에폭시 수지와 같은 투명 수지를 사용할 수 있다. 또한, 히팅에 의해서 또는 자외선광을 이용한 조사에 의해 경화되는 타입의 투명 수지를 이용하는 것이 효과적이다. 또한, 광의 과도 산란 손실을 방지하기 위해서, 투명 언더-필 수지층(7)을 형성하기 위해 경화 후에 적절한 굴절율을 갖는 수지를 이용하는 것이 바람직하다. 보다 구체적으로, 경화후의 수지의 굴절율은 투명 수지 스페이서(6)의 굴절율과 실질적으로 동일해야 한다는 것이 바람직하다.

본 발명의 제3 실시예에 따른 광 반도체 모듈의 제조 방법을 도 10 내지 12를 참조하여 지금 설명한다.

도 10에 도시한 바와 같이, 수지 주입용 그루브(29)는 광전자 페룰(21)의 측표면(21c) 상에 형성된다. 반도체 디바이스(23)는 광전자 페룰(21)의 주 평면(21b)에 탑재되어 주 평면(21b)의 가이드 홀(28)의 개구부가 반도체 디바이스(23)에 면하도록 위치된다. 반도체 디바이스(23)가 광전자 페룰(21)에 탑재된 후, 과립형으로 처리된 투명 수지 스페이서(26b)가 그루부(29)내로 주입된다.

이후에, 투명 언더-필 수지(27)가 수지 주입 개구부로부터 주입되어 먼저 주입된 투명 수지 스페이서(26b)와 혼합된다. 부수적으로, 본 발명의 제3 실시예에 따른 제조 방법에 있어서, 투명 언더-필 수지(27)는 그루부(29)에 투명 수지 스페이서(26b)를 주입한 후에 주입된다. 그러나, 예를 들어, 투명 수지 스페이서(26b)를 그루부(29)에 주입하기 전에 먼저 투명 수지 스페이서(26b)와 투명 언더-필 수지(27)를 혼합할 수도 있다. 또한, 과립형으로 처리된 투명 수지 스페이서(26b)는 투명 수지로 이루어지고 예를 들어 5㎛의 직경을 갖는 5㎛φ의 볼들의 형태일 수 있다.

마지막으로, 도 12에 도시한 바와 같이, 광섬유(24)가 가이드 홀(28) 내에 삽입된다. 이 단계에서, 투명 수지 스페이서(26b)는 투명 언더-필 수지(27)와 함께 반도체 디바이스(23)를 향해 푸싱된다. 결과적으로, 광섬유(24)의 팁이 반도체 디바이스(23)에 매우 근접하게 위치된다. 그러나, 투명 수지 스페이서(26b)는 광섬유(24)의 팁과 반도체 디바이스(23) 사이의 중간 거리에서 중단된다. 이것은, 투명 수지 볼들이 반도체 디바이스(23)와 광섬유(24) 사이에서 유지되기 때문에, 반도체 디바이스(23)와 광 섬유(24)의 광 신호 입출력 에지 표면 사이에서 약 5㎛의 거리를 확보할 수 있다는 것을 나타낸다. 추가 투명 수지 볼들이 광 소자의 탑재 공간 밖으로 푸싱되기 때문에, 반도체 디바이스(23)와 광전자 페룰(21)의 주 평면(21b) 사이에서 5㎛ 내지 10㎛의 거리를 확보할 수 있다.

본 실시예에 따르면, 광섬유의 팁에서 투명 수지 스페이서를 형성하는 단계와, 광섬유를 가이드에 개별적으로 삽입하는 단계는, 이들 단계들이 전술된 실시예에서는 필요할 지라도, 생략될 수 있다. 이것은, 광섬유가 큰 코어 직경을 갖는 경우 또는 광 검출 소자와 연결되는 경우에 본 실시예가 사용되다면, 제조 공정 단계들의 쓰루-풋(through-put)이 높다는 이점이 있으며, 비용 절감에 있어 효과적임을 나타낸다.

본 발명의 또 다른 실시예에 따른 광 반도체 모듈의 제조 방법을 도 13 내지 15을 참조하여 지금 설명한다.

본 실시예에서, 반도체 디바이스(33)의 활성 영역(도시되지 않음)은, 도 13에 도시한 바와 같이, 투명 수지 스페이서(36) 상에 먼저 형성된다. 투명 수지 스페이서(36)는, 예를 들어, 투명 폴리이미드 수지 또는 투명 실리콘 수지를 50㎛의 두께로, 예를 들어, 스핀 코팅 방법에 의해 코팅함으로써 형성되고, 다음으로, 예를 들어, 포토 에칭 방법에 의해 코팅된 수지층의 소망하지 않은 부분을 제거하여, 제거되지 않고 남겨진 활성 영역 위에 예를 들어 80㎛φ의 영역을 갖는다. 반도체 디바이스의 전극 패드(도시되지 않음)를 제외하고 전체 영역을 커버하는 방식으로 투명 수지 스페이서(36)를 형성할 수 있다.

다음 단계에서, 반도체 디바이스(33) 표면의 전극 상의 잔재 등이 제거된 다음에, 도 14에 도시한 바와 같이, 예를 들어, Au 스터드 범프를 사용하여 반도체 디바이스(33)를 광전자 페룰(31)에 플립-칩 접속한다. 말할것도 없이, 반도체 디바이스(33)는 광섬유의 가이드 홀과 정렬된 반도체 디바이스(33)의 활성 영역을 가지고 광전자 페룰(1)에 탑재된다.

마지막으로, 광섬유가 광전자 페룰(31)의 후방부로부터 삽입되어 투명 수지 스페이서(36)가 광섬유의 입출력 평면과 접촉할 때까지 푸싱된다. 광섬유(4)가 광전자 페룰(31)이 정상을 유지하는 상태로 이 단계에서 가이드 홀(38)로 삽입된다면, 반도체 디바이스(33)가 두개의 전극 패드부로부터 필링되도록 푸싱될 수 있다. 곤란함을 방지하기 위해서, 광전자 페룰(31)의 고정을 피하는 것이 현명하다. 보다 구체적으로, 반도체 디바이스(33) 및 투명 수지 스페이서(36)가 광섬유 및 인접 평판 사이에서 샌드위치되도록 반도체 디바이스(33)의 광 반도체 형성 평면에 대향하는 평면상에 인접한 평판을 배치하는 것이 현명하다. 이점에 대해서, 반도체 디바이스는 일반적으로 깨지기 쉽다는 것을 주지하여야 한다. 그러므로, 반도체 디바이스(33)에 인가되는 높은 압력을 방지하기 위해서, 상기 주목한 반발 압력이 약 간씩 증가하는 경우에 광섬유의 푸싱을 중단하도록 광섬유의 반발 압력을 모니터하는 것이 현명하다. 상기 용어 "반발 압력"은 반도체 디바이스(33)를 향해 광섬유(34)를 푸싱하는 데 대한 저항력을 의미한다. 이것은, 반발 압력이 약간씩 증가하는 범위로 반도체 디바이스(33)에 희망하지 않는 정도의 압력을 인가하지 않도록 하기 위해서 투명 수지 스페이서(36)가 탄력적으로 변형되는 범위를 설정함으로써 충분하다는 것을 나타낸다.

다음 단계에서, 투명 언더-필 수지층(37)을 형성하기 위해서 액정 투명 수지가, 반도체 디바이스(33)가 탑재된 측 표면으로부터 주입된다. 이 단계에서는, 투명 언더-필 수지층(37)을 형성하기 위해서 가이드 홀(38)의 주 표면(1a)으로부터 또는 광전자 페룰(31)의 측 표면 상에 형성된 수지 주입부(도시되지 않음)를 통해 액정 투명 수지를 주입할 수 있다. 투명 언더-필 수지층(37)을 형성하기 위해서 아크릴 수지, 실리콘 수지 또는 에폭시 수지와 같은 투명 수지를 사용할 수 있다. 또한, 히팅에 의해서 또는 자외선광을 이용한 조사에 의해 경화되는 타입의 투명 수지를 이용하는 것이 효과적이다. 또한, 광의 과도 산란 손실을 방지하기 위해서, 투명 언더-필 수지층(37)을 형성하기 위해 경화 후에 적절한 굴절율을 갖는 수지를 이용하는 것이 바람직하다. 보다 구체적으로, 경화 후의 수지의 굴절율은 투명 수지 스페이서(6)의 굴절율과 실질적으로 동일해야 하는 것이 바람직하다.

전술한 본 발명의 실시예들에 따른 광 반도체 모듈 및 광 반도체 모듈의 제조 방법에서는, 고수율로 고생산성을 갖는 광 반도체 모듈을 제조할 수 있다. 또한, 생산성을 향상할 수 있다. 이것은, 예를 들어 정보 통신 장치의 등급의 향상 에 기여할 수 있도록 LSI의 고속 칩들 사이에서 저비용을 갖는 배선을 얻을 수 있음을 나타낸다.

본 발명의 또 다른 실시예에 따른 광 반도체 모듈 및 그 제조 방법을 지금 설명한다.

본 발명의 본 실시예에 따른 광 반도체 모듈에서, 연마는 광섬유와 같은 광 전송로를 홀딩 부재에 고정함으로써 수행되지 않는다. 본 실시예에서, 광섬유의 쪼개진 표면(cleaved surface) 또는 웨이퍼의 공동 에칭(collective etching)에 의해 형성된 광 웨이브가이드의 에지 표면은 반도체 디바이스와 광 결합하는데 사용된다. 또한, 투명 수지 스페이서는 반도체 디바이스와 광 전송로의 에지 표면 사이의 거리를 제어하도록 광 경로에 삽입된다.

도 16은 본 발명의 본 실시예에 따른 광 반도체 모듈의 구성을 개략적으로 도시한 단면도이다. 도 16에 도시한 참조 번호는 도 1에 도시한 참조 번호와 실질적으로 동일하다. 보다 구체적으로, 도 16에 도시한 광 반도체 모듈은 광전자 페룰(1), 반도체 디바이스(3), 광섬유(4), 광섬유의 보호 커버층(5), 투명 수지 스페이서(6), 투명 언더-필 수지(7), 및 예를 들어, 광섬유 및 광 웨이브가이드막을 포함하는 광 전송로를 연장하는 가이드 홀(8)로 이루어진다.

도 16에 도시한 바와 같이, 전기 배선 또는 돌출(projecting) 전극(42)은 돌출부를 형성하는 본체(main body)와 전극부로 구성된 지지체(support body)로 형성된다. 전극부(42)는, 예를 들어, Au, Pu 및 Ti로 형성된 복수의 층들로 구성된 라미네이트 구조이다. 돌출 전극(42)은 특정 구성에 제한되지 않는다. 예를 들어, 지지체와 전극부 모두를 형성하기 위해서 실버 페이스트(silver paste)를 사용할 수 있다.

도 17은 도 16에 도시한 전체 광 반도체 모듈의 외관을 개략적으로 도시한 경사도이다. 이 광 반도체 모듈에는, 4개의 광섬유들이 4개 채널 반도체 디바이스 배열들과 결합된다. 도 17에 도시한 참조 번호 42a는 4개 채널 배열들의 공통 전극(접지 또는 전원)을 나타내고, 참조 번호 42b는 각 반도체 디바이스용 신호 전극을 나타낸다. 도면에 도시한 바와 같이, 신호 전극(42b)은 광전자 페룰(1)의 인접 측 표면에 반도체 디바이스(3)가 탑재된 광전자 페룰(1)의 평면에서 직각으로 구부러져있다. 신호 전극(42b)은 광전자 페룰(1)의 인접 측 표면으로 인출되어, 예를 들어, 배선 본딩 또는 플립-칩 본딩에 의해 예를 들어, 반도체 디바이스(3)의 구동 IC에 신호 전극(42b)을 접속하게 한다.

도 16에 도시한 광 반도체 모듈의 제조 방법을 도 18 내지 21을 참조하여 지금 설명한다.

도 18 내지 21은 도 16에 도시한 광 반도체 모듈의 제조 공정을 개략적으로 도시한 단면도이다. 광전자 페룰(1)은 약 30㎛의 직경을 갖는 글래스 필러의 약 80%와 혼합된 에폭시 수지를 몰드로 몰딩함으로써 형성된다. 노출된 광섬유 또는 돌출 전극의 돌출부를 위한 홀은 광전자 페룰(1) 내에 형성되고, 돌출 전극(42) 및 전기 배선은, 예를 들어, 금속 마스크를 이용하는 스퍼터링 방법에 의해 수행되는 패턴된 금속화에 의해 형성된다. 특별 제조 공정으로 인해, 광전자 페룰(1)은 1㎛ 이하의 매우 높은 정확성을 유지하면서 매우 낮은 제조 비용을 갖는 대량 생산을 기초로 하여 제조될 수 있다.

도 18에 도시한 바와 같이, 예를 들어, 아크릴 수지, 실리콘 수지 또는 에폭시 수지로 형성된 투명 수지 시트(스페이서)(6)가 광전자 페룰(1)에 탑재되고, 고무 평판과 같은 인접한 평판(9)이 투명 수지 시트(스페이서)(6)에 대해 푸싱되어 돌출 전극(42)의 팁이 투명 수지 시트(6)로부터 돌출되게 한다. 이후에, 표면 방출 레이저 또는 포토 다이오드와 같은 반도체 디바이스(3)가, 도 19에 도시한 바와 같이, 플립-칩 본딩 방법에 의해 돌출 전극(42)에 탑재된다. 또한, 도 20에 도시한 바와 같이, 투명 수지 스페이서(6)가 반도체 디바이스(3)에 접촉할 때까지 광섬유를 푸싱하도록 광섬유(4)가 가이드 홀 내에 삽입된다. 만일, 광전자 페룰(1)이 정상을 유지하는 상태로 이 단계에서 광섬유(4)가 가이드 홀(8)내에 삽입된다면, 반도체 디바이스(3)가 전극 패드부로부터 필링하도록 푸싱될 수 있다. 곤란함을 방지하기 위해서, 광전자 페룰(1)의 고정을 피하는 것이 현명하다. 보다 구체적으로, 반도체 디바이스(3)와 투명 수지 스페이서(6)가 광섬유(4) 및 인접 평판 사이에서 샌드위치되도록 반도체 디바이스(3)와 투명 수지 스페이서(6)를 지지하게 하기 위해서 반도체 디바이스(3) 뒤에 인접 평판을 정렬하는 것이 현명하다. 이점에 대하여, 반도체 디바이스(3)는 일반적으로 깨지기 쉽다는 것을 주지하여야 한다. 그러므로, 반도체 디바이스(3)에 인가되는 높은 압력을 방지하기 위해서, 상기 주목한 반발 압력이 약간씩 증가하는 경우에 광섬유(4)의 푸싱을 중단함으로써 광섬유(4)의 반발 압력을 모니터하는 것이 현명하다. 반발 압력이 약간씩 증가하는 범위 내에서 반도체 디바이스(3)에 희망하지 않는 정도의 압력을 인가하지 않도록 하 기 위해서 투명 수지 스페이서(6)가 탄력적으로 변형되는 범위를 설정하면 충분하다.

상대적으로 높은 평면 정확성을 갖는 광 에지 평면은 일반적인 광섬유 커터로 광섬유(4)를 단순히 컷팅함으로써 얻어질 수 있다. 이점에 대하여, 광섬유는 파손 커팅에 의해 커트되지 않지만, 측 표면에 푸싱을 가하기 위해서 광섬유에 다이아몬드로 약간 흠집을 내는 스트레스 쪼개짐을 사용하여 커트된다는 점에 주목하여야 한다. 본 발명의 광 반도체 모듈에서는, 연마 단계와 같이 고비용의 제조 단계를 제거하도록 절단 표면이 사용된다.

마지막으로, 도 21에 도시한 바와 같이, 언더-필(7) 층을 형성하도록 반도체 디바이스(3)가 탑재된 측 표면에서부터 투명 액정 수지를 주입한다. 가이드 홀(8)의 후방부로부터 또는 광전자 페룰(1)의 측 표면 내에 형성된 수지 주입부(도시되지 않음)로부터 투명 언더-필 수지를 주입할 수 있다. 아크릴 수지, 실리콘 수지 또는 에폭시 수지와 같은 투명 수지를 투명 언더-필 수지(7)로 사용할 수 있다. 또한, 주입 동작은 히팅 또는 자외선 광을 이용한 조사에 의해 경화될 수 있는 투명 수지를 사용하는 경우에 효율적으로 수행될 수 있다. 또한, 과도 스퍼터링 손실을 방지한다는 점에서, 경화 후의 투명 수지의 굴절율을 투명 수지 스페이서(6)의 굴절율과 가능한 가깝게 하는 것이 바람직하다.

본 발명은 전술한 실시예들에 한정되지 않는다. 예를 들어, 폴리이미드 수지 또는 폴리카보네이트 수지와 같은 다양한 다른 수지들이 투명 수지 스페이서 및 투명 언더-필 수지를 형성하는데 사용될 수 있다. 또한, 수정(quartz)계 광섬유 또는 플라스틱계 광 섬유를 사용할 수 있다. 또한, 광섬유 대신 광 웨이브가이드막을 사용할 수 있다.

전술한 실시예들 각각의 광 반도체 모듈 및 그 제조 방법에 따르면, 재료 비용을 최소 레벨로 억제하도록 광 반도체 모듈의 구성이 매우 단순화되며, 고성능의 작은 광 반도체 모듈이 대량 생산에 기초하여 제조될 수 있다. 이것은, 예를 들면, 정보 통신 장치의 등급의 향상에 기여할 수 있도록 저비용으로 LSI의 고속 칩들 사이의 배선을 이룰 수 있음을 나타낸다.

부가적인 장점들 및 변형들이 당업자들에게 손쉽게 떠오를 것이다. 그러므로, 보다 넓은 관점에서 본 발명은 본 명세서에 도시되고 기술된 상세한 설명 및 대표적 실시예들에 한정되지 않는다. 따라서, 첨부한 청구항들 및 이들의 동등물에 의해 정의된 바와 같은 일반적인 발명의 개념의 정신 및 범주에서 벗어나지 않고 다양하게 변형될 수 있다.

본 발명은 광 반도체 모듈 및 그 제조 방법에 관한 것으로, 특히 단거리에 걸쳐 광 전송용으로 채택되고 상대적으로 단순한 구조를 갖는 안정적 광 결합을 실현할 수 있는 광 반도체 모듈이 개시되어 있다.

Claims

광 반도체 모듈로서,

광 결합단을 갖는 광 가이드 - 상기 광 가이드는 광 신호를 가이드하도록 구성됨 -;

결합면을 갖는 광전자 페룰(optoelectronic ferrule) - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루 홀(guiding through hole)이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단에 대면하는 광 방출 또는 광 검출부를 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부와 상기 광 결합단을 광학적으로 연결함 -; 및

상기 제1 수지층 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈.
제1항에 있어서,

상기 제1 수지층은 과립형 투명 수지(granular transparent resin)로 형성된 광 반도체 모듈.
제1항에 있어서,

상기 광전자 페룰 내에 형성되고 상기 가이딩 쓰루-홀과 통하는 그루브를 더 포함하는 광 반도체 모듈.
제1항에 있어서,

상기 광전자 페룰은 상기 결합면에 대향하는 다른 면을 갖고,

상기 가이딩 쓰루-홀은 제1 및 제2 홀 섹션을 포함하고,

상기 제2 홀 섹션은 제1 홀 섹션과 통하며 상기 제1 홀 섹션보다 크고 상기 결합면에 대향하는 상기 다른 면 상에 개구되어 있는 광 반도체 모듈.
광 반도체 모듈로서,

제각기 광 결합단을 갖고, 광 신호를 가이드하도록 구성된 광 가이드들;

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 각각 가지며 그 안에 상기 광 가이드들이 각각 삽입되는 가이딩 쓰루-홀들이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단들에 각각 대면하는 광 방출 또는 광 검출부들을 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단들 사이의 상기 갭 내에 각각 위치된 제1 수지 세그먼트들 - 상기 제1 수지 세그먼트들 각각은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 제1 수지 세그먼트들 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈.
제5항에 있어서,

상기 제1 수지 세그먼트는 과립형 투명 수지로 형성된 광 반도체 모듈.
제5항에 있어서,

상기 광전자 페룰 내에 형성되고 상기 가이딩 쓰루-홀들과 각각 통하는 그루브들을 더 포함하는 광 반도체 모듈.
제5항에 있어서,

상기 광전자 페룰은 상기 결합면에 대향하는 다른 면을 갖고,

상기 가이딩 쓰루-홀들 각각은 제1 및 제2 홀 섹션을 포함하고,

상기 제2 홀 섹션은 제1 홀 섹션과 통하며, 상기 제1 홀 섹션보다 크고, 상기 결합면에 대향하는 상기 다른 면 상에 개구되어 있는 광 반도체 모듈.
광 반도체 모듈로서,

광 결합단을 갖고, 광 신호를 가이드하도록 구성된 광 가이드;

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루-홀이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단에 대면하는 광 방출 또는 광 검출부를 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 과립형 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 제1 수지층 주위의 상기 갭에 도포된 제2 수지층

을 포함하는 광 반도체 모듈.
제9항에 있어서,

상기 광전자 페룰 내에 형성되고 상기 가이딩 쓰루-홀과 통하는 그루브를 더 포함하는 광 반도체 모듈.
제9항에 있어서,

상기 광전자 페룰은 상기 결합면에 대향하는 다른 면을 갖고,

상기 가이딩 쓰루-홀은 제1 및 제2 홀 섹션을 포함하고,

상기 제2 홀 섹션은 제1 홀 섹션과 통하며 상기 제1 홀 섹션보다 크고 상기 결합면에 대향하는 상기 다른 면 상에 개구되어 있는 광 반도체 모듈.
광 반도체 모듈의 제조 방법으로서,

광전자 페룰과 유사한 모양인 툴 내에 형성된 그루브 내에 제1 투명 수지를 로딩하는 단계;

상기 그루브와 교차하는 쓰루-홀 내에 광가이드를 삽입하고, 상기 광 가이드의 팁단에서 상기 제1 투명 수지를 펀칭하는 단계;

상기 광 가이드에 탑재된 상기 펀칭된 제1 투명 수지 팁을 갖는 상기 광 가이드를 상기 쓰루-홀로부터 인출하는 단계; 및

상기 광전자 페룰의 결합면 상에 탑재된 반도체 디바이스에 상기 광 가이드가 접하도록 상기 광전자 페룰 내에 형성된 가이딩 쓰루-홀 내에 상기 광 가이드를 삽입하는 단계

를 포함하는 광 반도체 모듈의 제조 방법.
광 반도체 모듈의 제조 방법으로서,

고형 또는 반고형 과립형 제1 투명 수지를 액형 제2 투명 수지와 혼합하고, 결과적인 혼합물을 광전자 페룰의 가이딩 쓰루-홀 내에 주입하는 단계;

상기 혼합물을 상기 광 가이드의 팁단 및 상기 광전자 페룰의 결합면에 탑재된 반도체 디바이스와 접촉시키도록 상기 광전자 페룰의 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 제2 투명 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법.
광 반도체 모듈의 제조 방법으로서,

반도체 디바이스의 광 방출 또는 광 검출부 상에 투명 수지를 배치하는 단계;

상기 광 방출 또는 광 검출부가 광전자 페룰의 가이딩 쓰루-홀과 정렬되도록 상기 광전자 페룰의 결합면 상에 반도체 디바이스를 탑재하는 단계;

상기 투명 수지를 상기 광 가이드의 팁단과 접촉시키기 위해 상기 광전자 페룰의 상기 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 반도체 디바이스 주위로부터 액형 수지를 주입하고 상기 액형 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법.
광 반도체 모듈로서,

광 결합단을 갖고, 광 신호를 가이드하도록 구성된 광 가이드;

결합면을 갖는 광전자 페룰 - 상기 결합면 상에 전극 패드들, 및 상기 결합면 상에 개구부를 가지며 그 안에 상기 광 가이드가 삽입되는 가이딩 쓰루-홀이 구비됨 -;

갭을 개재하여 상기 결합면과 대면하도록 배치되고, 상기 전극 패드들과 전 기적으로 연결된 반도체 디바이스 - 상기 반도체 디바이스는 상기 광 결합단에 대면하는 광 방출 또는 광 검출부를 포함함 -;

상기 광 방출 또는 광 검출부와 상기 광 결합단 사이의 상기 갭 내에 위치된 제1 수지층 - 상기 제1 수지층은 상기 광 방출 또는 광 검출부를 상기 광 결합단에 광학적으로 연결함 -; 및

상기 결합면 상에 고정되고, 상기 개구부 주위에 배치되고, 상기 제1 수지층을 관통하여 상기 반도체 디바이스에 접속되는 돌출 전극들; 및

상기 제1 수지층 주위의 영역 및 상기 돌출 전극들 주위의 영역 내에 로드된 제2 수지

를 포함하는 광 반도체 모듈.
제15항에 있어서,

상기 돌출 전극은 상기 광전자 페룰과 일체형으로 형성되는 지지체, 및 상기 지지체 상에 형성된 도전체로 형성된 전극부를 포함하는 광 반도체 모듈.
제15항에 있어서,

상기 돌출 전극은 다층 구조를 갖는 도전체로 형성된 광 반도체 모듈.
제15항에 있어서,

상기 제1 수지층이 유연성을 갖는 광 반도체 모듈.
제15항에 있어서,

상기 가이딩 쓰루-홀은 다른 개구부, 및 두개의 개구부들 사이의 연장부를 갖고, 상기 다른 개구부의 단면은 상기 연장부의 단면보다 큰 광 반도체 모듈.
광 반도체 모듈로서,

광 전송로들 및, 한 평면 상에 배열된 광 입출력 면들을 각각 갖는 상기 광 전송로들을 정렬하도록 구성된 복수의 쓰루-홀이 제공된 광전자 페룰;

반도체 디바이스;

상기 반도체 디바이스와 상기 평면을 서로 분리시키기 위해 상기 반도체 디바이스와 상기 평면 사이에 샌드위치된 투명 수지막;

상기 광 입출력 면들 주위에 배치되고, 상기 투명 수지막을 관통하여 상기 반도체 디바이스에 접속되는 돌출 전극; 및

상기 투명 수지막 주위의 영역, 및 상기 돌출 전극 주위의 영역 내에 로드된 수지

를 포함하는 광 반도체 모듈.
제20항에 있어서,

상기 돌출 전극은 상기 광전자 페룰과 합체적으로 형성되는 지지체, 및 도전체로 형성된 전극부를 포함하는 광 반도체 모듈.
제20항에 있어서,

상기 돌출 전극은 다층 구조를 갖는 도전체로 형성된 광 반도체 모듈.
제20항에 있어서,

상기 투명 수지막이 유연성을 갖는 광 반도체 모듈.
제20항에 있어서,

상기 광전자 페룰은 상기 평면에 대향하는 면을 갖고,

상기 쓰루-홀은 제1 및 제2 홀 섹션들을 포함하고,

상기 제2 홀 섹션은 상기 제1 홀 섹션과 통하며 상기 제1 홀 섹션보다 크고 상기 면 상에 개구되어 있는 광 반도체 모듈.
광 반도체 모듈의 제조 방법으로서,

광전자 페룰의 돌출 전극이 형성되어 있는 평면 상에 투명 수지 시트를 배치하는 단계;

상기 돌출 전극의 팁이 상기 투명 수지 시트로부터 돌출할 수 있도록 상기 평면에 대해 상기 투명 수지 시트를 푸싱하는 단계;

반도체 디바이스를 상기 돌출 전극에 탑재하는 단계;

상기 투명 수지 시트가 상기 반도체 디바이스에 대해 푸싱될 수 있도록 상기 광전자 페룰의 가이딩 쓰루-홀 내에 광 가이드를 삽입하는 단계; 및

상기 반도체 디바이스 주위로부터 수지를 주입하고, 상기 수지를 고형화하는 단계

를 포함하는 광 반도체 모듈의 제조 방법.
제25항에 있어서,

상기 투명 수지 시트를 배치하는 단계는, 상기 투명 수지 시트 상에 고무 플레이트를 배치하는 단계를 포함하고,

상기 투명 수지를 푸싱하는 단계는 상기 고무 플레이트를 푸싱하는 단계를 포함하는 광 반도체 모듈의 제조 방법.