JP5493744B2 - 光電気混載基板、および、光電気混載基板の製造方法 - Google Patents

Description

本発明は、光電気混載基板、および、光電気混載基板の製造方法に関する。

サーバー、ハイエンドコンピュータ(ＨＰＣ)等の分野では、マルチＣＰＵ化による性能の向上により、ＣＰＵと外部インターフェースとの通信をするＩ／Ｏ（光電）部の伝送容量が飛躍的に増大している。一方で、ＣＰＵパッケージから出力される高速電気信号用のピン数には電気的なクロストークの問題があり、ピン数を大幅に増やすことは難しい（ピンボトルネック）。そこでＣＰＵパッケージ内に光電変換素子を配置し、パッケージから外への高速Ｉ／Ｏ部を光信号対応機器とすることでピンボトルネックを解消できる可能性がある（光インターコネクト技術）。

光インターコネクト技術は、従来から存在する電気インターコネクトと共存する形で部分的に市場に導入していくことが好ましい。また、従来の電気インターコネクトの実装方式に対応できる光インターコネクト技術が望まれる。

一方で、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装方式は、ＬＳＩパッケージとプリント板とを接続するための一般的な電気の実装方式である。ＢＧＡ実装方式においては、ＬＳＩパッケージとプリント板との間に、多数のハンダボールを配置し、リフローでハンダボールを溶かすことでＬＳＩパッケージとプリント板とを電気的に接続する。近年では、このＢＧＡ実装方式を用いた光電気混載パッケージが各種提案されている（例えば、特許文献１，２および非特許文献１を参照）。

特許文献１は、光信号を送受信する光半導体素子が実装されるとともに光信号が通過する光入出力貫通孔が設けられた回路配線基板を、ボール電極を介して電気光配線基板上に搭載した構造を提案している。

特許文献２は、光素子とＩＣチップとが搭載された光電気混載基板を、ハンダボールを介して光導波路付き基板上に搭載した構造を提案している。光を伝搬するために光電気混載基板には垂直方向に光導波構造部が設けられ、光接続損失を低減するため光電気混載基板と光導波路付き基板との間の空隙が狭くなるように、光電気混載基板の下部に突出部を設けている。

非特許文献１は、ＢＧＡ方式で光素子を光導波路付き基板上に配置したときの光素子の位置ずれによる光損失の劣化を避けるため、レンズ構造の工夫により光素子の位置ずれトレランスを向上させる構造を提案している。

特許文献１，２および非特許文献１においては、いずれもＢＧＡ方式を用いて光電気混載基板が光導波路付き基板上に搭載されている。また、特許文献１，２および非特許文献１は、光電気混載基板と光導波路付き基板との間に隙間があること、空間的に位置ずれが起こることで発生する光接続損失を低減することを目的としている。

このＢＧＡ実装方式を用いて光電気混載パッケージを実装する場合、ハンダボールを溶かして電気部分を接続する必要があるため、２００℃以上の高温処理（リフロー）が行われる。このリフローの際にフラックスやハンダ粒子が飛散して光の通過面に付着し、光挿入損失を劣化させるという課題がある。特許文献１，２および非特許文献１ではいずれもリフロー時の飛散フラックスまでは考慮されておらず、光電気混載基板を実用化するためには飛散フラックスにより光挿入損失の劣化が発生し、製品の歩留まりが劣化してしまう。

従来の電気基板のみの実装の場合に飛散フラックスを抑制する手段として、特許文献３および特許文献４に開示された技術が知られている。特許文献３は、基板のソルダーレジスト上に凹部を設けてフラックスを溜める方法を開示している。また、特許文献４は、プリント基板において、ソルダーレジスト形成部の一部にソルダーレジストを形成しない凹部を設ける構造を開示している。

特開２００５−７９３８５号公報 特開２００９−１３９７５８号公報 特開平５−１３９３８号公報 特開２００７−１８００７８号公報

松岡康信他 ２００８年電気情報通信学会総合大会 Ｃ−３−８３ ２００８

しかしながら、特許文献３，４の技術は、電気端子の絶縁不良を抑制できる程度に飛散フラックス、飛散粒子を低減する程度の効果しか有さない。一方で光結合部は光の波長オーダーであるｕｍレベルの微量な飛散粒子でも光損失を大きく劣化させるため、特許文献３，４の技術は利用できない。

本発明は上記課題に鑑みなされたものであり、光結合部における光損失が抑制された光電気混載基板、および、光電気混載基板の製造方法を提供することを目的とする。

上記課題を解決するために、明細書開示の光電気混載基板は、ハンダにより第１基板上に実装された第２基板と、第２基板に実装された電子回路および光電変換素子と、第１基板と第２基板との間において、第１基板に設けられた光導波路と光電変換素子とを光結合させる光結合部とハンダとの間に配置された壁部材と、を備え、第２基板は、厚み方向に貫通して光電変換素子と光結合する光導波路を備え、壁部材は、第２基板の光導波路の第１基板側端よりも第１基板に対して突出し、溝部に、熱可塑性樹脂が充填されているものである。他の光電気混載基板は、ハンダにより第１基板上に実装された第２基板と、第２基板に実装された電子回路および光電変換素子と、第１基板と第２基板との間において、第１基板に設けられた光導波路と光電変換素子とを光結合させる光結合部とハンダとの間に配置された壁部材と、を備え、第２基板は、厚み方向に貫通して光電変換素子と光結合する光導波路を備え、壁部材は、第２基板の光導波路の第１基板側端よりも第１基板に対して突出し、第２基板に、壁部材が嵌合する溝部が形成され、溝部に、熱可塑性樹脂が充填されているものである。

上記課題を解決するために、明細書開示の光電気混載基板の製造方法は、光導波路が設けられた第１基板と、電子回路および光電変換素子が実装され、厚み方向に貫通して光電変換素子と光結合する光導波路を備える第２基板と、の間にハンダを配置するとともに、第１基板の光導波路と光電変換素子とを結合させる光結合部とハンダとの間に、第２基板の光導波路の第１基板側端よりも第１基板に対して突出している壁部材を配置する配置工程と、溝部に熱可塑性樹脂を注入する注入工程と、注入工程後に、ハンダにリフロー処理を施すリフロー工程と、を含むものである。他の光電気混載基板の製造方法は、光導波路が設けられた第１基板と、電子回路および光電変換素子が実装され、厚み方向に貫通して光電変換素子と光結合する光導波路を備える第２基板と、の間にハンダを配置するとともに、第１基板の光導波路と光電変換素子とを結合させる光結合部とハンダとの間に、第２基板の光導波路の第１基板側端よりも第１基板に対して突出している壁部材を配置し、壁部材を、第２基板に形成された溝部に嵌合させる配置工程と、溝部に熱可塑性樹脂を注入する注入工程と、注入工程後に、ハンダにリフロー処理を施すリフロー工程と、を含むものである。

明細書開示の光電気混載基板および光電気混載基板の製造方法によれば、光結合部における光損失を抑制することができる。

実施例１に係る光電気混載基板の模式的な断面図である。 （ａ）は電子回路基板のインターポーザ側の平面図であり、（ｂ）はインターポーザの電子回路基板側の平面図である。 光電気混載基板の製造方法を説明するためのフロー図である。 実施例１の変形例１に係る光電気混載基板の模式的な断面図である。 実施例１の変形例２に係る光電気混載基板の模式的な断面図である。 実施例１の変形例２に係る光電気混載基板の製造方法を説明するためのフロー図である。 実施例１の変形例３に係る光電気混載基板の模式的な断面図である。 実施例１の各例に係る光電気混載基板をハイエンドコンピュータに適用した場合について説明するための図である。 実施例２に係る光電気混載基板の模式的な断面図である。 （ａ）は電子回路基板のインターポーザ側の面平面図であり、（ｂ）はインターポーザの電子回路基板側の平面図である。 マイクロレンズアレイと光導波路アレイとの結合部を説明するための模式図である。 実施例２の変形例１に係る光電気混載基板の模式的な断面図である。 実施例３に係る光電気混載基板の模式的な断面図である。 ＢＧＡ実装におけるセルフアライン効果を説明するための図である。 実施例３に係る光電気混載基板の製造方法を説明するためのフロー図である。 実施例４に係る光電気混載基板の模式的な断面図である。

以下、図面を参照しつつ、実施例について説明する。

図１は、実施例１に係る光電気混載基板１００の模式的な断面図である。光電気混載基板１００は、電子回路基板（第１基板）１０、インターポーザ（第２基板）２０、光電変換素子アレイ３０、および電子回路４０を含む。なお、図１ではインターポーザ２０の断面が描かれているが、ハッチを入れずに電気配線と後述する光導波路２１とが描かれている。

電子回路基板１０は、表面に配線が形成されたプリント基板である。例えば、電子回路基板１０として、ＦＲ４（Flame Retardant Type 4）等のプリント基板を用いることができる。インターポーザ２０は、光電変換素子アレイ３０および電子回路４０を実装するための基板であり、電子回路基板１０上にハンダボール５０を介してＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装されている。インターポーザ２０として、セラミックス基板、オーガニック基板等を用いることができる。また、インターポーザ２０には、厚み方向に貫通する光導波路２１が形成されている。

光電変換素子アレイ３０は、光信号を電気信号に変換する受光素子および電気信号に基づいて光信号を発する発光素子の少なくともいずれか一方の光電変換素子を含む。これらの光電変換素子は、インターポーザ２０上にＡｕ（金）バンプを介してフリップチップ実装されている。受光素子として、例えばフォトダイオードを用いることができる。発光素子として、例えばＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の面発光素子を用いることができる。光電変換素子アレイ３０の光電変換素子は、インターポーザ２０の光導波路２１と光結合している。

電子回路４０は、光電変換素子アレイ３０の光電変換素子との間で電気信号を送受信する電子デバイスを含む回路であり、例えばＬＳＩ（Large Scale Integration）等の集積回路である。電子回路４０は、例えば、光電変換素子アレイ３０の光電変換素子を駆動するドライバ等の電子デバイスを含む。電子回路４０は、インターポーザ２０上に、Ａｕバンプを介してフリップチップ実装されている。

電子回路基板１０には貫通孔が形成されており、この貫通孔に光コネクタ６０が挿入されている。光コネクタ６０には光導波路アレイ６１が接続されている。光導波路アレイ６１として、ファイバ導波路、ポリマー導波路等を用いることができる。光導波路アレイ６１は、光コネクタ６０を介して、インターポーザ２０の光導波路２１と光結合している。インターポーザ２０および光コネクタ６０には、それぞれ、コネクタ位置合わせガイド用の穴（又はピン）が形成されている。光コネクタ６０はこの穴にピンを通してガイドすることでパッシブに調芯することができる。

電子回路基板１０のインターポーザ２０側の面には、溝部１１が形成されている。一方、インターポーザ２０の電子回路基板１０側の面には、電子回路基板１０に突出する突出部からなるフラックス防壁２２が形成されている。フラックス防壁２２は、溝部１１に嵌合している。フラックス防壁２２は、ハンダボール５０と光コネクタ６０との間に設けられている。

図２（ａ）は、電子回路基板１０のインターポーザ２０側の面の一例を説明するための平面図である。図２（ｂ）は、インターポーザ２０の電子回路基板１０側の面の一例を説明するための平面図である。

図２（ａ）を参照して、電子回路基板１０のインターポーザ２０側の面には、ハンダボール用パッド１２が設けられている。溝部１１は、光コネクタ６０を囲む位置に形成されている。図２（ｂ）を参照して、インターポーザ２０の電子回路基板１０側の面において、電子回路基板１０のハンダボール用パッド１２と対向する位置に、ハンダボール５０が配置されている。フラックス防壁２２は、光コネクタ６０を囲んで電子回路基板１０の溝部１１に嵌合するように設けられている。

光電気混載基板１００においては、電子回路４０は、光電変換素子アレイ３０に含まれる光電変換素子との間で電気信号を送受信する。光電変換素子アレイ３０に発光素子が含まれていれば、光電変換素子アレイ３０は、電子回路４０からの電気信号に基づいて光を出力する。この出力光は、インターポーザ２０の光導波路２１、光コネクタ６０、および光導波路アレイ６１を通って外部に出力される。光電変換素子アレイ３０に受光素子が含まれていれば、光電変換素子アレイ３０は、光導波路アレイ６１、光コネクタ６０、および光導波路２１を通って入射される光信号を電気信号に変換し、電子回路４０に送信する。

図３（ａ）〜図３（ｅ）は、光電気混載基板１００の製造方法を説明するためのフロー図である。図３（ａ）を参照して、まず、電子回路４０と光電変換素子アレイ３０とを接続する電気線路が形成されたインターポーザ２０に、レーザ等で厚み方向に貫通孔を形成して樹脂剤を封入することによって、光導波路２１を形成する。なお、この際に、光コネクタ６０のガイド用の孔を同時形成しておいてもよい。

次に、図３（ｂ）を参照して、インターポーザ２０上に電子回路４０および光電変換素子アレイ３０をフリップチップ実装する。例えば、Ａｕバンプを用いた加熱圧着で金属接合する方法等を用いることができる。次いで、図３（ｃ）を参照して、インターポーザ２０にフラックス防壁２２を形成する。フラックス防壁２２は、インターポーザ２０の電子回路基板１０側の面を加工して作製することも可能であるが、接着剤等でインターポーザ２０に貼り付けることでも可能である。フラックス防壁２２の材質は、熱膨張係数を考慮してインターポーザ２０と同じか又は近いことが望ましい。

次に、図３（ｄ）を参照して、フラックス防壁２２が溝部１１に嵌合するように、ハンダボール５０を介して、インターポーザ２０を電子回路基板１０に搭載する。溝部１１は、ルーター等の、一般的なプリント板の加工装置で形成可能である。その後、リフローによってハンダボール５０を融解した後に固化させ、電子回路基板１０にインターポーザ２０をＢＧＡ実装する。

次いで、図３（ｅ）を参照して、光コネクタ６０を、電子回路基板１０の貫通孔に挿入してインターポーザ２０の光導波路２１に接続する。光コネクタ６０は、樹脂を射出成型することによって作製することができる。光コネクタ６０として、ＭＴコネクタ、９０度曲げコネクタ（例えば、特許第４２６８１７７号に開示）等を用いることができる。図２の例では、８チャネル×２段の光コネクタが描かれている。以上の工程を経て、光電気混載基板１００が完成する。

本実施例によれば、ハンダボール５０と光結合部（光導波路２１と光コネクタ６０との結合部）との間にフラックス防壁２２が設けられている。それにより、リフロー時に、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部への付着が抑制される。その結果、光結合部における光損失を抑制することができる。

（変形例１）
図４は、実施例１の変形例１に係る光電気混載基板１００ａの模式的な断面図である。変形例１においては、フラックス防壁２２が電子回路基板１０に固定されているとともに、溝部２３がインターポーザ２０に形成されている。図４を参照して、フラックス防壁２２は、電子回路基板１０のインターポーザ２０側の面に、インターポーザ２０に突出するように設けられている。溝部２３は、インターポーザ２０の電子回路基板１０側の面に、フラックス防壁２２に嵌合するように形成されている。本変形例においても、ハンダボール５０のリフローの際に、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部分への付着が抑制される。その結果、光結合部における光損失を抑制することができる。

（変形例２）
図５は、実施例１の変形例２に係る光電気混載基板１００ｂの模式的な断面図である。変形例２においては、フラックス防壁２２は、電子回路基板１０およびインターポーザ２０から独立した部材として機能する。本変形例においては、電子回路基板１０に溝部１１が形成されているとともに、インターポーザ２０において溝部１１と対向する位置に溝部２３が形成されている。それにより、フラックス防壁２２は、溝部１１に嵌合するとともに、溝部２３に嵌合する。

図６（ａ）および図６（ｂ）は、本変形例に係る光電気混載基板１００ｂの製造方法を説明するためのフロー図である。まず、電子回路基板１０およびインターポーザ２０とは独立して、フラックス防壁２２を準備する。図６（ａ）を参照して、本変形例に係るフラックス防壁２２は、口字状に形成されている。次に、図６（ｂ）を参照して、フラックス防壁２２を、溝部１１と溝部２３に嵌合させる。その後、リフローによってハンダボール５０を融解した後に固化させ、電子回路基板１０にインターポーザ２０をＢＧＡ実装する。本変形例においても、ハンダボール５０のリフローの際に、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部分への付着が抑制される。その結果、光結合部における光損失を抑制することができる。また、電子回路基板１０およびインターポーザ２０から独立したフラックス防壁２２を用いることから、電子回路基板１０またはインターポーザ２０にフラックス防壁を形成する工程が省略される。

（変形例３）
図７は、実施例１の変形例３に係る光電気混載基板１００ｃの模式的な断面図である。本変形例においては、アンダーフィル材７１および透明充填材７２が設けられている。アンダーフィル材７１は、電子回路４０とインターポーザ２０との間の熱膨張差を緩和するために、電子回路４０とインターポーザ２０との間に塗布されている。例えば、電子回路４０のフリップチップ実装後に電子回路４０下にアンダーフィル材７１を塗布することができる。アンダーフィル材７１として、例えば、アルミナ等のフィラーを混合させたエポキシ樹脂等を用いることができる。

一般的なアンダーフィル材は熱膨張係数を調整するためにフィラー混合するので透明ではなく、アンダーフィル材が光電変換素子下に入り込むと光損失が生じてしまう。そこで、電子回路４０のフリップチップ実装前に光電変換素子アレイ３０とインターポーザ２０との間に透明な樹脂からなる透明充填材７２を塗布しておくことによって、アンダーフィル材の回り込みを抑制することができる。透明充填材７２として、例えば、ノンフィラーのエポキシ樹脂、アクリルレート樹脂などを用いることができる。

図８（ａ）および図８（ｂ）は、実施例１の各例に係る光電気混載基板１００（１００ａ、１００ｂ、１００ｃを含む）をハイエンドコンピュータ（ＨＰＣ）に適用した場合について説明するための図である。図８（ａ）は、光電気混載基板１００の電子回路４０側の平明図である。図８（ｂ）は、光電気混載基板１００の電子回路４０と反対側の平面図である。図８（ａ）を参照して、光電気混載基板１００から出力される電気信号は、基板端の電気コネクタ７４ａを通してバックプレーンに接続される。図８（ｂ）を参照して、光電気混載基板１００から出力される光信号は、基板端の光コネクタ７４ｂを通してバックプレーンに接続される。本変形例では光導波路が基板端の光コネクタ７４ｂを通してバックプレーンに接続されているが、例えばファイバで直接他の電子回路基板上の光電気混載基板と接続することも可能である。

なお、実施例１は、上記の例に限られない。例えば、電子回路４０にＬＳＩと光電変換素子を駆動するドライバとを集積してもよく、ＬＳＩとドライバとを別々に実装してもよい。光コネクタ６０は、ガイド穴およびピンを介してパッシブに実装されていてもよく、ガイド穴を設けずアクティブ調芯して実装されていてもよい。また、複数の光コネクタを用いることによって、より多くのチャンネルの光信号を伝送してもよい。

図９は、実施例２に係る光電気混載基板１０１の模式的な断面図である。光電気混載基板１０１においては、光導波路２１が設けられておらず、光電変換素子アレイ３０と電子回路基板１０上の光導波路アレイ１３とが、マイクロレンズアレイ７３ａ，７３ｂを用いて空間を介して光結合されている。マイクロレンズアレイ７３ａ，７３ｂは、出射光信号をコリメートし、入射光信号を集光するためのレンズである。

具体的には、光電変換素子アレイ３０の電子回路基板１０側の面にマイクロレンズアレイ７３ａが設けられている。電子回路基板１０の光電変換素子アレイ３０側の面には、マイクロレンズアレイ７３ａと対向するようにマイクロレンズアレイ７３ｂが設けられている。インターポーザ２０においてマイクロレンズアレイ７３ａとマイクロレンズアレイ７３ｂとの間の領域に、貫通孔が形成されている。それにより、マイクロレンズアレイ７３ａとマイクロレンズアレイ７３ｂとが空間を介して光結合する。光導波路アレイ１３は、マイクロレンズアレイ７３ｂと光結合している。光導波路アレイ１３は、電子回路基板１０のいずれかの端部まで延在している。

光導波路アレイ１３は、電子回路基板１０上にポリマー材料を積層して露光・現像によって作製できる。したがって、電子回路基板１０と光導波路アレイ１３とを、同一のプロセスで作製可能である。

本実施例においては、フラックス防壁２２は、光導波路アレイ１３が設けられている領域を回避して設けられている。図１０（ａ）は、電子回路基板１０のインターポーザ２０側の面の一例を説明するための平面図である。図１０（ｂ）は、インターポーザ２０の電子回路基板１０側の面の一例を説明するための平面図である。図１０（ａ）および図１０（ｂ）を参照して、例えば、フラックス防壁２２は、光導波路アレイ１３を回避して、コ字状またはＣ字状に形成されている。

図１１は、マイクロレンズアレイ７３ｂと光導波路アレイ１３との結合部を説明するための模式図である。図１１を参照して、光導波路アレイ１３においてマイクロレンズアレイ７３ｂと光結合する部位に、４５度ミラー１４を配置することによって、マイクロレンズアレイ７３ｂと光導波路アレイ１３とを光結合させることができる。図１１においては、２層の光導波路を用いているが、それ以上の多層構造にしてもよい。４５度ミラー１４は、ダイシング加工、レーザー加工等によって光導波路に形成することができる。なお、マイクロレンズアレイ７３ａ，７３ｂの搭載には電子回路の実装に用いられるチップマウンターなどを用いて位置精度良く搭載することができる。

本実施例においても、ハンダボール５０のリフローの際に、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部（マイクロレンズアレイ７３ａとマイクロレンズアレイ７３ｂとの光結合部）への付着が抑制される。その結果、光結合部における光損失を抑制することができる。

（変形例１）
図１２は、実施例２の変形例１に係る光電気混載基板１０１ａの模式的な断面図である。電子回路基板１０として、例えば１０層〜２０層程度の多層基板を用いることがある。この場合、電子回路基板１０の内部に光導波路を設けることができる。図１２を参照して、光電気混載基板１０１ａにおいては、光導波路アレイ１３が電子回路基板１０の内部に設けられている。電子回路基板１０には、マイクロレンズアレイ７３ｂから光導波路アレイ１３に至る穴が形成されている。それにより、マイクロレンズアレイ７３ｂと光導波路アレイ１３とが光結合されている。

本変形例においては、電子回路基板１０上に光導波路アレイ１３を配置する必要がない。したがって、フラックス防壁２２によってマイクロレンズアレイ７３ｂを囲むことができる。それにより、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部分（マイクロレンズアレイ７３ａとマイクロレンズアレイ７３ｂとの光結合部）への付着がより抑制される。その結果、光結合部における光損失をより抑制することができる。

なお、本実施例においても、フラックス防壁は、インターポーザおよび電子回路基板のいずれに設けられていてもよく、インターポーザおよび電子回路基板から独立していてもよい。また、光電変換素子アレイおよび電子回路とインターポーザとの間にアンダーフィル材が充填されていてもよい。

図１３は、実施例３に係る光電気混載基板１０２の模式的な断面図である。図１３を参照して、光電気混載基板１０２においては、溝部１１に熱可塑性樹脂７５が注入されている。この場合、溝部１１とフラックス防壁２２との間の隙間が埋められる。それにより、飛散フラックス、飛散粒子等の光結合部分への付着がより抑制される。その結果、光結合部における光損失をより抑制することができる。

ここで、ＢＧＡ実装においては、セルフアライン効果が得られる。図１４を参照して、セルフアライン効果とは、ハンダボール５０の表面張力により位置ずれが生じたとしてもリフロー処理によりインターポーザ２０が電子回路基板１０に対してセルフアラインする効果である。溝部１１とフラックス防壁２２との間に隙間があれば、リフロー時にセルフアライン効果が得られる。この場合、インターポーザ２０における電気接続部のセルフアライン効果が得られる。なお、セルフアライン効果が得られるためには、溝部１１とフラックス防壁２２との間に、フラックス防壁２２の厚み方向に隙間が生じていることが好ましい。

さらに、熱可塑性樹脂７５の硬化によって、溝部１１とフラックス防壁２２との間の隙間が埋められる。この場合、リフロー後において溝部１１とフラックス防壁２２との間に、フラックス防壁２２の高さ方向または横方向に隙間が生じていても、その隙間を熱可塑性樹脂７５によって埋めることができる。それにより、フラックス防壁２２の内側が密封される。したがって、溝部１１およびフラックス防壁２２の形成精度が低くても、光結合部への飛散フラックス、飛散粒子等の付着が抑制される。

図１５（ａ）〜図１５（ｃ）は、光電気混載基板１０２の製造方法を説明するためのフロー図である。図１５（ａ）を参照して、溝部１１に熱可塑性樹脂７５を注入しておく。熱可塑性樹脂７５には、常温で固体のものまたは有機溶剤に溶けて液体のものを用いることができる。次に、図１５（ｂ）を参照して、ハンダボール５０に対してリフロー処理を施す。この場合、ハンダボール５０が融解するとともに熱可塑性樹脂７５が軟化する。温度の低下とともにハンダボール５０が固化し、セルフアライン効果が得られる。さらに、温度が低下すると、熱可塑性樹脂７５が硬化して、溝部１１とフラックス防壁２２との間の隙間が埋められる。次いで、図１５（ｃ）を参照して、光コネクタ６０をインターポーザ２０の光導波路２１に接続する。それにより、光電気混載基板１０２が完成する。

なお、電気接続部のセルフアライン効果と熱可塑性樹脂７５による密封効果とが両立されるためには、以下の式（１）および式（２）の条件が得られることが好ましい。
ハンダ融解温度および熱可塑性樹脂軟化温度 ＜ リフロー温度 （１）
熱可塑性樹脂硬化温度 ＜ ハンダ固化温度 （２）

表１および表２は、ハンダボール５０および熱可塑性樹脂７５の組み合わせの例を示す。いずれの組み合わせのハンダボール５０および熱可塑性樹脂７５も、市販品を利用することができる。

なお、本実施例においても、フラックス防壁は、インターポーザおよび電子回路基板のいずれに設けられていてもよく、インターポーザおよび電子回路基板から独立していてもよい。また、光電変換素子アレイおよび電子回路とインターポーザとの間にアンダーフィル材が充填されていてもよい。また、光結合部にマイクロレンズアレイを配置してもよい。

上記各実施例においては、電子回路基板１０およびインターポーザ２０の少なくともいずれか一方にフラックス防壁２２が嵌合する溝部が設けられていたが、溝部は必ずしも設けられていなくてもよい。実施例４においては、溝部が設けられていない光電気混載基板１０３について説明する。

図１６は、光電気混載基板１０３の模式的な断面図である。図１６を参照して、光電気混載基板１０３においては、電子回路基板１０およびインターポーザ２０のいずれにも、フラックス防壁２２が嵌合するための溝部が形成されていない。フラックス防壁２２は、電子回路基板１０およびインターポーザ２０の少なくともいずれか一方に固定されている。この場合においても、ハンダボール５０からの飛散フラックス、飛散粒子等の光結合部分への付着が抑制される。その結果、光結合部における光損失を抑制することができる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 電子回路基板
１１ 溝部
１２ ハンダボール用パッド
２０ インターポーザ
２１ 光導波路
２２ フラックス防壁
２３ 溝部
３０ 光電変換素子アレイ
４０ 電子回路
５０ ハンダボール
６０ 光コネクタ
７３ マイクロレンズアレイ
７５ 熱可塑性樹脂
１００ 光電気混載基板

Claims (7)

1. ハンダにより第１基板上に実装された第２基板と、
   前記第２基板に実装された電子回路および光電変換素子と、
   前記第１基板と前記第２基板との間において、前記第１基板に設けられた光導波路と前記光電変換素子とを光結合させる光結合部と前記ハンダとの間に配置された壁部材と、を備え、
   前記第２基板は、厚み方向に貫通して前記光電変換素子と光結合する光導波路を備え、
   前記壁部材は、前記第２基板の光導波路の前記第１基板側端よりも前記第１基板に対して突出し、
   前記第１基板および前記第２基板の少なくともいずれか一方に、前記壁部材が嵌合する溝部が形成され、
   前記溝部に、熱可塑性樹脂が充填されていることを特徴とする光電気混載基板。
2. ハンダにより第１基板上に実装された第２基板と、
   前記第２基板に実装された電子回路および光電変換素子と、
   前記第１基板と前記第２基板との間において、前記第１基板に設けられた光導波路と前記光電変換素子とを光結合させる光結合部と前記ハンダとの間に配置された壁部材と、を備え、
   前記第２基板は、厚み方向に貫通して前記光電変換素子と光結合する光導波路を備え、
   前記壁部材は、前記第２基板の光導波路の前記第１基板側端よりも前記第１基板に対して突出し、
   前記第２基板に、前記壁部材が嵌合する溝部が形成され、
   前記溝部に、熱可塑性樹脂が充填されていることを特徴とする光電気混載基板。
3. 前記熱可塑性樹脂の硬化温度は、前記ハンダの固化温度よりも低いことを特徴とする請求項１または２に記載の光電気混載基板。
4. 前記光結合部は、前記第２基板の光導波路と光結合する光コネクタの光結合部であることを特徴とする請求項１〜３のいずれか一項に記載の光電気混載基板。
5. 光導波路が設けられた第１基板と、電子回路および光電変換素子が実装され、厚み方向に貫通して前記光電変換素子と光結合する光導波路を備える第２基板と、の間にハンダを配置するとともに、前記第１基板の光導波路と前記光電変換素子とを結合させる光結合部と前記ハンダとの間に、前記第２基板の光導波路の前記第１基板側端よりも前記第１基板に対して突出している壁部材を配置し、前記壁部材を、前記第１基板および前記第２基板の少なくとも一方に形成された溝部に嵌合させる配置工程と、
   前記溝部に熱可塑性樹脂を注入する注入工程と、
   前記注入工程後に、前記ハンダにリフロー処理を施すリフロー工程と、を含むことを特徴とする光電気混載基板の製造方法。
6. 光導波路が設けられた第１基板と、電子回路および光電変換素子が実装され、厚み方向に貫通して前記光電変換素子と光結合する光導波路を備える第２基板と、の間にハンダを配置するとともに、前記第１基板の光導波路と前記光電変換素子とを結合させる光結合部と前記ハンダとの間に、前記第２基板の光導波路の前記第１基板側端よりも前記第１基板に対して突出している壁部材を配置し、前記壁部材を、前記第２基板に形成された溝部に嵌合させる配置工程と、
   前記溝部に熱可塑性樹脂を注入する注入工程と、
   前記注入工程後に、前記ハンダにリフロー処理を施すリフロー工程と、を含むことを特徴とする光電気混載基板の製造方法。
7. 前記熱可塑性樹脂の硬化温度は、前記ハンダの固化温度よりも低いことを特徴とする請求項５または６に記載の光電気混載基板の製造方法。

Images