JP5429160B2 - 半導体光配線装置及び半導体光配線方法 - Google Patents

半導体光配線装置及び半導体光配線方法 Download PDF

Info

Publication number
JP5429160B2
JP5429160B2 JP2010505427A JP2010505427A JP5429160B2 JP 5429160 B2 JP5429160 B2 JP 5429160B2 JP 2010505427 A JP2010505427 A JP 2010505427A JP 2010505427 A JP2010505427 A JP 2010505427A JP 5429160 B2 JP5429160 B2 JP 5429160B2
Authority
JP
Japan
Prior art keywords
chip
optical wiring
optical
semiconductor
wiring device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010505427A
Other languages
English (en)
Other versions
JPWO2009119166A1 (ja
Inventor
大典 岡本
研一 西
潤一 藤方
淳 牛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010505427A priority Critical patent/JP5429160B2/ja
Publication of JPWO2009119166A1 publication Critical patent/JPWO2009119166A1/ja
Application granted granted Critical
Publication of JP5429160B2 publication Critical patent/JP5429160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体チップと光配線チップを積層することにより高機能化・高信頼化を図る半導体光配線装置及び方法に関する。
ＬＳＩ（Large Scale Integration）の微細化が進展するにつれて、電気配線技術においては、信号伝達遅延、信号線信頼性、信号干渉、消費電力増大等の問題が顕在化してきている。これらの問題の解決に向けて、ＬＳＩチップ内における信号伝送への光配線適用が検討されている。例えば非特許文献１に、ＬＳＩチップ内の信号伝送に光配線を用いた例が開示されている。この文献におけるＬＳＩ光配線構造においては、ＬＳＩチップと光配線チップの表面同士が貼り合わされている。この貼り合わせ構造は、ＬＳＩチップと光配線チップを別々に作製するため、従来のＬＳＩ設計ルールおよび製造プロセスをほとんど変更せずに、高性能なチップを実現することが可能な構造である。
特許文献１に、積層ＬＳＩチップ間の信号伝送に光を用いる構造が開示されている。チップを構成する基板が透明となる波長を用いれば、垂直方向に光信号を伝送することで、積層ＬＳＩチップ間のデータ伝送が可能である。
特許文献２に、非接触の信号伝送を可能とする誘導結合方式が開示されている。誘導結合方式を用いることで、直接の電気的接続を形成する必要がなく、積層方向のＬＳＩチップ間の信号伝送を非接触で高効率に行うことが可能である。
また一般に、積層ＳｉＰ（System in Package）において、貫通ビアを形成して、積層されたＬＳＩチップ間の信号伝送を行う方法が知られている。
特許第３４１３８３９号公報 （第４頁、図４） 特開２００５−２２８９８１号公報 （第４頁、図１） 大橋 啓之、「ＬＳＩチップ光配線技術」、２００７年半導体ＭＩＲＡＩプロジェクト成果報告会、半導体ＭＩＲＡＩプロジェクト 発行、２００７年１２月１８日、ｐ．８２
非特許文献１における貼り合わせ構造においては、光配線チップと貼り合わせたＬＳＩチップを複数積層してＳｉＰを構成しようとしたときに、ＬＳＩチップ間に光配線チップが存在するために、ＬＳＩチップ間の信号伝送が困難であるという問題があった。また、チップの表面同士を貼り合わせるため、貼り合わせのプロセス自体は比較的容易であるが、外部との信号入出力を行うための電極を形成するのが難しいという問題があった。
特許文献１に開示される積層構造においては、光信号を用いるために高速の信号伝送が非接触で可能であるが、積層チップ間の光結合を高効率で行うためには高精度な位置合わせが必要となるという問題があった。また、光が積層チップ基板を透過するように垂直方向に信号伝送する方式においては、基板材料が透明となる波長を用いた場合でも、界面での光の反射あるいは散乱が生じ、信号強度が劣化するという問題があった。
特許文献２に開示される誘導結合方式は、チップ内の水平方向の高速信号伝送には不向きであり、ＬＳＩチップそのものの高機能化を図ることは難しい。
また、一般に知られる貫通ビアを用いる構造については、光配線チップを含む積層構造においては、光配線チップに貫通ビアを形成すると、光導波路をこの貫通ビアを避けて配置する必要があり、光配線レイアウトに大きな制約を受けるという問題があった。
本発明は、光配線チップを用いることによって、半導体チップを積層した構造において、積層半導体チップ間の信号伝送を高効率に行える半導体光配線装置及び方法を提供することを目的の一つとする。
本発明に係る半導体光配線装置の一態様は、光と電気との信号変換に関わる機能を有する光学素子が形成された光配線チップと、非接触で信号を伝送する伝送部と、前記光学素子と電気的に接続する接続部とを有する半導体チップと、を備える。
また、本発明に係る半導体光配線方法の一態様は、光と電気との信号変換に関わる機能を有する光学素子を形成した光配線チップを作成し、非接触で信号を伝送する伝送部を有する半導体チップを作成し、前記半導体チップに、前記光学素子と電気的に接続する接続部を形成し、前記光学素子と前記接続部とが電気的に接続するように前記光配線チップと前記半導体チップとを積層する。
本発明によれば、光配線チップを用いることによって、半導体チップを積層した構造において、積層半導体チップ間の信号伝送を高効率に行える半導体光配線装置及び方法を提供することが可能となる。
本発明の実施形態の半導体光配線装置の構成例を示す断面図である。 図１に示す半導体光配線装置を積層した構成例を示す断面図である。 実施例１における光配線チップの構成例を示す平面図である。 実施例１におけるＬＳＩチップの構成例を示す平面図である。 実施例２における光配線チップの構成例を示す平面図である。 実施例２におけるＬＳＩチップの構成例を示す平面図である。 実施例３の半導体光配線装置の構成例を示す断面図である。
符号の説明
１、１ａ、１ｂ、１−１、１−２、２０ ＬＳＩチップ
２、２ａ、２ｂ、２−１、２−２、２１ 光配線チップ
３ 伝送部
４ 接続部
５ 実装基板
６ スペーサ
７ 接続用バンプ
８ コイル
９ 外部接続ワイヤ
１０ 光導波路
１１ 光分岐構造
１２ クロック信号光
１３ 受光素子
１４ 受光素子接続用バンプ
１５ 発光素子
１６ 光変調器
１７−１〜１７−４ プロセッサコア
１８ 発光素子接続用バンプ
１９ 光変調器接続用バンプ
２２ 外部Ｉ／Ｏ用チップ
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
また、本明細書では、同じ構成要素が複数存在し、それぞれを区別する場合に、符号に"−ｎ"（ｎ＞０の整数）付加して、複数の構成要素それぞれを区別するものとする。例えば、図２では、複数のＬＳＩチップ１−１、１−２を示している。本明細書の説明において、ＬＳＩチップ１は、複数のＬＳＩチップ１−１、１−２のいずれか一つまたは複数を示すものとし、ＬＳＩチップ１−１（あるいは、ＬＳＩチップ１−２など）は、複数のＬＳＩチップのそれぞれを区別して示すものとする。また、接尾辞（例えば、ａ、ｂ）をつけた符号を、実施例の異なる態様を示す場合に用いる。
図１は、本発明の実施形態の半導体光配線装置の構成例を示す断面図である。図１に示す半導体光配線装置は、半導体チップ１と光配線チップ２とから構成される。以下の説明では、半導体チップをＬＳＩチップと呼ぶ。
ＬＳＩチップ１は、非接触で信号を伝送する伝送部３と、光学素子と電気的に接続する接続部４を有する。伝送部３と接続部４とは電気的に干渉しない領域に配置される。
伝送部３は、一例としてコイルまたはインダクタを用いることができる。また、キャパシタを介して信号伝送を行う、容量結合（Ｃ結合）という手段を用いることもできる。ただし、この容量結合では、コイルを用いる場合よりも伝送距離が一般的に短くなる。
接続部４は、バンプを用いることができる。バンプによる電気的接続によって、半導体チップ１と光配線チップ２とは貼り合わせられる。例えば、非特許文献１に開示されている手法によって、ＬＳＩチップ１と光配線チップ２とを貼り合わせてもよい。貼り合わせ構造を用いることによって、電気配線長が短くなるため、電気的信号を高速に伝送することができる。また、接続部４として、ワイヤボンディングを用いて光配線チップ２とＬＳＩチップ１を電気的に接続することも可能である。しかし、電気配線長が長くなるので、高速の信号伝送にはバンプを用いることが好ましい。
光配線チップ２は、光と電気との信号変換に関わる機能有する光学素子が形成されている（図示せず）。光学素子は、例えば、発光素子、光変調器、受光素子などである。光学素子は、半導体チップ１の伝送部３と電気的に干渉しないように配置される。
また、半導体光配線装置において、ＬＳＩチップ１と光配線チップ２とは電気的に接続されている。具体的には、接続部４が、光配線チップ２に搭載される光学素子と電気的に接続される。これによって、ＬＳＩチップ１と光配線チップ２との間で信号の伝送が可能となる。また、光学素子は、接続部４と接続されるが、接続部４は伝送部３と干渉しないように配置されている。この結果、伝送部３と光学素子とが干渉しないように配置され得る。
以下、各実施例において、図１の構成に基づいた半導体光配線装置の構成例を示す。以下の説明では、伝送部３の一例としてコイルを用いて説明する。また、接続部４の一例として接続用バンプを用いて説明する。
（実施例１）
図２は、図１に示す半導体光配線装置を積層した構成例を示す断面図である。図２に示す半導体光配線装置は、ＬＳＩチップ１と光配線チップ２との組み合わせが複数積層された構造を示す。ＬＳＩチップ（第１ＬＳＩチップ）１−１、光配線チップ（第１光配線チップ）２−１、スペーサ６、ＬＳＩチップ（第２ＬＳＩチップ）１−２、及び、光配線チップ（第２光配線チップ）２−２が積層されている。ＬＳＩチップ１−１と光配線チップ２−１は、接続用バンプ７を介して電気的に接続されることによって、チップ表面同士が貼り合わされている。同様に、ＬＳＩチップ１−２と光配線チップ２−２も接続用バンプ７を介して電気的に接続されることによって、表面同士が貼り合わされている。
ＬＳＩチップ１−１およびＬＳＩチップ１−２上には、複数のコイル８が集積されている。コイル８は送信用のコイルと受信用のコイルから形成され、それぞれ送信回路および受信回路と接続されている。また、送信コイルよりも受信コイルの方が大きく形成される。ＬＳＩチップ１−１は、光配線チップ２−１を挟んで配置されたＬＳＩチップ１−２とコイル８を用いて信号を伝送する。ＬＳＩチップ１−１およびＬＳＩチップ１−２は、電気的に直接接続されてはいないが、それぞれのチップ上に集積された複数のコイル８を介して誘導結合により、信号伝送が可能である。このように、貼り合わされたＬＳＩチップ１と光配線チップ２とがそれぞれ複数積層された半導体光配線装置において、積層されたＬＳＩチップ１間の信号伝送を、光配線チップ２を挟んで、コイルまたはインダクタを通じて非接触で行うことができる。
また、光配線チップ２−１、２−２において、光学素子は、ＬＳＩチップ１−１に集積されたコイル８とＬＳＩチップ１−２に集積されたコイル８とによる干渉を受けない領域に配置される。具体的には、ＬＳＩチップ１−１に集積されたコイル８とＬＳＩチップ１−２に集積されたコイル８との間の領域に光学素子を配置しないようにする。すなわち、二つのＬＳＩチップそれぞれが有する二つの伝送部３間の信号伝送による干渉を受けない領域に、光学素子を配置しない。より具体的には、二つの伝送部３に挟まれる領域に、光学素子を配置しないようにする。
貼り合わされたこれらのチップは、スペーサ６を用いて実装基板５上に積層されている。また、ＬＳＩチップ１−１およびＬＳＩチップ１−２は外部接続ワイヤ９で実装基板５と接続されており、外部との信号入出力および電源供給が可能である。
続いて、図３，４を用いて、光配線チップ２を用いてクロック信号をＬＳＩチップ１に供給する半導体チップ１及び光配線チップ２の平面構成例を説明する。
図３は実施例１における光配線チップの構成例を示す平面図である。光配線チップ２ａは、図１または図２に示す光配線チップ２の平面構成の一例を示したものである。光配線チップ２ａは、光導波路１０、受光素子１３を備える。光導波路１０は、複数の末端を形成する光分岐構造１１を有し、その一端からクロック信号光１２を入力する。また、その他の末端には受光素子１３が配置されている。
クロック信号光１２は、光導波路１０中を伝搬し、光分岐構造１１を通じて、光配線チップ２ａ全体に分配される。分配されたクロック信号光１２は、受光素子１３によって光信号から電気信号に変換される。また、受光素子１３により電気信号に変換されたクロック信号は、ＬＳＩチップ１に伝送される。これにより、ＬＳＩチップ１全体にクロック信号を分配させることができる。
なお、図３において、受光素子１３は、ＬＳＩチップ１全体にクロック信号を分配するため、光学的に等距離に配置されることが好ましい。また、クロック信号光源として外部光源を用いているが、発光素子を光配線チップ２ａ上に集積しても良い。
図４は実施例１におけるＬＳＩチップの構成例を示す平面図である。ＬＳＩチップ１ａは、図１または図２に示すＬＳＩチップ１の平面構成の一例を示したものである。ＬＳＩチップ１ａ上には、受光素子接続用バンプ１４が形成され、コイル８が配置されている。受光素子接続用バンプ１４は、光配線チップ２ａの受光素子１３と電気的に接続する。また、コイル８は、受光素子接続用バンプ１４と干渉しないように配置されている。受光素子１３において電気信号に変換されたクロック信号は、受光素子接続用バンプ１４を介して、ＬＳＩチップ１ａ全体に分配される。
図２〜図４に示す半導体光配線装置では、光配線を用いることにより、低ジッターの高周波クロック信号を低減衰でＬＳＩチップ１ａ全体に分配することが可能となる。従って、チップ全体に渡って高品質の高周波クロック信号で同期された高機能なＬＳＩチップ１ａが実現できる。さらに加え、光は電気と比較して高周波信号を低減衰で長距離伝送できるため、低消費電力化を実現できる。
また、複数の光配線チップ２を備える場合、光配線チップ２ａの構成によれば、外部からのクロック信号光１２を複数に分岐し、各光配線チップに入力することができる。これにより、電気配線では困難な積層ＬＳＩチップ間の同期を、容易に行うことができる。
さらに、ＬＳＩチップ１−１およびＬＳＩチップ１−２はコイル８を介して誘導結合を用いて非接触の信号伝送が可能である。このため、光配線チップ２−１および光配線チップ２−２に貫通ビアを形成する必要が無く、光導波路１０のレイアウトが制約されない。ただし、受光素子１３、あるいは、発光素子、光変調器といったアクティブデバイスは、コイル８間に挟まれると相互干渉するため、これを避ける必要がある。
効率の良い誘導結合を実現するためにはＬＳＩチップ１−１およびＬＳＩチップ１−２間の距離は短い方が望ましい。従って、光配線チップ２はできるだけ薄い方が望ましいが、薄くし過ぎると基板の反りが生じるなど製造プロセスが困難となる。このため、本発明のＬＳＩ光配線構造において、光配線チップ２の厚さは１００ｕｍ程度以下にするのが好ましい。光配線チップ２を薄くするために、光の閉じ込め効果の強い高屈折率差の導波路を用いるのが望ましい。より具体的には、光導波路１０のコア材料として、Ｓｉ、ＳｉＯＮ、ＳｉＮを用い、クラッド材料としてＳｉＯ２を用いることによって、好適な高屈折率差光導波路を形成することができる。このとき、光の波長としては、Ｓｉをコア材料としたときには１．１ｕｍ程度以上、ＳｉＯＮあるいはＳｉＮをコア材料としたときには０．７ｕｍ程度以上とするのが、特に好ましい。
また、スペーサ６に、信号光を吸収する不透明な材料を用いることによって、迷光成分を除去し光配線チップ間の干渉を防ぐことができる。これにより、ノイズによるクロック信号の品質の低下を防ぐことができる。
さらに、本発明のＬＳＩ光配線構造において、光配線チップをＬＳＩチップよりも小さくすることによって、ＬＳＩチップと実装基板を接続するワイヤボンディングが容易になるという効果が得られる。
また、光ファイバを用いてクロック信号光１２を入力する場合において、光配線チップは裏返しに貼り合わせているために、位置合わせが困難である。光配線チップと貼り合わされたＬＳＩチップ側に、光ファイバをパッシブアライメントで実装できるＶ字型の溝を形成することによって、この位置合わせを容易にすることができる。
（実施例２）
実施例２ではＬＳＩチップ１が複数のマルチプロセッサを有し、光配線チップ２が複数のマルチプロセッサ間の信号を伝送する場合を説明する。本実施例において、図１及び図２に示す構成は同様である。
図５は実施例２における光配線チップの構成例を示す平面図である。光配線チップ２ｂは、図１または図２に示す光配線チップ２の平面構成の一例を示したものである。光配線チップ２ｂは、発光素子１５、光変調器１６、及び受光素子１３が複数集積され、光導波路１０が形成されている。以下、光配線チップ２に集積させる光学素子の組み合わせを素子組み合わせという。図５では、素子組み合わせは、発光素子１５、光変調器１６、及び受光素子１３を含む例を示している。複数の素子組み合わせ及び光導波路１０は、貼り合わされたＬＳＩチップ中のプロセッサコア間のデータ伝送を行う機能を有している。光変調器１６はプロセッサコアと電気的に接続されており、発光素子１５から放出された光を変調することで、電気信号から光信号に変換し、別のプロセッサコアと電気的に接続された受光素子へ信号伝送する。図５においては光変調器１６による外部変調方式を用いているが、発光素子１５から放出される光を動的に制御する直接変調方式を用いても良い。従って、素子組み合わせは、発光素子１５と受光素子１３とを少なくとも含んでいればよい。
図６は実施例２におけるＬＳＩチップ構成例を示す平面図である。ＬＳＩチップ１ｂは、図１または図２に示すＬＳＩチップ１の平面構成の一例を示したものである。ＬＳＩチップ１ｂは複数のプロセッサコア１７−１〜１７−４を有し、各プロセッサコア１７には、光配線チップ２ｂの受光素子１３と電気的に接続する受光素子接続用バンプ１４、発光素子１５と電気的に接続する発光素子接続用バンプ１８、光変調器１６と電気的に接続する光変調器接続用バンプ１９が形成されている。これらのバンプとコイル８は干渉しないように配置されている。
図５、６に示すように、本実施例の半導体光配線装置において、光配線チップ２ｂは発光素子１５、光変調器１６、光導波路１０、受光素子１３からなる光回路を有する。ＬＳＩチップ１ｂは複数のプロセッサコア１７を有する。素子組み合わせが複数のマルチプロセッサと電気的に接続することにより、複数のプロセッサ間のデータ伝送を光回路により行うことができる。
実施例１とは異なり、実施例２ではプロセッサコア１７間のデータ伝送を、光配線を用いて行う。光配線を用いることによって、大容量のデータ伝送を低消費電力で行うことが可能となる。半導体チップ１ｂは、素子組み合わせと電気的に接続する複数のバンプを複数のプロセッサコア１７−１〜１７−４それぞれに有することにより、素子組み合わせ及び複数のバンプを介して、複数のプロセッサ間で信号を伝送することができる。
なお、図５では単一波長を用いた光データ伝送の例を示しているが、複数の波長を利用する波長多重方式を用いても良い。波長多重方式を用いることにより、より大容量のデータ伝送を高密度に行うことが可能となる。また、実施例１で示した光によるクロック信号分配と、本実施例における光によるデータ伝送を同時に行うように、ＬＳＩ光配線構造を形成しても良い。
また、図５および図６においては、各プロセッサコア１７を１対１で光接続する例について示しているが、プロセッサコア１７をネットワーク状に接続するように、光配線を形成しても良い。また、例えばＣＰＵ−メモリ間を光配線で接続したＳｏＣ（System on Chip）を形成しても良い。
（実施例３）
図７は実施例３の半導体光配線装置の構成例を示す断面図である。表面同士が貼り合わされたＬＳＩチップ２０と光配線チップ２１上に、外部Ｉ／Ｏ（Input Output）用チップ（入出力用チップ）２２が積層されている。ＬＳＩチップ２０は、図１，２のＬＳＩチップ１と同様であり、光配線チップ２１は、図１，２の光配線チップ２と同様である。外部Ｉ／Ｏ用チップ２２は、コイル８と、外部との信号入出力を行う電極パッドとを有している。電極パッドは、例えば、実装基板上の電気回路と信号入出力を行うための電極が形成されたチップなどである。ＬＳＩチップ２０は、外部Ｉ／Ｏ用チップ２２とコイル８を介して誘導結合により信号伝送が可能であり、さらに外部接続ワイヤ９を通じて実装基板５上の電気回路と信号の入出力ができる。また、コイル８は一例であり、インダクタなどその他の伝送部３を有していてもよい。
本実施例のＬＳＩ光配線構造を用いることで、ＬＳＩチップ２０と光配線チップ２１の表面同士を貼り合わせた場合においても、外部との信号入出力を行う電極パッドの数を制限されることなく、実装が可能であるという効果が得られる。また図７では１対のＬＳＩチップ２０と光配線チップ２１の貼り合わせ構造の上に外部Ｉ／Ｏ用チップ２２を積層しているが、複数のＬＳＩチップ２０と光配線チップ２１の貼り合わせ構造上に外部Ｉ／Ｏ用チップ２２を積層しても良い。特に、高機能化されたＬＳＩチップを積層した構造におけて、積層ＬＳＩチップ間の信号伝送を高効率に行う場合に好適である。
なお、本実施例において、外部Ｉ／Ｏ用チップ２２に限られることはない。例えば、ＬＳＩチップ２０および光配線チップ２１に加えて、コイルまたはインダクタなどの伝送部３を有するメモリチップが積層されていてもよい。ＬＳＩチップ２０とメモリチップが伝送部３を介して非接触で信号伝送を行うことができる。
また、図７では、一対のＬＳＩチップ２０と光配線チップ２１に外部Ｉ／Ｏ用チップ２２が積層されている例を示した。これに限らず、ＬＳＩチップ２０と光配線チップ２１の組み合わせが複数積層された上に、外部Ｉ／Ｏ用チップ２２またはメモリチップが積層される場合であってもよい。
（その他の実施形態）
本発明に係る半導体光配線装置は、ＬＳＩチップ１と光配線チップ２との貼り合わせ構造において、誘導結合（インダクティブカップリング）を利用し、ＬＳＩチップ間に光配線層を挟んで非接触で積層ＬＳＩチップ間の信号伝送を行う。このような構成を備える装置であれば、上記各実施例に限られることなくその他の構成であってもよい。
上記各実施例の半導体光配置装置は、少なくとも次の工程によって製造される。図１を用いて説明すると次のようになる。光学素子を形成した光配線チップ２を作成する工程。非接触で信号を伝送する伝送部３を有する半導体チップ１を作成する工程。半導体チップ１に、光学素子と電気的に接続する接続部４を形成する工程。光学素子と接続部４とが電気的に接続するように、光配線チップ２と半導体チップ１とを積層する工程。ここで、光配線チップ２を作成する工程と半導体チップ１を作成する工程とはどちらが先であってもかまわない。ただし、光学素子と接続部４とが電気的に接続するような配置を決定した後、各チップを作成することが望ましい。
上記各実施例のＬＳＩ光配線構造を有する半導体光配線装置のいずれかを用いることにより、積層ＬＳＩチップ間に光配線チップが存在しても、ＬＳＩチップ間の信号伝送が可能となる。その結果、光配線を導入することにより高機能化されたＬＳＩチップを効率良く積層することができる。また、チップ表面同士の貼り合わせ構造においても、誘導結合を用いることで、外部との信号入出力が容易になる。
また、光配線チップ内における光信号伝送は光導波路を用いるため、リソグラフィ技術による高精度の位置合わせが可能である。また、本発明においては積層方向の信号伝送は誘導結合方式で行うため、光を用いて積層方向の信号伝送を行う方式よりも、チップ積層時の位置合わせが容易になるという特長がある。また、積層ＬＳＩチップ間に存在する光配線チップの厚さを薄くすることによって、高効率の誘導結合が可能となり十分な信号強度を確保することができる。誘導結合方式はチップ内の水平方向の高速信号伝送には不向きであるが、本発明においてはチップ内の信号伝送に光を利用するために、ＬＳＩチップそのものの高機能化を図ることが可能である。
また、上記各実施例においては誘導結合を用いることにより、光配線層に貫通ビアを開ける必要がないため、光導波路のレイアウトに制約を受けないというメリットがある。このとき、光導波路を伝搬する信号光は誘導結合の干渉を受けないため、誘導結合を実現するコイル間に光導波路を配置することができる。
さらに、図２では、光配線チップ２と隣り合う二つのＬＳＩチップ１間の信号伝送を示している。これに限られることはなく、ＬＳＩチップ１と光配線チップ２との組み合わせが３以上積層されている場合、コイル８の伝送性能（伝送距離）によって、光配線チップ２とＬＳＩチップ１とを挟んだ二つのＬＳＩチップ１間において信号伝送を非接触で行うこともできる。このような場合、信号伝送を行う二つのＬＳＩチップ１に挟まれる一以上の光配線チップ２及び一以上のＬＳＩチップ１は、伝送部３による電気的な干渉を受けない領域に光学素子及び接続部４を配置することが必要である。
この出願は、２００８年３月２４日に出願された日本出願特願２００８―０７５０１４を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

Claims (18)

  1. 光と電気との信号変換に関わる機能を有する光学素子が形成された光配線チップと、
    非接触で信号を伝送する伝送部と、前記光学素子と電気的に接続する接続部とを有する半導体チップと、を備え、
    前記半導体チップと前記光配線チップとの組み合わせが複数積層され、
    前記光配線チップを挟んで配置された二つの前記半導体チップそれぞれに搭載された二つの前記伝送部を用いて信号を伝送する半導体光配線装置。
  2. 前記接続部は、前記伝送部と干渉しない領域に配置されることを特徴とする請求項１記載の半導体光配線装置。
  3. 前記光学素子は、前記伝送部と干渉しない領域に配置されることを特徴とする請求項１または２記載の半導体光配線装置。
  4. 前記接続部は、バンプが使用され、
    前記光配線チップは、前記光学素子が前記接続部と電気的に接続することによって、前記半導体チップと貼り合わされることを特徴とする請求項１乃至３のいずれか一項に記載の半導体光配線装置。
  5. 前記光学素子は、前記二つの伝送部間の信号伝送による干渉を受けない領域に配置されることを特徴とする請求項１記載の半導体光配線装置。
  6. 前記光学素子は、前記二つの伝送部に挟まれる領域に配置されないことを特徴とする請求項１または６記載の半導体光配線装置。
  7. 前記光配線チップは、光導波路と、前記光学素子として少なくとも一つの受光素子とを有し、
    前記光導波路は、クロック信号光を入力し、
    前記少なくとも一つの受光素子は、前記クロック信号光に基づくクロック信号を前記半導体チップに伝送することを特徴とする請求項１乃至４、６、７のいずれか一項に記載の半導体光配線装置。
  8. 前記光導波路は、複数の末端を形成する光分岐構造を有し、
    前記少なくとも一つの受光素子は、前記光導波路の複数の末端に配置される複数の受光素子から構成されることを特徴とする請求項８記載の半導体光配線装置。
  9. 前記複数の末端は、光学的に等距離に形成されることを特徴とする請求項９記載の半導体光配線装置。
  10. 前記半導体チップは、複数のプロセッサコアを有し、
    前記光配線チップは、前記光学素子として、発光素子及び受光素子を少なくとも含む複数の素子組み合わせと、光導波路とを有し、
    前記素子組み合わせは、前記複数のプロセッサコアそれぞれに少なくとも一つが配置され、配置されたプロセッサコアと電気的に接続されることを特徴とする請求項１乃至４、６乃至１０のいずれか一項に記載の半導体光配線装置。
  11. 前記光導波路は、一つのプロセッサコアに配置された発光素子と他のプロセッサコアに配置された受光素子とを接続することを特徴とする請求項１１記載の半導体光配線装置。
  12. 前記伝送部と、実装基板上の電気回路と信号を入出力する電極とを有する入出力チップが、さらに積層されていることを特徴とする請求項１乃至４、６乃至１２のいずれか一項に記載の半導体光配線装置。
  13. 前記伝送部を有するメモリチップが、さらに積層されていることを特徴とする請求項１乃至４、６乃至１２のいずれか一項に記載の半導体光配線装置。
  14. 前記伝送部は、コイル、インダクタ、及び容量結合手段との少なくともいずれかであることを特徴とする請求項１乃至４、６乃至１４のいずれか一項に記載の半導体光配線装置。
  15. 前記光配線チップは、前記半導体チップより小さいサイズであることを特徴とする請求項１乃至４、６乃至１５のいずれか一項に記載の半導体光配線装置。
  16. 前記光配線チップは、１００μｍ以下の厚さであることを特徴とする請求項１乃至４、６乃至１６のいずれか一項に記載の半導体光配線装置。
  17. 前記光配線チップは、Ｓｉ、ＳｉＯＮ、ＳｉＮのいずれかをコア材料とする光導波路を有することを特徴とする請求項１乃至４、６乃至１７のいずれか一項に記載の半導体光配線装置。
  18. 光と電気との信号変換に関わる機能を有する光学素子を形成した光配線チップを作成し、
    非接触で信号を伝送する伝送部を有する半導体チップを作成し、
    前記半導体チップに、前記光学素子と電気的に接続する接続部を形成し、
    前記光学素子と前記接続部とが電気的に接続するように前記光配線チップと前記半導体チップとを積層し、
    前記半導体チップと前記光配線チップとの組み合わせを複数積層し、
    前記複数積層は、前記光配線チップを挟んで配置された二つの前記半導体チップそれぞれに搭載された二つの前記伝送部を用いて信号を伝送するように積層する半導体光配線装置の製造方法。
JP2010505427A 2008-03-24 2009-02-10 半導体光配線装置及び半導体光配線方法 Expired - Fee Related JP5429160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010505427A JP5429160B2 (ja) 2008-03-24 2009-02-10 半導体光配線装置及び半導体光配線方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008075014 2008-03-24
JP2008075014 2008-03-24
JP2010505427A JP5429160B2 (ja) 2008-03-24 2009-02-10 半導体光配線装置及び半導体光配線方法
PCT/JP2009/052194 WO2009119166A1 (ja) 2008-03-24 2009-02-10 半導体光配線装置及び半導体光配線方法

Publications (2)

Publication Number Publication Date
JPWO2009119166A1 JPWO2009119166A1 (ja) 2011-07-21
JP5429160B2 true JP5429160B2 (ja) 2014-02-26

Family

ID=41113374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010505427A Expired - Fee Related JP5429160B2 (ja) 2008-03-24 2009-02-10 半導体光配線装置及び半導体光配線方法

Country Status (3)

Country Link
US (1) US8363989B2 (ja)
JP (1) JP5429160B2 (ja)
WO (1) WO2009119166A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997495B2 (en) * 2014-12-19 2018-06-12 Elwha Llc Non-contacting inductive interconnects
FR3080218B1 (fr) * 2018-04-11 2022-02-11 St Microelectronics Grenoble 2 Dispositif electronique comprenant des puces electroniques
JP2021002542A (ja) * 2019-06-19 2021-01-07 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサ及び測距装置
CN115902596B (zh) * 2023-02-27 2023-05-23 杭州朗迅科技股份有限公司 一种无接触式芯片质量检测装置及检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132516A (ja) * 1992-08-11 1994-05-13 Hitachi Ltd 半導体装置およびクロック信号供給装置
JPH08274296A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路
JP2002124661A (ja) * 2001-07-06 2002-04-26 Shin Etsu Handotai Co Ltd 半導体装置
JP2003344679A (ja) * 2002-05-29 2003-12-03 Canon Inc 電子回路基板
JP2004349558A (ja) * 2003-05-23 2004-12-09 Univ Of Tokyo 信号授受方式

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453440A (en) * 1987-08-25 1989-03-01 Hitachi Ltd Three-dimensional semiconductor integrated circuit device
JP3413839B2 (ja) 1991-09-06 2003-06-09 ソニー株式会社 光電子集積回路装置
JP4797221B2 (ja) 2000-02-21 2011-10-19 ソニー株式会社 光電子集積回路装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
FR2836237B1 (fr) * 2002-02-21 2005-07-15 Framatome Connectors Int Module d'interconnexion optique, et ferule comportant un tel module
CN1331220C (zh) 2002-04-11 2007-08-08 皇家飞利浦电子股份有限公司 制造电子器件的方法和电子器件
US6812046B2 (en) 2002-07-29 2004-11-02 Sun Microsystems Inc. Method and apparatus for electronically aligning capacitively coupled chip pads
JP4131544B2 (ja) 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
JP5082894B2 (ja) * 2008-01-31 2012-11-28 ソニー株式会社 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
US8144277B2 (en) * 2008-05-02 2012-03-27 Canon Kabushiki Kaisha Liquid crystal display device
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132516A (ja) * 1992-08-11 1994-05-13 Hitachi Ltd 半導体装置およびクロック信号供給装置
JPH08274296A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路
JP2002124661A (ja) * 2001-07-06 2002-04-26 Shin Etsu Handotai Co Ltd 半導体装置
JP2003344679A (ja) * 2002-05-29 2003-12-03 Canon Inc 電子回路基板
JP2004349558A (ja) * 2003-05-23 2004-12-09 Univ Of Tokyo 信号授受方式

Also Published As

Publication number Publication date
WO2009119166A1 (ja) 2009-10-01
US20110002582A1 (en) 2011-01-06
US8363989B2 (en) 2013-01-29
JPWO2009119166A1 (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4603581B2 (ja) 半導体チップモジュール
US9128240B2 (en) Spot-size converter, manufacturing method thereof, and integrated optical circuit device
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
JP5681566B2 (ja) 光導波路構造を有する信号伝送モジュール
JP7145515B2 (ja) 光電子集積回路及びコンピューティング装置
JP5247880B2 (ja) 光電気配線基板および光モジュール
JP2007004043A (ja) 配線基板、配線基板を用いたモジュール、およびモジュール集合体
JP5429160B2 (ja) 半導体光配線装置及び半導体光配線方法
TW201348768A (zh) 光學電路板及光電通訊模組
JP6532403B2 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部
JP6084027B2 (ja) 光導波路装置及びその製造方法
US11137560B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
JP4321267B2 (ja) 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造
JP2016092303A (ja) 並列光モジュール
JP2010192883A (ja) 光電気混載基板および光電気混載基板の製造方法
WO2010038871A1 (ja) 半導体装置
JP5637134B2 (ja) 治具、パッケージ、システム基板および素子搭載方法
JP2006310417A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2008021778A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP2008021779A (ja) 積層型半導体パッケージおよび光信号伝送装置
JP4639810B2 (ja) 半導体装置、基板製造方法および電子機器
JP2013097305A (ja) フレキシブル光電配線モジュール
JP2013104945A (ja) フレキシブル光電配線モジュール
JP2007317793A (ja) 積層型半導体パッケージおよび光信号伝送装置
JPWO2015050187A1 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5429160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees