JP2021002542A - アバランシェフォトダイオードセンサ及び測距装置 - Google Patents

アバランシェフォトダイオードセンサ及び測距装置 Download PDF

Info

Publication number
JP2021002542A
JP2021002542A JP2019114143A JP2019114143A JP2021002542A JP 2021002542 A JP2021002542 A JP 2021002542A JP 2019114143 A JP2019114143 A JP 2019114143A JP 2019114143 A JP2019114143 A JP 2019114143A JP 2021002542 A JP2021002542 A JP 2021002542A
Authority
JP
Japan
Prior art keywords
clock
chip
circuit
wiring
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019114143A
Other languages
English (en)
Inventor
聡 福田
Satoshi Fukuda
聡 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019114143A priority Critical patent/JP2021002542A/ja
Priority to PCT/JP2020/022003 priority patent/WO2020255722A1/ja
Publication of JP2021002542A publication Critical patent/JP2021002542A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith

Abstract

【課題】チップの小型化と高集積化とに与える影響を抑制しつつインダクタを追加する。【解決手段】実施形態に係るアバランシェフォトダイオードセンサは、アバランシェフォトダイオードを備える第1チップと、前記第1チップに接合された第2チップとを備え、前記第2チップは、前記アバランシェフォトダイオードに電気的に接続された周辺回路と、前記周辺回路へクロック信号を供給するクロック供給回路と、前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線とを備え、前記第1チップは、前記クロック配線に接続されたインダクタを備える。【選択図】図5

Description

本開示は、アバランシェフォトダイオードセンサ及び測距装置に関する。
集積回路において、各回路素子に供給されるクロックは、その性能を決定する重要なファクタとなっているが、近年では、集積回路の大規模化やクロック周波数の上昇に伴い、集積回路の隅々まで正しくクロックを供給することが困難になってきている。
正しいクロックの供給を妨げる要因の一つとしては、クロックを伝搬するクロック配線の負荷容量が存在する。そこで、例えば特許文献1には、クロック配線の負荷容量をインダクタによってキャンセルする技術が提案されている。
特開2005−159353号公報
しかしながら、イメージセンサやToF(Time-of-Flight)センサのような、チップの小型化と高集積化との両方が求められるデバイスにおいては、面積確保の都合上、新たな素子としてインダクタを追加することは容易ではないという問題が存在する。
そこで本開示では、チップの小型化と高集積化とに与える影響を抑制しつつインダクタが追加されたアバランシェフォトダイオードセンサ及び測距装置を提案する。
上記の課題を解決するために、本開示に係る一形態のアバランシェフォトダイオードセンサは、アバランシェフォトダイオードを備える第1チップと、前記第1チップに接合された第2チップとを備え、前記第2チップは、前記アバランシェフォトダイオードに電気的に接続された周辺回路と、前記周辺回路へクロック信号を供給するクロック供給回路と、前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線とを備え、前記第1チップは、前記クロック配線に接続されたインダクタを備える。
第1の実施形態に係る測距装置としてのToFセンサの概略構成例を示すブロック図である。 第1の実施形態に係るAPDセンサの概略構成例を示すブロック図である。 第1の実施形態に係る画素アレイ部101の概略構成例を示す模式図である。 第1の実施形態に係るSPAD画素の概略構成例を示す回路図である。 第1の実施形態に係るクロック供給回路の概略例を示すブロック図である。 図5に例示した第1の実施形態に係るクロック供給回路の概略構成例を示す等価回路図である。 図6におけるノードAを伝搬するクロック信号の波形図である。 図6におけるノードBを伝搬するクロック信号の波形図である。 図6におけるノードCを伝搬するクロック信号の波形図である。 インダクタを設けなかった場合のクロック配線の負荷容量を説明するための図である。 インダクタを設けなかった場合の充放電ごとの消費電力を説明するための図である。 第1の実施形態に係るクロック配線の負荷容量を説明するための図である。 第1の実施形態の変形例においてノードAを伝搬するクロック信号の波形図である。 第1の実施形態の変形例に係るクロック供給回路の概略例を示すブロック図である。 第1の実施形態の変形例においてノードBを伝搬するクロック信号の波形図である。 第1の実施形態の変形例においてノードCを伝搬するクロック信号の波形図である。 第1の実施形態の第1レイアウト例に係る第1チップのレイアウト例を示す平面図である。 第1の実施形態の第1レイアウト例に係る第2チップのレイアウト例を示す平面図である。 第1の実施形態の第1レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態の第2レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態の第3レイアウト例に係る第1チップのレイアウト例を示す平面図である。 第1の実施形態の第3レイアウト例に係る第2チップのレイアウト例を示す平面図である。 第1の実施形態の第3レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態の第4レイアウト例に係る第2チップのレイアウト例を示す平面図である。 第1の実施形態の第4レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態の第5レイアウト例に係る第2チップのレイアウト例を示す平面図である。 第1の実施形態の第5レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態の第6レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。 第1の実施形態に係るSPAD画素の断面構造例を示す断面図である。 第1の実施形態の変形例に係るSPAD画素の断面構造例を示す断面図である。 第1の実施形態の第1変形例に係る受光部の積層構造例を示す模式図である。 第1の実施形態の第2変形例に係る受光部の積層構造例を示す模式図である。 第1の実施形態に係るクロック供給回路の効果を説明するための波形図である。 第2の実施形態に係る固体撮像装置を搭載した電子機器の概略構成例を示すブロック図である。 第2の実施形態に係るCMOS型の固体撮像装置の概略構成例を示すブロック図である。 第2の実施形態に係る固体撮像装置の積層構造例を示す図である。 第2の実施形態に係る画素の概略構成例を示す回路図である。 第2の実施形態に係るクロック供給回路の概略例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
また、以下に示す項目順序に従って本開示を説明する。
1.第1の実施形態
1.1 測距装置(ToFセンサ)
1.2 APDセンサの概略構成例
1.3 画素アレイ部
1.4 SPAD画素
1.5 SPAD画素の概略動作例
1.6 画素信号の処理系統例
1.7 クロック供給回路の概略例
1.8 等価回路及びクロック波形の例
1.8.1 等価回路及びクロック波形の変形例
1.9 レイアウト例
1.9.1 第1レイアウト例
1.9.2 第2レイアウト例
1.9.3 第3レイアウト例
1.9.4 第4レイアウト例
1.9.5 第5レイアウト例
1.9.6 第6レイアウト例
1.10 SPAD画素の断面構造例
1.10.1 SPAD画素の断面構造の変形例
1.11 変形例
1.11.1 第1変形例
1.11.2 第2変形例
1.12 作用・効果
2.第2の実施形態
2.1 電子機器の構成例
2.2 固体撮像装置の構成例
2.3 固体撮像装置の積層構造例
2.4 画素の構成例
2.5 クロック供給回路の概略例
2.6 作用・効果
1.第1の実施形態
まず、第1の実施形態について、以下に図面を参照して詳細に説明する。なお、第1の実施形態では、例えば、CMOS(Complementary Metal Oxide Semiconductor)半導体集積回路技術を用いて作成された(以下、CMOS型という)、平面的に配置する複数のSPAD(Single Photon Avalanche Diode)を利用して対象物までの距離を計測するToFセンサについて、例を挙げて説明する。
本実施形態及び以下に例示する実施形態に係るアバランシェフォトダイオードセンサ(以下、APDセンサという)及び測距装置は、例えば、車両に搭載され、車外にある対象物までの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用のシステムなどに適用することができる。この場合、ジェスチャ認識の結果は、例えばカーナビゲーションシステムの操作等に用いることも可能である。
ただし、本実施形態に係るAPDセンサ及び測距装置が搭載されるデバイスは、車両に限定されず、ユーザによって携帯されることで移動するデバイスであってもよいし、ユーザによって遠隔で操作されることで移動するデバイスであってもよいし、自律して移動するデバイスであってもよい。また、遠隔移動型又は自律移動型とした場合、そのデバイスは、地面を走行する走行型であってもよいし、水面又は水中を進む船型又は潜水型であってもよいし、空中を飛行する飛行型であってもよい。
1.1 測距装置(ToFセンサ)
図1は、第1の実施形態に係る測距装置としてのToFセンサの概略構成例を示すブロック図である。図1に示すように、ToFセンサ1は、制御部11と、発光部13と、受光部14と、演算部15と、外部インタフェース(I/F)19とを備える。
制御部11は、例えば、CPU(Central Processing Unit)などの情報処理装置で構成され、ToFセンサ1の各部を制御する。
外部I/F19は、例えば、無線LAN(Local Area Network)や有線LANの他、CAN(Controller Area Network)、LIN(Local Interconnect Network)、FlexRay(登録商標)、MIPI(Mobile Industry Processor Interface)、LVDS(Low voltage differential signaling)等の任意の規格に準拠した通信ネットワークを介して外部のホスト80と通信を確立するための通信アダプタであってよい。
ここで、ホスト80は、例えば、ToFセンサ1が車両等に実装される場合には、車両等に搭載されているECU(Engine Control Unit)などであってよい。また、ToFセンサ1が家庭内ペットロボットなどの自律移動ロボットやロボット掃除機や無人航空機や追従運搬ロボットなどの自律移動体に搭載されている場合には、ホスト80は、その自律移動体を制御する制御装置等であってよい。さらに、ToFセンサ1が携帯電話機やスマートフォンやタブレット端末などの電子機器に搭載されている場合には、ホスト80は、これらの電子機器に組み込まれたCPUや、これらの電子機器にネットワークを介して接続されたサーバ(クラウドサーバ等を含む)等であってよい。
発光部13は、例えば、1つ又は複数の半導体レーザダイオードを光源として備えており、所定時間幅のパルス状のレーザ光(以下、照射光という)L1を所定周期(発光周期ともいう)で出射する。発光部13は、少なくとも、受光部14の画角以上の角度範囲に向けて照射光L1を出射する。また、発光部13は、例えば、100MHz(メガヘルツ)の周期で、数ns(ナノ秒)〜5nsの時間幅の照射光L1を出射する。発光部13から出射した照射光L1は、例えば、測距範囲内に物体90が存在する場合には、この物体90で反射して、反射光L2として、受光部14に入射する。
受光部14は、後述するAPDセンサ10に相当する構成であり、その詳細については後述するが、例えば、2次元格子状に配列した複数の画素を備え、発光部13の発光後に各画素で検出された信号強度(以下、画素信号ともいう)を出力する。
演算部15は、受光部14から出力された画素信号に基づいて、受光部14の画角内のデプス画像を生成する。その際、演算部15は、生成したデプス画像に対し、ノイズ除去等の所定の処理を実行してもよい。演算部15で生成されたデプス画像は、例えば、外部I/F19を介してホスト80等に出力され得る。
1.2 APDセンサの概略構成例
図2は、第1の実施形態に係るAPDセンサの概略構成例を示すブロック図である。ここで、CMOS型のAPDセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。なお、本実施形態では、半導体基板における素子形成面とは反対側の面が光入射面である、いわゆる裏面照射型のAPDセンサ10を例示するが、裏面照射型に限定されず、素子形成面が光入射面である、いわゆる表面照射型とすることも可能である。
図2に示すように、APDセンサ10は、画素アレイ部101と、タイミング制御回路105と、画素駆動回路102と、出力回路103とを備える。
画素アレイ部101は、行列状に配列する複数のSPAD画素20を備える。SPAD画素20は、光電変換部としてSPADを用いた画素である。SPADは、従来のアバランシェフォトダイオード(APD)の降伏電圧より高い負バイアスが印加されることで、1光子の検出が可能になる。複数のSPAD画素20に対しては、列ごとに画素駆動線LD(図面中の上下方向)が接続され、行ごとに出力信号線LS(図面中の左右方向)が接続される。画素駆動線LDの一端は、画素駆動回路102の各列に対応した出力端に接続され、出力信号線LSの一端は、出力回路103の各行に対応した入力端に接続される。
画素駆動回路102は、シフトレジスタやアドレスデコーダなどを含み、画素アレイ部101の各SPAD画素20を、全画素同時や列単位等で駆動する。そこで画素駆動回路102は、少なくとも、画素アレイ部101内の選択列における各SPAD画素20に後述するクエンチ電圧V_QCHを印加する回路と、選択列における各SPAD画素20に後述する選択制御電圧V_SELを印加する回路とを含む。そして、画素駆動回路102は、読出し対象の列に対応する画素駆動線LDに選択制御電圧V_SELを印加することで、フォトンの入射を検出するために用いるSPAD画素20を列単位で選択する。
画素駆動回路102によって選択走査された列の各SPAD画素20から出力される信号(検出信号という)V_OUTは、出力信号線LSの各々を通して出力回路103に入力される。出力回路103は、各SPAD画素20から入力された検出信号V_OUTを画素信号として、外部の演算部15へ出力する。
タイミング制御回路105は、各種のタイミング信号を生成するタイミングジェネレータ等を含み、タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動回路102及び出力回路103を制御する。
例えば、タイミング制御回路105は、各部の動作に必要な内部クロックや各部が動作を開始するタイミングを与えるパルス信号等を出力する。また、タイミング制御回路105は、外部からマスタクロックや動作モードなどを指令するデータを受け取ったり、APDセンサ10の情報を含むデータを出力したりする。
また、タイミング制御回路105は、各SPAD画素20から検出信号V_OUTを読み出すタイミングを与えるパルス信号を画素駆動回路102へ出力する。さらに、タイミング制御回路105は、各SPAD画素20から読み出された検出信号V_OUTを出力するタイミングを与えるパルス信号を出力回路103へ出力する。
さらにまた、タイミング制御回路105では、外部から入力されるマスタクロックと同じ周波数のクロックや、それを2分周したクロックや、より分周した低速のクロック等を、APDセンサ10内の各部に内部クロックとして供給する。
1.3 画素アレイ部
図3は、第1の実施形態に係る画素アレイ部101の概略構成例を示す模式図である。図3に示すように、画素アレイ部101は、例えば、複数のSPAD画素20が2次元格子状に配列した構成を備える。複数のSPAD画素20は、行方向及び/又は列方向に配列する所定数ずつのSPAD画素20で構成された複数のマクロ画素50にグループ化されている。各マクロ画素50の最外周に位置するSPAD画素20の外側の縁を結んだ領域の形状は、所定の形状(例えば、矩形)をなしている。
なお、画素アレイ部101を、例えば図3に示すような、列方向にマクロ画素50が配列した構成とした場合、ToFセンサ1は、受光部14の画角をマクロ画素50の配列方向に対して垂直な方向へ走査する、いわゆるスキャン型のToFセンサ1として構成される。一方、画素アレイ部101を、例えばマクロ画素50が行列方向に2次元格子状に配列した構成とした場合、ToFセンサ1は、受光部14の画角を走査せずに広角の測距画像を取得し得る、いわゆるフラッシュ型のToFセンサとして構成される。
1.4 SPAD画素
図4は、第1の実施形態に係るSPAD画素の概略構成例を示す回路図である。図4に示すように、SPAD画素20は、受光素子としてのフォトダイオード21と、フォトダイオード21にフォトンが入射したことを検出する読出し回路22とを備える。フォトダイオード21は、そのアノードとカソードとの間に降伏電圧(ブレークダウン電圧)以上の逆バイアス電圧V_SPADが印加されている状態でフォトンが入射すると、アバランシェ電流を発生する。
読出し回路22は、クエンチ抵抗23と、デジタル変換器25と、インバータ26と、バッファ27と、選択トランジスタ24とを備える。クエンチ抵抗23は、例えば、N型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)(以下、NMOSトランジスタという)で構成され、そのドレインがフォトダイオード21のアノードに接続され、そのソースが選択トランジスタ24を介して接地されている。また、クエンチ抵抗23を構成するNMOSトランジスタのゲートには、当該NMOSトランジスタをクエンチ抵抗として作用させるために予め設定されているクエンチ電圧V_QCHが、画素駆動回路102から画素駆動線LDを介して印加される。
本実施形態において、フォトダイオード21はSPADである。SPADは、そのアノードとカソードとの間に降伏電圧(ブレークダウン電圧)以上の逆バイアス電圧が印加されるとガイガーモードで動作するアバランシェフォトダイオードであり、1つのフォトンの入射を検出可能である。
デジタル変換器25は、抵抗251とNMOSトランジスタ252とを備える。NMOSトランジスタ252は、そのドレインが抵抗251を介して電源電圧VDDに接続され、そのソースが接地されている。また、NMOSトランジスタ252のゲートには、フォトダイオード21のアノードとクエンチ抵抗23との接続点N1の電圧が印加される。
インバータ26は、P型のMOSFET(以下、PMOSトランジスタという)261とNMOSトランジスタ262とを備える。PMOSトランジスタ261は、そのソースが電源電圧VDDに接続され、そのドレインがNMOSトランジスタ262のドレインに接続されている。NMOSトランジスタ262は、そのドレインがPMOSトランジスタ261のドレインに接続され、そのソースが接地されている。PMOSトランジスタ261のゲート及びNMOSトランジスタ262のゲートには、それぞれ抵抗251とNMOSトランジスタ252のドレインとの接続点N2の電圧が印加される。インバータ26の出力は、バッファ27に入力される。
バッファ27は、インピーダンス変換のための回路であり、インバータ26から出力信号を入力すると、その入力した出力信号をインピーダンス変換し、検出信号V_OUTとして出力する。
選択トランジスタ24は、例えば、NMOSトランジスタであり、そのドレインがクエンチ抵抗23を構成するNMOSトランジスタのソースに接続され、そのソースが接地されている。選択トランジスタ24は、画素駆動回路102に接続されており、選択トランジスタ24のゲートに画素駆動回路102からの選択制御電圧V_SELが画素駆動線LDを介して印加されると、オフ状態からオン状態に変化する。
1.5 SPAD画素の概略動作例
図4に例示した読出し回路22は、例えば、以下のように動作する。すなわち、まず、画素駆動回路102から選択トランジスタ24に選択制御電圧V_SELが印加されて選択トランジスタ24がオン状態となっている期間、フォトダイオード21には降伏電圧(ブレークダウン電圧)以上の逆バイアス電圧V_SPADが印加される。これにより、フォトダイオード21の動作が許可される。
一方、画素駆動回路102から選択トランジスタ24に選択制御電圧V_SELが印加されておらず、選択トランジスタ24がオフ状態となっている期間、逆バイアス電圧V_SPADがフォトダイオード21に印加されないことから、フォトダイオード21の動作が禁止される。
選択トランジスタ24がオン状態であるときにフォトダイオード21にフォトンが入射すると、フォトダイオード21においてアバランシェ電流が発生する。それにより、クエンチ抵抗23にアバランシェ電流が流れ、接続点N1の電圧が上昇する。接続点N1の電圧がNMOSトランジスタ252のオン電圧よりも高くなると、NMOSトランジスタ252がオン状態になり、接続点N2の電圧が電源電圧VDDから0Vに変化する。そして、接続点N2の電圧が電源電圧VDDから0Vに変化すると、PMOSトランジスタ261がオフ状態からオン状態に変化すると共にNMOSトランジスタ262がオン状態からオフ状態に変化し、接続点N3の電圧が0Vから電源電圧VDDに変化する。その結果、バッファ27からハイレベルの検出信号V_OUTが出力される。
その後、接続点N1の電圧が上昇し続けると、フォトダイオード21のアノードとカソードとの間に印加されている電圧が降伏電圧よりも小さくなり、それにより、アバランシェ電流が止まって、接続点N1の電圧が低下する。そして、接続点N1の電圧がNMOSトランジスタ252のオン電圧よりも低くなると、NMOSトランジスタ252がオフ状態になり、バッファ27からの検出信号V_OUTの出力が停止する(ローレベル)。
このように、読出し回路22は、フォトダイオード21にフォトンが入射してアバランシェ電流が発生し、これによりNMOSトランジスタ252がオン状態になったタイミングから、アバランシェ電流が止まってNMOSトランジスタ252がオフ状態になるタイミングまでの期間、ハイレベルの検出信号V_OUTを出力する。出力された検出信号V_OUTは、出力回路103に入力される。
1.6 画素信号の処理系統例
図5は、第1の実施形態に係る画素出力信号の処理系統およびクロック供給回路の概略例を示すブロック図である。なお、本説明において、駆動/出力回路104は、図4における読出し回路22に相当する。
画素アレイ部101から出力された出力信号V_OUTは、駆動/出力回路104に入力される。駆動/出力回路104は、入力された出力信号V_OUTをパルス波形に整形する。なお、駆動/出力回路104は、サンプリング周期毎に駆動される。サンプリング周期とは、発光部13がレーザ光L1を出射する周期である。
駆動/出力回路104によって整形されたパルス波形は、時間計測回路116によって計測される。時間計測回路116は、計測した時間を、デジタルの距離情報として、距離情報処理回路130に出力する。
距離情報処理回路130は、入力された距離情報に対して所定の演算処理を実行する。そして距離情報処理回路130は、この演算処理によって最終的に得られたデータをデプス画像として生成する。
ここで、例えば、発光部13がレーザ光L1を出射して、このレーザ光L1が物体90で反射し、この反射光L2が受光部14に入射するまでの飛行時間をtとすると、光速Cが一定(C≒300,000,000m(メートル)/s(秒)であることから、物体90までの距離Lは、以下の式(1)ように算出することができる。
L=C×t/2 (1)
したがって、距離精度、距離レンジを決めるのは飛行時間tである。飛行時間tの分解能およびレンジは、画素アレイ部101、駆動/出力回路104、および時間計測回路116の性能により決定される。特に、時間計測回路116の性能は重要である。時間計測回路116の時間分解能は、供給されるクロック周波数に比例する。分解能を向上するためにクロック周波数を上げると、クロックパスの消費電力が増加する。またクロックまたクロックにおけるジッタも分解能悪化の要因となる。
1.7 クロック供給回路の概略例
次に、本実施形態に係るToFセンサ1における受光部14及び演算部15にクロックを供給する構成について、図5を参照して説明する。
なお、本説明において、駆動/出力回路104a〜104nは、図2における出力回路103に相当する。以下、駆動/出力回路104a〜104nを個別に区別しない場合、その符号を104とする。
出力回路103には、出力信号線LSごとのSPAD加算部60が含まれている。そこで図5では、画素駆動回路102及び出力回路103を、出力信号線LSごとの駆動/出力回路104に分割して示している。ここで、aを1とすると、nは出力信号線LSの本数に相当する。
また、時間計測回路116a〜116n及び距離情報処理回路130は、図1における演算部15に相当する。ここで、時間計測回路116a〜116nを個別に区別しない場合、その符号を116とする。
また、以下の説明において、駆動/出力回路104、時間計測回路116及びタイミング制御回路105を周辺回路とも称する。
図5に示すように、クロック供給回路110は、クロック生成回路111と、クロック駆動回路112と、ESD(Erectro-Static Discharge)保護回路113及び114a〜114nと、局所クロック駆動回路115a〜15nと、共振周波数調整回路117と、負荷容量118と、インダクタ121と、デカップリング容量122とからなる。以下の説明において、ESD保護回路114a〜114nを個別に区別しない場合、その符号を114とし、局所クロック駆動回路115a〜115nを個別に区別しない場合、その符号を115とする。
クロック生成回路111は、例えば、VCO(Voltage Controlled Oscillator)やPLL(Phase Locked Loop)回路等を含み、印加電圧に基づいて所定周波数のクロック信号を生成する。なお、クロック信号は、例えば、デューティ比が50%の矩形波であってよい。
クロック駆動回路112は、例えば、インバータ等を含み、クロック生成回路111で生成されたクロック信号を演算部15の各部へ分配する。具体的には、クロック駆動回路112には、サージ電流等から回路素子を保護するためのESD保護回路113を介してクロック配線119の一端が接続されている。クロック配線119は、出力信号線LSごとの系統に分岐されている。したがって、クロック駆動回路112からクロック配線119に出力されたクロック信号は、出力信号線LSごとの系統に分配される。なお、本説明において、クロック駆動回路112とインダクタ121とを接続するクロック配線119を主クロック配線とも称し、この主クロック配線から分岐する分岐線を局所クロック配線とも称する。なお、主クロック配線は、いわゆるグローバル・クロック配線であってもよい。
なお、クロック配線119の他方の端には、デカップリング容量122が接続されている。また、クロック配線119には、共振周波数を調整するための共振周波数調整回路117が接続されている。共振周波数調整回路117は、例えば、可変容量ダイオードやスイッチ等を用いて構成することができる。
クロック配線119からの分岐線には、ESD保護回路114を介して、局所クロック駆動回路115が接続されている。各局所クロック駆動回路115は、クロック配線119を介して供給されたクロック信号を、同一系統における時間計測回路116に供給する。
時間計測回路116は、クロック配線119を介して供給されたクロック信号に基づいて、時間情報(例えば、タイムスタンプ)を生成する。そして、時間計測回路116は、生成したタイムスタンプを画素値とともに距離情報処理回路130に入力する。
距離情報処理回路130は、アドレス番号がビン番号に対応したヒストグラムを格納するメモリを含み、入力されたタイムスタンプに対応するビン番号のビンの値に画素値を加算することで、物体90までの距離を特定又は推定するためのマクロ画素50ごとのヒストグラムを生成する。そして、距離情報処理回路130は、生成したヒストグラムに基づいてデプス画像を生成し、生成したデプス画像を、例えば、外部I/F19を介してホスト80等に出力する。
なお、クロック駆動回路112は、不図示の配線を介して、タイミング制御回路105へもクロック信号を供給する。タイミング制御回路105は、供給されたクロック信号をマスタクロックとし、入力されたクロック信号に基づいて、画素駆動回路102及び出力回路103へ各種パルス信号や内部クロックを供給する。
このような構成において、クロック配線119には、負荷容量118が付加されている。この負荷容量118は、クロック配線119及びその分岐線のセトリング時間を冗長させるため、クロック信号の波形崩れや遅延の要因となる。
そこで本実施形態では、図5に示すように、クロック配線119に対してインダクタ121を接続する。これにより、このインダクタ121の誘導性によって負荷容量118による影響をキャンセルすることが可能となるため、クロック信号の波形崩れや遅延などを低減することが可能となる。
ただし、小型化と高集積化との両方が求められるデバイスでは、インダクタ121を新たに追加するスペースを確保することが難しい。そこで本実施形態では、ToFセンサ1を、画素アレイ部101を備える第1チップ(画素チップともいう)と、その他の構成(例えば、画素駆動回路102、出力回路103、タイミング制御回路105等)を備える第2チップ(回路チップともいう)との2つのチップを貼り合わせた積層チップ構造とし、その第1チップにインダクタ121を設けた構成とする。
画素アレイ部101が配置される第1チップは、通常、その他の回路素子が配置される第2チップと比較して、面積的な余裕がある。そのため、この第1チップにインダクタ121を配置する構成とすることで、チップの小型化と高集積化とに与える影響を抑制しつつ、インダクタ121を追加することが可能となる。
なお、図5に示すように、第1チップには、画素アレイ部101及びインダクタ121の他に、デカップリング容量122が配置されてもよい。ただし、デカップリング容量122は、第2チップに配置されてもよい。
また、第1チップと第2チップとは、接続部120を介して電気的に接続されてよい。接続部120に銅(Cu)製のパッド(以下、Cuパッドという)同士を接合するCu−Cu接合を用いた場合、第1チップと第2チップとは、接続部120により、電気的及び機械的に接続される。ただし、Cu−Cu接合に限定されず、例えば、直接接合で第1チップと第2チップとが接合されてもよい。その場合、第1チップ上の素子と第2チップ上の素子との電気的な接続には、第1チップ及び/又は第2チップを貫通する貫通ビアなどが用いられてもよい。この貫通ビアを用いた電気的な接続方式には、1つのTCV(Through Contact Via)が第1チップ及び第2チップを貫通する、いわゆるシェアードTCV方式や、2つのTCVをチップ外表で接続するツインTCV(Twin Contact via)方式などが含まれ得る。
なお、図5では、クロック供給回路110とインダクタ121との間のクロック配線119に対して、時間計測回路116を含む周辺回路が並列に接続される場合を例示したが、これに限定されず、クロック供給回路110とインダクタ121との間のクロック配線119に対して時間計測回路116を含む周辺回路が直列に接続されてもよい。
1.8 等価回路及びクロック波形の例
図6は、図5に例示した第1の実施形態に係るクロック供給回路の概略構成例を示す等価回路図である。図7は、図6におけるノードAを伝搬するクロック信号の波形図であり、図8は、図6におけるノードBを伝搬するクロック信号の波形図であり、図9は、図6におけるノードCを伝搬するクロック信号の波形図である。
図6に示すように、第1の実施形態に係るクロック供給回路110は、クロック生成回路111と、クロック駆動回路112とを有する。クロック駆動回路112の出力は、ESD保護回路113を介してクロック配線119に接続されている。クロック配線119は分岐され、それぞれの分岐線には、ESD保護回路114a〜114nのいずれかを介して局所クロック駆動回路115a〜115nのいずれかが接続されている。なお、図5で示したように、局所クロック駆動回路115a〜115nそれぞれの出力は、時間計測回路116a〜116nのいずれかに接続されている。
また、クロック配線119と電源線VDD又はVSSとの間には、インダクタ121とデカップリング容量122とが直列接続される。また、これと並列に、共振周波数調整回路117がクロック配線119と電源線VDD又はVSSとの間に接続されている。加えて、クロック配線119には、配線長や配線密度等に起因した負荷容量118が付加されている。
なお、上記構成において、デカップリング容量122及び共振周波数調整回路117は、第1チップ30及び第2チップ40のうちのいずれに配置されてもよい。
上記構成において、インダクタ121のインダクタンスは、負荷容量118の容量性リアクタンスがインダクタ121の誘導性リアクタンスによって共振する値に設定される。すると、図7に示すような、クロック生成回路111から出力された矩形波のクロック信号は、図8に示すような、交流波形のクロック信号としてクロック配線119を伝搬する。そして、クロック配線119の分岐線に接続された各局所クロック駆動回路115a〜115nは、図9に示すように、入力した正弦波のクロック信号を矩形波のクロック信号に変換し、このクロック信号を各時間計測回路116a〜116nへ供給する。
ここで、クロック配線119を充放電する際の消費電力について、図10〜図12を用いて説明する。
図10は、インダクタを設けなかった場合のクロック配線の負荷容量を説明するための図であり、図11は、インダクタを設けなかった場合の充放電ごとの消費電力を説明するための図である。なお、図11の(a)は、クロック配線119に入射する矩形波Vin(例えば、図7に例示するクロック信号)の一例を示し、(b)は、(a)に示す矩形波を立ち下げた際の充電による瞬時電力を示し、(c)は、(a)に示す矩形波を立ち上げた際の放電による瞬時電力を示している。また、図12は、第1の実施形態に係るクロック配線の負荷容量を説明するための図である。
図10に示すように、インダクタ121を設けない場合、クロック配線119には、その配線長や配線密度等に応じた負荷容量118が負荷される。その場合、図11の(a)に示すような矩形波Vin(例えば、クロック信号)をクロック配線119に入力すると、クロック配線119の一回の充放電で消費する消費エネルギーE、すなわち、クロック信号のパルスごとの消費エネルギーE(J(ジュール))は、以下の式(2)で表すことができる。
Figure 2021002542
なお、式(2)において、Eは、パルスごとの充電による瞬時電力であり、図10の(b)に示す電力波形のパルスごとの積分値である。また、Eは、パルスごとの放電による瞬時電力であり、図10の(c)に示す電力波形のパルスごとの積分値である。さらに、Cは、負荷容量118のキャパシタンスであり、Vddは電源電圧である。
ここで、消費電力Pは、以下の式(3)に示すように、エネルギー消費率(W(ワット)=J/s(秒))であるから、消費エネルギーEに1秒あたりの充放電頻度fを乗算することで求めることができる。
Figure 2021002542
一方で、図12に示すように、クロック配線119に対して負荷容量118と並列にインダクタ121を接続した場合、インダクタ121と負荷容量118とが構成するLC回路のインピーダンスZinは以下の式(4)で表すことができる。なお、式(4)において、Lはインダクタ121のインダクタンスであり、Cは負荷容量118のキャパシタンスであり、ωは2πfで表される角周波数であり、Ceffは実行キャパシタンスである。
Figure 2021002542
ここで、実行キャパシタンスCeffは、以下の式(5)で表すことができる。
Figure 2021002542
したがって、以下の式(6)が満たされるとき、Ceff(ω0)=0となり、負荷容量118による容量をキャンセルすることが可能となる。
Figure 2021002542
このように、本実施形態では、インダクタ121を設けることで、等価的な容量を小さくすることが可能となるため、クロック配線119の充放電による消費電力Pを低減することが可能となる。
1.8.1 等価回路及びクロック波形の変形例
なお、クロック生成回路111が生成するクロックは、図13に示すような、接地電位を中心とし、振幅を2倍の電源電圧VDDとした矩形波であってもよい。その場合、図14に示すように、クロック供給回路110の等価回路において、インダクタ121は、クロック配線119と接地線GNDとの間に接続される。また、クロック配線119を伝搬するクロック信号は、図15に示すように、接地電位を振幅中心とした正弦波となる。そして、図16に示すように、各局所クロック駆動回路115が各時間計測回路116へ供給するクロック信号も、接地電位を振幅中心とした矩形波となる。
1.9 レイアウト例
次に、第1チップ及び第2チップそれぞれのレイアウト例について、幾つか例を挙げて説明する。なお、本説明では、1つの積層チップに2系統(以下、A系統及びB系統という)の受光部14及び演算部15が作り込まれた場合を例示する。
1.9.1 第1レイアウト例
図17は、第1の実施形態の第1レイアウト例に係る第1チップのレイアウト例を示す平面図である。図18は、第1の実施形態の第1レイアウト例に係る第2チップのレイアウト例を示す平面図である。図19は、第1の実施形態の第1レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、図19には、図17におけるA−B断面と、図18におけるC−D断面との断面レイアウト例が示されている。
図17に示すように、第1チップ30には、A系統の画素アレイ部101Aと、B系統の画素アレイ部101Bと、インダクタ121とが配置される。その際、A系統の画素アレイ部101Aと、B系統の画素アレイ部101Bとは、例えば、互いに隣接して配置される。
一方、図18に示すように、第2チップ40には、クロック生成回路111及びクロック駆動回路112の他に、A系統の、駆動/出力回路104A及びタイミング制御回路105A、時間計測回路116A、並びに距離情報処理回路130Aと、B系統の、駆動/出力回路104B及びタイミング制御回路105B、時間計測回路116B、並びに距離情報処理回路130Bとが配置される。図18に示すレイアウト例では、クロック生成回路111及びクロック駆動回路112が、A系統とB系統とで共用されている。
なお、図18では省略されているが、第2チップ40には、ESD保護回路113及び114及び局所クロック駆動回路115も配置される。また、図18に示す例では、第2チップ40にデカップリング容量122が配置されているが、第1チップ30に配置されてもよい。
画素アレイ部101A及び101Bの第1チップ30上の位置は、例えば、第2チップ40における駆動/出力回路104Aの位置に基づいて決定される。具体的には、例えば、画素アレイ部101A及び101Bそれぞれにおける各SPAD画素20と駆動/出力回路104とを接続する配線の長さが最短となるように、画素アレイ部101A及び101Bの第1チップ30上の位置が決定される。
第2チップ40上の各部のレイアウトは、例えば、駆動/出力回路104Aから距離情報処理回路130Aまでの信号の伝達経路と、及び、駆動/出力回路104Bから距離情報処理回路130Bまでの信号の伝達経路と、クロック生成回路111から各部へのクロック配線119の配線長とを考慮して決定される。
例えば、図18に示すように、駆動/出力回路104A/104B、時間計測回路116A/116B及び距離情報処理回路130A/130Bが一列に配列し、且つ、A系統とB系統とが線対称となるように、レイアウトされる。ただし、当該レイアウトの対称性は、必須の構成ではなく単なる一例である。すなわち、駆動/出力回路104A/104B、時間計測回路116A/116B及び距離情報処理回路130A/130Bは、非対称にレイアウトされてもよい。
A系統及びB系統で強要されるクロック生成回路111及びクロック駆動回路112は、駆動/出力回路104A及び104Bと、時間計測回路116A及び116Bと、距離情報処理回路130A及び130Bとのレイアウトの対称軸の延長線上に配置される。これにより、クロック駆動回路112から各部へのクロック配線119の配線長をできるだけ短くしつつ、A系統とB系統との配線レイアウト及び配線長に対称性を持たせることが可能となるため、信号遅延低減やノイズ低減等に加え、配線レイアウトの設計を容易化することができる。
そして、以上のような第2チップ40のレイアウトに基づいて、第1チップ30における画素アレイ部101A及び101Bと、インダクタ121とのレイアウトが決定される。例えば、駆動/出力回路104A/104Bの上方に画素アレイ部101A/101Bが位置するように、第1チップ30における画素アレイ部101A及び101Bの配置が決定され、クロック駆動回路112の出力側の上方にインダクタ121が位置するように、第1チップ30におけるインダクタ121の配置が決定される。
また、図19に示すように、第1チップ30は、第1半導体基板300と、第1配線層310と、第1層間絶縁膜320とから構成され、第2チップ40は、第2半導体基板400と、第2配線層410と、第2層間絶縁膜420とから構成されている。なお、図19には、第1半導体基板300の裏面側(素子形成面と反対側)が光の入射面となる、いわゆる裏面照射型の積層チップ構造が示されている。
インダクタ121は、例えば、第1配線層310に形成される。第1レイアウト例では、インダクタ121は、例えば、上層インダクタ317と、下層インダクタ315との二層構造を有する。上層インダクタ317と下層インダクタ315とは、例えば、複数のビア316によって電気的に接続されている。
このような二層構造を有するインダクタ121は、第1配線層310における各種配線を構成するメタル層を利用して構成することができる。例えば、上層インダクタ317を、画素アレイ部101のFEOL(Front-End-Of-Line)301にビア311を介して接続された配線312と同じ第1メタル層を利用して構成し、下層インダクタ315を、第1層間絶縁膜320のCu−Cu接合用のCuパッド321にビア322を介して接続された配線314と同じ第2メタル層を利用して構成することができる。また、上層インダクタ317と下層インダクタ315とを接続するビア316も、配線312と配線314とを接続するビア313を形成する工程と同じ工程にて形成することができる。
なお、インダクタ121は、上記のような二層構造に限定されず、単層構造又は三層以上の多層構造であってもよい。
下層インダクタ315の一端は、例えば、第1層間絶縁膜320のビア324及びCuパッド323と、第2層間絶縁膜420のCuパッド423及びビア424と、第2配線層410の配線414及びビア415とを介して、クロック駆動回路112のインバータのBEOL(Back-End-Of-Line)412に接続される。
下層インダクタ315の他端は、例えば、第1層間絶縁膜320のビア326及びCuパッド325と、第2層間絶縁膜420のCuパッド425及びビア426と、第2配線層410の配線416及びビア417とを介して、デカップリング容量122のBEOL122Aに接続される。
なお、画素アレイ部101のFEOL301に電気的に接続されたCuパッド321は、第2層間絶縁膜420のCuパッド421及びビア422と、第2配線層の配線418及びビア419とを介して、駆動/出力回路104のBEOL413に接続される。
また、図19には、駆動/出力回路104のFEOL403と、クロック駆動回路112のインバータのFEOL402と、クロック生成回路111のPLL回路のBEOL411及びFEOL401とも示されている。
1.9.2 第2レイアウト例
図20は、第1の実施形態の第2レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、第2レイアウト例における第1チップ30及び第2チップ40の平面レイアウト例は、例えば、第1レイアウト例において図17及び図18を用いて説明したそれらと同様であってよい。
図20に示すように、第2レイアウト例に係る断面レイアウトは、図19を用いて説明した第1レイアウト例と同様の断面レイアウトと同様の構成において、インダクタ121が、一層で構成されている。その場合、インダクタ121には、例えば、第1層間絶縁膜320のCu−Cu接合用のCuパッド321にビア322を介して接続された配線314と同じ第2メタル層の下層インダクタ315が使用されてもよい。
1.9.3 第3レイアウト例
図21は、第1の実施形態の第3レイアウト例に係る第1チップのレイアウト例を示す平面図である。図22は、第1の実施形態の第3レイアウト例に係る第2チップのレイアウト例を示す平面図である。図23は、第1の実施形態の第3レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、図23には、図21におけるE−F断面と、図22におけるG−H断面との断面レイアウト例が示されている。
図21〜図23に示すように、第3レイアウト例では、第1チップ30に配置されるインダクタ121が、直列又は並列に接続された複数(本例では3つ)のインダクタ121A〜121Cで構成されている。
このように、インダクタ121を複数のインダクタ121A〜121Cに分割し、それらを直列又は並列に接続することで、クロック配線119に付加するインダクタンスやクロック配線119に流れる電流量を調整する際のインダクタ121のレイアウト自由度を高めることが可能となる。
なお、図23では、インダクタ121A〜121Cを二層構造とした場合を例示したが、これに限定されず、単層構造又は三層以上の多層構造であってもよい。
1.9.4 第4レイアウト例
図24は、第1の実施形態の第4レイアウト例に係る第2チップのレイアウト例を示す平面図である。図25は、第1の実施形態の第4レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、第4レイアウト例における第1チップ30の平面レイアウト例は、例えば、第1〜第3レイアウト例において図17又は図21を用いて説明した平面レイアウト例と同様であってよい。そこで本説明では、図17を用いて説明した平面レイアウト例を引用する。また、図25には、図17におけるA−B断面と、図24におけるJ−K断面との断面レイアウト例が示されている。
図24及び図25に示すように、第4レイアウト例では、AC接地容量であるデカップリング容量122の少なくとも一部又は全部が、積層チップの積層方向において、インダクタ121と重複するように、第2チップ40にデカップリング容量122がレイアウトされる。
このように、インダクタ121と少なくとも一部で対応する位置にデカップリング容量122を配置することで、デカップリング容量122をインダクタ121が形成する磁界を遮断する磁界シールドとしても機能させることが可能となる。これにより、インダクタ121が形成する磁界によって各回路が受ける影響を低減できるため、動作安定性を向上させることが可能となる。
1.9.5 第5レイアウト例
図26は、第1の実施形態の第5レイアウト例に係る第2チップのレイアウト例を示す平面図である。図27は、第1の実施形態の第5レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、第5レイアウト例における第1チップ30の平面レイアウト例は、例えば、第1〜第4レイアウト例において図17又は図21を用いて説明した平面レイアウト例と同様であってよい。そこで本説明では、図17を用いて説明した平面レイアウト例を引用する。また、図27には、図17におけるA−B断面と、図26におけるL−M断面との断面レイアウト例が示されている。
図26及び図27に示すように、第5レイアウト例では、積層チップの積層方向において、インダクタ121と対応する第2チップ40上の領域に、シールド123が配置されている。すなわち、第5レイアウト例では、デカップリング容量122に代えて、シールド123が、積層チップの積層方向において、インダクタ121の少なくとも一部と重複するように配置されている。
シールド123は、電界シールド及び/又は電磁シールドであり、例えば、インダクタ121が形成する電界及び/又は磁界を打ち消すように、インダクタ121の捲線方向とは逆方向に巻かれた形状を有する。これにより、インダクタ121が形成する電界及び/又は磁界によって各回路が受ける影響を低減できるため、動作安定性を向上させることが可能となる。
1.9.6 第6レイアウト例
図28は、第1の実施形態の第6レイアウト例に係る積層チップの一部の断面レイアウト例を示す断面図である。なお、第6レイアウト例における第1チップ30及び第2チップ40の平面レイアウト例は、例えば、第5レイアウト例において図17又は図21を用いて説明した平面レイアウト例と同様であってよい。
図28に示すように、第6レイアウト例では、第5レイアウト例において第2チップ40に配置されたシールド123に加え、第1チップ30にシールド124が配置されている。シールド124は、例えば、積層チップの積層方向において、インダクタ121の少なくとも一部と重複するように配置されている。
このシールド124には、例えば、第1層間絶縁膜320のCu−Cu接合用のCuパッド321にビア322を介して接続された配線314と同じ第2メタル層が使用されてもよい。
その場合、インダクタ121は、例えば、画素アレイ部101のFEOL(Front-End-Of-Line)301にビア311を介して接続された配線312と同じ第1メタル層の上層インダクタ317が使用されてもよい。上層インダクタ317は、例えば、ビア313と同じ工程で形成されたビア319及び第2メタル層の配線318と、第1層間絶縁膜320のビア324及びCuパッド323と、第2層間絶縁膜420のCuパッド423及びビア424と、第2配線層410の配線414及びビア415とを介して、クロック駆動回路112のインバータのBEOL412に接続される。
このように、二重のシールド123及び124を設けることで、インダクタ121が形成する電界及び/又は磁界によって各回路が受ける影響をより低減できるため、動作安定性をさらに向上させることが可能となる。
1.10 SPAD画素の断面構造例
次に、第1の実施形態に係るSPAD画素20の断面構造例について説明する。図29は、第1の実施形態に係るSPAD画素の断面構造例を示す断面図である。なお、図29には、入射光の光軸を含む面でSPAD画素20を切断した際の断面構造例が示されている。また、図29では、説明の簡略化のため、第1配線層310及び第1層間絶縁膜320を単に第1絶縁層330とし、第2配線層410及び第2層間絶縁膜420を単に第2絶縁層430としている。また、本説明では、第1半導体基板300の裏面(素子形成面とは反対側の面)を光の入射面といた、いわゆる裏面照射型の構造について、例を挙げる。
図29に示すように、SPAD画素20は、例えば、シリコン基板などの第1半導体基板300及び第2半導体基板400と、第1チップ30と第2チップ40との接続面に配置された第1絶縁層330及び第2絶縁層430とを備える。
第1チップ30の第1半導体基板300には、入射光の入射側から見て格子形状を有する素子分離部540が設けられている。素子分離部540は、2次元格子状に配列する個々のSPAD画素20を区画し、隣接するSPAD画素20間での光の漏れ込みを防止する。
素子分離部540は、例えば、第1半導体基板300の表裏面を貫通するトレンチ内に設けられた、いわゆるFTI(Full Trench Isolation)構造を有していてもよいし、第1半導体基板300の表面又は裏面から所定の深さを有するトレンチ内に設けられた、いわゆるDTI(Deep Trench Isolation)構造を有していてもよい。なお、上記トレンチは、第1半導体基板300の上面(素子形成面)側から彫り込まれたトレンチであってもよいし、裏面側から彫り込まれたトレンチであってもよい。また、トレンチの内表面は、絶縁膜509で覆われていてもよい。
素子分離部540は、例えば、上記トレンチ内に設けられた遮光部541と、遮光部541の側面に設けられた高屈折率膜542とを備える。遮光部541には、例えば、タングステン(W)などの、光を遮光する遮光材料を用いることができる。また、高屈折率膜542には、例えば、シリコン酸化物(SiO)やシリコン窒化物(SiN)など、第1半導体基板300よりも高い屈折率を持つ材料を用いることができる。若しくは、上記構造に代えて、又は、遮光部541の内部に、中空構造を設けた構造とすることも可能である。
第1半導体基板300の裏面における素子分離部540で区画された各領域には、平坦化膜543を介して、SPAD画素20ごとのオンチップレンズ544が設けられている。
第1半導体基板300における素子分離部540で区画されたn型のウェル領域(以下、nウェル領域という)503の内部には、第1半導体基板300の素子形成面(図面中、下面)に設けられたn型半導体領域505と、n型半導体領域505に接触することでn型半導体領域の一部とともにアバランシェ増幅領域R1を形成するp+型半導体領域504とが設けられている。
また、nウェル領域503の周囲には、p型半導体領域502が設けられ、さらにp型半導体領域502の周囲には、これよりも高い濃度のアクセプタを含むp+型半導体領域501が設けられている。p+型半導体領域501は、例えば、フォトダイオード21のアノードに相当する。
p+型半導体領域501は、第1絶縁層330の配線531及びCuパッド523を介して第2チップ40のCuパッド623に接続される。したがって、p+型半導体領域501は、配線531と、Cuパッド523及び623と、配線631とを介して接地される。
なお、第1半導体基板300の素子形成面には、nウェル領域503の一部が配置されていてもよい。その場合、このnウェル領域503にアノードの一部として機能するp+型半導体領域507が設けられてもよい。
n型半導体領域505における素子形成面に露出した領域には、高濃度のn型のドーパントを含むカソードコンタクトが設けられている。カソードコンタクト506は、第1絶縁層330内の配線531(配線312及び314、ビア311及び313に相当)を介して、第1絶縁層330表面のCuパッド521に接続されている。
Cuパッド521にCu−Cu接合される第2チップ40側のCuパッド621は、配線632を介して回路素子640に接続されている。したがって、nウェル領域503で光電変換により発生してアバランシェ増幅領域R1で増幅された電流は、カソードコンタクト506から、配線532と、Cuパッド521及び621と、配線632とを介して、第2チップ40の回路素子640に流入する。なお、第2半導体基板400には、pウェル領域641とnウェル領域642とが設けられ、これらの領域に読出し回路22を構成する各トランジスタ素子が設けられていてよい。
1.10.1 SPAD画素の断面構造の変形例
図30は、第2の実施形態の変形例に係るSPAD画素の断面構造例を示す断面図である。図30に示すように、変形例に係るSPAD画素20は、第1半導体基板300の光の入射面側に、所定周期の凹凸構造(リグともいう)よりなるモスアイ構造545を備える。
第1半導体基板300の光の入射面側にモスアイ構造545を設けることで、この入射面の屈折率を平坦化膜543の屈折率から第1半導体基板300の屈折率まで徐々に変化することとなるため、第1半導体基板300の光入射面における反射率を低減することが可能となる。それにより、より多くの光を第1半導体基板300内に入射させることが可能となり、その結果、入射光に対する変換効率を高めることが可能となる。
1.11 変形例
以下に、本実施形態の変形例について、幾つか例を挙げて説明する。
1.11.1 第1変形例
図31は、第1変形例に係る受光部の積層構造例を示す模式図である。図31に示すように、インダクタ121は、第1チップ30の中央付近(図17等参照)に限られず、例えば、第1チップ30の四隅のうちの少なくとも1つに片寄せて配置されてもよい。
1.11.2 第2変形例
図32は、第2変形例に係る受光部の積層構造例を示す模式図である。図32に示すように、インダクタ121は、渦巻き形状のインダクタに限定されず、例えば、単純な配線221など、誘導性を有する受動素子であれば、如何様にも変形することが可能である。なお、配線221には、直線状、曲線状、折れ線状等の配線が含まれ得る。
1.12 作用・効果
以上のように、本実施形態によれば、クロック配線119に対してインダクタ121を接続することで、このインダクタ121の誘導性によって負荷容量118による影響をキャンセルすることが可能となるため、クロック信号伝搬における低消費電力動作およびクロック信号の波形崩れや遅延などを低減することが可能となる。
それにより、より正確なデプス画像を生成することが可能となるため、より正確に物体90までの距離を特定又は推定することが可能となる。
そして、上記インダクタ121を、比較的設置スペースに余裕のある第1チップ30に配置した構成とすることで、チップの小型化と高集積化とに与える影響を抑制しつつインダクタが追加されたアバランシェフォトダイオードセンサ及び測距装置を実現することが可能となる。
図33の(a)は、図6に示すノードAを伝搬するクロック信号の波形例を示す図であり、(b)は、図6に示すノードBを伝搬するクロック信号の波形例を示す図であり、(c)は、図6に示すノードCを伝搬するクロック信号の波形例を示す図である。また、同図の(d)は、第1の実施形態に係るインダクタを設けなかった場合の図6に示すノードCを伝搬するクロック信号の波形例を示す図である。クロック駆動回路112のドライブ能力を図33の(c)と比較して高めている。ドライブ能力を高めるためには駆動回路112の内部のトランジスタのサイズを大きくする必要があり、サイズを大きくすることによりトランジスタの寄生容量も大きくなる。寄生容量をキャンセルしないことに加えトランジスタの寄生容量も大きくなるために式(3)からも分かるように消費電力は増加する。
図33の(a)に示すように、クロック生成回路111から出力された矩形のクロック信号は、(b)に示すように、交流波形のクロック信号としてクロック配線119を伝搬する。そして、(c)に示すように、局所クロック駆動回路115において、クロック生成回路111から出力された矩形波と略等しい矩形波に復元されて、時間計測回路116へ供給される。
これに対し、図33の(d)に示すように、クロック配線119に対してインダクタ121を接続しなかった場合、局所クロック駆動回路115において復元されるクロック信号は、クロック配線119を充放電する際の消費電力により、立ち上がりと立ち下がりとが萎えた波形となる。これは、クロック配線119に対してインダクタ121を接続することで、クロック信号の波形崩れや遅延などが低減されたことを示している。
2.第2の実施形態
次に、第2の実施形態について、以下に図面を参照して詳細に説明する。第1の実施形態では、本開示に係る技術の適用先として、ToFセンサ1を例に挙げた。これに対し、第2の実施形態では、本開示に係る技術の適用先として、2次元画像を取得する固体撮像装置(イメージセンサともいう)を例示する。
なお、本実施形態では、同一の画素の縦方向にグリーン(G)、ブルー(B)及びレッド(R)それぞれの波長の光を光電変換する光電変換領域が積層された構造を備える積層型の固体撮像装置を例に挙げる。また、以下の説明において、第1の実施形態と同様の構成及び動作については、それらを引用することで、その詳細な説明を省略する。
2.1 電子機器の構成例
図34は、第2の実施形態に係る固体撮像装置を搭載した電子機器の概略構成例を示すブロック図である。図34に示すように、電子機器2000は、例えば、撮像レンズ2020と、固体撮像装置2100と、記憶部2030と、プロセッサ2040とを備える。
撮像レンズ2020は、入射光を集光してその像を固体撮像装置2100の受光面に結像する光学系の一例である。受光面とは、固体撮像装置2100における光電変換素子が配列する面であってよい。固体撮像装置2100は、入射光を光電変換して画像データを生成する。また、固体撮像装置2100は、生成した画像データに対し、ノイズ除去やホワイトバランス調整等の所定の信号処理を実行する。
記憶部2030は、例えば、フラッシュメモリやDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)等で構成され、固体撮像装置2100から入力された画像データ等を記録する。
プロセッサ2040は、例えば、CPU(Central Processing Unit)等を用いて構成され、オペレーティングシステムや各種アプリケーションソフトウエア等を実行するアプリケーションプロセッサや、GPU(Graphics Processing Unit)やベースバンドプロセッサなどが含まれ得る。プロセッサ2040は、固体撮像装置2100から入力された画像データや記憶部2030から読み出した画像データ等に対し、必要に応じた種々処理を実行したり、ユーザへの表示を実行したり、所定のネットワークを介して外部へ送信したりする。
2.2 固体撮像装置の構成例
図35は、第2の実施形態に係るCMOS型の固体撮像装置(以下、単にイメージセンサという)の概略構成例を示すブロック図である。ここで、CMOS型のイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
図35に示すように、イメージセンサ2100は、例えば、画素アレイ部2101と、垂直駆動回路2102と、カラム処理回路2103と、水平駆動回路2104と、タイミング制御回路2105と、信号処理部2108と、データ格納部2109とを備える。以下の説明において、垂直駆動回路2102、カラム処理回路2103、水平駆動回路2104、タイミング制御回路2105、信号処理部2108及びデータ格納部2109は、周辺回路とも称される。
画素アレイ部2101は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換素子を有する単位画素2120が行方向及び列方向に、すなわち、行列状に2次元格子状(以下、行列状という)に配置された構成を有する。ここで、行方向とは画素行の画素の配列方向(図面中、横方向)をいい、列方向とは画素列の画素の配列方向(図面中、縦方向)をいう。
画素アレイ部2101では、行列状の画素配列に対し、画素行ごとに画素駆動線LDが行方向に沿って配線され、画素列ごとに垂直信号線VSLが列方向に沿って配線されている。画素駆動線LDは、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図35では、画素駆動線LDが1本ずつの配線として示されているが、1本ずつに限られるものではない。画素駆動線LDの一端は、垂直駆動回路2102の各行に対応した出力端に接続されている。
垂直駆動回路2102は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部2101の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動回路2102は、当該垂直駆動回路2102を制御するタイミング制御回路2105と共に、画素アレイ部2101の各画素の動作を制御する駆動部を構成している。この垂直駆動回路2102はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系との2つの走査系を備えている。
読出し走査系は、単位画素2120の各画素から信号を読み出すために、画素アレイ部2101の単位画素2120の各画素を行単位で順に選択走査する。単位画素2120の各画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素2120の各画素の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系で不要電荷を掃き出す(リセットする)ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する(電荷の蓄積を開始する)動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応している。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素2120の各画素における電荷の蓄積期間(露光期間ともいう)となる。
垂直駆動回路2102によって選択走査された画素行の各単位画素2120の各画素から出力される信号は、画素列ごとに垂直信号線VSLの各々を通してカラム処理回路2103に入力される。カラム処理回路2103は、画素アレイ部2101の画素列ごとに、選択行の各画素から垂直信号線VSLを通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理回路2103は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling:相関二重サンプリング)処理や、DDS(Double Data Sampling)処理を行う。例えば、CDS処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理回路2103は、その他にも、例えば、AD(アナログ−デジタル)変換機能を備え、光電変換素子から読み出され得たアナログの画素信号をデジタル信号に変換して出力する。
水平駆動回路2104は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路2103の画素列に対応する読出し回路(以下、画素回路という)を順番に選択する。この水平駆動回路2104による選択走査により、カラム処理回路2103において画素回路ごとに信号処理された画素信号が順番に出力される。
タイミング制御回路2105は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動回路2102、カラム処理回路2103、及び、水平駆動回路2104などの駆動制御を行う。
信号処理部2108は、少なくとも演算処理機能を有し、カラム処理回路2103から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部2109は、信号処理部2108での信号処理にあたって、その処理に必要なデータを一時的に格納する。
なお、信号処理部2108から出力された画像データは、例えば、イメージセンサ2100を搭載する電子機器2000におけるプロセッサ2040等において所定の処理が実行されたり、所定のネットワークを介して外部へ送信されたりしてもよい。
2.3 固体撮像装置の積層構造例
図36は、第2の実施形態に係るイメージセンサの積層構造例を示す図である。図36に示すように、イメージセンサ2100は、第1チップ2130と第2チップ2140とが上下に積層されたスタック構造を備える。第1チップ2130は、例えば、第1の実施形態に係る第1チップ30と対応するチップであり、複数の単位画素2120が行列状に配列する画素アレイ部2101を備える。また、第2チップ2140は、例えば、第1の実施形態に係る第2チップ40と対応するチップであり、図35における周辺回路等を備える。
第1チップ2130と第2チップ2140との接合には、例えば、それぞれの接合面を平坦化して両者を電子間力で貼り合わせる、いわゆる直接接合を用いることができる。ただし、これに限定されず、例えば、互いの接合面に形成された銅(Cu)製の電極パッド同士をボンディングする、いわゆるCu−Cu接合や、その他、バンプ接合などを用いることも可能である。
また、第1チップ2130と第2チップ2140とは、例えば、半導体基板を貫通するTSV(Through-Silicon Via)などの接続部を介して電気的に接続される。TSVを用いた接続には、例えば、第1チップ2130に設けられたTSVと第1チップ2130から第2チップ2140にかけて設けられたTSVとの2つのTSVをチップ外表で接続する、いわゆるツインTSV方式や、第1チップ2130から第2チップ2140まで貫通するTSVで両者を接続する、いわゆるシェアードTSV方式などを採用することができる。
ただし、第1チップ2130と第2チップ2140との接合にCu−Cu接合やバンプ接合を用いた場合には、Cu−Cu接合部やバンプ接合部を介して両者が電気的に接続される。
2.4 画素の構成例
図37は、第2の実施形態に係る画素の概略構成例を示す回路図である。図37に示すように、単位画素2120は、フォトダイオードPD1と、転送トランジスタTRG1と、リセットトランジスタRST1と、増幅トランジスタAMP1と、選択トランジスタSEL1と、浮遊拡散層FD1とを備える。
選択トランジスタSEL1のゲートには、画素駆動線LDに含まれる選択トランジスタ駆動線が接続され、リセットトランジスタRST1のゲートには、画素駆動線LDに含まれるリセットトランジスタ駆動線が接続され、転送トランジスタTRG1のゲートには、画素駆動線LDに含まれる転送トランジスタ駆動線が接続される。また、増幅トランジスタAMP1のドレインには、カラム処理回路2103に一端が接続される垂直信号線VSL1が選択トランジスタSEL1を介して接続される。
以下の説明において、リセットトランジスタRST1、増幅トランジスタAMP1と及び選択トランジスタSEL1は、まとめて画素回路とも称される。この画素回路には、浮遊拡散領域FD1及び/又は転送トランジスタTRG1が含まれてもよい。
フォトダイオードPD1は、入射した光を光電変換する。転送トランジスタTRG1は、フォトダイオードPD1に発生した電荷を転送する。浮遊拡散層FD1は、転送トランジスタTRG1が転送した電荷を蓄積する。増幅トランジスタAMP1は、浮遊拡散領域FD1に蓄積された電荷に応じた電圧値の画素信号を垂直信号線VSL1に出現させる。リセットトランジスタRST1は、浮遊拡散領域FD1に蓄積された電荷を放出する。選択トランジスタSEL1は、読出し対象の単位画素2120を選択する。
フォトダイオードPD1のアノードは、接地されており、カソ−ドは、転送トランジスタTRG1のソースに接続されている。転送トランジスタTRG1のドレインは、リセットトランジスタRST1のソースおよび増幅トランジスタAMP1のゲートに接続されており、これらの接続点であるノードが浮遊拡散領域FD1を構成する。なお、リセットトランジスタRST1のドレインは、不図示の垂直リセット入力線に接続されている。
増幅トランジスタAMP1のソースは、不図示の垂直電流供給線に接続されている。増幅トランジスタAMP1のドレインは、選択トランジスタSEL1のソースに接続されており、選択トランジスタSEL1のドレインは、垂直信号線VSL1に接続されている。
浮遊拡散領域FD1は、蓄積している電荷をその電荷量に応じた電圧値の電圧に変換する。なお、浮遊拡散領域FD1は、例えば、対接地容量であってもよい。ただし、これに限定されず、浮遊拡散領域FD1は、転送トランジスタTRG1のドレインとリセットトランジスタRST1のソースと増幅トランジスタAMP1のゲートとが接続するノードにキャパシタなどを意図的に接続することで付加された容量であってもよい。
2.5 クロック供給回路の概略例
次に、本実施形態に係る固体撮像装置2100におけるクロック供給回路110について説明する。図38は、第2の実施形態に係るクロック供給回路の概略例を示すブロック図である。ただし、図38には、カラム処理回路2103における各AD変換器2103a〜2103nへクロック信号を供給する構成が抽出されている。AD変換器2103a〜2103nは、画素列に対して一対一に設けられた、いわゆるカラムAD変換器に限定されず、単位画素2120に対して一対一に設けられるなど、種々変更されてよい。
図38に示すように、本実施形態に係るクロック供給回路110は、例えば、第1の実施形態において図5を用いて説明したクロック供給回路110と同様の構成を備え、各局所クロック駆動回路115a〜115nがカラム処理回路2103における各AD変換器2103a〜2103nへクロックを供給する。
また、クロック駆動回路112は、不図示の配線を介して、タイミング制御回路2105や信号処理部2108やデータ格納部2109へもクロック信号を供給する。タイミング制御回路2105は、供給されたクロック信号をマスタクロックとし、入力されたクロック信号に基づいて、垂直駆動回路2102及び水平駆動回路2104へ各種パルス信号や内部クロックを供給する。なお、カラム処理回路2103へのクロック供給は、タイミング制御回路2105を介して行なわれてもよい。
2.6 作用・効果
以上のように、本実施形態においても、第1の実施形態と同様に、クロック配線119に対してインダクタ121を接続することで、このインダクタ121の誘導性によって負荷容量118による影響をキャンセルすることが可能となるため、低消費電力でクロック信号の波形崩れや遅延などを低減することが可能となる。
それにより、より正確な読出し駆動が可能となるため、イメージセンサ2100から画像データを取得するフレームレートを高めることが可能となる。
そして、上記インダクタ121を、比較的設置スペースに余裕のある第1チップ2130に配置した構成とすることで、チップの小型化と高集積化とに与える影響を抑制しつつインダクタが追加された固体撮像装置及び電子機器を実現することが可能となる。
その他の構成、動作及び効果は、第1の実施形態と同様であってよいため、ここでは詳細な説明を省略する。
3.応用例
また、本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図39は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図39に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(Interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図39の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図40は、撮像部12031の設置位置の例を示す図である。
図40では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図40には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031、車外情報検出ユニット12030、車内情報検出ユニット12040、運転者状態検出部12041等に適用され得る。これらに本開示に係る技術を適用することにより、チップサイズの大型化を抑制しつつ、正確なデプス画像の取得や画像データの読出し速度の高速化が可能となるため、ドライバの運転をより好適にサポートするなどの効果を得ることが可能となる。
以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の各実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
さらに、上述した各実施形態は、それぞれ単独で使用されてもよいし、他の実施形態と組み合わせて使用されてもよい。
なお、本技術は以下のような構成も取ることができる。
(1)
アバランシェフォトダイオードを備える第1チップと、
前記第1チップに接合された第2チップと、
を備え、
前記第2チップは、
前記アバランシェフォトダイオードに電気的に接続された周辺回路と、
前記周辺回路へクロック信号を供給するクロック供給回路と、
前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線と、
を備え、
前記第1チップは、前記クロック配線に接続されたインダクタを備える
アバランシェフォトダイオードセンサ。
(2)
前記周辺回路は、前記クロック供給回路と前記インダクタとの間の前記クロック配線に直列又は並列に接続されている前記(1)に記載のアバランシェフォトダイオードセンサ。
(3)
前記インダクタに直列接続されたデカップリング容量をさらに備え、
前記クロック配線の一方の端には前記クロック供給回路が接続され、前記クロック配線の他方の端には、前記インダクタ又は前記デカップリング容量が接続されている
前記(1)又は(2)に記載のアバランシェフォトダイオードセンサ。
(4)
前記デカップリング容量は、前記第1チップに配置されている前記(3)に記載のアバランシェフォトダイオードセンサ。
(5)
前記インダクタは、渦巻き形状を有する前記(1)〜(4)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(6)
前記インダクタは、少なくとも一部に直線形状、曲線形状及び折れ線形状のうちの少なくとも1つを含む配線である前記(1)〜(5)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(7)
前記第2チップは、前記第1チップとの積層方向において前記インダクタと対応する領域に配置されたシールドをさらに備える前記(1)〜(6)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(8)
前記シールドは、電界シールド又は磁界シールドである前記(7)に記載のアバランシェフォトダイオードセンサ。
(9)
前記クロック供給回路は、
前記クロック配線に接続されたクロック駆動回路と、
クロック信号を生成して該生成したクロック信号を前記クロック駆動回路へ供給するクロック生成回路と、
を含む前記(1)〜(8)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(10)
前記周辺回路は、複数の系統に分かれており、
前記クロック配線は、前記クロック供給回路と前記インダクタとの間を接続する主クロック配線と、前記主クロック配線から分岐して前記系統それぞれに接続された局所クロック配線とを含む
前記(9)に記載のアバランシェフォトダイオードセンサ。
(11)
前記クロック供給回路は、前記局所クロック配線それぞれに一対一に接続され、前記複数の系統それぞれに前記クロック信号を供給する複数の局所クロック駆動回路をさらに含む前記(10)に記載のアバランシェフォトダイオードセンサ。
(12)
前記クロック配線に接続され、前記クロック供給回路から供給された前記クロック信号の共振周波数を調整する共振周波数調整回路をさらに備える前記(1)〜(11)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(13)
前記第1チップは、前記第2チップとの接続面に配置され、前記インダクタに接続する前記クロック配線の一部に接続された銅製の第1パッドをさらに備え、
前記第2チップは、前記第1チップとの接続面に配置され、前記クロック供給回路に接続する前記クロック配線の他の一部に接続された銅製の第2パッドをさらに備え、
前記第1チップと前記第2チップとは、前記第1パッドと前記第2パッドとを接合することで、機械的及び電気的に接続されている
前記(1)〜(12)の何れか1項に記載のアバランシェフォトダイオードセンサ。
(14)
照射光を出力する発光部と、
前記照射光の反射光を含む光を受光する受光部と、
前記受光部で受光された前記光の検出信号に基づいて物体までの距離を特定又は推定する演算部と、
を備え、
前記受光部は、
アバランシェフォトダイオードを備える第1チップと、
前記第1チップに接合された第2チップと、
を備え、
前記第2チップは、
前記アバランシェフォトダイオードに電気的に接続された周辺回路と、
前記周辺回路へクロック信号を供給するクロック供給回路と、
前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線と、
を備え、
前記第1チップは、前記クロック配線に接続されたインダクタを備える
測距装置。
1 ToFセンサ
10 APDセンサ
11 制御部
13 発光部
14 受光部
15 演算部
19 外部I/F
20 SPAD画素
21 フォトダイオード
22 読出し回路
23 クエンチ抵抗
24 選択トランジスタ
25 デジタル変換器
251 抵抗
252 NMOSトランジスタ
26 インバータ
261 PMOSトランジスタ
262 NMOSトランジスタ
27 バッファ
30 第1チップ
40 第2チップ
50 マクロ画素
60 SPAD加算部
61 パルス整形部
62 受光数カウント部
80 ホスト
90 物体
101、101A、101B 画素アレイ部
102 画素駆動回路
103 出力回路
104、104A、104B、104a〜104n 駆動/出力回路
105、105A、105B タイミング制御回路
110 クロック供給回路
111 クロック生成回路
112 クロック駆動回路
113、114a〜114n ESD保護回路
115、115a〜115n 局所クロック駆動回路
116、116A、116B、116a〜116n 時間計測回路
117 共振周波数調整回路
118 負荷容量
119 クロック配線
120 接続部
121、121A、121B、121C インダクタ
122 デカップリング容量
122A BEOL(デカップリング容量)
123、124 シールド
130、130A、130B 距離情報処理回路
165 出力回路
221 配線(誘導性受動素子)
300 第1半導体基板
301 FEOL(画素アレイ部)
310 第1配線層
311、313、316 ビア
312、314 配線
315 下層インダクタ
317 上層インダクタ
320 第1層間絶縁膜
321、323、325 Cuパッド
322、324、326 ビア
330 第1絶縁層
400 第2半導体基板
401 FEOL(PLL)
402 FEOL(インバータ)
403 FEOL(駆動/出力回路)
410 第2配線層
411 BEOL(PLL)
412 BEOL(インバータ)
413 BEOL(駆動/出力回路)
414、416、418 配線
415、417、419 ビア
420 第2層間絶縁膜
421、423、425 Cuパッド
422、424、426 ビア
430 第2絶縁層
501 p+型半導体領域
502 p型半導体領域
503 nウェル領域
504 p+型半導体領域
505 n型半導体領域
506 カソードコンタクト
507 p+型半導体領域
509 絶縁膜
521、523、621、623 Cuパッド
531、532、631、632 配線
540 素子分離部
541 遮光部
542 高屈折率膜
543 平坦化膜
544 オンチップレンズ
545 モスアイ構造
640 回路素子
641 pウェル領域
642 nウェル領域
2000 電子機器
2020 撮像レンズ
2030 記憶部
2040 プロセッサ
2100 固体撮像装置(イメージセンサ)
2101 画素アレイ部
2102 垂直駆動回路
2103 カラム処理回路
2103a〜2103n AD変換器
2104 水平駆動回路
2105 タイミング制御回路
2108 信号処理部
2109 データ格納部
2120 単位画素
2130 第1チップ
2140 第2チップ
AMP1 増幅トランジスタ
FD1 浮遊拡散層
L1 照射光
L2 反射光
LD 画素駆動線
LS 出力信号線
PD1 フォトダイオード
R1 アバランシェ増幅領域
RST1 リセットトランジスタ
SEL1 選択トランジスタ
TRG1 転送トランジスタ
VSL、VSL1 垂直信号線

Claims (14)

  1. アバランシェフォトダイオードを備える第1チップと、
    前記第1チップに接合された第2チップと、
    を備え、
    前記第2チップは、
    前記アバランシェフォトダイオードに電気的に接続された周辺回路と、
    前記周辺回路へクロック信号を供給するクロック供給回路と、
    前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線と、
    を備え、
    前記第1チップは、前記クロック配線に接続されたインダクタを備える
    アバランシェフォトダイオードセンサ。
  2. 前記周辺回路は、前記クロック供給回路と前記インダクタとの間の前記クロック配線に直列又は並列に接続されている請求項1に記載のアバランシェフォトダイオードセンサ。
  3. 前記インダクタに直列接続されたデカップリング容量をさらに備え、
    前記クロック配線の一方の端には前記クロック供給回路が接続され、前記クロック配線の他方の端には、前記インダクタ又は前記デカップリング容量が接続されている
    請求項1に記載のアバランシェフォトダイオードセンサ。
  4. 前記デカップリング容量は、前記第1チップに配置されている請求項3に記載のアバランシェフォトダイオードセンサ。
  5. 前記インダクタは、渦巻き形状を有する請求項1に記載のアバランシェフォトダイオードセンサ。
  6. 前記インダクタは、少なくとも一部に直線形状、曲線形状及び折れ線形状のうちの少なくとも1つを含む配線である請求項1に記載のアバランシェフォトダイオードセンサ。
  7. 前記第2チップは、前記第1チップとの積層方向において前記インダクタと対応する領域に配置されたシールドをさらに備える請求項1に記載のアバランシェフォトダイオードセンサ。
  8. 前記シールドは、電界シールド又は磁界シールドである請求項7に記載のアバランシェフォトダイオードセンサ。
  9. 前記クロック供給回路は、
    前記クロック配線に接続されたクロック駆動回路と、
    クロック信号を生成して該生成したクロック信号を前記クロック駆動回路へ供給するクロック生成回路と、
    を含む請求項1に記載のアバランシェフォトダイオードセンサ。
  10. 前記周辺回路は、複数の系統に分かれており、
    前記クロック配線は、前記クロック供給回路と前記インダクタとの間を接続する主クロック配線と、前記主クロック配線から分岐して前記系統それぞれに接続された局所クロック配線とを含む
    請求項9に記載のアバランシェフォトダイオードセンサ。
  11. 前記クロック供給回路は、前記局所クロック配線それぞれに一対一に接続され、前記複数の系統それぞれに前記クロック信号を供給する複数の局所クロック駆動回路をさらに含む請求項10に記載のアバランシェフォトダイオードセンサ。
  12. 前記クロック配線に接続され、前記クロック供給回路から供給された前記クロック信号の共振周波数を調整する共振周波数調整回路をさらに備える請求項1に記載のアバランシェフォトダイオードセンサ。
  13. 前記第1チップは、前記第2チップとの接続面に配置され、前記インダクタに接続する前記クロック配線の一部に接続された銅製の第1パッドをさらに備え、
    前記第2チップは、前記第1チップとの接続面に配置され、前記クロック供給回路に接続する前記クロック配線の他の一部に接続された銅製の第2パッドをさらに備え、
    前記第1チップと前記第2チップとは、前記第1パッドと前記第2パッドとを接合することで、機械的及び電気的に接続されている
    請求項1に記載のアバランシェフォトダイオードセンサ。
  14. 照射光を出力する発光部と、
    前記照射光の反射光を含む光を受光する受光部と、
    前記受光部で受光された前記光の検出信号に基づいて物体までの距離を特定又は推定する演算部と、
    を備え、
    前記受光部は、
    アバランシェフォトダイオードを備える第1チップと、
    前記第1チップに接合された第2チップと、
    を備え、
    前記第2チップは、
    前記アバランシェフォトダイオードに電気的に接続された周辺回路と、
    前記周辺回路へクロック信号を供給するクロック供給回路と、
    前記クロック供給回路から出力された前記クロック信号を前記周辺回路へ伝搬するクロック配線と、
    を備え、
    前記第1チップは、前記クロック配線に接続されたインダクタを備える
    測距装置。
JP2019114143A 2019-06-19 2019-06-19 アバランシェフォトダイオードセンサ及び測距装置 Pending JP2021002542A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019114143A JP2021002542A (ja) 2019-06-19 2019-06-19 アバランシェフォトダイオードセンサ及び測距装置
PCT/JP2020/022003 WO2020255722A1 (ja) 2019-06-19 2020-06-03 アバランシェフォトダイオードセンサ及び測距装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019114143A JP2021002542A (ja) 2019-06-19 2019-06-19 アバランシェフォトダイオードセンサ及び測距装置

Publications (1)

Publication Number Publication Date
JP2021002542A true JP2021002542A (ja) 2021-01-07

Family

ID=73995142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019114143A Pending JP2021002542A (ja) 2019-06-19 2019-06-19 アバランシェフォトダイオードセンサ及び測距装置

Country Status (2)

Country Link
JP (1) JP2021002542A (ja)
WO (1) WO2020255722A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102368114B1 (ko) * 2021-05-25 2022-02-28 주식회사 우리로 서로 다른 2개의 모드로 동작되는 단일광자 검출소자 중 어느 하나로 동작할 수 있는 아발란치 포토 다이오드
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022190492A1 (ja) * 2021-03-11 2022-09-15 浜松ホトニクス株式会社 光検出器
KR20220158962A (ko) * 2021-05-25 2022-12-02 주식회사 우리로 광자를 검출할 수 있는 최적의 위치로 아발란치 포토 다이오드를 정렬시키는 방법
WO2022254797A1 (ja) * 2021-06-04 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 光検出素子、光検出素子の製造方法、及び電子機器
DE102022122392A1 (de) 2021-09-06 2023-03-09 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202228301A (zh) * 2021-01-06 2022-07-16 日商索尼半導體解決方案公司 受光元件及測距系統
WO2023042428A1 (ja) * 2021-09-16 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7237217B2 (en) * 2003-11-24 2007-06-26 International Business Machines Corporation Resonant tree driven clock distribution grid
JP5429160B2 (ja) * 2008-03-24 2014-02-26 日本電気株式会社 半導体光配線装置及び半導体光配線方法
JP5842393B2 (ja) * 2011-06-10 2016-01-13 富士通株式会社 受光デバイス、これを用いた光受信機、及び受光デバイスの製造方法
US8941432B2 (en) * 2012-08-31 2015-01-27 Advanced Micro Devices, Inc. Transitioning between resonant clocking mode and conventional clocking mode
WO2016079798A1 (ja) * 2014-11-18 2016-05-26 株式会社ソシオネクスト クロック伝送回路および半導体集積回路
JP2017123381A (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
US10002986B1 (en) * 2016-12-19 2018-06-19 Waymo Llc Hybrid integration of photodetector array with digital front end
US11616031B2 (en) * 2017-07-27 2023-03-28 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2022190492A1 (ja) * 2021-03-11 2022-09-15 浜松ホトニクス株式会社 光検出器
KR102368114B1 (ko) * 2021-05-25 2022-02-28 주식회사 우리로 서로 다른 2개의 모드로 동작되는 단일광자 검출소자 중 어느 하나로 동작할 수 있는 아발란치 포토 다이오드
KR20220158962A (ko) * 2021-05-25 2022-12-02 주식회사 우리로 광자를 검출할 수 있는 최적의 위치로 아발란치 포토 다이오드를 정렬시키는 방법
KR102610700B1 (ko) 2021-05-25 2023-12-06 주식회사 우리로 광자를 검출할 수 있는 최적의 위치로 아발란치 포토 다이오드를 정렬시키는 방법
WO2022254797A1 (ja) * 2021-06-04 2022-12-08 ソニーセミコンダクタソリューションズ株式会社 光検出素子、光検出素子の製造方法、及び電子機器
DE102022122392A1 (de) 2021-09-06 2023-03-09 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Also Published As

Publication number Publication date
WO2020255722A1 (ja) 2020-12-24

Similar Documents

Publication Publication Date Title
WO2020255722A1 (ja) アバランシェフォトダイオードセンサ及び測距装置
KR102484024B1 (ko) 수광 소자, 거리측정 모듈, 및, 전자 기기
WO2020170841A1 (ja) アバランシェフォトダイオードセンサ及び測距装置
JP7420750B2 (ja) 受光素子、固体撮像装置及び測距装置
WO2020153275A1 (ja) 測距装置、車載システム及び測距方法
WO2021125031A1 (ja) 固体撮像装置及び測距装置
KR20220066890A (ko) 수광 소자, 거리 측정 모듈 및 전자 기기
JP2023503766A (ja) ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス
JP2022548199A (ja) ダイナミックビジョンセンサ及び撮像機能を組み合わせた固体撮像デバイス及び撮像デバイス
KR20190109388A (ko) 애벌란시 포토 다이오드 센서
JP2020068483A (ja) 固体撮像装置及び撮像装置
KR20210077688A (ko) 고체 촬상 장치 및 촬상 장치
JP2022546154A (ja) 固体撮像デバイス及び共有回路要素を備えた撮像デバイス
JP2021197388A (ja) 受光装置およびその製造方法、並びに、測距装置
TW202213983A (zh) 測距裝置
US20220093669A1 (en) Light-receiving element, solid-state imaging device, and ranging device
WO2022209326A1 (ja) 光検出装置
WO2022181161A1 (ja) 固体撮像装置及びその製造方法
TW202127643A (zh) 成像裝置
KR20240024071A (ko) 수광 소자