JP2023503766A - ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス - Google Patents

ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス Download PDF

Info

Publication number
JP2023503766A
JP2023503766A JP2022514485A JP2022514485A JP2023503766A JP 2023503766 A JP2023503766 A JP 2023503766A JP 2022514485 A JP2022514485 A JP 2022514485A JP 2022514485 A JP2022514485 A JP 2022514485A JP 2023503766 A JP2023503766 A JP 2023503766A
Authority
JP
Japan
Prior art keywords
pixel
event detection
photoelectric conversion
image sensing
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022514485A
Other languages
English (en)
Inventor
プーリア モスタファル
ギリ メータ
フレデリック ブラディ
ピン ワー ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2023503766A publication Critical patent/JP2023503766A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

複数の画像センシング画素と複数のイベント検出画素とを有する撮像デバイスが提供される。各画像センシング画素は、光電変換素子と、撮像信号生成読み出し回路とを含む。画像センシング読み出し回路は、複数の光電変換素子で共有することができる。各イベント検出画素は、光電変換素子と、イベント検出読み出し回路とを含む。イベント検出読み出し回路は、複数の光電変換素子で共有することができる。さらに、イベント検出画素の光電変換素子は、共有する撮像信号生成読み出し回路に選択的に接続され得る。画像センシング画素の数は、イベント検出画素の数よりも多い。さらに、イベント検出画素の光電変換素子の面積は、画像センシング画素の光電変換素子の面積よりも大きくすることができる。

Description

本開示は、ダイナミックビジョンセンサ及び撮像機能の両方を有する撮像デバイスに関する。
関連技術において、撮像デバイスなどでは、垂直同期信号などの同期信号に同期して、画像データを収集する同期型固体撮像デバイスが用いられている。典型的な同期型固体撮像デバイスでは、同期信号の周期ごと（例えば１／６０秒ごと）に画像データを取得することが困難であるため、自律走行車やロボットなどの高速（例えば、リアルタイム）処理が要求される分野などの、比較的高速な処理が要求される場合に即応することが困難である。この点において、画素ごとに検出回路を設け、受光量が閾値を超えた状況をアドレスイベントとしてリアルタイムに検出する非同期型固体撮像デバイスが提案される。画素ごとにアドレスイベントを検出する非同期型固体撮像デバイスは、ダイナミックビジョンセンサ（ＤＶＳ）とも称される。
ＤＶＳ及び通常のフレームベースの撮像を組み合わせたセンサは、様々な方法を使用して達成することができる。その中には、非同期時間ベース画像センサ（ＡＴＩＳ）として知られている、追加のフォトダイオードを使用した時間ベースの読み出しを特徴とするデバイスが含まれる。しかし、ＡＴＩＳシステムは、画像センサ信号及びＤＶＳ信号を提供するために、画素あたり２つのフォトダイオードを必要とするため、追加のフォトダイオードを必要としない構成と比較して、解像度や画質が低下してしまう。他のデバイスは、ダイナミック及びアクティブ画素視覚センサ（ＤＡＶＩＳ）システムとして知られる、共通のフォトダイオードを使用した、画像センサ信号及びダイナミックビジョンセンサ（ＤＶＳ）イベント信号を提供する画素を特徴とする。しかし、ＤＡＶＩＳシステムでは、画像機能とイベント検出機能とがアイソレートされていないため、それらの干渉を抑制する必要があり、感度が低下してしまうおそれがある。さらに、ＤＶＳやアクティブ画像センサ信号の読み出しが困難なため、ＤＡＶＩＳセンサのダイナミックレンジが低下するおそれがある。
そこで、本開示では、他の構成と比較して、イベント検出能力及び受光効率が向上した、撮像機能及びイベント検出機能の両方を提供可能な固体撮像デバイス及び撮像デバイスを提供する。
本開示の実施形態及び態様によれば、画素アレイに配置された複数の光電変換領域又は画素（本明細書では単位画素とも称される）を備える撮像デバイスが提供される。画素の少なくともいくつかは、イベント検出画素として構成され、一方、画素の他のものは、画像センシング又は収集画素として構成される。一般的に、イベント検出画素は、画素アレイ内の画像収集画素の中に散在する。動作において、１つ又は複数のイベント検出画素によってイベントが検出されると、画像センシング画素の動作がトリガされる。
各画素は、１つの光電変換領域と、関連する読み出し回路を含む。より詳細には、各画像センシング画素は、光電変換領域と第１の読み出し回路とを含み、本明細書では、撮像生成ユニット又は回路とも称される。各イベント検出画素は、光電変換領域と第２の読み出し回路とを含み、本明細書ではイベント検出回路とも称される。
本開示の少なくともいくつかの実施形態及び態様によれば、各イベント検出画素は、任意の１つの画像センシング画素よりも大きな画素アレイの面積を占める。一例として、限定されることなく、各イベント検出画素は、各画像センシング画素の面積の４倍の面積を占め得る。本開示の他の実施形態及び態様によれば、各イベント検出画素は、各画像センシング画素の面積と等しい面積を占め得る。本開示のさらなる実施形態によると、画素アレイ内には、異なる比の画像センシング画素及びイベント検出画素が含まれ得る。例として、限定されることなく、比は、３：１、４：１、１２：１、１５：１、３２：１、又は３５：１とすることができる。本開示の少なくともいくつかの実施形態及び態様によれば、各イベント検出画素の光電変換領域の任意の面積の比は、画素アレイの平面内でより大きな面積を占める。
本開示のさらなる実施形態及び態様によれば、単位画素の少なくともいくつかを、他の単位画素からアイソレートするためのアイソレーション構造が提供される。例えば、全厚誘電トレンチ（ＲＦＴＩ）アイソレーション構造は、それぞれのイベント検出画素の周りに形成することができる。さらなる例として、リヤディープトレンチアイソレーション（ＲＤＴＩ）アイソレーション構造を、画像センシング画素の少なくとも一部の周りに形成して、隣接する画像センシング画素間のアイソレーションを提供することができる。本開示のさらなる他の実施形態及び態様によれば、少なくとも一部の読み出し回路素子を、複数の光電変換領域で共有することができる。例えば、画像センシング画素グループは、読み出し回路素子を共有することができる。一例として、限定されることなく、画像センシング画素グループは、ベイヤーアレイの形態であり得る。本開示のさらに他の実施形態によれば、イベント検出画素の一部又はすべてが、追加的に画像センシング画素として機能し得る。さらに、このような実施形態では、イベント検出画素グループ内の、画像センサ読み出し回路素子及びイベント検出回路素子を共有することができる。一例として、限定されることなく、イベント検出画素のこのようなグループは、ベイヤーアレイの形態であり得る。
本開示は、受光効率の向上が可能なダイナミックビジョンセンシング及び撮像能力を有する撮像デバイスを提供することができる。
図１は、本開示の実施形態による固体撮像デバイスの概略構成例を示すブロック図である。 図２は、本開示の実施形態による固体撮像デバイスの積層構造例を示す図である。 図３は、本開示の実施形態による固体撮像デバイスの機能的構成例を示すブロック図である。 図４は、カラーフィルタアレイにベイヤーアレイを採用した場合の、本開示の実施形態による単位画素の配列例を示す概略図である。 図５Ａは、本開示の実施形態による、イベント検出機能と画像センサ機能とを組み合わせた単位画素の概略構成例を示す回路図である。 図５Ｂは、本開示の実施形態による画像センシング画素グループの概略構成例を示す回路図である。 図５Ｃは、本開示の実施形態によるイベント検出画素の概略構成例を示す回路図である。 図６は、本開示の実施形態によるアドレスイベント検出ユニットの概略構成例を示すブロック図である。 図７は、本開示の実施形態による減算器及び量子化器の概略構成例を示す回路図である。 図８は、本開示の実施形態による列ＡＤＣの概略構成例を示すブロック図である。 図９Ａは、本開示の実施形態による固体撮像デバイスの動作の一例を示すタイミングチャートである。 図９Ｂは、本開示の他の実施形態による固体撮像デバイスの動作の一例を示すタイミングチャートである。 図１０は、本開示の実施形態による固体撮像デバイスの動作例を示すフローチャートである。 図１１Ａは、第１の例示的実施形態のように構成された画素グループを含む画素アレイの一部を示す平面図である。 図１１Ｂは、第１の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図１１Ｃは、第１の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図１２Ａは、第１の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す横断面図である。 図１２Ｂは、第１の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す横断面図である。 図１３は、第１の例示的実施形態による画像センシング画素グループの構成を示す平面図である。 図１４は、第１の例示的実施形態のように構成されたイベント検出画素の構成の平面図である。 図１５は、本開示の他の実施形態による、複合イベント検出／画像センシング画素グループの概略構成例を示す回路図である。 図１６Ａは、第２の例示的実施形態のように構成された画素グループを含む画素アレイの一部を示す平面図である。 図１６Ｂは、第２の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図１６Ｃは、第２の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図１７Ａは、本開示の第２の例示的実施形態による画素アレイの一部の断面図である。 図１７Ｂは、本開示の第２の例示的実施形態による別の画素アレイの一部の断面図である。 図１８は、第２の例示的実施形態による画像センシング画素グループの構成を示す平面図である。 図１９は、第２の例示的実施形態による複合イベント検出／画像センシング画素グループの構成を示す平面図である。 図２０は、本開示の実施形態による、複合イベント検出／画像センシング画素の概略構成例を示す回路図である。 図２１Ａは、第３の例示的実施形態のように構成された画素グループを含む画素アレイの一部を示す平面図である。 図２１Ｂは、第３の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図２１Ｃは、第３の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図２２Ａは、第３の例示的実施形態による画素アレイの一部の断面図である。 図２２Ｂは、第３の例示的実施形態による別の画素アレイの一部の断面図である。 図２３は、第３の例示的実施形態による画像センシング画素グループの構成を示す平面図である。 図２４は、第３の例示的実施形態による複合イベント検出／画像センシング画素の平面図である。 図２５は、本開示の実施形態による、画像センシング画素グループの概略構成例を示す回路図である。 図２６Ａは、第４の例示的実施形態のように構成された画素グループを含む画素アレイの一部を示す平面図である。 図２６Ｂは、第４の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図２６Ｃは、第４の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図２７Ａは、本開示の第４の例示的実施形態による画素アレイの一部の横断面図である。 図２７Ｂは、本開示の第４の例示的実施形態による別の画素アレイの一部の横断面図である。 図２８Ａは、第５の例示的実施形態のように構成された画素グループを含む画素アレイの一部を示す平面図である。 図２８Ｂは、第５の例示的実施形態のように構成された画素グループを含む別の画素アレイの一部を示す平面図である。 図２９Ａは第５の例示的実施形態による画素アレイの一部の横断面図である。 図２９Ｂは第５の例示的実施形態による別の画素アレイの一部の横断面図である。 図３０は、第５の例示的実施形態による画像センシング画素グループの構成を示す平面図である。 図３１は車両制御システムの概略構成例を示すブロック図である。 図３２は車外情報検出ユニット及び撮像ユニットの設置位置の一例を示す図である。
以下、本開示の実施形態を、添付図面に基づいて詳細に説明する。さらに、以下の実施形態では、同一の部分には同一の参照番号を付し、重複した説明は省略する。
典型的なダイナミックビジョンセンサ（ＤＶＳ）は、単位画素ごとにアドレスイベントの発火（ｉｇｎｉｔｉｏｎ）の有無を検出し、アドレスイベントの発火が検出された単位画素から画素信号を読み出す、いわゆるイベント駆動型駆動方法を採用している。
さらに、本説明における単位画素は、１つの光電変換素子（「受光素子」とも称される）を含む画素又は単位画素の最小単位を表しており、一例として画像センサから読み出される画像データの各ドットに対応し得る。さらに、アドレスイベントとは、２次元格子状に配置された複数の単位画素のそれぞれに割り当て可能なアドレスごとに発生するイベントを表す。イベント検出センサは、強度の変化に非同期に応答する。強度変化は光電流の変化と相関し、この変化が一定の閾値を超えた場合に、イベントとして検出され得る。
図１は、本開示の少なくともいくつかの実施形態による、撮像デバイスの概略構成例を示すブロック図である。図１に示すように、例えば、撮像デバイス１００は、撮像レンズ１１０、固体撮像デバイス２００、記録ユニット１２０、及び制御ユニット１３０を含む。例として、撮像デバイス１００は、産業用ロボットに実装されるカメラや車載カメラとして、若しくはそれらの一部として、又は他のデバイスや機器の一部として若しくはこれらと接続して、提供され得る。
撮像レンズ１１０は、入射光を導き（例えば集光し）、固体撮像デバイス２００（本明細書では単に撮像デバイス２００とも称される）の受光面に入射光の画像を撮像させる光学系を含むことができる。受光面とは、固体撮像デバイス２００の光電変換素子が配置される基板の面である。固体撮像デバイス２００は、入射光を光電変換して画像データを生成する。さらに、固体撮像デバイス２００は、生成した画像データに対して、ノイズ除去やホワイトバランス調整などの所定の信号処理を実行することができる。信号処理によって得られた結果及びアドレスイベントの発火の有無を示す検出信号は、信号線２０９を介して記録ユニット１２０に出力される。さらに、アドレスイベントの発火の有無を示す検出信号の生成方法については後述する。
記録ユニット１２０は、例えば、フラッシュメモリ、ダイナミック・ランダム・アクセスメモリ（ＤＲＡＭ）、スタティック・ランダム・アクセスメモリ（ＳＲＡＭ）などで構成され、固体撮像デバイス２００から入力されたデータを記録する。
制御ユニット１３０は、例えば、中央処理装置（ＣＰＵ）などで構成され、信号線１３９を介して様々な命令を出力し、撮像デバイス１００内の固体撮像デバイス２００などのそれぞれのユニットを制御する。
次に、固体撮像デバイス２００の構成例について、添付図面を参照して詳細に説明する。
図２は、本開示の少なくともいくつかの実施形態による、固体撮像デバイス２００の積層構造例を示す図である。図２に示すように、固体撮像デバイス２００は、受光チップ２０１と論理チップ２０２とが垂直に積層された構造を有することができる。受光チップ２０１と論理チップ２０２との接合には、例えば、チップの接合面を平坦化し、電子間力でチップを積層する、いわゆる直接接合を用いることができる。しかし、これに限定されるものではなく、例えば、接合面に形成された銅（Ｃｕ）電極パッドを接合する、いわゆるＣｕ－Ｃｕ接合や、バンプ接合なども用いることができる。
さらに、受光チップ２０１と論理チップ２０２とは、例えば、半導体基板を貫通するシリコン貫通ビア（ＴＳＶ）などの接続部を介して、互いに電気的に接続される。ＴＳＶを用いた接続では、例えば、受光チップ２０１に形成されるＴＳＶと受光チップ２０１から論理チップ２０２に形成されるＴＳＶとを含む２つのＴＳＶをチップ外面で互いに接続する、いわゆるツインＴＳＶ方式や、受光チップ２０１と論理チップ２０２とを両チップを貫通するＴＳＶで接続する、いわゆるシェアードＴＳＶ方式などを採用することができる。
しかし、受光チップ２０１と論理チップ２０２との接合にＣｕ－Ｃｕ接合又はバンプ接合を用いる場合、受光チップ２０１と論理チップ２０２との両方が、Ｃｕ－Ｃｕ接合又はバンプ接合を介して互いに電気的に接続される。
図３は、本開示の少なくともいくつかの実施形態による、固体撮像デバイスの機能的構成例を示すブロック図である。図３に示すように、固体撮像デバイス２００は、駆動回路２１１と、信号処理ユニット２１２と、アービタ２１３と、列ＡＤＣ２２０と、画素アレイ３００とを含む。
画素アレイ３００には、本明細書では単に画素３１０とも称される複数の単位セル又は画素３１０が、２次元格子状に配置されている。単位画素３１０の詳細については後述する。例えば、単位画素３１０のそれぞれは、フォトダイオードなどの光電変換素子と、光電変換素子で生成された電荷量に対応した電圧値の画素信号を生成する回路（以下、画素回路と称する）とを含む。さらに、本明細書でより詳細に説明するように、画素回路は、第１の信号生成回路つまり撮像信号生成回路と、第２の信号生成回路つまりアドレスイベント検出読み出し回路のいずれか一方又は両方を含むことができる。各光電変換素子がそれぞれの画素回路に関連付けられてもよく、又は複数の光電変換素子が共通の画素回路に関連付けられてもよい。
複数の単位画素３１０は、画素アレイ３００に２次元格子状に配置される。複数の単位画素３１０は、それぞれが所定数の単位画素を含む複数の画素ブロック又はグループにグループ化され得る。以下では、水平方向に配置された単位画素の集合体を「行」と称し、行に対して直交する方向に配置された単位画素の集合体を「列」と称する。
単位画素３１０のそれぞれは、それぞれの光電変換素子で受光した光量に対応した電荷を生成する。さらに、単位画素３１０の少なくともいくつかを動作させて、光電変換素子で発生した電荷又はその変動量によって生じる電流（以下、光電流と称する）の値が所定の閾値を超えるか否かに基づいて、アドレスイベントの発火の有無を検出することができる。さらに、アドレスイベントが発火すると、光電変換素子の受光量に対応した電圧値の画素信号の読み出し要求がアービタ２１３に出力される。
駆動回路２１１は、各単位画素３１０を駆動して、各単位画素３１０から列ＡＤＣ２２０に画素信号を出力させる。
アービタ２１３は、単位画素３１０からの要求をアービトレーションして、当該アービトレーション結果に基づいて、要求を発行した単位画素３１０に所定の応答を送信する。応答を受信した単位画素３１０は、アドレスイベントの発火の有無を示す検出信号（以下、単に「アドレスイベント検出信号」と称する）を、駆動回路２１１及び信号処理ユニット２１２に供給する。
列ＡＤＣ２２０は、単位画素３１０の列ごとに、当該列からのアナログ画素信号をデジタル信号に変換する。さらに、列ＡＤＣ２２０は、変換により生成されたデジタル信号を、信号処理ユニット２１２に供給する。
信号処理ユニット２１２は、列ＡＤＣ２２０から送信されたデジタル信号に対して、相関二重サンプリング（ＣＤＳ）処理（ノイズ除去）及びホワイトバランス調整などの所定の信号処理を実行する。さらに、信号処理ユニット２１２は、信号処理結果及びアドレスイベント検出信号を、信号線２０９を介して記録ユニット１２０に供給する。
画素アレイユニット３００内の単位画素３１０は、画素グループ３１４に配設されてもよい。図３に示す構成では、例えば、画素アレイユニット３００は、色の再構成に必要な波長成分を受光する単位画素３１０の集合体を含む画素グループ３１４によって構成される。例えば、ＲＧＢの３原色に基づいて色を再構成する場合、画素アレイユニット３００では、赤（Ｒ）色の光を受光する単位画素３１０と、緑（Ｇ）色の光を受光する単位画素３１０と、青（Ｂ）色の光を受光する単位画素３１０とが、所定のカラーフィルタアレイによるグループ３１４ａに配置される。
カラーフィルタアレイ構成の例としては、２×２画素のベイヤーアレイ、Ｘ－Ｔｒａｎｓ（登録商標）ＣＭＯＳセンサに採用されている３×３画素のカラーフィルタアレイ（以下、「Ｘ－Ｔｒａｎｓ（登録商標）型アレイ」と称する）、４×４画素のクアッドベイヤーアレイ（以下、「クアッドアレイ」とも称する）、ベイヤーアレイにホワイトＲＧＢカラーフィルタを組み合わせた４×４画素のカラーフィルタ（以下、「ホワイトＲＧＢアレイ」とも称する）などの様々なアレイ又は画素グループが挙げられる。さらに、本明細書の別の場所でより詳細に説明するように、イベント検出画素は、画素アレイ３００内に散在又は含まれ得る。また、本明細書の別の場所でより詳細に説明するように、イベント検出画素は、イベント検出機能のみを行う専用イベント検出画素として、又はイベント検出機能と画像センサ機能との両方を行う、複合イベント検出／画像センシング画素として、提供され得る。
図４は、複数のベイヤーアレイ３１０Ａを形成するように構成されたカラーフィルタアレイにおいて、単位画素３１０と関連するカラーフィルタとを配置した画素グループ３１４を採用した場合の単位画素３１０の配列例を示す概略図である。図４に示すように、カラーフィルタアレイ構成としてベイヤーアレイを採用した場合、画素アレイ３００には、２×２画素の計４個の単位画素３１０を含む基本パターン３１０Ａが、列方向及び行方向に繰り返し配置される。例えば、基本パターン３１０Ａは、赤（Ｒ）色のカラーフィルタ４０１を含む単位画素３１０Ｒと、緑（Ｇｒ）色のカラーフィルタ４０１を含む単位画素３１０Ｇｒと、緑（Ｇｂ）色のカラーフィルタ４０１を含む単位画素３１０Ｇｂと、青（Ｂ）色のカラーフィルタ４０１を含む単位画素３１０Ｂと、によって構成される。
次に、単位画素３１０の構成例を説明する。図５Ａは、本開示の少なくともいくつかの実施形態による、単位画素３１０の概略構成例を示す回路図であり、特に、イベント検出機能と画像センサ機能との両方を行う、複合された又は共有されたイベント検出（ＤＶＳ）及び画像センサ（ＩＳ）画素５０１として構成された画素３１０を含む実施形態によるものである。図５Ａに示すように、単位画素３１０は、例えば、画素撮像信号生成ユニット（又は読み出し回路）３２０と、受光ユニット３３０と、アドレスイベント検出ユニット（又は読み出し回路）４００とを含む。少なくとも１つの実施形態例によれば、読み出し回路４００は、光電変換素子（又は光電変換領域）３３３で生成された電荷に基づいて、読み出し回路３２０を制御するように構成される。さらに、図５Ａの論理回路２１０は、例えば、図３の駆動回路２１１、信号処理ユニット２１２、及びアービタ２１３を含む論理回路である。
例えば、受光ユニット３３０は、第１の又は撮像送信トランジスタ若しくはゲート（第１のトランジスタ）３３１と、第２の又はアドレスイベント検出送信トランジスタ若しくはゲート（第２のトランジスタ）３３２と、光電変換素子３３３とを含む。受光ユニット３３０の第１の送信トランジスタ３３１のゲートには、駆動回路２１１から送信された第１の送信信号ＴＧ１が選択的に供給され、第２の送信トランジスタ３３２のゲートには、駆動回路２１１から送信された第２の送信信号ＴＧ２が選択的に供給される。受光ユニット３３０の第１の送信トランジスタ３３１による出力は、画素撮像信号生成ユニット３２０に接続され、第２の送信トランジスタ３３２による出力は、アドレスイベント検出ユニット４００に接続される。
例えば、画素撮像信号生成ユニット３２０は、リセットトランジスタ（第３のトランジスタ）３２１と、増幅トランジスタ（第４のトランジスタ）３２２と、選択トランジスタ（第５のトランジスタ）３２３と、フローティングディフュージョン層（ＦＤ）３２４とを含む。
本開示の少なくともいくつかの実施形態によると、受光ユニット３３０の第１の送信トランジスタ３３１及び第２の送信トランジスタ３３２は、例えば、Ｎ型金属酸化膜半導体（ＭＯＳ）トランジスタ（以下、単に「ＮＭＯＳトランジスタ」と称する）を用いて構成される。同様に、画素撮像信号生成ユニット３２０のリセットトランジスタ３２１、増幅トランジスタ３２２、及び選択トランジスタ３２３は、それぞれ、例えば、ＮＭＯＳトランジスタを用いて構成される。
アドレスイベント検出ユニット４００は、例えば、電流－電圧変換ユニット４１０と減算器４３０とを含む。しかし、アドレスイベント検出ユニット４００には、バッファ、量子化器、及び送信ユニットがさらに設けられている。アドレスイベント検出ユニット４００の詳細は、図６などを用いて以下で説明する。
図示の構成において、受光ユニット３３０の光電変換素子３３３は、入射光を光電変換して電荷を生成する。第１の送信トランジスタ３３１は、光電変換素子３３３に生成された電荷を、第１の送信信号ＴＧ１に従ってフローティングディフュージョン層３２４に送信する。第２の送信トランジスタ３３２は、制御信号ＴＧ２に従って、光電変換素子３３３に生成された電荷に基づく電気信号（光電流）をアドレスイベント検出ユニット４００に供給する。
制御ユニット１３０から画像センシング命令が与えられると、論理回路２１０の駆動回路２１１は、制御信号を出力し、画素アレイ３００の受光ユニット３３０の第１の送信トランジスタ３３１をオン状態に設定する。これにより、受光ユニット３３０の光電変換素子３３３で発生した光電流が、第１の送信トランジスタ３３１を介して、画素撮像信号生成読み出し回路３２０に供給される。より詳細には、フローティングディフュージョン層３２４は、第１の送信トランジスタ３３１を介して光電変換素子３３３から送信された電荷を蓄積する。リセットトランジスタ３２１は、駆動回路２１１から送信されたリセット信号に従って、フローティングディフュージョン層３２４に蓄積された電荷を放電（初期化）する。増幅トランジスタ３２２は、フローティングディフュージョン層３２４に蓄積された電荷量に対応した電圧値の画素信号を垂直信号線ＶＳＬに出現させる。選択トランジスタ３２３は、駆動回路２１１から送信された選択信号ＳＥＬに従って、増幅トランジスタ３２２及び垂直信号線ＶＳＬの接続を切り替える。さらに、垂直信号線ＶＳＬに出現したアナログ画素信号は、列ＡＤＣ２２０によって読み出され、デジタル画素信号に変換される。
制御ユニット１３０からアドレスイベント検出開始命令が与えられると、論理回路２１０の駆動回路２１１は、制御信号を出力し、画素アレイユニット３００の受光ユニット３３０の第２の送信トランジスタ３３２をオン状態に設定する。これにより、受光ユニット３３０の光電変換素子３３３で生成された光電流が、第２の送信トランジスタ３３２を介して各単位画素３１０のアドレスイベント検出ユニット４００に供給される。
受光ユニット３３０からの光電流に基づいてアドレスイベントの発火を検出すると、各単位画素３１０のアドレスイベント検出ユニット４００は、アービタ２１３に要求を出力する。これに対して、アービタ２１３は、単位画素３１０のそれぞれから送信された要求をアービトレーションして、そのアービトレーション結果に基づいて、要求を発行した単位画素３１０に所定の応答を送信する。応答を受信した単位画素３１０は、アドレスイベントの発火の有無を示す検出信号（以下、「アドレスイベント検出信号」と称する）を、駆動回路２１１及び論理回路２１０の信号処理ユニット２１２に供給する。
駆動回路２１１は、アドレスイベント検出信号の供給源である単位画素３１０の第２の送信トランジスタ３３２をオフ状態に設定する。これにより、受光ユニット３３０から、単位画素３１０のアドレスイベント検出ユニット４００への光電流の供給が停止される。
次に、駆動回路２１１は、送信信号ＴＧ１によって、単位画素３１０の受光ユニット３３０の第１の送信トランジスタ３３１をオン状態に設定する。これにより、受光ユニット３３０の光電変換素子３３３に生成された電荷は、第１の送信トランジスタ３３１を介してフローティングディフュージョン層３２４に送信される。さらに、画素撮像信号生成ユニット３２０の選択トランジスタ３２３に接続された垂直信号線ＶＳＬに、フローティングディフュージョン層３２４に蓄積された電荷量に対応した電圧値の画素信号が出現する。
上述のように、固体撮像デバイス２００において、アドレスイベントの発火が検出された単位画素３１０から、列ＡＤＣ２２０に画素信号ＳＩＧが出力される。本開示のさらなる実施形態によれば、アドレスイベント検出信号が提供された単位画素３１０のアドレスに関連する単位画素３１０のグループ又はサブアレイ内の単位画素３１０から、画素信号が出力される。
さらに、例えば、受光ユニット３３０、画素撮像信号生成ユニット３２０、並びにアドレスイベント検出ユニット４００の電流－電圧変換ユニット４１０内の、２つのログ（ＬＧ）トランジスタ（第６、第７のトランジスタ）４１１、４１４及び２つの増幅トランジスタ（第８、第９のトランジスタ）４１２、４１３は、例えば、図２に示す受光チップ２０１に配設され、その他の構成要素は、例えば、Ｃｕ－Ｃｕ接合によって受光チップ２０１に接合された論理チップ２０２に配設され得る。そこで、以下の説明では、単位画素３１０において、受光チップ２０１に配設された構成を「上層回路」と称する。
本開示の少なくともいくつかの実施形態による、共有画素撮像信号生成読み出し回路３２０を有する画像センシング画素５０２として構成された単位画素３１０のグループの構成例が、図５Ｂに図示されている。この例では、各光電変換素子３３３は、それぞれの転送ゲート３３１を介して、フローティングディフュージョン３２４に選択的に接続される。さらに、画素撮像信号読み出し回路３２０の構成要素は、光電変換ユニット３３３で共有されている。この例では、３つの光電変換ユニット３３３ａ～３３３ｄと、対応する３つの転送ゲート３３１ａ～３３１ｄとが示されている。しかし、任意の数の光電変換ユニット３３３とそれぞれの転送ゲート３３１とが、共有画素撮像信号読み出し回路３２０と接続して含まれてもよい。
単一の機能のアドレスイベント検出画素５０３として構成された単位画素３１０及び、関連するアドレスイベント検出読み出し回路４００素子の構成例が図５Ｃに図示されている。図示のように、この例は、他の光電変換素子３３３とは関連付けられていないアドレスイベント検出読み出し回路４００の構成要素に、転送ゲート３３２によって選択的に接続された単一の光電変換素子３３３を含む。イベントスキャン制御ブロック４１５は、アドレスイベント検出読み出し回路４００の動作を制御する。回路４００がアクティブである間にアドレスイベント検出読み出し回路４００によってイベントが検出されたことに応答して、関連する画像センシング画素又は画素３１０のグループの画像センサ収集が開始される４１７。
図６は、本開示の少なくともいくつかの実施形態による、アドレスイベント検出ユニット４００の概略構成例を示すブロック図である。図６に示すように、アドレスイベント検出ユニット４００は、電流－電圧変換ユニット４１０と、バッファ４２０と、減算器４３０と、量子化器４４０と、送信ユニット４５０とを含む。
電流－電圧変換ユニット４１０は、受光ユニット３３０からの光電流をその対数電圧信号に変換し、当該変換により生成された電圧信号をバッファ４２０に供給する。
バッファ４２０は、電流－電圧変換ユニット４１０から送信された電圧信号を補正し、補正後の電圧信号を減算器４３０に出力する。
減算器４３０は、駆動回路２１１から送信された行駆動信号に従って、バッファ４２０から送信された電圧信号の電圧レベルを低下させ、その低下した電圧信号を量子化器４４０に供給する。
量子化器４４０は、減算器４３０から送信された電圧信号をデジタル信号に量子化し、量子化によって生成されたデジタル信号を検出信号として送信ユニット４５０に出力する。
送信ユニット４５０は、量子化器４４０から送信された検出信号を、信号処理ユニット２１２などに送信する。例えば、アドレスイベントの発火が検出されると、送信ユニット４５０は、送信ユニット４５０から駆動回路２１１及び信号処理ユニット２１２へのアドレスイベント検出信号の送信要求を、アービタ２１３に供給する。さらに、送信ユニット４５０は、アービタ２１３から要求に対する応答を受信すると、検出信号を駆動回路２１１及び信号処理ユニット２１２に供給する。
例えば、図６に示した構成の電流－電圧変換ユニット４１０は、図５Ａに示すように、２つのＬＧトランジスタ４１１、４１４と、２つの増幅トランジスタ４１２、４１３と、定電流回路４１５とを含み得る。
例えば、ＬＧトランジスタ４１１のソース及び増幅トランジスタ４１３のゲートは、受光ユニット３３０の第２の送信トランジスタ３３２のドレインに接続される。さらに、例えば、ＬＧトランジスタ４１１のドレインは、ＬＧトランジスタ４１４のソース及び増幅トランジスタ４１２のゲートに接続される。例えば、ＬＧトランジスタ４１４のドレインは、電源端子ＶＤＤに接続される。
さらに、例えば、増幅トランジスタ４１３のソースは接地され、そのドレインはＬＧトランジスタ４１１のゲート及び増幅トランジスタ４１２のソースに接続される。例えば、増幅トランジスタ４１２のドレインは、定電流回路４１５を介して電源端子ＶＤＤに接続される。例えば、定電流回路４１５は、ｐ型ＭＯＳトランジスタなどの負荷ＭＯＳトランジスタによって構成される。
この接続関係において、ループ状ソースフォロワ回路が構成される。これにより、受光ユニット３３０からの光電流は、その電荷量に対応した対数値電圧信号に変換される。さらに、ＬＧトランジスタ４１１、４１４、及び増幅トランジスタ４１２、４１３は、それぞれ例えばＮＭＯＳトランジスタによって構成され得る。
図７は、本開示の少なくともいくつかの実施形態による、減算器４３０及び量子化器４４０の概略構成例を示す回路図である。図７に示すように、減算器４３０は、キャパシタ４３１及び４３３と、インバータ４３２と、スイッチ４３４とを含む。さらに、量子化器４４０は、コンパレータ４４１を含む。
キャパシタ４３１の一端は、バッファ４２０の出力端子に接続されており、他端は、インバータ４３２の入力端子に接続される。キャパシタ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、行駆動信号に従って、キャパシタ４３３の両端を接続する経路を開閉する。
インバータ４３２は、キャパシタ４３１を介して入力された電圧信号を反転させる。インバータ４３２は、反転した信号を、コンパレータ４４１の非反転入力端子（＋）に出力する。
スイッチ４３４がオンになると、電圧信号Ｖｉｎｉｔが、キャパシタ４３１のバッファ４２０側に入力される。さらに、その反対側は、仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、キャパシタ４３１の容量をＣ１とすると、キャパシタ４３１に蓄積される電位Ｑｉｎｉｔは、次式（１）で表される。一方、キャパシタ４３３の両端は短絡され、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ （１）
次に、スイッチ４３４がオフになり、バッファ４２０側のキャパシタ４３１の電圧が変動してＶａｆｔｅｒに到達した場合を考えると、キャパシタ４３１に蓄積される電荷Ｑａｆｔｅｒは、次式（２）で表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ （２）
一方、出力電圧をＶｏｕｔとした場合、キャパシタ４３３に蓄積される電荷Ｑ２は、次式（３）で表される。
Ｑ２＝－Ｃ２×Ｖｏｕｔ （３）
このとき、キャパシタ４３１及び４３３の総電荷量は変動しないので、次式（４）が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ （４）
式（１）～式（３）を式（４）に代入すると、次式（５）が得られる。
Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ） （５）
式（５）は電圧信号の減算動作を表しており、減算結果の利得はＣ１／Ｃ２となる。典型的には、この利得を最大にする（あるいは向上させる）ことが所望されるので、Ｃ１が大きく、Ｃ２が小さくなるように設計することが好ましい。一方、Ｃ２が過度に小さくなると、ｋＴＣノイズが増大し、ノイズ特性の悪化が懸念される。したがって、Ｃ２の容量の低減は、ノイズを許容できる範囲に限定される。さらに、減算器４３０を含むアドレスイベント検出ユニット４００は、単位画素３１０ごとに実装されるので、容量Ｃ１、Ｃ２には面積の制約がある。容量Ｃ１、Ｃ２の値は、その制約を考慮して決定される。
コンパレータ４４１は、減算器４３０から送信される電圧信号と、反転入力端子（－）に印加される所定の閾値電圧Ｖｔｈとを比較する。コンパレータ４４１は、比較結果を示す信号を、検出信号として送信ユニット４５０に出力する。
さらに、電流－電圧変換ユニット４１０による変換利得をＣＧｌｏｇとし、バッファ４２０の利得を「１」とすると、アドレスイベント検出ユニット４００の全体の利得Ａは、次式（６）で表される。
Figure 2023503766000002
式（６）において、ｉｐｈｏｔｏ＿ｎは、ｎ番目の単位画素３１０の光電流を表し、その単位は、例えば、アンペア（Ａ）である。Ｎは、画素ブロック内の単位画素３１０の数を表し、本実施形態では「１」である。
図８は、本開示の少なくともいくつかの実施形態による、列ＡＤＣの概略構成例を示すブロック図である。列ＡＤＣ２２０は、単位画素３１０の列ごとに設けられた複数のＡＤＣ２３０を含む。
ＡＤＣ２３０のそれぞれは、垂直信号線ＶＳＬに出現するアナログ画素信号をデジタル信号に変換する。例えば、画素信号は、ビット長が検出信号のビット長よりも長いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３０は、生成されたデジタル信号を、信号処理ユニット２１２に供給する。
次に、本開示の少なくとも実施形態による、固体撮像デバイス２００の動作について、添付図面を参照して詳細に説明する。
最初に、固体撮像デバイス２００の動作の一例を、タイミングチャートを用いて説明する。図９Ａは、本開示の実施形態による固体撮像デバイスの動作の一例を示すタイミングチャートである。
図９Ａに示すように、タイミングＴ０において、制御ユニット１３０によってアドレスイベント検出開始命令が与えられると、駆動回路２１１は、画素アレイユニット３００のすべての受光ユニット３３０の第２の送信トランジスタ３３２のゲートに印加される制御信号ＴＧ２をハイレベルに立ち上げる。これにより、すべての受光ユニット３３０の第２の送信トランジスタ３３２がオン状態となり、受光ユニット３３０のそれぞれの光電変換素子３３３に生成された電荷に基づく光電流が、各受光ユニット３３０から複数のアドレスイベント検出ユニット４００のそれぞれに供給される。
さらに、制御信号ＴＧ２がハイレベルである期間は、受光ユニット３３０のそれぞれの第１の送信トランジスタ３３１のゲートに印加される送信信号ＴＧ１のすべてがローレベルに維持される。したがって、この期間は、すべての受光ユニット３３０における複数の送信トランジスタ３３１がオフ状態になる。
次に、イベント検出を行うように構成された任意の単位画素３１０のアドレスイベント検出ユニット４００が、制御信号ＴＧ２がハイレベルである期間にアドレスイベントの発火を検出する場合を想定する。この場合、アドレスイベントの発火を検出したアドレスイベント検出ユニット４００は、アービタ２１３に要求を送信する。これに対して、アービタ２１３は、要求をアービトレーションして、要求を発行したアドレスイベント検出ユニット４００に、要求に対する応答を返す。
応答を受信したアドレスイベント検出ユニット４００は、駆動回路２１１及び信号処理ユニット２１２に入力される検出信号を、例えば、タイミングＴ１からタイミングＴ２の期間において、ハイレベルに立ち上げる。さらに、本説明では、検出信号が１ビットの信号であることを想定している。
タイミングＴ１でアドレスイベント検出ユニット４００からハイレベルの検出信号が入力された駆動回路２１１は、次のタイミングＴ２ですべての制御信号ＴＧ２をローレベルに下げる。これにより、画素アレイユニット３００のすべての受光ユニット３３０から、アドレスイベント検出ユニット４００への光電流の供給が停止される。
さらに、タイミングＴ２において、駆動回路２１１は、アドレスイベントの発火が検出された単位画素３１０（以下、「読み出し対象単位画素」と称する）の画素撮像信号生成ユニット３２０の選択トランジスタ３２３のゲートに印加される選択信号ＳＥＬをハイレベルに立ち上げ、さらに同一画素撮像信号生成ユニット３２０のリセットトランジスタ３２１のゲートに印加されるリセット信号ＲＳＴを、一定パルス期間ハイレベルに立ち上げることによって、画素撮像信号生成ユニット３２０のフローティングディフュージョン層３２４に蓄積された電荷を放電（初期化）する。このようにして、フローティングディフュージョン層３２４が初期化された状態で垂直信号線ＶＳＬに出現する電圧が、列ＡＤＣ２２０の垂直信号線ＶＳＬに接続されたＡＤＣ２３０によって、リセットレベル画素信号（以下、単に「リセットレベル」と称する）として読み出され、デジタル信号に変換される。
次に、リセットレベルの読み出し後のタイミングＴ３において、駆動回路２１１は、読み出し対象単位画素３１０の受光ユニット３３０の第１の送信トランジスタ３３１のゲートに、一定パルス期間の送信信号ＴＲＧを印加する。これにより、受光ユニット３３０の光電変換素子３３３に生成された電荷が、画素撮像信号生成ユニット３２０のフローティングディフュージョン層３２４に送信され、フローティングディフュージョン層３２４に蓄積された電荷に対応した電圧が、垂直信号線ＶＳＬに出現する。このようにして、垂直信号線ＶＳＬに出現した電圧は、列ＡＤＣ２２０で垂直信号線ＶＳＬに接続されたＡＤＣ２３０によって、受光ユニット３３０の信号レベルの画素信号（以下、単に「信号レベル」と称する）として読み出され、デジタル値に変換される。
信号処理ユニット２１２は、リセットレベルと上述のようにして読み出された信号レベルとの差異を、光電変換素子３３３の受光量に対応したネット画素信号として得られるＣＤＳ処理を実行する。
次に、タイミングＴ４において、駆動回路２１１は、読み出し対象単位画素３１０の画素撮像信号生成読み出し回路３２０の選択トランジスタ３２３のゲートに印加される選択信号ＳＥＬを、ローレベルに低下させ、画素アレイユニット３００のすべての受光ユニット３３０の第２の送信トランジスタ３３２のゲートに印加される制御信号ＴＧ２を、ハイレベルに立ち上げる。これにより、画素アレイユニット３００のすべての受光ユニット３３０のアドレスイベントの発火検出が再開される。
図９Ｂは、本開示の他の実施形態による固体撮像デバイスの動作の一例を示すタイミングチャートである。タイミングＴ０において、制御ユニット１３０によってアドレスイベント検出開始命令が与えられると、駆動回路２１１は、選択的にアクティブにされたアドレスイベント検出ユニット４００の光電変換素子３３３に関連する送信トランジスタ３３２のゲートに印加される制御信号ＴＧ２を立ち上げる。より詳細には、アドレスイベント検出ユニット４００のいくつか又は全部がアクティブにされてもよい。
さらに、第１の送信トランジスタ３３１のゲートに印加される送信信号ＴＧ１は、ローレベルに維持される。したがって、関連する送信トランジスタ３３１は、オフ状態となる。
この例では、任意のアドレスイベント検出ユニット４００は、制御信号ＴＧ２がハイレベルであり、関連する送信トランジスタ３３２がオン状態である間の時間Ｔ１で、アドレスイベントの発火を検出する。イベントトリガに応答して、画像フレーム収集が開始される。画像フレーム収集は、画素アレイ３００に含まれる画像センシング画素５０２のすべてを含むフルフレーム画像収集であってもよい。あるいは、特定のイベント検出ユニット４００によるイベント検出は、イベント検出ユニット４００の周辺、又はイベント検出ユニット４００に関連する一組の画像センシング画素５０２による画像収集のためのトリガとして動作してもよい。次に、画像センシング画素によって得られた信号の読み出しを行うことができる。
次に、固体撮像デバイス２００の動作の一例を、フローチャートを用いて説明する。図１０は、本開示の少なくともいくつかの実施形態による、固体撮像デバイスの動作の一例を示すフローチャートである。例えば、本動作は、アドレスイベントを検出するための所定のアプリケーションが実行されたときに開始される。
図１０に示すように、本動作では、最初に、画素アレイユニット３００の単位画素３１０のそれぞれが、アドレスイベントの発火の有無を検出する（ステップＳ９０１）。さらに、駆動回路２１１は、いずれか１つの単位画素３１０でアドレスイベントの発火が検出されたか否かを判断する（ステップＳ９０２）。
アドレスイベントの発火が検出されない場合（ステップＳ９０２でＮＯ）、本動作はステップＳ９０４に進む。一方、アドレスイベントの発火が検出された場合（ステップＳ９０２でＹＥＳ）、駆動回路２１１は、アドレスイベントの発火が検出された単位画素３１０に対して、画素信号の読み出しを実行し（ステップＳ９０３）、ステップＳ９０４へ進む。
ステップＳ９０４では、本動作を終了するか否かを判断する。本動作を終了しない場合（ステップＳ９０４でＮＯ）、本動作はステップＳ９０１に戻り、次の動作を繰り返す。一方、本動作を終了する場合（ステップＳ９０４でＹＥＳ）は、本操作を終了する。
図１１Ａ～１１Ｃは、第１の例示的実施形態のように構成された画素１１０１のサブアレイ又はサブセットを含む画素アレイの一部の平面図である。画素アレイ３００は、任意の数のサブアレイ１１０１を含むことができる。より詳細には、この第１の例示的実施形態では、各画像センシング画素５０２の面積は、各イベント検出画素５０３の面積より小さい。さらに、画像センシング画素５０２とイベント検出画素５０３との比は、様々な例で異なる。具体的には、図１１Ａに示された例では、図示されたサブアレイ１１０１ａ内の、画像センシング画素５０２とイベント検出画素５０３との比は４：１である。この同じ比を、画素アレイ３００全体に適用することができる。図１１Ｂに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は１２：１である。図１１Ｃに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は３２：１である。他の比も可能である。さらに、画像センシング画素５０２は、ベイヤーアレイを含むグループを含むがこれらに限定されない、グループ３１４に配置することができる。１つ又は複数のアイソレーション構造１２１０を含み、隣接する単位画素３１０間のアイソレーションを提供することができる。例えば、限定されることなく、ＲＦＴＩ１２０８構造を各イベント検出画素５０３の周りに形成することができる。同様に、ＲＦＴＩ１２０８及び／又はＲＤＴＩ１２１２構造を、個々の画像センシング画素５０２の周りに形成することができる。
図１２Ａは、第１の例示的実施形態のように構成された画像センシング画素５０２のグループ３１４を含む画素アレイ３００の一部の横断面図である。図示のように、ＲＤＴＩ構造１２１２の形態のアイソレーション構造１２１０は、隣接する単位画素３１０を分離するために提供され得る。さらに、各画像センシング画素５０２は、光電変換素子３３３が形成された基板１２１６の光入射面に形成されたアイソレーション層又は平坦化層１２３６を含み得る。カラーフィルタ１２４０を各画像センシング画素５０２に設けてもよい。この例では、赤色のカラーフィルタ１２４０Ｒが、図示された画像センシング画素５０２の第１のものの一部として設けられ、緑色のカラーフィルタ１２４０Ｇｒが、図示された画像センシング画素５０２の第２のものの一部として設けられている。さらに、１つ又は複数のフローティングディフュージョン３２４が、画像センシング画素５０２のグループ３１４に関連付けられ得る。この例では、ＲＤＴＩアイソレーション構造１２１２が使用される場合、１つ又は複数のフローティングディフュージョン３２４は、基板１２１６の第２の表面上又はその近くに位置し、ＲＤＴＩ構造１２１２の端部に隣接していてもよい。
図１２Ｂは、第１の例示的実施形態のように構成された画像センシング画素５０２のグループ３１４を含む別の画素アレイの一部の横断面図である。この例は、個々の画像センシング画素５０２の間にＲＦＴＩアイソレーション構造１２０８が設けられていることを除いて、先の例と同様である。その結果、フローティングディフュージョン３２４は、平面図においてアイソレーション構造１２１０と重なり得ない。
図１３は、第１の例示的実施形態による画像センシング画素５０２のグループ３１４の構成を示す平面図である。この図示の例では、画像センシング画素５０２のグループ３１４は、ＲＤＴＩ構造１２１２によって互いに分離される。さらに、図１２Ａの例でも示されているように、個々の画像センシング画素５０２は、ＲＤＴＩ構造によって互いに分離される。各画像センシング画素５０２は、光電変換素子３３３と、関連する転送ゲート３３１とを含む。さらに、この例では、グループ３１４内の画像センシング画素５０２は、画素撮像信号生成ユニット若しくは読み出し回路３２０、又はその一部を共有する。例えば、画像センシング画素５０２のグループは、図５Ｂに図示されるような回路構成を有し得る。
図１４は、第１の例示的実施形態のように構成されたイベント検出画素５０３の構成の平面図である。より詳細には、本実施形態の各イベント検出画素５０３は、１つの光電変換素子３３３と、その光電変換素子３３３に対して設けられたアドレスイベント検出読み出し回路４００の構成要素とを含む。すなわち、アドレスイベント検出読み出し回路４００の構成要素は、複数の光電変換素子３３３間で共有されない。さらに、イベント検出画素５０３は、ＲＦＴＩアイソレーション構造１２０８によって、隣接する単位画素３１０からアイソレートされる。
図１５は、本開示の他の実施形態による、回路素子を共有し、複合イベント検出／画像センシング画素５０１のグループの概略構成例を示す回路図である。このような実施形態で、各光電変換素子３３３は、第１の転送トランジスタ３３１と第２の転送トランジスタ３３２とに関連付けられる。より詳細には、第１の転送トランジスタ３３１は、関連する光電変換素子３３３を共有画素撮像信号生成読み出し回路３２０素子に選択的に接続し、第２の転送トランジスタ３３２は、関連する光電変換素子３３３を共有アドレスイベント検出読み出し回路４００の構成要素に選択的に接続する。本開示の少なくともいくつかの実施形態によれば、複合イベント検出／画像センシング画素５０１のグループ３１４内の複数の光電変換ユニット３３３に関連する第２の転送トランジスタ３３２は、同時にオン状態にすることができる。この例では、４つの光電変換素子３３３ａ～３３３ｄが、関連する画素撮像信号生成読み出し回路３２０とアドレスイベント検出読み出し回路４００とを共有している。しかし、任意の数の単位画素３１０及び関連する光電変換素子３３３が、関連する回路３２０及び４００を共有してもよい。
図１６Ａ～１６Ｃは、画素アレイの一部、特に、第２の例示的実施形態のように構成された画素１６０１のサブアレイ又はサブセットの平面図である。より詳細には、この第２の例示的実施形態では、複合イベント検出／画像センシング画素５０１のグループは、画像センシング画素５０２のグループと一緒に画素アレイ３００に散在する。この例では、画像センシング画素５０２の各グループ３１４は、４つの画像センシング画素５０２を含み、一方、複合イベント検出／画像センシング画素５０１のグループ３１４は、４つの複合イベント検出／画像センシング画素５０１を含む。画像センシング画素５０２は、図５Ｂに図示されるように、画像センシング画素のグループ３１４内の各画像センシング画素５０２が読み出し回路３２０素子を共有する読み出し回路に関連し得る。複合イベント検出／画像センシング画素５０１は、図１５に図示されるように、共有画素撮像信号生成読み出し回路３２０及び共有アドレスイベント検出読み出し回路４００構成要素に関連付けられてもよい。さらに、画像センシング画素５０２のグループ３１４と複合イベント検出／画像センシング画素５０１のグループ３１４との比は、変化し得る。例えば、図１６Ａに示された例示的なサブアレイ１６０１ａでは、画像センシング画素５０２と複合イベント検出／画像センシング画素５０１との比は１：１である。図１６Ｂに示された例示的なサブアレイ１６０１ｂでは、画像センシング画素５０２と複合イベント検出／画像センシング画素５０１との比は３：１である。図１６Ｃに示された例示的なサブアレイ１６０１ｃでは、画像センシング画素５０２と複合イベント検出／画像センシング画素５０１との比は８：１である。さらに、他の比も可能である。少なくともいくつかの実施形態では、例えば、カラーフィルタをグループ内の単位画素３１０に関連付け、ベイヤーアレイを形成することができる。隣接する単位画素３１０間のアイソレーションは、ＲＦＴＩ１２０８及び／又はＲＤＴＩ１２１２の動作構造１２１０によって提供される。例えば、ＲＤＴＩ１２１２アイソレーション構造は、複合イベント検出／画像センシング画素５０１のグループの周りに形成することができ、一方、ＲＦＴＩ１２０８アイソレーション構造は、個々の単位画素３１０の周りに形成することができる。
図１７Ａは、本開示の第２の例示的実施形態による画素アレイの一部の断面図である。図示のように、この例では、ＲＤＴＩ構造１２１２の形態のアイソレーション構造１２１０は、隣接する単位画素３１０を分離するために提供され得る。ＲＤＴＩアイソレーション構造１２１２を使用する場合、フローティングディフュージョン３２４又は増幅トランジスタ３２２や４１２などの回路素子若しくは回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。図１７Ｂは、本開示の第２の例示的実施形態による別の画素アレイの一部の断面図である。この追加の例では、ＲＦＴＩアイソレーション構造１２０８の形態のアイソレーション構造１２１０は、隣接する単位画素３１０を分離するために提供される。
図１８は、第２の例示的実施形態による画像センシング画素５０２のグループの構成を示す平面図である。この例では、画像センシング画素５０２のグループ３１４は、ＲＤＴＩ構造１２１２によって互いに分離される。さらに、図１７Ａの例にも示されているように、個々の画像センシング画素５０２は、ＲＤＴＩ構造によって互いに分離される。各画像センシング画素５０２は、光電変換素子３３３と、関連する転送ゲート３３１とを含む。さらに、この例では、グループ３１４内の画像センシング画素５０２は、画素撮像信号生成ユニット若しくは読み出し回路３２０、又はその一部を共有する。例えば、画像センシング画素５０２のグループは、図５Ｂに図示されるような回路構成を有し得る。ＲＤＴＩアイソレーション構造１２１２を使用する場合、フローティングディフュージョン３２４又は増幅トランジスタ３２２などの回路素子若しくは回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。
図１９は、第２の例示的実施形態による複合イベント検出／画像センシング画素グループの構成を示す平面図である。この例では、各複合イベント検出／画像センシング画素５０３は、第１の送信トランジスタ３３１によって共有画素撮像信号生成読み出し回路３２０に選択的に接続され、第２の送信トランジスタ３３２によって共有イベント検出読み出し回路４００に選択的に接続された光電変換素子３３３を含む。ＲＤＴＩ構造１２１２は、グループ内の複合イベント検出／画像センシング画素５０１間のアイソレーションを提供し、一方、グループは、ＲＦＴＩ構造１２０８によって単位画素３１０及び他のグループからアイソレートされる。ＲＤＴＩアイソレーション構造１２１２を使用する場合、増幅トランジスタ３２２若しくは４１３、ＬＧトランジスタ４１１などの回路素子又は回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。
図２０は、本開示の実施形態による、複合イベント検出／画像センシング画素５０３の概略構成例を示す回路図である。この例では、複合イベント検出／画像センシング画素５０３の光電変換素子３３３は、第１の転送トランジスタ３３１によって専用の画素撮像信号生成読み出し回路３２０に選択的に接続され、第２の転送トランジスタ３３２によって専用のアドレスイベント検出読み出し回路４００に選択的に接続される。すなわち、画素撮像信号生成読み出し回路３２０及びアドレスイベント検出読み出し回路４００は、他の光電変換ユニット３３３と共有されない。
図２１Ａ～２１Ｃは、画素アレイの一部、特に、第３の例示的実施形態のように構成された画素２１０１のサブアレイ又はサブセットの平面図である。より詳細には、この第３の例示的実施形態では、複合イベント検出／画像センシング画素５０１のグループは、画像センシング画素５０２のグループと共に画素アレイ３００に散在する。複合イベント検出／画像センシング画素５０１のグループはそれぞれ、４つの複合イベント検出／画像センシング画素５０１を含む。しかし、回路素子は共有される。したがって、複合イベント検出／画像センシング画素５０１は、図２０に示すように、読み出し回路と関連付けることができる。画像センシング画素５０２のグループはそれぞれ、４つの画像センシング画素５０２を含む。画像センシング画素５０２は、回路素子を共有することができ、図５Ｂに図示されるように構成され得る。図２１Ａに示された例示的なサブアレイ２１０１ａでは、画像センシング画素５０２と複合イベント検出／画像センシング画素との比は１：１である。図２１Ｂに示された例示的なサブアレイ２１０１ｂでは、画像センシング画素５０２と複合イベント検出／画像センシング画素５０１との比は３：１である。図２１Ｃに示された例示的なサブアレイ２１０１ｃでは、画像センシング画素５０２と複合イベント検出／画像センシング画素５０１との比は８：１である。さらに、他の比も可能である。ＲＦＴＩ１２０８アイソレーション構造は、複合イベント検出／画像センシング画素５０１のグループの周りに提供され、ＲＦＴＩ１２０８アイソレーション構造は、そのような画素の各グループ内の隣接する複合イベント検出／画像センシング画素５０１間のアイソレーションを提供する。ＲＤＴＩ１２１２アイソレーション構造は、隣接する画像センシング画素５０２間のアイソレーションを提供する。
図２２Ａは、本開示の第２の例示的実施形態による画素アレイの一部の断面図である。図示のように、この例では、ＲＤＴＩ構造１２１２の形態のアイソレーション構造１２１０は、隣接する単位画素３１０を分離するために提供され得る。ＲＤＴＩアイソレーション構造１２１２を使用する場合、フローティングディフュージョン３２４又は増幅トランジスタ３２２などの回路素子若しくは回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。図２２Ｂは、本開示の第２の例示的実施形態による別の画素アレイの一部の断面図である。この追加の例では、ＲＦＴＩアイソレーション構造１２０８の形態のアイソレーション構造１２１０は、隣接する単位画素３１０を分離するために提供される。
図２３は、第３の例示的実施形態による画像センシング画素５０２のグループの構成を示す平面図である。この例では、画像センシング画素５０２のグループ３１４は、ＲＤＴＩ構造１２１２によって互いに分離される。さらに、図２１Ｂ及び２１Ｃの例にも示されるように、個々の画像センシング画素５０２は、ＲＤＴＩ構造によって互いに分離される。各画像センシング画素５０２は、光電変換素子３３３と、関連する転送ゲート３３１とを含む。さらに、この例では、グループ３１４内の画像センシング画素５０２は、画素撮像信号生成ユニット若しくは読み出し回路３２０、又はその一部を共有する。例えば、画像センシング画素５０２のグループは、図５Ｂに図示されるような回路構成を有し得る。
図２４は、第３の例示的実施形態による複合イベント検出／画像センシング画素５０１の構成の平面図である。この例では、各複合イベント検出／画像センシング画素５０３は、第１の送信トランジスタ３３１によって画素撮像信号生成読み出し回路３２０に選択的に接続され、第２の送信トランジスタ３３２によってイベント検出読み出し回路４００に選択的に接続される光電変換素子３３３を含む。さらに、各複合イベント検出／画像センシング画素５０３の電気変換素子３３３は、その撮像信号生成読み出し回路３２０又はそのイベント検出読み出し回路４００を他の光電変換素子３３３と共有しない。ＲＤＴＩ構造１２１２は、各複合イベント検出／画像センシング画素５０１の周りにアイソレーションを提供する。例えば、各複合イベント検出／画像センシング画素５０１は、図５Ａに図示されるような回路構成を有し得る。
図２５は、本開示の実施形態による、画像センシング画素５０２のグループの概略構成例を示す回路図である。この例では、３つの画像センシング画素５０２のグループの光電変換素子３３３は、画素撮像信号生成読み出し回路３２０を共有している。グループの光電変換素子３３３ａ～ｃのそれぞれは、それぞれの第１の転送ゲート３３１ａ～ｃによって、画素撮像信号生成読み出し回路３２０の素子に選択的に接続されている。
図２６Ａ～２６Ｃは、第４の例示的実施形態のように構成された画素２６０１のサブセットを含む画素アレイの一部の平面図である。この第４の例示的実施形態では、各撮像センシング画素５０２のサイズ又は面積は、各イベント検出画素５０３のサイズと同じ又はほぼ同じである。さらに、画像センシング画素５０２とイベント検出画素５０３との比は、様々な例で異なる。例えば、図２６Ａに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は３：１である。さらに、画像センシング画素５０２は３つのグループ２６０１で配設され、一方、イベント検出画素５０３は単独で配設される。図２６Ｂに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は１５：１である。図２６Ｃに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は３５：１である。さらに、図２６Ｂ及び２６Ｃの例では、いくつかの画像センシング画素５０２は、３つの画素２６０１のグループに配設され、他は４つの画素２６０２のグループに配設される。
図２７Ａは、本開示の第４の例示的実施形態による画素アレイの一部の横断面図である。図示のように、この例では、ＲＤＴＩ構造１２１２は、隣接する単位画素３１０を分離するために提供され得る。図２７Ｂは、本開示の第４の例示的実施形態による別の画素アレイの一部の横断面図であり、ここでは、発明者らのＦＴＩ構造１２０８が隣接する単位画素３１０を分離している。ＲＤＴＩアイソレーション構造１２１２を使用する場合、回路素子又は回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。
平面図において、第４の例示的実施形態による３つの画像センシング画素グループの構成は、図１３に示すように、３つの画像センシング画素５０２のグループ２６０１について、グループが、光電変換素子３３３を共有画素撮像信号生成読み出し回路３２０素子に選択的に接続するための関連する第１の送信トランジスタ３３１を有する３つの光電変換素子３３３だけを含むことを除いて、第１の実施形態の構成と同じであり得る。さらに、画像センシング画素５０２のグループ３１４は、ＲＤＴＩ構造１２１２によって互いに分離される。さらに、図２８Ａ及び２８Ｂの例にも示されるように、個々の画像センシング画素５０２は、ＲＤＴＩ構造によって互いに分離される。各画像センシング画素５０２は、光電変換素子３３３と、関連する転送ゲート３３１とを含む。さらに、グループ３１４内の画像センシング画素５０２は、画素撮像信号生成ユニット若しくは読み出し回路３２０、又はその一部を共有する。例えば、画像センシング画素５０２のグループは、図５Ｂに図示されるような回路構成を有し得る。
先に述べたように、第４の実施形態のイベント検出画素５０３は、画像センシング画素５０２と同じサイズである。第３の例示的実施形態による複合イベント検出／画像センシング画素５０１の構成は、図１４に示すように、第１の例示的実施形態の構成と同じ又は同様であり得る。したがって、本実施形態の各イベント検出画素５０３は、単一の光電変換素子３３３と、その光電変換素子３３３に対応して設けられたアドレスイベント検出読み出し回路４００の構成要素を含む。すなわち、アドレスイベント検出読み出し回路４００の構成要素は、複数の光電変換素子３３３間で共有されない。さらに、イベント検出画素５０３は、ＲＦＴＩアイソレーション構造１２０８によって、隣接する単位画素３１０からアイソレートされる。
図２８Ａ～２８Ｂは、第５の例示的実施形態のように構成された画素２８０１のサブセットを含む画素アレイの一部の平面図である。この第５の例示的実施形態では、各撮像センシング画素５０２のサイズ又は面積は、各イベント検出画素５０３のサイズと同じ又はほぼ同じである。さらなる態様において、画像センシング画素５０２は、グループ２８０２又は２８０３に配設され、グループ内の各画素は、同一色感度を有する。例えば、画像センシング画素５０２は、図２８Ａに示すように、３つの単位画素２８０２のグループに配設され得る。別の例として、画像センシング画素は、４つのイベント検出画素５０３のグループを囲む面積を除いて、４つの単位画素２８０３のグループに配設することができ、ここで、画像センシング画素５０２の各周囲のグループは、図２８Ｂに示すように、３つの単位画素２８０２で構成される。イベント検出画素５０３のすべてが４つのグループに配設されてもよい。図示のように、画像センシング画素５０２のグループは、緑色画像センシング画素５０２の２つのグループ、赤色画像センシング画素５０２の１つのグループ、及び青色画像センシング画素の１つのグループを含む画素サブセットによって形成される全体的なベイヤーパターンと組み合わせて、クワッドベイヤーフィルタモードを形成するように配列されてもよい。イベント検出画素５０３のグループの一部又はすべては、共に全体的なベイヤーパターンを形成する画像センシング画素５０２のグループによって囲まれてもよい。さらに、画像センシング画素５０２とイベント検出画素５０３との比は、様々な例で異なる。例えば、図２８Ａに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は３：１である。図２８Ｂに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は１５：１である。図２８Ｂに示された例では、画像センシング画素５０２とイベント検出画素５０３との比は３５：１である。
図２９Ａは、本開示の第４の例示的実施形態による画素アレイの一部の横断面図である。図示のように、この例では、ＲＤＴＩ構造１２１２は、隣接する単位画素３１０を分離するために提供され得る。図２９Ｂは、本開示の第４の例示的実施形態による別の画素アレイの一部の横断面図であり、ここでは、ＲＦＴＩ構造１２０８が隣接する単位画素３１０を分離している。
図３０は、第５の例示的実施形態による画像センシング画素５０２のグループの構成を示す平面図である。グループ内の各光電変換素子３３３は、同一色に高感度である。例えば、画像センシング画素５０２のグループ内の各光電変換素子３３３は、同一色のフィルタと関連付けることができる。さらに、画像センシング画素５０２のグループ３１４は、ＲＤＴＩ構造１２１２によって互いに分離され、一方、個々の画像センシング画素５０２は、ＲＤＴＩ構造によって互いに分離される。さらに、この例では、グループ３１４内の画像センシング画素５０２は、画素撮像信号生成ユニット若しくは読み出し回路３２０、又はその一部を共有する。例えば、画像センシング画素５０２のグループは、図５Ｂに図示されるような回路構成を有し得る。ＲＤＴＩアイソレーション構造１２１２を使用する場合、フローティングディフュージョン３２４又は増幅トランジスタ３２２などの回路素子若しくは回路素子の一部を、ＲＤＴＩ構造１２１２の端部に隣接して形成することができる。
したがって、本開示の実施形態は、イベント検出と撮像動作との両方を行うことが可能な画素アレイ３００を有する撮像デバイス１００を提供する。さらに、任意の１つの単位画素３１０の回路素子は、画像センシング又はイベント検出のいずれかに最適化することができる。本開示のさらなる実施形態によれば、画素アレイ３００は、画像センシングとイベント検出との両方を行う画素と組み合わせて、画像センシングに最適化された画素を含み得る。本開示のさらなる実施形態によれば、画素アレイ３００は、画像センシング画素よりも大きな面積を有するイベント検出画素を含み得る。さらに、本開示の実施形態は、画像センシング画素及びイベント検出画素の異なる数及び比を含み得る。例えば、撮像デバイス１００は、イベント検出画素５０３よりも多い数の画像センシング画素５０２、画像センシング画素５０２よりも多い数のイベント検出画素５０３、又は同じ数の画像センシング画素５０２及びイベント検出画素５０３を有する本開示の実施形態による画素アレイ３００を組み込むことができる。さらに、本開示の実施形態による画素アレイは、任意の数及び比の画像センシング画素５０２、イベント検出画素５０３、及び複合イベント検出／画像センシング画素５０１を含むことができる。
図３１は、本開示による技術が適用可能な移動体制御システムの一例である車両制御システムの概略構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して互いに接続される複数の電子制御ユニットを含む。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、車体系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を含む。さらに、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１と、音声画像出力ユニット１２０５２と、車載ネットワークＩ／Ｆ（インタフェース）１２０５３とが図面に示されている。
駆動系制御ユニット１２０１０は、様々なプログラムに従って、車両の駆動系に関するデバイスの動作を制御する。例えば、駆動系制御ユニット１２０１０は、車両の駆動力を発生する内燃機関や駆動モータなどの駆動力発生デバイス、駆動力を車輪に伝達する駆動力伝達機構、車両の操舵角を調整する操舵機構、車両の制動力を発生する制動デバイスなどの制御デバイスとして機能する。
車体系制御ユニット１２０２０は、車体に実装される様々なデバイスの動作を、様々なプログラムに従って制御する。例えば、車体系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウデバイス、及びヘッドランプ、バックランプ、ブレーキランプ、ウィンカーやフォグランプなどの様々なランプの制御デバイスとして機能する。この場合、キーの代わりとなるポータブルデバイスから送信される電波や、様々なスイッチの信号を、車体系制御ユニット１２０２０に入力することができる。車体系制御ユニット１２０２０は、電波や信号の入力を受信して、車両のドアロックデバイス、パワーウィンドウデバイス、ランプなどを制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００が実装されている車両の外部に関する情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像ユニット１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像ユニット１２０３１に車外の画像を収集させ、収集された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車両、障害物、標識、路上の文字などの物体検出処理、又は距離検出処理を行うことができる。
撮像ユニット１２０３１は、光を受光し、受光量に対応した電気信号を出力する光学センサである。撮像ユニット１２０３１は、画像又は距離測定情報として、電気信号を出力することができる。さらに、撮像ユニット１２０３１が受光する光は、可視光であっても、又は赤外線などの非可視光であってもよい。さらに、撮像ユニット１２０３１は、本開示の実施形態によって、単位画素３１０が構成され、画素アレイユニット３００内の他の単位画素３１０からアイソレートされた画素アレイユニット３００を組み込んだ固体撮像デバイス２００を含むことができる。
車内情報検出ユニット１２０４０は、車内情報を検出する。例えば、車内情報検出ユニット１２０４０には、運転者の状態を検出する運転者状態検出ユニット１２０４１が接続される。例えば、運転者状態検出ユニット１２０４１は、運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出ユニット１２０４１から入力される検出情報に基づいて、運転者の疲労度や集中度を計算したり、運転者が居眠りをしているか否かを判断したりすることができる。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０によって取得された車両内外の情報に基づいて、駆動力発生デバイス、操舵機構、又は制動デバイスの制御目標値を計算し、駆動系制御ユニット１２０１０に制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、協調制御を行い、車両の衝突回避や衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両衝突警報、車線逸脱警報などを含む先進運転支援システム（ＡＤＡＳ）の機能を実現することができる。
さらに、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０によって取得された車両周辺の情報に基づいて、駆動力発生デバイス、操舵機構、制動デバイスなどを制御することによって、運転者の操作を伴わずに、車両が自律的に走行する自動運転などの協調制御を行うことができる。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０によって取得された車外情報に基づいて、車体系制御ユニット１２０２０に制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０によって検出された先行車両や対向車両の位置に応じてヘッドランプを制御することによって、ハイビームをロービームへ切り替えるなどのまぶしさ防止を実現するための協調制御を行うことができる。
音声画像出力ユニット１２０５２は、音声及び画像間の少なくとも１つの出力信号を、車内の乗員や車外に情報を視覚的又は聴覚的に通知可能な出力デバイスに送信する。図３１の例では、出力デバイスとして、音声スピーカ１２０６１、ディスプレイユニット１２０６２、及びインストルメントパネル１２０６３が例示されている。例えば、ディスプレイユニット１２０６２は、車載ディスプレイやヘッドアップディスプレイの少なくとも１つを含み得る。
図３２は、撮像ユニット１２０３１の設置位置の一例を示す図である。
図３２では、撮像ユニット１２０３１として、撮像ユニット１２１０１、１２１０２、１２１０３、１２１０４及び１２１０５が設けられている。
例えば、撮像ユニット１２１０１、１２１０２、１２１０３、１２１０４及び１２１０５は、車両１２１００の、フロントノーズ、サイドミラー、リヤバンパ、バックドア、車内のフロントガラスの上側などの位置に設置される。フロントノーズに設けられた撮像ユニット１２１０１と、車内のフロントガラスの上側に設けられた撮像ユニット１２１０５とは、主に車両１２１００の前方側の画像を取得する。サイドミラーに設けられた撮像ユニット１２１０２及び１２１０３は、主に車両１２１００の側面の画像を取得する。リヤバンパ又はバックドアに設けられた撮像ユニット１２１０４は、主に車両１２１００の後方側の画像を取得する。車内のフロントガラスの上側に設けられた撮像ユニット１２１０５は、主に先行車両、歩行者、障害物、信号機、交通標識、車線などを検出するために使用できる。
さらに、図３２は、撮像ユニット１２１０１～１２１０４の撮影範囲の一例を示す図である。撮像範囲１２１１１は、フロントノーズに設けられた撮像ユニット１２１０１の撮像範囲を表し、撮像範囲１２１１２及び１２１１３は、サイドミラーに設けられた撮像ユニット１２１０２及び１２１０３の撮像範囲をそれぞれ表し、撮像範囲１２１１４は、リヤバンパ又はバックドアに設けられた撮像ユニット１２１０４の撮像範囲を表す。例えば、撮像ユニット１２１０１～１２１０４によって収集された複数の画像データを互いに重ね合わせると、車両１２１００を上側から見たときの俯瞰画像を得ることができる。
撮像ユニット１２１０１～１２１０４の少なくとも１つは、距離情報を取得する機能を有し得る。例えば、撮像ユニット１２１０１～１２１０４の少なくとも１つは、複数の撮像素子を含むステレオカメラであってもよく、位相差検出用の画素を含む撮像素子であってもよい。
例えば、撮像ユニット１２１０１～１２１０４から得た距離情報に基づいて、撮像範囲１２１１１～１２１１４のそれぞれの３次元物体までの距離と時間経過に伴う距離の変動（車両１２１００に対する相対速度）とを得ることにより、マイクロコンピュータ１２０５１は、特に、車両１２１００の進行経路上にあり、所定速度（例えば、０ｋｍ／ｈ以上）で走行する車両１２１００とほぼ同一方向に走行する最も近接した３次元物体を、先行車両として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車両の手前に予め確保すべき車間距離を設定して、自動ブレーキ制御（追従停止制御も含む）、自動加速制御（追従加速制御も含む）などを行うことができる。上述のように、運転者の操作を伴わずに、車両が自律的に走行する自動運転のための協調制御などを行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像ユニット１２１０１～１２１０４から得た距離情報に基づいて、複数の３次元物体データを、二輪車両のデータ、一般的な車両のデータ、大型車両のデータ、歩行者のデータ、及び電柱などの他の３次元物体のデータに分類することにより、３次元物体に関する３次元物体データを抽出することができ、３次元物体データを自動障害物回避に使用することができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周囲にある障害物を、車両１２１００の運転者が視覚的に認識できる障害物と、運転者が視覚的に認識することが困難な障害物とに区別する。さらに、マイクロコンピュータ１２０５１は、障害物のそれぞれとの衝突の危険度を示す衝突リスクを判断する。衝突リスクが設定値以上であり、衝突が発生するおそれがある状況では、マイクロコンピュータ１２０５１は、音声スピーカ１２０６１やディスプレイユニット１２０６２を介して運転者に警報を出力したり、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行ったりすることによって、衝突回避のために運転を支援することができる。
撮像ユニット１２１０１～１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像ユニット１２１０１～１２１０４によって収集された画像に歩行者が存在するか否かを判断することで、歩行者を認識することができる。例えば、歩行者認識は、赤外線カメラとしての撮像ユニット１２１０１～１２１０４によって収集された画像中の特定点を抽出する手順と、物体の輪郭線を示す一連の特定点に対してパターンマッチング処理を行い、物体が歩行者であるか否かを判断する手順とによって行われる。マイクロコンピュータ１２０５１が、撮像ユニット１２１０１～１２１０４によって収集された画像上に歩行者が存在すると判断して、歩行者を認識すると、音声画像出力ユニット１２０５２は、ディスプレイユニット１２０６２を制御して、認識された歩行者を強調するために四角形輪郭線を重ねて表示する。さらに、音声画像出力ユニット１２０５２は、ディスプレイユニット１２０６２を制御して、歩行者を示すアイコンなどを所望の位置に表示させてもよい。
以上、本開示による技術が適用可能な車両制御システムの一例について説明してきた。本開示による技術は、上述した構成のうち、撮像ユニット１２０３１、運転者状態検出ユニット１２０４１などに適用可能である。
以上、本開示の実施形態について説明してきたが、本開示の技術的範囲は上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲で様々な変更を加えることができる。さらに、他の実施形態や変更例における構成要素を、適宜組み合わせることができる。
さらに、本明細書に記載されている実施形態の効果は例示的なものに過ぎず、他の効果が限定されることなく存在する可能性がある。
さらに、本技術は、以下の構成を含むことができる。
（１）
画素アレイユニットであって、
第１の光電変換領域と、
第１の光電変換領域に結合された増幅トランジスタと
を含む第１の画素を含む複数のイベント検出画素と、
第２の光電変換領域と、
第３の光電変換領域と、
第２及び第３の光電変換領域に結合された増幅トランジスタと
を含む複数の画像センシング画素と、
第１の画素及び第２の画素の間に配設された第１のアイソレーション領域と、
第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と、を含む画素アレイユニット
を備えるセンサ。
（２）
第１のアイソレーション領域が、断面図において第２のアイソレーション領域より深い、（１）に記載のセンサ。
（３）
複数の画像信号生成読み出し回路をさらに備え、各画像センシング画素の各光電変換領域に対して、関連する転送トランジスタが、光電変換領域を画像信号生成読み出し回路の１つに選択的に結合する、
（１）又は（２）に記載のセンサ。
（４）
各画像信号生成読み出し回路が、複数の画像センシング画素によって共有された、（３）に記載のセンサ。
（５）
複数のイベント検出読み出し回路をさらに備え、各イベント検出画素の各光電変換領域が、イベント検出読み出し回路の１つに結合された、
（４）に記載のセンサ。
（６）
複数の第２の画像信号生成読み出し回路をさらに備え
各イベント検出画素が転送トランジスタをさらに含み、各イベント検出画素の各光電変換領域に対して、関連する転送トランジスタが、光電変換領域を第２のイベント検出読み出し回路の１つに選択的に結合する、
（５）に記載のセンサ。
（７）
各第２の画像信号生成読み出し回路が、複数のイベント検出画素によって共有された、（６）に記載のセンサ。
（８）
各イベント検出読み出し回路が、複数のイベント検出画素によって共有された、請求項（７）に記載のセンサ。
（９）
複数の画像センシング画素が第１の数の画像センシング画素を含み、複数のイベント検出画素が、第２の数のイベント検出画素を含み、第１の数が第２の数もより大きい、（１）～（８）のいずれかに記載のセンサ。
（１０）
各イベント検出画素の光電変換領域の面積が、各画像センシング画素の光電変換領域の面積よりも大きい、（１）～（９）のいずれかに記載のセンサ。
（１１）
第１の数が第２の数よりも少なくとも３倍大きい、（９）又は（１０）に記載のセンサ。
（１２）
各イベント検出画素の面積が各画像センシング画素の面積よりも大きい、（１）～（１１）のいずれかに記載のセンサ。
（１３）
各イベント検出画素が全厚トレンチアイソレーション構造によって囲まれた、（１）～（１２）のいずれかに記載のセンサ。
（１４）
各画像センシング画素が、隣接する画像センシング画素からデープトレンチアイソレーション構造によって分離された、（１）～（１３）のいずれかに記載のセンサ。
（１５）
各イベント検出画素が、隣接するイベント検出画素からデープトレンチアイソレーション構造によって分離された、（１）～（１２）のいずれかに記載のセンサ。
（１６）
各イベント検出画素が、隣接する画像センシング画素から全厚トレンチアイソレーション構造によって分離された、（１５）に記載のセンサ。
（１７）
各画像センシング画素が、隣接する画像センシング画素からデープトレンチアイソレーション構造によって分離された、（１５）又は（１６）に記載のセンサ。
（１８）
撮像レンズと、
固体撮像デバイスであって、
少なくとも１つの画素アレイユニットであって、
第１の光電変換領域と、
増幅トランジスタと、
を含む複数のイベント検出画素と、
第２の光電変換領域と、
第３の光電変換領域と、
第２及び第３の光電変換領域に結合された増幅トランジスタと、
を含む複数の画像センシング画素と、
第１の画素及び第２の画素の間に配設された第１のアイソレーション領域と、
第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と
を含む少なくとも１つの画素アレイユニットと、
固体撮像デバイスの動作を制御する制御ユニットとを含む、
固体撮像デバイスと、を備える電子装置。
（１９）
画素アレイユニットを提供するステップを含む方法であって、画素アレイユニットが、
第１の光電変換領域と、
増幅トランジスタと
を含む複数のイベント検出画素と、
第２の光電変換領域と、
第３の光電変換領域と、
第２及び第３の光電変換領域に結合された増幅トランジスタと
を含む複数の画像センシング画素と、
第１の画素及び第２の画素の間に配設された第１のアイソレーション領域と、
第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と
を含む方法。
添付特許請求の範囲又はその等価物の範囲内にある限り、設計要件及び他の要因に応じて、様々な修正、組み合わせ、サブ組み合わせ及び変更が発生し得ることが、当業者によって理解されるべきである。

Claims (21)

  1. 画素アレイユニットであって、
    第１の光電変換領域と、
    前記第１の光電変換領域に結合された増幅トランジスタと
    を含む第１の画素を含む複数のイベント検出画素と、
    第２の光電変換領域と、
    第３の光電変換領域と、
    前記第２及び第３の光電変換領域に結合された増幅トランジスタと
    を含む複数の画像センシング画素と、
    前記第１の画素及び前記第２の画素の間に配設された第１のアイソレーション領域と、
    前記第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と、を含む画素アレイユニット
    を備えるセンサ。
  2. 前記第１のアイソレーション領域が、断面図において前記第２のアイソレーション領域より深い、請求項１に記載のセンサ。
  3. 複数の画像信号生成読み出し回路をさらに備え、各画像センシング画素の各光電変換領域に対して、関連する転送トランジスタが、前記光電変換領域を前記画像信号生成読み出し回路の１つに選択的に結合する、
    請求項１に記載のセンサ。
  4. 各画像信号生成読み出し回路が、複数の画像センシング画素によって共有された、請求項３に記載のセンサ。
  5. 複数のイベント検出読み出し回路をさらに備え、各イベント検出画素の各光電変換領域が、前記イベント検出読み出し回路の１つに結合された、
    請求項４に記載のセンサ。
  6. 複数の第２の画像信号生成読み出し回路をさらに備え、
    各イベント検出画素が転送トランジスタをさらに含み、
    各イベント検出画素の各光電変換領域に対して、前記関連する転送トランジスタが、前記光電変換領域を前記第２のイベント検出読み出し回路の１つに選択的に結合する、
    請求項５に記載のセンサ。
  7. 各第２の画像信号生成読み出し回路が、複数のイベント検出画素によって共有された、請求項６に記載のセンサ。
  8. 各イベント検出読み出し回路が、複数のイベント検出画素によって共有された、請求項７に記載のセンサ。
  9. 前記複数の画像センシング画素が第１の数の画像センシング画素を含み、前記複数のイベント検出画素が、第２の数のイベント検出画素を含み、前記第１の数が前記第２の数もより大きい、請求項８に記載のセンサ。
  10. 各イベント検出画素の前記光電変換領域の面積が、各画像センシング画素の前記光電変換領域の面積よりも大きい、請求項９に記載のセンサ。
  11. 前記第１の数が前記第２の数よりも少なくとも３倍大きい、請求項９に記載のセンサ。
  12. 前記複数の画像センシング画素が第１の数の画像センシング画素を含み、前記複数のイベント検出画素が、第２の数のイベント検出画素を含み、前記第１の数が前記第２の数もより大きい、請求項１に記載のセンサ。
  13. 各イベント検出画素の面積が各画像センシング画素の面積よりも大きい、請求項１２に記載のセンサ。
  14. 各イベント検出画素の前記光電変換領域の面積が、各画像センシング画素の前記光電変換領域の面積よりも大きい、請求項１２に記載のセンサ。
  15. 前記第１の数が前記第２の数よりも少なくとも３倍大きい、請求項１２に記載のセンサ。
  16. 各イベント検出画素が全厚トレンチアイソレーション構造によって囲まれた、請求項１に記載のセンサ。
  17. 各画像センシング画素が、隣接する画像センシング画素からデープトレンチアイソレーション構造によって分離された、請求項１に記載のセンサ。
  18. 各イベント検出画素が、隣接するイベント検出画素からデープトレンチアイソレーション構造によって分離された、請求項１７に記載のセンサ。
  19. 各イベント検出画素が、隣接する画像センシング画素から全厚トレンチアイソレーション構造によって分離された、請求項１８に記載のセンサ。
  20. 撮像レンズと、
    固体撮像デバイスであって、
    少なくとも１つの画素アレイユニットであって、
    第１の光電変換領域と、
    増幅トランジスタと、
    を含む複数のイベント検出画素と、
    第２の光電変換領域と、
    第３の光電変換領域と、
    前記第２及び第３の光電変換領域に結合された増幅トランジスタと、
    を含む複数の画像センシング画素と、
    前記第１の画素及び前記第２の画素の間に配設された第１のアイソレーション領域と、
    前記第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と
    を含む少なくとも１つの画素アレイユニットと、
    前記固体撮像デバイスの動作を制御する制御ユニットとを含む、固体撮像デバイスと、
    を備える電子装置。
  21. 画素アレイユニットを提供するステップを含む方法であって、前記画素アレイユニットが、
    第１の光電変換領域と、
    増幅トランジスタと
    を含む複数のイベント検出画素と、
    第２の光電変換領域と、
    第３の光電変換領域と、
    前記第２及び第３の光電変換領域に結合された増幅トランジスタと
    を含む複数の画像センシング画素と、
    前記第１の画素及び前記第２の画素の間に配設された第１のアイソレーション領域と、
    前記第２及び第３の光電変換領域の間に配設された第２のアイソレーション領域と
    を含む方法。
JP2022514485A 2019-12-02 2020-12-02 ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス Pending JP2023503766A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/700,281 2019-12-02
US16/700,281 US11330211B2 (en) 2019-12-02 2019-12-02 Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
PCT/JP2020/044942 WO2021112151A1 (en) 2019-12-02 2020-12-02 Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions

Publications (1)

Publication Number Publication Date
JP2023503766A true JP2023503766A (ja) 2023-02-01

Family

ID=73856251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022514485A Pending JP2023503766A (ja) 2019-12-02 2020-12-02 ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス

Country Status (8)

Country Link
US (2) US11330211B2 (ja)
EP (1) EP4070381A1 (ja)
JP (1) JP2023503766A (ja)
KR (1) KR20220106968A (ja)
CN (1) CN114747012A (ja)
DE (1) DE112020005923T5 (ja)
TW (1) TW202139444A (ja)
WO (1) WO2021112151A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195869B2 (en) * 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
CN113612942B (zh) * 2021-07-19 2022-09-20 华中科技大学 一种卷积视觉图像传感器
US11929383B2 (en) * 2022-03-23 2024-03-12 Sony Semiconductor Solutions Corporation Intra-pixel crosstalk reduction for a multi-mode image sensor
US12003870B2 (en) * 2022-04-15 2024-06-04 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (EVS) pixels
US11979675B2 (en) * 2022-04-25 2024-05-07 Sony Semiconductor Solutions Corporation Image sensing device with event based vision sensor pixels and imaging pixels
CN116546340B (zh) * 2023-07-05 2023-09-19 华中师范大学 一种高速cmos像素探测器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526453A (ja) * 2004-01-28 2007-09-13 カネスタ インコーポレイテッド 単一チップの赤、緑、青、距離（ｒｇｂ−ｚ）センサー
US20070201859A1 (en) * 2006-02-24 2007-08-30 Logitech Europe S.A. Method and system for use of 3D sensors in an image capture device
JP5708025B2 (ja) * 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8767108B2 (en) * 2011-03-14 2014-07-01 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
KR20150120124A (ko) 2014-04-17 2015-10-27 삼성전자주식회사 다이내믹 비전 센서 및 이를 포함하는 모션 인식 장치
US9406718B2 (en) * 2014-09-29 2016-08-02 Omnivision Technologies, Inc. Image sensor pixel cell with non-destructive readout
JP2019033195A (ja) 2017-08-09 2019-02-28 キヤノン株式会社 撮像装置の製造方法
KR102531355B1 (ko) 2018-03-20 2023-05-10 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US11330211B2 (en) 2022-05-10
EP4070381A1 (en) 2022-10-12
TW202139444A (zh) 2021-10-16
CN114747012A (zh) 2022-07-12
US20210168314A1 (en) 2021-06-03
WO2021112151A1 (en) 2021-06-10
KR20220106968A (ko) 2022-08-01
US20230062826A1 (en) 2023-03-02
DE112020005923T5 (de) 2022-09-22

Similar Documents

Publication Publication Date Title
JP2023503766A (ja) ダイナミックビジョンセンサと撮像機能とを組み合わせた、固体撮像デバイス及び撮像デバイス
WO2021054183A1 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
US11968463B2 (en) Solid-state imaging device and imaging device including a dynamic vision sensor (DVS)
JP7277106B2 (ja) 固体撮像装置及び撮像装置
JP7500618B2 (ja) 固体撮像デバイス及び共有回路要素を備えた撮像デバイス
CN213213585U (zh) 成像元件
WO2023181657A1 (ja) 光検出装置及び電子機器
JP2023503765A (ja) 撮像デバイス及び撮像装置、並びにそれらの方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240521