JPH06132516A

JPH06132516A - 半導体装置およびクロック信号供給装置

Info

Publication number: JPH06132516A
Application number: JP5198158A
Authority: JP
Inventors: Takeshi Kato; 猛加藤; Yuji Fujita; 祐治藤田; Kenichi Mizuishi; 賢一水石; Atsumi Kawada; 篤美川田; Hiroyuki Itou; 博之以頭
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-08-11
Filing date: 1993-08-10
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】半導体チップと配線基板を備える半導体装置
に関して、フリップチップ実装方式に適した光配線技術
を提供する。【構成】半導体チップ１と配線基板２がフリップフロ
ップ接続された半導体装置において、電極体４の間のス
ペースに光導波路配線５を備える。【効果】配線基板の電気配線と光導波路配線の配置が
互いに制約を受けず、これらを用途に応じて使い分ける
ことができ、光クロック信号供給にも利用し得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体チップと配線基板
を備える半導体装置における光インタコネクション技術
に関し、特に大型コンピュータ等の超高速プロセッサに
おけるクロック信号供給装置に関する。

【０００２】

【従来の技術】半導体装置が大規模化するに伴い、半導
体チップの高密度実装と入出力端子吸うの増加が求めら
れている。この要求を満たすため、米国出願シリアル番
号６９５，５９７号をベースとした特開昭６１−１７７
３８号公報に記載のようなフリップチップ実装方式が用
いられている。この実装方式では、半導体チップを配線
基板ヘバンプ電極によって接続する。半導体チップ表面
全体に電極を設けることができ、多端子接続が可能であ
る。

【０００３】また、半導体装置内の動作が高速化するに
伴い、配線基板の電気配線の伝播遅延時間やクロストー
クが問題になっている。これを解決するため、プロシー
ディングスオブザアイ・イー・イー・イー、第７２
巻、第７７号、第８５０頁から第８６６頁、１９８４年
（Proceedings of The IEEE，vol.72，no.7，pp.850-86
6，1984)、プロシーディングスオブエス・ピー・アイ
・イー第８３６巻、オプトエレクトロニックマテリア
ルズ、デバイセズ、パッケージングアンドインターコ
ネクツ、第３４３頁から第３５０頁、１９８７年（Proc
eedings of SPIE vol.836，Optoelectronic Material
s，Devices，Packaging and Interconnects，pp.343-35
0，1987)、プロシーディングスオブエス・ピー・アイ
・イー第９９１巻、ファイバーオプティックデータコ
ムアンドコンピュータネットワークス、第４頁から
第１１頁、１９８８年（Proceedings of SPIE vol.99
1，Fiber Optic Datacom and Computer Networks pp.4-
11，1988)、ＵＳＰ４，７６２，３８２に記載のような
光インタコネクション技術が知られている。これらの光
インタコネクション技術では、半導体チップ間を光導波
路配線によって接続する。光導波路配線には電気配線の
ような容量や抵抗による時定数の増加や誘導によるクロ
ストークがないので、高速・広帯域な配線が可能である
と言われている。

【０００４】

【発明が解決しようとする課題】半導体チップには、信
号配線のほか電源配線やクロック配線などのための多数
の入出力端子が不可欠である。光導波路配線は上述した
ように電気配線に比べて高速・広帯域であるという利点
があるが、そのサイズを波長オーダ以下まで微細化する
ことはできない。また、光電変換時間による遅延を考慮
すると、光導波路配線は或る配線距離以上でなければ電
気配線より有利にならない。したがって、配線基板の電
気配線を全て光導波路配線に置き換えることは不利であ
り、或る程度の電気入出力端子数を確保した上で光導波
路配線を行う必要がある。電気配線と光導波路配線を両
立させるには、多端子の電気接続が可能なフリップチッ
プ実装方式に対して光インタコネクション技術を適用す
ることが有望である。

【０００５】フリップチップ実装方式において光導波路
配線を行うには、半導体チップの表側或いは裏側から配
線する２通りの方法が考えられる。しかし、高集積化さ
れた半導体チップでは発熱量が大きいので、チップ裏側
には通常放熱フィンや冷却チャネルが設けられる。した
がって、フリップチップ実装方式では、チップ表側、す
なわち、配線基板側に光導波路配線を行わなければなら
ない。

【０００６】上述した従来の光インタコネクション技術
では、配線基板への電気配線と光導波路配線との形成方
法については具体的に述べられていない。例えば、配線
基板の同一平面内に電気配線と光導波路配線の両方を混
在させた場合には、電気配線を成す金属は光を透過せ
ず、光導波路配線を成す誘電体は電気を通さない上、光
導波路配線上に電気配線を設けると光損失や光強度変化
などが起こる。したがって電気配線と光導波路配線の配
置が互いに制約を受けるという問題があった。

【０００７】ところで、クロック信号供給装置に関して
は、ＵＳＰ５、１８４、０２７、ＵＳＰ５、０４３、５
９６に記載のものが知られている。従来の装置は、クロ
ック信号のスキューを低減し、位相調整作業を自動化す
るため、クロック信号の分配先に、それぞれ位相調整手
段を有して構成されている。かかる位相調整手段に対し
て、クロック信号と、これより長い周期を有する位相基
準信号を、例えば、ケーブル、配線基板等の電気接続手
段によって供給している。

【０００８】一般にプロセッサの動作を高性能化するた
めには、マシンサイクル時間の短縮、すなわちクロック
信号の高速化を図ることが必須の要件となるこのような
高速化が進むと、１９９０年代前半で７〜９ｎｓｅｃで
あるマシンサイクル時間は、２０００年代以降に１ｎｓ
ｅｃ以下になり、１ＧＨｚ以上の周波数のクロック信号
が必要になると予想される。

【０００９】しかしながら、従来のクロック信号供給装
置では、このような超高速クロック信号を考慮して設計
されていなかった。

【００１０】ケーブル、配線基板等の電気接続手段で
は、リアクタンスによる信号振幅の減衰、インピーダン
スミスマッチによる反射、クロストーク等の影響により
周波数帯域が制限されてしまう。

【００１１】したがって、従来の装置では、プロセッサ
における数メートルの電気配線長と数ミリメートル以下
の配線径を考慮すると、１ＧＨｚ以上の周波数のクロッ
ク信号を分配することは、非常に困難であった。

【００１２】従来の光インタコネクション技術によって
クロック信号を分配する方式としては、例えば、クロッ
ク信号の分配先に光検出素子を備え、光源から出射され
た光クロック信号を光ファイバ、光導波路、レンズ、ホ
ログラムなどの光伝送手段により分配する構成が知られ
ている。

【００１３】光伝送手段の周波数帯域は、電気のインタ
コネクションに比べて格段に広いため、１ＧＨｚ以上の
周波数の光クロック信号を分配先に供給することは可能
である。しかし、従来から提案されてきた光クロック分
配方式は、光伝送手段の屈折率分布、収差、光軸ずれ等
による光路長差の発生、さらに、光検出素子の感度、応
答特性のバラツキによるスキューに対しての考慮はされ
ていなかった。

【００１４】すなわち、従来方式のままでは、クロック
信号の周波数がスキューによって制限されてしまうこと
になる。

【００１５】上記スキューのうち光路長差によるスキュ
ーは、例えば特開平３−２８９１２号公報に記載の可変
式光学的遅延線を用いることにより低減することができ
る。

【００１６】しかし、この方式は２枚のレンズの間隔を
手動で機械的に変化させるので作業が非常に煩雑になる
問題がある。

【００１７】例えば、日系エレクトロニクス、１９９０
年１２月１０日号、第２２６頁から第２４１頁記載の高
密度で実装された大型コンピュータに適用した場合、狭
い実装スペースにおいて人手で光路長を個別に調整する
ことは、至難である。

【００１８】また、この方式では依然として光検出素子
によるスキューを低減することはできない。

【００１９】本発明の目的は、フリップチップ実装方式
における電気配線と両立する光配線技術を提供すること
にある。その際、電気配線と光導波路配線の適切な配置
および役割分担、光導波路配線と光素子部の結合方法、
配線形成方法などへの考慮をともなう。

【００２０】本発明の別の目的は電気配線と光導波路配
線の配置が互いに制約されることがなく、電気配線と光
導波路配線を用途に応じて使い分けることができ、配線
設計の高い自由度を有する信号供給装置を提供すること
である。

【００２１】本発明の別の目的は、超高速のクロック信
号を、位相ずれ等を発生させずに分配可能なクロック信
号供給装置を提供することにある。

【００２２】本発明の別の目的は周波数帯域幅が、電気
接続手段に比べ非常に広い光伝送手段により、１ＧＨｚ
を超え、位相基準信号によって位相ずれのないクロック
信号を供給することができる信号供給装置を提供するこ
とである。

【００２３】

【課題を解決するための手段】本発明は、半導体チップ
を配線基板にフリップチップ接続した半導体装置に光配
線技術を適用するため、半導体チップと配線基板を接続
する電極体間のスペースに光導波路配線を備えたもので
ある。または、光導波路配線の主面に垂直な貫通孔を経
由する電極体によって半導体チップと配線基板を接続し
たものである。

【００２４】上記構造によれば、電極体間のスペースを
利用して光導波路配線が行われ、電気配線層と光配線層
は互いに分離しているので、配線基板の電気配線の配置
が光導波路配線によって制約されることがない。電気配
線と光導波路配線が同一平面内に混在する場合のように
干渉が起こることがない。光導波路配線層を貫通する電
極体により半導体チップから多数の入出力端子を取り出
すことができ、用途に応じて電気配線と光導波路配線を
使い分けることができる。

【００２５】上記課題を解決するため、光クロック信号
供給装置としては、以下の装置が考えられる。

【００２６】ある周波数を有するクロック信号を発生す
るクロック発振器と、前記クロック信号を光信号に変換
し、複数の所定分配先まで伝送し、伝送端にて電気信号
に変換する光インタコネクションと、前記クロット発振
器から発生されたクロック信号を分周し電気信号を生成
する基準信号生成手段と、該分周生成された電気信号を
前記複数所定分配先まで伝送する電気インタコネクショ
ンと、前記光インタコネクションから出力される電気信
号へ該電気接続手段にて伝送される基準信号に基づいて
の位相の進みまたは遅れを調整して位相を揃え、下位の
分配先に、所定の周波数と位相を有するクロック信号を
出力する位相調整手段を有して構成されるクロック信号
供給装置である。

【００２７】また、上記クロック信号供給装置におい
て、前記光インタコネクションは、前記クロック発振器
から出力された電気クロック信号を光クロック信号に変
換する光送信手段と、前記光クロック信号を電気クロッ
ク信号に変換する光受信手段と、前記光送信手段から前
記光受信手段に前記光クロック信号を供給する光伝送手
段を備えるクロック信号供給装置も考えられる。

【００２８】また、クロック信号供給装置において、前
記基準信号生成手段は、前記第一の周波数を有するクロ
ック信号を分周して、前記電気インタコネクションの周
波数帯域幅以下の基準信号を生成するクロック信号供給
装置でもよい。

【００２９】また、上記光送信手段は、前記光クロック
信号を発振するレーザダイオードと、前記電気クロック
信号を該レーザダイオードの駆動電流に変換する機能を
有するレーザダイオード駆動手段を備えるクロック信号
供給装置でもよい。

【００３０】さらに、上記光送信手段は、前記光クロッ
ク信号を増幅する光増幅手段を備えるクロック信号供給
装置も考えられる。

【００３１】前記光増幅手段としては、光励起による希
土類元素ドープ光ファイバ増幅器、電流励起による半導
体光増幅器等が考えられる。

【００３２】また、上記光送信手段は、光クロック信号
の信号振幅を一定値に保持する機能を有する光出力制御
手段を備えるクロック信号供給装置でもよい。

【００３３】光出力制御手段としては、オートパワーコ
ントロール回路が考えられる。

【００３４】また、上記光受信手段は、前記光クロック
信号を検出すフォトディテクタと、該フォトディテクタ
に流れる光電流信号を前記電気クロック信号に変換する
機能を有するフォトディテクタ駆動手段を備えるクロッ
ク信号供給装置も考えられる。前記フォトディテクタ
は、フォトダイオードである構成が考えられる。

【００３５】また、上記光受信手段は、前記電気クロッ
ク信号の周波数に対する帯域通過手段を備えるクロック
信号供給装置でもよい。

【００３６】前記帯域通過手段は、バンドパスフィルタ
回路である構成が考えられる。

【００３７】さらに、上記光伝送収差手段は、少なくと
も光ファイバ、および光導波路のいずれかを有して構成
されるクロック信号供給装置でもよい。

【００３８】また、上記光伝送手段は、レンズ、ミラ
ー、ホログラム、およびプリズムのうち少なくとも一つ
を有して構成されることも考えられる。

【００３９】また、上記光伝送手段は、伝送された光ク
ロック信号を分岐する光分岐手段を備えるクロック信号
供給装置も考えられる。

【００４０】また、前記光分岐手段は、光ファイバ型ス
ターカップラ、光導波路型スターカップラ、およびビー
ムスプリッタのうち少なくとも一つを有して構成される
ことも考えられる。

【００４１】また、上記光伝送手段は、光路変換手段、
光集束手段、および光隔離手段のうち少なくとも一つを
備えるクロック信号供給装置も考えられる。

【００４２】この場合、前記光路変換手段は、ミラー、
プリズム、およびグレーティングのうち少なくとも一つ
を有して構成され、また、前記光集束手段は、レンズ、
およびグレーティングのうち少なくとも一つを有して構
成され、さらに、前記光隔離手段は、パーティション、
カバー、およびマスクのうち少なくとも一つを有して構
成される手段も考えられる。

【００４３】また、上記光送信手段および光伝送手段に
より、上記光受信手段に入射される光クロック信号は、
該光クロック信号の周波数における最小受信光出力以上
であることを特徴とするクロック信号供給装置も考えら
れる。

【００４４】また、本装置を応用したプロセッサとし
て、以下に記載する手段が考えられる。少なくとも２以
上の半導体素子を有し、各々の半導体素子が互いに電気
接続される配線基板を有して構成される半導体モジュー
ルを少なくとも２以上有して構成されるプロセッサにお
いて、上記クロック信号供給装置を設け、前記光受信手
段および前記位相調整手段は、各半導体モジュールに配
置されるものであり、前記光受信手段は、前記光分岐手
段を介して分岐された光クロック信号を検出し、各半導
体モジュールに対して所定の周波数と位相を有するクロ
ック信号を供給するプロセッサである。

【００４５】また、少なくとも２以上の半導体素子を有
し、各々の半導体素子が互いに電気接続される配線基板
を有して構成される半導体モジュールを少なくとも２以
上有して構成されるプロセッサにおいて、上記クロック
信号供給装置を設け、前記光受信手段および前記位相調
整手段は、各半導体チップに配置されるものであり、前
記光受信手段は、前記光分岐手段を介して分岐された光
クロック信号を検出し、各半導体チップに対して所定の
周波数と位相を有するクロック信号を供給するプロセッ
サも考えられる。

【００４６】さらに、クロック信号供給装置を備えたプ
ロセッサであって、該供給装置における光受信手段およ
び位相調整手段は、プロセッサを構成する半導体基板と
同一の基板上に設けたプロセッサも考えられる。

【００４７】また、上記プロセッサにおいて、シリコン
から成る半導体素子に前記光受信手段を形成し、前記光
クロック信号の波長が１μｍ以下であるプロセッサも考
えられる。

【００４８】さらに、上記プロセッサにおいて、シリコ
ンから成る半導体素子上に、化合物半導体からなる前記
光受信手段を設け、前記光クロック信号の波長が１μｍ
以上であるプロセッサも考えられる。

【００４９】

【作用】まず、クロック発振器から出力させた電気クロ
ック信号は、光送信手段によって光クロック信号に変換
される。

【００５０】かかる光クロック信号は、周波数帯域幅の
十分大きな光伝送手段（実施例における光導波路等を指
す）を介して、光受信手段に送信され、光受信手段によ
って再び電気クロック信号に変換される。

【００５１】すなわち高い周波数を有するクロック信号
が光信号として伝送され、最終的に電気信号に変換され
る。

【００５２】一方、クロック発振器から出力された電気
クロック信号は、基準信号生成手段にて分周され電気信
号として、所定の分配先まで伝送される。

【００５３】さらに、前記光電変換された第一の電気信
号および前記基準信号生成手段にて分周された第二の電
気信号は、両方とも位相調整手段に供給される。

【００５４】位相調整手段では、第一の電気信号および
第二の電気信号の立上りまたは立ち下がりを利用して、
両信号間の時間ずれ（位相ずれ）を検出し、例えばディ
レイ回路等を利用して両信号の位相を揃える。

【００５５】また、位相調整手段は、この様に位相調整
されたクロック信号を下位の分配先に供給する。

【００５６】したがって、従来のように、クロック信号
の周波数が電気インターコネクション帯域幅によって制
限されるようなことはない。

【００５７】すなわち、高い周波数を有するクロック信
号を供給し、かつクロック間の位相ずれも生じないクロ
ック信号供給装置を提供できることになる。

【００５８】このように、従来方式では実現不可能であ
った、光クロック信号のスキュー（クロック分配先での
ＬＳＩにおける、クロック信号の「位相ずれ」のこと
を、以下このように称する）が分配先に影響することが
ない装置を提供できることになる。

【００５９】本装置は、特にクロック信号供給のための
配線が長い装置、例えばメインフレーム・コンピュータ
や起並列コンピュータ内の各種プロセッサに適用する際
等には有効である。

【００６０】

【実施例】本発明の実施例を図面とともに説明する。

【００６１】図１は本発明の第１実施例の半導体装置を
示す図である。図２は図１のＡ−Ａ’面の断面図であ
る。図１および図２において、半導体チップ１と配線基
板２がフリップチップ接続されている。光導波路配線５
は電極体４間のスペースに設けられており、光導波路配
線５の主面６に垂直な貫通孔７の内を経由する電極体４
によって半導体チップ１と配線基板２の配線層３が接続
されている。

【００６２】半導体チップ１と配線基板２はシリコンま
たは化合物半導体である。半導体チップ１の配線基板２
側の面には回路および光素子部（面発光レーザ、ホトダ
イオードなど）が形成されている。配線層３は金属（Ｃ
ｕ、Ａｌなど）と絶縁体（ポリイミド、ガラスなど）で
ある。電極体４は金属バンプ（Ｐｂ−Ｓｎ半田、Ａｕな
ど）である。光導波路配線５は誘電体（ポリイミド、ガ
ラスなど）から成り、光素子部と結合するためのミラー
またはグレーティングなどが形成されている。

【００６３】光導波路配線５は、配線基板２に配線層３
を形成したのち、塗布または蒸着などの方法によって配
線層３の表面に形成される。光導波路配線５のパターニ
ングや貫通孔７の形成は、ホトリソグラフィなどの方法
により行われる。予め電極体４が形成された半導体チッ
プ１を配線基板２の所定の位置に回路のある面をフェー
スダウンで搭載し、電極体４を溶融することにより半導
体チップ１と配線基板２が電気機械的に接続される。溶
融された電極体４のもつ表面張力に基くのセルフアライ
メント作用によって半導体チップ１の光素子部と光導波
路配線５の間の位置ズレが解消され光結合が確実にされ
る。

【００６４】本第１実施例によれば、配線層３内部の電
気配線と半導体チップ１との多数の電気入出力端子同士
の接続をした上で、高速・広帯域な光導波路による光イ
ンタコネクションを行える効果がある。配線層３や電極
体４の配置が光導波路配線５の配置によって制約される
ことがない。例えば、２００μｍピッチの電極体４の間
に２０μｍピッチで光導波路配線を行った場合、１ｃｍ
角の半導体チップ１から２５００ピンの電気接続と約４
００本の光導波路配線５を取り出すことができる。光導
波路配線５はブロードキャスト配線（例えばパス配線、
クロック配線など）や長距離配線（例えば装置外部との
入出力など）に使用し、配線層３はその他の信号配線や
電源配線などに使用すると、電気配線と光導波路配線の
特質を活かすことができる。半導体チップ１の冷却に関
しては、光導波路配線５がチップ１の基板２に面する側
に設けられているので、反対側からの冷却を妨げること
がない。半導体チップ１の光素子部と光導波路配線５の
光結合は、電極体４のセルフアライメント作用を利用で
きるので、煩雑な光軸合せ作業を行う必要がない。な
お、本実施例では格子状の光導波路配線を形成している
が、交差部において光信号が干渉することはなく、それ
ぞれ独立した配線とみなすことができる。

【００６５】半導体装置の製造プロセスの一例を図３ａ
−ｅにより説明する。

【００６６】第１の工程では、まず、図３ａに示すよう
に、配線基板１００の表面へ多層配線層１０１と電極１
０２を形成する。この配線層１０１は、ポリイミドなど
の層間絶縁膜のコーティングと、アルミや銅等の金属配
線の蒸着またはメッキと、ホトリソグラフイによるパタ
ーニングを繰り返すことによって形成される。

【００６７】第２の工程では、図３ｂに示すように、感
光性ポリマーから成るクラッド層１０３、１０５とコア
層１０４を、コーティングまたはフィルムを貼り付ける
方法等によって形成する。

【００６８】第３の工程では、図３に示すように、ホト
マスク１０６を用いてクラッド層１０３、１０５とコア
層１０４を露光する。ホトマスク１０６の透光部では、
感光性ポリマーが紫外線によって露光され、選択的に光
重合が行われる。なお、露光後には、コア層１０４の屈
折率がクラッド層１０３、１０５の屈折率より高くな
る。

【００６９】第４の工程では、図３ｄに示すように、現
像により未露光部を除去することによって、クラッド層
１０３、１０５とコア層１０４をパターニングし、光導
波路配線を形成する。このとき、電極１０２は露出され
る。

【００７０】第５の工程では、図３ｅに示すように、半
導体チップ１０７の電極１０８と多層配線層１０１の電
極１０２を半田バンプ１０９によって接続する。

【００７１】以上のようにして製造された半導体装置で
は、光信号はコア層１０４を、電気信号は配線層１０１
を伝搬する。

【００７２】上記製造プロセスではクラッドが２層、コ
アが１層の光導波路配線の例を示したが、図４ａ−ｄに
は幾つかの光導波路配線の構造の例を示す。

【００７３】図４ａは電気配線層１２０上に形成された
コア１２１から成るリッジ型導波路１２１である。図４
ｂは、図３に示した導波路と同じくコア１２３がクラッ
ド１２２、１２４によって２方向からサンドイッチされ
た導波路である。図４ｃはコア１２６がクラッド１２５
によって３方向から囲まれた埋込み型導波路である。図
４ｄはコア１２８がクラッド１２８によって四方から囲
まれた埋込み型導波路である。

【００７４】図４ａからｄの方にゆくにしたがって製造
プロセスは複雑になるが、導波路の伝搬損失は少なくな
る。これらのうち何れを選択するかは、光導波路配線の
間隔や距離によって決められる。

【００７５】ところで、第１実施例では光導波路配線が
格子状に交差する場合を示したが、例えば図３ｃにおけ
るホトマスクのパターンを変更することによって、図５
に示すように光信号の分岐や偏向を行なうことができ、
半導体チップ２００と電気配線層２０１がバンプ２０２
によって接続されており、配線層２０１上の光導波路配
線２０３はバンプ２０２の間に形成されている。２２０
や２２１ではそれぞれ光軸に対して４５度傾いた反射面
によって光信号が分岐または偏向される。

【００７６】光導波路配線と半導体チップとの間で送受
信を行う場合には、例えば図６に示すようなミラーを設
け、配線基板２３０の表面に多層配線層２３１と、クラ
ッド層２３２、２３４及びコア層２３３から成る光導波
路配線とが形成されている。配線層２３１の電極２３５
と回路２４１が形成された半導体チップ２４０の電極２
３７とは、半田バンプ２３５によって接続されている。
半導体チップ２４０に形成された受光素子部２４２に
は、ミラー２３８によって光導波路配線から光信号が入
射される。発光素子部２４３から出射した光信号は、ミ
ラー２３９によって光導波路配線へ入射される。

【００７７】上記のミラーは、例えば既に図３ｃに述べ
たホトリソグラフィ工程において図７ａ−ｃに示すよう
なホトマスクを用いることによって形成することができ
る。すなわち、感光性ポリマーから成るクラッド２５
０、２５２とコア２５１を、遮光量をグレーデッドに変
化させたホトマクス２５３を介して露光する。このと
き、感光した部分の深さは遮光量に対応して変化するの
で、現像した後は図７ｂに示すように傾斜面すなわちミ
ラーが形成される。反射率を高めたい場合には、さらに
ホトリソグラフィ工程を経て図７ｃに示すような金属反
射膜２５４を形成する。

【００７８】次に、本発明の光導波路配線をクロック信
号供給に適用した例を図８および図９により説明する。
図８、９において、複数のシリコン半導体素子２００と
シリコン配線基板２０５が、セラミクス配線基板２０７
と水冷ジャケット２１０から成るパッケージに実装され
ており、Ｓｉ−ｏｎ−Ｓｉモジュールを構成している。
半導体素子２００は配線基板２０５にベアチップで搭載
されており、高密度実装が可能である。各々の半導体素
子２００がクロック信号の分配先である。

【００７９】半導体素子２００には、ＬＳＩ回路ととも
に光受信回路２０１がモノリシックに形成されている。
半導体素子２００は、半田バンプ２０２によって配線基
板２０５に接続されている。配線基板２０５には、ポリ
マー光導波路配線２０３と、Ｃｕ／ポリイミド多層配線
層２０４が形成されている。光導波路配線２０３は、半
田バンプ２０２の間のスペースに設けられているので、
半導体素子２００と配線層２０４の電気接続を妨げるこ
とはない。配線層２０４は、ＴＡＢ２０６を介してムラ
イト系セラミクス配線基板２０７に接続されている。配
線基板２０７には入出力ピン２０８が接続されている。
半導体素子２００は、水冷例ジャケット２１０の水路２
１１に水を流して冷却される。半導体素子２００は、水
冷ジャケット２１０、フレーム２１４および配線基板２
０７によって封止されている。

【００８０】クロック信号源３００から光送信回路を経
て出射された光クロック信号は、光ファイバ３０２によ
って上記モジュールに導かれ、フェルール２１３に収め
られた光ファイバ２１２と光導波路配線２０３を介して
各半導体素子２００の光受信回路２０１に供給される。
光受信回路２０１がシリコン製半導体素子２００に形成
されているので、シリコンのバンドギャップを考慮して
光クロック信号の波長は１μｍ以下に設定される。セラ
ミクス製フェルール２１３は、配線層２０３に対する取
付け位置を調節した後、フレーム２１４に封止固定され
ている。光導波路配線２０３は図５に述べたような分岐
配線を備えており、光受信回路２０１に対応する部分に
図６で述べたようなミラーを備えている。配線パターン
は、複数の分配先に等距離なＨ−ｔｒｅｅ形状を有す
る、フラクタルであり、クロック信号は各半導体チップ
２００に対してほぼ同位相になる。

【００８１】図１０は本発明の第３実施例の半導体装置
を示す図である。複数の半導体チップ２１は配線基板２
２にフリップチップ接続されている（ここでは電極体は
図示していない）。光導波路配線２３は電極体間のスペ
ースに設けられている。各半導体チップ２１は光導波路
配線２３と制御回路２４によりバス接続されている。制
御回路２４はシリコン配線基板２２に形成されている。

【００８２】本第３実施例によれば、半導体チップ２１
の数が非常に多い場合のチップ間接続において効果があ
る。電気配線では配線本数や帯域に限界があるが、各半
導体チップ２１に多重化回路を設けることにより、大容
量の光信号伝送を行うことができる。また、制御回路２
４の代用として光スイッチを用いることによりクロスパ
接続を行うことができる。

【００８３】以上の実施例において半導体チップと配線
基板に対する光導波路配線の配置が重要であって、配線
基板としてシリコン基板の他、プリント基板、多層セラ
ミクス基板などに対しても効果があることは言うまでも
ない。使用目的に応じて、光導波路材料として例えばポ
リイミド、ガラス、半導体などから選択し、導波構造や
伝播モードを設計することができる。また、実施例では
配線基板の表面に光導波路配線を形成したが、配線基板
とは別個に製作した光導波路基板を配線基板の上に搭載
する方法、印刷、成形などの方法によっても光導波路配
線を行うことができる。

【００８４】図１１に、４実施例のクロック信号供給装
置の構成図を示す。

【００８５】本実施例は、クロック信号を発生するクロ
ック発振器１００１クロック信号の位相を調整する位相
調整器１０１０、クロック発振器１００１から位相調整
器１０１０にクロック信号を供給する光インタコネクシ
ョン１０２２、位相調整に用いる基準信号をクロック信
号から生成する基準信号生成器１００６、基準信号生成
器１００６から位相調整器１０１０に基準信号を供給す
る電気インタコネクション１００８を有して構成され
る。

【００８６】クロック信号および基準信号の分配先１０
０９は、位相調整器１０１０備え、位相調整されたクロ
ック信号を下位の分配先１０１５に供給する分配器１０
１４を備えている。さらに、光インタコネクション１０
０２は、光送信器１００３、光受信器１００４および光
伝送路１００５を有して構成されている。

【００８７】光送信器１００３は、クロック発振器１０
０１から出力された電気クロック信号を光クロック信号
に変換する。

【００８８】光受信器１００４は、光クロック信号を電
気クロック信号に変換する手段である。

【００８９】光伝送路１００５は、光送信器１００３か
ら光受信器１００４に光クロック信号を伝送・供給す
る。

【００９０】光送信器１００３は、例えば、レーザダイ
オード、固体レーザ等の発光素子および駆動回路等によ
り実現される。

【００９１】クロック発振器１００１から出力された電
気クロック信号を、光クロック信号に変換する方法とし
ては、例えば、「超高速光エレクトロニクス、培風館、
１９９１年発行」に記載のように、レーザ発振の励起制
御、モード同期、電気光学効果を利用した外部光変調器
等を用いれば良い。

【００９２】光受信器１００４は、例えば、フォトダイ
オード、フォトコンダクタ等の受光素子と駆動回路によ
り実現される。

【００９３】分配先１００９において、光受信器１００
４により光／電気変換された電気クロック信号は、位相
調整器１０１０に供給される。

【００９４】一般に、光送信器１００３における「電気
／光変換」、および、光受信器１００４における「光／
電気変換」は、１００ＧＨｚ以上の周波数帯域にて行な
う事が可能である。

【００９５】なお、光送信器１００３の光出力は、光伝
送路１００５の伝送損失、結合損失、分岐損失等を考慮
し、クロック周波数における最小受信出力以上の光クロ
ック信号が光受信器１００４に供給されるような値に設
定しておけば良い。

【００９６】光伝送路１００５は、４実施例が適用され
るプロセッサ等の装置の実装環境に応じて、例えば光フ
ァイバ、スラブ型またはチャネル型光導波路等を用いた
光導波路、あるいは、レンズ、ホログラム、ミラー、プ
リズム等の光学デバイスを用いた光学系によって実現さ
れる。

【００９７】複数の分配先１００９に光クロック信を供
給するため、光伝送器１００５は、光分岐器を有して構
成される。

【００９８】光分岐器は、例えばスタープカッラ、パワ
ースプリッタ、ブロードキャスト光学系等により実現で
きる。また、光分岐器を多数組み合わせた構成も考えら
れる。この場合、所定振幅信号の光クロック信号が、光
受信器１００４に供給されるように、分配先１００９の
数に応じて光分岐器の構成が決定される。

【００９９】また、光伝送路１００５の伝送帯域幅は、
配線距離に依存し、例えば光ファイバでは１Ｔ（Ｈｚ・
ｍ）以上となるが、この値は光クロック信号の分配にと
っては、十分な値となる。

【０１００】基準信号生成器１００６は、クロック発振
器１００１から供給されるクロック信号にもとづき、電
気インタコネクション１００８の周波数帯域幅内の基準
信号を生成する。

【０１０１】例えば、特開平２−１６８３０８号公報等
に記載の方法と同様に、フリップフロップ回路１００７
を直列に接続した分周器によって構成される。また、図
示はしないが、複数の分配先１００９に基準信号を供給
するため、基準信号生成器１００６は年ファンアウトを
増加せしめる出力バッファ回路を備えて構成しいいる
が、本バッファ回路は、必要に応じて設ければ良く、必
須の構成要素ではない。

【０１０２】電気インタコネクション１００８は、実装
条件に応じて選択され、例えば同軸ケーブル、プリント
配線基板、セラミクス配線基板、半田バンプ等から構成
される。典型的には図１のチップ１が図１１の分配先１
００９に対応し、光と電気のインタコネクション１００
５、１００８は配線基板２（図１）に至る光電気接続、
配線基板内配線、配線基板上導波路、バンプ、チップー
配線基板間の光供給を含む。

【０１０３】複数存在する分配先１００９に位相の揃っ
た基準信号を供給するため、例えば特開平２−１６８３
０８号公報ＵＳＰ５１８４０２７，５０４３５９６に記
載されているように、予め負荷条件、配線距離等を精度
良く揃えておく必要がある。これにより、電気インタコ
ネクション１００８の伝搬遅延時間を制御し、分配先１
００９における基準信号の位相を揃える。

【０１０４】一般に、電気インタコネクション１００８
の伝送帯域幅は、数ＧＨｚ・ｍが限界であるが、基準信
号の周波数は、電気インタコネクション１００８の帯域
幅内であるので問題はない。

【０１０５】位相調整器１０１０は、電気インタコネク
ション１００８から供給される基準信号に基づき、光受
信器１００４から供給さるクロック信号の位相を調整す
る。

【０１０６】位相調整方法としては、クロック周波数、
クロック信号調整幅等に応じて各種の方法が考えられ
る。例えば、特開平２−１６８３０８号公報ＵＳＰ５１
８４０２７，ＵＳＰ５０４３５９６に記載されている方
法を用いれば良い。この場合、位相調整器１０１０は、
光インタコネクション１００２からクロック信号の供給
を受ける可変遅延器１０１２と、電気インタコネクショ
ン１００８から供給される基準信号の位相に対して、可
変遅延器１０１２を経由して供給されるクロック信号の
位相の進みまたは遅れを検出する位相比較器１０１１
と、位相の進みまたは遅れに基づいて可変遅延器１０１
２の遅延時間を制御する遅延制御器１０１３を有して構
成される。

【０１０７】位相比較器１０１１は、例えば２のＮＯＲ
回路を交差接続したセット・リセットフリップフロップ
回路を有して構成される。

【０１０８】基準信号の位相に対して、光受信器１００
４から可変遅延器１０１２および分配器１０１４を経由
して、位相比較器１０１１にフィードバックされるクロ
ック信号の位相を比較し、位相の進みまたは遅れに対応
してハイレベルまたはローレベルの信号パルスを遅延制
御器１０１３に出力する。

【０１０９】可変遅延器１０１３に出力する。

【０１１０】可変遅延器１０１２は、例えば伝搬遅延時
間の異なる信号経路を接続した多段のセレクタ回路を有
して構成される。

【０１１１】かかる信号経路には、ＯＲ回路、差動回
路、ティレイライン等を用いればよい。セレクタ回路を
切替て信号経路を選択することにより、遅延時間を変化
させ、クロック信号の位相を調整する。遅延時間は、遅
延制御器１０１３によって制御される。

【０１１２】セレクタ回路の段数、信号経路の伝搬時間
等は、クロック周波数に対応する可変幅、時間分解能を
考慮して設定される。

【０１１３】遅延制御器１０１３は、例えばアップダウ
ンカウンタを有して構成される。

【０１１４】位相比較器１０１１において、クロック信
号の信号が基準信号より進んでいる場合には、出力パル
スをハイレベルにし、逆に遅れている場合には、出力パ
ルスをローレベルにする。

【０１１５】アップダウンカウンタは、ハイレベルのパ
ルス１個につき１だけカウントアップし、逆にローレベ
ルのパルス１個につき１だけカウントダウンする。

【０１１６】２進数カウンタにおける各桁の出力端子
を、各々可変遅延器１０１２のセレクタ回路の各段に入
力端子と接続する。

【０１１７】各セレクタ回路では、入力値が「１」の
時、遅延時間の大きな信号経路を選択し、入力値が
「０」の時、遅延時間の小さな信号経路を選択する。

【０１１８】このような制御により、クロック信号の位
相を、基準信号の位相にあわせればよい。

【０１１９】分配器１０１４は、位相調整器１０１０に
よって補正されたクロック信号を分配先１０１５に供給
し、出力の一部を位相調整のために位相比較器１０１１
にフィードバックする。

【０１２０】分配器１０１４は、例えば出力バッファ回
路、分周器等を有して構成される。例えば、分配先１０
１５において多相クロック信号が必要な場合には、可変
遅延器１０１２から供給されるクロック信号を分周する
ことによって所定の周波数と位相を有するクロック信号
を生成する。

【０１２１】第４実施例のクロック信号供給装置によれ
ば、クロック発振器１００１から発生産したクロック信
号は、インタコネクション１００２によって分配先１０
０９に供給される。一方、基準信号生成器１００６によ
り、クロック信号から生成された基準信号は、電気イン
タコネクション１００８を介して分配先１００９に供給
されることになる。

【０１２２】そして、分配先１００９において備えられ
ている位相調信器１０１０により、クロック信号の位相
は、基準信号の位相と揃えられる。

【０１２３】このように、位相調整されたクロック信号
は、分配器１０１４を介して、下位の分配先１０１５に
供給される。

【０１２４】光インタコネクション１００２の周波数帯
域幅は、非常に広いため、従来の電気インタコネクショ
ンの周波数帯域幅を超えるクロック信号を分配１００９
に供給されることが可能となる。

【０１２５】電気インタコネクション１００８は、光イ
ンタコネクション１００２と比較して信号間の位相調整
が容易なため、位相の揃った基準信号を、位相調整器１
０１０に供給することができる。

【０１２６】すなわち、クロック信号の位相を精度良く
調整することが可能となる。

【０１２７】したがって、本実施例によれば、超高速か
つスキューの小さなクロック信号を分配先１０１５に供
給することが可能となる。

【０１２８】次に、第４実施例にて示したクロック信号
供給装置における光送信器１００３および光受信器１０
０４について説明する。

【０１２９】図１２に、第５実施例であるクロック信号
供給装置の光送信器１００３の構成を示す。本実施例に
かかる光送信器１００３は、レーザダイオード１０２
０、その駆動回路１０２１、レーザダイオード１０２０
から出射された光クロック信号を増幅する光増幅器１０
２２、および光クロック信号の信号振幅を一定に保持す
る光出力制御器１０２３を育して構成される。

【０１３０】レーザダイオード１０２０は、半導体素子
から構成され、固体・気体レーザ等の光源に比べて、小
型かつ取扱いが簡便である利点がある。

【０１３１】レーザダイオード１０２０として、例えば
周知の利得導波型より周波数帯域幅の広い周知の屈折率
導波型・分布帰環型レーザ等が考えられる。

【０１３２】駆動回路１０２１として、周知の利得スイ
ッチ法、モード同周法、外部光変調法等が考えられる
が、構成が簡素である直接変調法を採用している。

【０１３３】駆動回路１０２１は、クロック発雰器１０
０１から発生した電気クロック信号をレーザ変調電流に
変換し、これを所定値の直流バイアス電流と重畳してレ
ーザダイオード１０２０に注入する。直接変調法では、
１０ＧＨｚ程度の変調帯域幅が得られるが、さらに帯域
幅を広げたい場合には、他の駆動手段を用いれば良い。

【０１３４】光増幅器１０１２としては、例えば、１Ｔ
Ｈｚ以上の増幅帯域幅を有する周知の進行波型半導体光
増幅器を用いば良い。かかる増幅器は、希土類ドープ光
ファイバ（エルビウム等の希土類元素をドーピングした
光ファイバを称する）型光増幅器に比べて小型であると
いう利点を有している。

【０１３５】増幅利得は、励起電流に依存する。励起電
流の値は、レーザダイオード１０２０の光出力、光伝送
路１００５の損失、光受信器１００４の受信感度等を考
慮して設定される。光受信器１００４に対する光出力が
不足する場合には、光増幅器１０２２を光伝送路１００
５の中間位置、あるいは、光受信器１００４の直前に備
えた構成にすることも可能である。

【０１３６】また光出力制御器１０１３は、例えばトラ
ンジスタ等の電子デバイスにて実現できる差動増幅回路
を有して構成される。

【０１３７】光出力制御器１０１３は、レーザダイオー
ド１０２０と、光増幅器１０２２の光出力の一部を検出
し、該検出力電圧と基準電圧との差によって、レーザダ
イオード１０２０と光増幅器１０２２の駆動電流を制御
する回路である。

【０１３８】これにより、光クロック信号の振幅値が一
定に保たれるので、光受信器１００４によって安定に光
信号を検出することができる。

【０１３９】本実施例によれば、小型かつ簡便な駆動回
路１０２１と、光増幅器１０２２によって、光クロック
信号を送信するとができる。

【０１４０】光増幅器１０２２によって、最小受信可能
光出力以上の十分な信号振幅を有する光クロック信号を
光受信器１００４に供給できる。

【０１４１】また、レーザダイオード１０２０を大振幅
電流で駆動することにより送信光出力を増加させる場合
に比べ、広い周波数帯域幅を得ることができる。

【０１４２】さらに、光出力制御器１０２３により、光
出力信号が安定化されるので、光受信器１００４におい
て、信号識別エラーが生じることはない。

【０１４３】図１３は、クロック信号供給装置内の光受
信器１００４の構成図である。

【０１４４】本実施例では、光受信器１００４は、光ク
ロック信号を検出するフォトティテクタ１０３１、その
駆動回路１０３２、クロック周波数に対する帯域通過器
１０３３、信号識別器１０３４を有して構成される。

【０１４５】フォトティテクタ１０３１としては、例え
ば、小型かつ扱いが簡便なフォトダイオードを用いれば
良い。

【０１４６】フォトダイオードには、ｐｉｎ型フォトダ
イオード、光電流増幅作用を有するアバランシェ型フォ
トダイオード等がある。

【０１４７】図１２にて説明したように、十分な大きさ
の光クロック信号が供給される場合には、アバランシェ
型フォトダイオードよりも、製造が容易なｐｉｎフォト
ダイオードを採用する方が望ましい。

【０１４８】駆動回路１０３２もフォトダイオードに逆
バイアス電圧を印加するバイアス回路と、受光面に入射
した光クロック信号によって発生する光電流を増幅する
アンプ回路を有して構成される。

【０１４９】フォトダイオードの接合容量、印加電圧、
駆動回路１０３２の負荷抵抗等は、クロック周波数に対
して、十分な帯域幅を有するように設定される。

【０１５０】ｐｉｎ型フォトダイオードでは、通常、数
１０ＧＨｚの程度の帯域幅が得られるが、さらに広帯域
を必要とする場合には、受光面積、および、空乏層幅を
小さく設定すればよい。但し、これに応じて、フォトデ
ィテクタ１０３１に対する光伝送路１００５の光軸合せ
精度を上げ、駆動回路１０３２の増幅率を上げる必要が
ある。

【０１５１】帯域通過器１０３３は、例えばバンドパス
フィルタを用いれば良い。該フィルタは、例えばトラン
ジスタ、コンテンサ、抵抗等の各種の電子デバイスによ
り実現できるフィルタ回路を有して構成される。

【０１５２】該フィルタは、クロック周波数より、低域
または高域の周波数を有するノイズを除去する。ノイズ
に対して、光クッロク信号の出力が十分大きい場合に
は、設けなくても良い。

【０１５３】信号識別器１０３４は、帯域通過器１０３
３を通過してきた駆動回路１０３２の出力信号を所定の
信号レベルでスライスして、これにより所定の信号振幅
の電気クロック信号を取り出す回路である。

【０１５４】本第６実施域によれば、小型かつ簡便なフ
ォトティテクタ１０３３１によって、光クロック信号を
検出することが可能となる。

【０１５５】光受信器１００４は、分配先１００９の各
々に対して設けられるので、高密度環境下で用いる場合
は、小型であることが重要となる。

【０１５６】駆動器１０３２と信号識別器１０３４によ
って、フォトティテクタ１０３１が検出した光電流を電
気クロック信号に変換することができる。

【０１５７】帯域通過器１０３３は、検出電流のノイズ
を除去するので、分配先１００９に対して信頼良くクロ
ック信号を供給することができる。

【０１５８】このように、第５実施例および第６実施例
の手段を組み合わせることにより、小型かつ簡便な装置
で、１０ＧＨｚ程度の超高速のクロック信号を供給する
ことが可能となる。

【０１５９】図１４に、本発明の第７実施例を示す。

【０１６０】本実施例は、先述のクロック信号供給装置
を適用したプロセッサに関するものであり、図１４には
プロセッサの断面構造図が示されている。

【０１６１】ここでプロセッサとは、所定の信号処理を
行なう機能を有する装置のことを指している。

【０１６２】本実施例のプロセッサは、複数の半導体モ
ジユールを有して構成される。

【０１６３】図１４は、そのうちの１つのモジュールを
示したものである。

【０１６４】また、このようなプロセッサは、例えばメ
インフレームに内蔵され用いられる。図１４において、
半導体モジュールは、複数の半導体素子１１０１、配線
基板１１０３、１１０６および水冷ジャケット１１０等
を有して構成される。

【０１６５】ＬＳＩ回路が形成された半導体素子１１０
１、半田バンプ１１０２（ボール球のような微小な半田
の突起電極のことを称する）によってムライト系（セラ
ミクス材料系列の名称である）セラミクス配線基板１１
０３に接続され、集伝導率が高いＡ１Ｎキャップ（窒化
アルミ製キャップ）１１０４によってパッケージ封止さ
れている。

【０１６６】配線基板１１０３とキャップ１１０４を有
して構成されるパッケージは、半田バンプ１１０５によ
って、ムライト系多層セラミクス配線基板１１０６に接
続されている。また、図示していないが、モジュールの
入出力ピン１１０７は、多層プリント配線基板に接続さ
れている。

【０１６７】半導体素子１１０１の冷却には、ここでは
水冷方式を採用している。水冷ジャケット１１１０の水
路１１１１と、ベローズ１１０９に水を流すことによ
り、放熱フィン１１０８を介して半導体素子１１０１を
冷却する。水冷ジャケット１１１０とフレーム１１１２
は、多層セラミックス配線基板１１０６に封止固定され
ている。

【０１６８】水冷ジャケット１１１０、ベローズ１１０
９およびフレーム１１１２は、例えばコバール合金製で
あり、放熱フィン１１０８は、例えば窒化アルミ製であ
る。

【０１６９】分配先１００９である半導体モジュール
は、フォトダイオード１１２０と半導体素子１１２２を
有して構成される光受信器１００４と、半導体素子１１
２２から構成される位相調整器１０１０が備えられてい
る。

【０１７０】ｐｉｎ型ＩｎＧａＡｓ系フォトダイオード
１１２０は、半田バンプ１１２１によって、ＧａＡｓ系
半導体素子１１２２にフリップチップ接続されている。
半導体素子１１２２は、入出力ピン１１２６を介して配
線基板１１０６に接続されてる。

【０１７１】フォトダイオード１１２０と半導体素子１
１２２は、ベース１１２３、フレーム１１２５、ガラス
キャップ１１２４を有して構成されるパッケージに封止
されている。

【０１７２】パッケージは、熱伝導ブロック１１２７
と、水冷ジャケット１１１０を介して冷却される。

【０１７３】光送信器１００３から出力された、例えば
波長１.３（μｍ）の光クロック信号は、光伝送路１０
０５を経由して、光受信器１００４であるフォトダイオ
ード１１２０に供給される。光伝送路１００５は、光フ
ァイバ１１３０、１１３３、プリズム１１３５、レンズ
１１３６を有して構成される。

【０１７４】直径１２５μｍのシングルモード光ファイ
バ１１３０は、被覆１１３１によって保護されており、
先端にプラスチック成型の光コネクタ１１３２を備えて
いる。

【０１７５】光コネクタ１１３２は、プラスチック成型
のレセプタクル１１３４に、嵌合ピンを使用して接続さ
れる。

【０１７６】レセプタクル１１３４内の光ファイバ１１
３３を伝搬してきた光クロック信号は、ガラス製プリズ
ム１１３５によって、その光路が変換され、フレーム１
１１２に封止固定された製ガラスレンズ１１３６により
集光され、キャップ１１２４を透過してフォトダイオー
ド１１２０の受光面に入射する。

【０１７７】レセプタクル１１３４とプリズム１１３５
は、光軸合せを行なった後、フレーム１１１２に固定さ
れる。

【０１７８】フォトダイオード１１２０が検出した光に
より発生した光電流は、半導体素子１１２２に形成され
た光受信器１００４によって電気クロック信号に変換さ
れる。電気クロック信号は、同一の半導体素子１１２２
に形成されている位相調整器１０１０に供給される。

【０１７９】一方、基準信号生成器１００６から出力さ
れた位相基準信号は、電気インタコネクション１００８
を経由して半導体素子１１２２に供給される。電気イン
タコネクション１００８は、電気ケーブルとプリント配
線基板、入出力ピン１１０７、配線基板１１０６、入出
力ピン１１２６を有して構成される。

【０１８０】電気インタコネクション１００８の伝播遅
延時間は、各分配先１００９である半導体モジュールの
半導体素子１１２２に対して等しくなるよいに設定され
ている。

【０１８１】半導体素子１１２２の位相調整器１０１０
は、基準信号に対してクロック信号の位相合わせを行な
う。

【０１８２】位相調整されたクロック信号は、分配器１
０１４によって分周された多相クロック信号となる。多
相クロック信号は、入出力ピン１１２６、配線基板１１
０６、１１０３を介して、下位の分配先１０１５である
複数の半導体素子１１０１に供給される。

【０１８３】本第７実施例によれば、分配先１００９で
ある半導体モジュールの高密度の実装構造を妨げること
なく、光受信器１００４と位相調整器１０１０を備えだ
構成を実現できる。すなわち、半導体素子１１２２に備
えられた相位調整袋１０１０には、光伝送路１００５
（光ファイバ１１３０、レンズ１１３６等）および光受
信器１００４（フォトダイオード１１２０と半導体素子
１１２２）を経由してクロック信号が供給され、基準信
号生成器１００６から電気インタコネクション１００８
（配線基板１１０６、入出力ピン１１２６等）を経由し
て基準信号が供給される。

【０１８４】また、位相調整器１０１０によって調整さ
れたクロック信号は、半導体素子１１２２上に設けられ
ている分配器１０１４と配線基板１０６等を経由して下
位の分配先１０１５である複数の半導体素子１１０１に
供給される。

【０１８５】このようにして、半導体モジュール内の複
数の半導体素子１１０１に対して、所定の周波数と位相
の超高速クロック信号を供給することができる。

【０１８６】本第７実施例にて説明したプロセッサを用
い、多数の半導体素子１１１０１を同期動作させること
により、超高速大規模計算機を実現できる。

【０１８７】図１５は、本発明にかかる第８実施例のク
ロック信号供給装置を適用したプロセッサの断面構造図
である。第７実施例と異なり、分配先１００９である半
導体モジュールにおいて、一個のＯＥＩＣ（Optoelectr
onic Integrated Circuir)１１４０が光受信器１００４
および位相調整器１０１０を兼ね備えている。

【０１８８】ＧａＡｓ系ＯＥＩＣ１１４０には、ＭＳＭ
（Metal-semiconductor-Metal) 型フォトダイオード１
１４１とＦＥＴを有して構成される電子回路からなる光
受信器１００４と、同じくＦＥＴを有して構成される電
子回路からなる位相調整器１０１０が、同一基板上に形
成されている。

【０１８９】ＯＥＩＣ１１４０は、半導体素子１１０１
と同様にパッケージ封止され、キャップ１１０４と放熱
フィン１１０８を介して冷却されている。

【０１９０】さて、光送信器１００３から出力された、
例えば波長０.８（μｍ）の光クロック信号は、光伝送
路１００５を経由して、フォトダイオード１１４１に入
射される。

【０１９１】光伝送路１００５は、光ファイバ１１４３
およびレンズ１１４２を有して構成されている。

【０１９２】光ファイバ１１４３は、配線基板１１０６
を貫通するフェルール１１４４に覆われている。光ファ
ィバ１１４３とレンズ１１４２、および、レンズ１１４
２とフォトダイオード１１４１の光軸合せは、各々半田
バンプ１１０２、１１０５のセルフアライメント作用に
よって自動的に行われる。

【０１９３】つまり、容融半田の表面張力によって半田
バンプは、ボール形状になる。チップの位置が基板に対
してずれていると、半田バンプの形が歪むので、バンプ
自身が丸くなろうとして表面張力が働き、位置ずれが補
正されることになり、セルフアライメント作用が生じ
る。

【０１９４】図示していないが、モジュールが接続され
る多層プリント配線基板には、入出力ピン１１０７とフ
ェルール１１４４のコネクタがそれぞれ備えられてお
り、これらは同時に挿抜（モジュールのピンをプリント
配線基板に抜き差しすること）することが可能である。

【０１９５】基準信号は、基準信号生成器１００６から
電気インタコネクション１００８を経由してＯＥＩＣ１
１４０に供給される。電気インタコネクション１００８
は、電気ケーブルとプリント配線基板、入出力ピン１１
０７、配線基板１１０６、半田バンプ１１０２、１１０
５を有して構成される。

【０１９６】基準信号に基づいて、ＯＥＩＣ１１４０に
よって位相調整されたクロック信号は、分配器１０１４
と配線基板１１０６、１１０３を介して、下位の分配先
１０１５である複数の半導体素子１１０１に供給され
る。

【０１９７】本第８実施例によれば、光受信器１００４
および位相調整器１０１０が、ＯＥＩＣ１１４０内の同
一基板上に形成されており、低容量の半田バンプ１１０
２、１１０５によって、配線基板１１０３、１１０６に
接続されているため、第７実施例に比べ、一層広い周波
数帯域幅が得られる。

【０１９８】ＯＥＩＣ１１４０の位相調整器１０１０に
は、光伝送路１００５（光ファイバ１１４３等）および
光受信器１００４（本実施例では、ＯＥＩＣ１１４０）
を経由して光クロック信号が供給される。

【０１９９】基準信号は、電気インタコネクション１０
０８（配線基板１１０６、１１０３、半田バンプ１１０
５、１１０２等）を経由して位相調整器１０１０に供給
される。

【０２００】位相調整器１０１０において調整されたク
ロック信号は、分配器１０１４によって分配先１０１５
である複数の半導体素子１１０１に供給される。

【０２０１】第７実施例では、位相調整器１０１０の設
置位置が半導体モジュールのフレーム１１２１の近傍に
限られていたが、本第８実施例では、所望の位置に設置
することができる。

【０２０２】ＯＥＩＣ１１４０は、半導体素子１１０１
と共通のパッケージに収納されているので、実装構造に
適している。また、半田バンプ１１０２、１１０５のセ
ルフアライメント作用により、光伝送路１００５とフォ
トダイオード１１４１との複雑な光軸合せ作業を省略す
ることも可能である。

【０２０３】また、第７実施例における熱伝導冷却に比
べて、本第８実施例、水冷方式の冷却を採用しているた
め、効率良くＯＥＩＣ１１４０を冷却することが可能と
なる。

【０２０４】図１６は、本発明にかかる第９実施例のク
ロック信号供給装置を適用したプロセッサの断面構造図
である。

【０２０５】本実施例のプロセッサは、第７実施例、第
８実施例のモジュールに比べ、さらに高密度実装を可能
にすべく、複数のＳｉ−ｏｎ−Ｓｉモジュールを有して
構成している。

【０２０６】Ｓｉ−ｏｎ−Ｓｉは、シリコン製ＬＳＩチ
ップをシリコン製配線基板の上に接続する実装方式のこ
とをいう。

【０２０７】図１６において、Ｓｉ−ｏｎ−Ｓｉモジュ
ールは、複数のシリコン製半導体素子１２００およびシ
リコン製配線基板１２０５が、セラミクス配線基板１２
０７、水冷ジャケット１２１０を有して構成されてパッ
ケージに実装されている。

【０２０８】半導体素子１２００は、配線基板１２０５
にベアチップで搭載されるため、第７、第８実施例に比
べて、より高密度の実装が可能になり、大型のチップを
構成することができる。本実施例では、１つの半導体素
子１２００が、第一実施例におけるクロック信号の分配
所１００９に相当することになる。

【０２０９】半導体素子１２００には、ＬＳＩ回路とと
もに、光受信・位相調整器１２０１が、同一基板上に形
成されている。

【０２１０】半導体素子１２００は、半田バンプ１２０
２によって配線基板１２０５に接続されている。

【０２１１】配線基板１２０５には、光伝送路１００５
であるポリイミド（例えば、ジアミンとカルボン酸が、
イミド基によって直鎖状に重合した高分子構造体であ
る）系光導波路配線１２０３と、電気インタコネクショ
ン１００８であるＣｕ／ポリイミド多層配線層１２０４
が形成されている。光導波路配線１２０３は、例えば、
図１７においても示すように、半田バンプ１２０２間の
スペースに設けられているため、半導体素子１２００と
配線層１２０４の電気接続には支障は生じないる。

【０２１２】配線層１２０４は、ＴＡＢ（Tape Automat
ed Bonding) １２０６によって、ムライ系セラミクスの
配線基板１２０７に接続され、該配線基板１２０７は、
入出力ピン１２０８に接続されている。

【０２１３】半導体素子１２００は、第７、８実施例と
同様に、水冷ジャケット１２１０の水路１２１１に水を
注入することにより冷却できる。

【０２１４】半導体素子１２００は、水冷ジャケット１
２１０、フレーム１２１４および配線基板１２０７によ
って、封止されている。

【０２１５】光クロック信号は、光伝送路１００５を経
由して光受信・位相調整手段１２０１に供給される。光
受信・位相調整器１２０１が、リシコン製の半導体素子
１２００に形成されているので、シリコンのバンドギャ
ップを考慮して、光クロック信号の波長を１（μｍ）以
下に設定する。

【０２１６】光伝送路１００５は、フェルール１２０３
に覆われた光ファイバ１２１２と、光導波器配線１２０
３を有して構成される。

【０２１７】セラミクス製フェルール１２１３は、配線
層に対して取付け位置を調節したのち、フレーム１２１
４にて封止固定される。

【０２１８】フェルール１２１３を用いず、例えば１８
に示すように、配線基板１２０５に異方性エッチングに
よって形成したＶ溝１２２３を用いて、光ファイバ１２
１２のコア１２２４と光導波路配線１２０３を結合し、
光を伝播させることも可能である。

【０２１９】光導波路配線１２０３は、所定刊置に配置
されている光受信・位相調整器１２０１に光クロック信
号を導くため、例えば図１７に示すように光分岐器１２
２０、光路変換器１２２１等を備えた構成としている。

【０２２０】また、光導波路配線１２０３と光受信・位
相調整器１２０１は、例えば図１９に示すようなミラー
１２２２によって光結合を行なう機能を有していても良
い。

【０２２１】以上の光学デバイスの光軸合せは、例えば
半田バンプ１２０２のセルフアライメント作用によって
行われる。

【０２２２】さて、基準信号は、電気インタコネクショ
ン１００８を経由して位相調整器１２０１に供給され
る。

【０２２３】電気インタコネクション１００８は、入出
力ピン１２０８、配線基板１２０７、ＴＡＢ１２０６、
配線層１２０４を有して構成されている。

【０２２４】位相が調整されたクロック信号は、半導体
素子１２００の表面の配線層を介して、半導体素子１２
００内の分配分１０１５に供給される。

【０２２５】本第９実施例によれば、第７、第８実施例
よりさらに高密度実装された半導体モジュールにおいて
も、その実施形態が制限されること無く、各半導体素子
１２００の光受信・位相調整器１２０１には、光伝送路
１００５（光ファイバ１２１２、光導波路配線１２０３
等）によってクロック信号が供給され、電気インタコネ
クション１００８（配線基板１２０７、配線層１２０４
等）によって基準信号が供給される。

【０２２６】位相調整後のクロック信号は、光受信・位
相調整器１２０１から半導体素子１２００内部の分配先
１０１５に供給される。

【０２２７】このようにして、大型の半導体素子１２０
０内部に、所定の周波路と位相を有する超高速クロック
信号を分配することができる。

【０２２８】図２０は、本発明にかかる第１０実施例の
クロック信号供給装置を適用したプロセッサの断面構造
図である。

【０２２９】第１０実施例のプロセッサは、大面積のウ
ェハ・スケール・インタテグレーション（「ＷＳＩ」と
称する）素子１３００を有して構成される。

【０２３０】ＷＳＩ素子１３００は、ベース１３０６、
フレーム１３０３、１３０４、キャップ１３１０を有し
て構成されるモジュールに封止されている。

【０２３１】ＷＳＩ素子１３００上の複数の所定位置に
は、第４実施例に示したクロック信号の分配先１００９
が設けられている。

【０２３２】シリコン製ＷＳＩ素子１３００には、複数
個の光受信・位相調整器１３０１が、同一基板上に形成
されている。ＷＳＩ素子１３００は、ＴＡＢ１３０２に
よって、入出力ピン１３０５に接続されている。

【０２３３】Ｃｕ−Ｗ製セラミック製ベース１３０６に
は、ＷＳＩ素子１３００を冷却するため空冷フィンが形
成されている。

【０２３４】なお、ＷＳＩとは「Wafer-Scale-Integrat
ion」のことを言い、通常のＬＳＩチップは、半導体ウ
エハを切り出して製造するが、本ＷＳＩは、ウエハ全体
に回路が形成されることになる。

【０２３５】波長０.８（μｍ）の光クロック信号は、
光伝送路１００５を経由して、光受信・位相調整器１３
０１に供給される。

【０２３６】光伝送路１００５は、光ファイバ１３１５
と光導波路１３１１を有して構成される。

【０２３７】光コネクタ１３１６をレセプタクル１３１
４に接続することにより、光ファイイバ１３１５と光導
波路１３１１が結合され光が伝搬する。

【０２３８】ここで、光導波路１３１１は、ガラス製キ
ャップ１３１０上に設けられている。

【０２３９】光導波路１３１１を伝播する光クロック信
号は、例えばグレーティング・カップラ１３１２、１３
１３によって、光受信・位相調整器１３０１に分配され
る。

【０２４０】基準信号は、電気インタコネクション１０
０８を介して、光受信・位相調整器１３０１に供給され
る。電気インタコネクション１００８は、入出力ピン１
３０５、ＴＡＢ１３０２、ＷＳＩ素子１３００表面の配
線層を有して構成される。

【０２４１】光受信・位相調整器１３０１によって位相
調整されたクロック信号は、ＷＳＩ素子１３００内部の
分配先１０１５に供給される。

【０２４２】したがって、本実施例によれば、大面積の
ＷＳＩ素子１３００の複数の領域に、所定の周波数と位
相を有する超高速クロック信号を供給することができる
ことになる。

【０２４３】図２１は、本発明にかかる第１１実施例の
クロック信号供給装置を適用したプロセッサの断面構造
である。

【０２４４】本第１１実施例におけるプロセッサは、複
数のＷＳＩ素子１３２０界を有して構成される。

【０２４５】ＷＳＩ素子１３２０をスタック実装するこ
とにより、第１０実施例に比べ、一層規模の大きなＷＳ
Ｉモジユールを構成している。

【０２４６】各ＷＳＩ素子１３２０が、第４実施例にお
けるクロック信号の分配先１００９に相当する。

【０２４７】シリコン製ＷＳＩ素子１３２０の所定の位
置には、光受信器１００４と位相調整器１０１０が形成
される。

【０２４８】光受信器１００４は、シリコンにＩｎＰ系
半導体をヘテロエピタキシャル成長することによって製
造できる。

【０２４９】さらに、ＷＳＩ素子１３２０は、半田バン
プ１３２１により、シリコン製の配線基板１３２２に接
続されている。シリコン製の配線基板１３２２には、多
層配線層に加えて、ＷＳＩ素子１３２０を冷却するため
の水路が、異方性エッチングによって形成されている。

【０２５０】配線基板１３２２は、ＴＡＢ１３２３によ
って多層セラミクス配線基板１３２４に接続され、配線
基板１３２４は、他のＷＳＩ素子１３２０の配線基板１
３２４、または、多層セラミックス配線基板１３２６に
接続されている。フレーム１３２５、およびキャップ１
３２８は、配線基板１３２６に封止固定されている。

【０２５１】クロック発振器１００１が発生したクロッ
ク信号は、入出力ピン１３３３を介してＩｎＰ系のＯＥ
ＩＣ１３３０からなる光送信手段３に供給される。

【０２５２】ＯＥＩＣ１３３０から出力され光クロック
信号は、光伝送路１００５を伝播して、所定のＷＳＩ素
子１３２０に供給される。

【０２５３】光伝送路１００５は、ガラス製キャップ１
３２８、配線基板１３２２、複数枚のＷＳＩ素子１３２
０を有して構成される。

【０２５４】ＯＥＩＣ１３３０には、例えば面発光レー
ザダイオードと、その駆動回路が同一基板上に形成され
ており、パッケージ１３３１とキャップ１３２８により
封止され、放熱フィン１３３２により冷却される構成と
なっている。

【０２５５】なお、光クロック信号がシリコン製ＷＳＩ
素子１３２０およびシリコン製の配線基板１３２２を透
過す必要があるので、シリコンのバンドギャップを考慮
して、光クロック信号の波長を１.０（μｍ）以上に設
定する。

【０２５６】基準信号は、電気インタコネクション１０
０８を経由してＷＳＩ素子１３２０に供給される。

【０２５７】電気インタコネクション１００８は、入出
力ピン１３２７、配線基板１３２６、１３２４、ＴＡＢ
１３２３、配線基板１３２２、半田バンプ１３２１を有
して構成される。

【０２５８】基準信号に基づいて位相調整されたクロッ
ク信号は、ＷＳＩ素子１３２０内の分配先１０１５に供
給される。

【０２５９】したがって、本第１１実施例によれば、Ｗ
ＳＩ素子１３２０をスタック実装した大規模・高集積プ
ロセッサにおいて、所定のＷＳＩ素子１３２０の内部の
所定の領域に位相の揃った超高速クロック信号を供給す
ることができる。

【０２６０】図２２は、本発明にかかる第１２実施例の
クロック信号供給装置を適用したプロセッサの構造の斜
視図である。

【０２６１】本実施例においてプロセッサもＷＳＩ素子
１３４０を有して構成される。

【０２６２】図２２中の点線で示すわうに、ＷＳＩ素子
１３４０上に形成された回路、複数のマクロセルに分か
れている。このマクロセルが、第４実施例におけるクロ
ック信号の分配光１００９に相当する。

【０２６３】各マクロセルに光受信・位相調整回路１３
４３が形成されている。

【０２６４】ＷＳＩ素子１３４０の表面には、多層配線
層１３４１が形成され、更にその上に光導波路配線１３
４２が形成されている。

【０２６５】光クロック信号１３４４は、光導波路配線
１３４２によって分岐され、光受信・位相調整回路１３
４３に導かれる。

【０２６６】光受信・位相調整回路１３４３の表面の配
線層１３４１の一部には、貫通孔が形成されており、貫
通孔以外の部分には光導波路配線１３４２から漏れる放
射光が、回路に入射するのに防ぐために、光隔離手段と
してブラックマスク膜が形成されている。

【０２６７】基準信号は、配線層１３４１によって光受
信・位相整調回路１３４３に供給される。光受信・位相
調整回路１３４３により位相調整されたクロック信号
は、配線層１３４１を介してマクロセル内の配分先１０
１５に分配される。

【０２６８】したがって、本第１２実施例によれば、Ｗ
ＳＩ素子１３４０のマクロセル内部に、所定に位相を有
する超高速クロック信号を分配することができる。

【０２６９】以上、本発明を図面を参照して説明した
が、その要旨は、光によりクロック信号の周波数情報を
供給し、電気によりクロック信号の位相情報を供給する
ことによあり、本発明により、位相の揃った超高速クロ
ック信号を分配先に供給することが可能となる。

【０２７０】本要旨を満たす構成要件からなる実施例で
あれば、上記の実施例に限られないことは言までもな
い。

【０２７１】

【発明の効果】本発明の要件は半導体チップと配線基板
に対する光導波路配線の配置にある。配線基板としてシ
リコン基板の他、プリント基板、多層セラミクス基板な
どに対しても効果がある。使用目的に応じて、光導波路
材料として、例えば、ポリイミド、ガラス、半導体など
から選択し、導波構造やモードを設計することができ
る。また、実施例では配線基板の表面に光導波路配線を
形成したが、配線基板とは別個に製作した光導波路基板
を配線基板の上に搭載する方法、印刷、形成などの方法
によっても光導波路配線を設けることができる。

【０２７２】光接続手段の周波数帯域幅が電気接続手段
に比べ非常に広いので、１ＧＨｚを超えるクロック信号
を供給することができる。さらに、電気接続手段の伝搬
遅延時間は、光接続手段により容易に制御できるため、
位相基準信号によって位相ずれのないクロック信号を供
給することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の断面図。

【図２】図１のＡ−Ａ′線の断県図。

【図３】半導体装置の製造プロセスの図。

【図４】光導波路配線の構造の図。

【図５】光導波路配線の分岐または偏向方法を示す図。

【図６】配線基板と半導体チップの間の光接続に必要な
ミラーの構成を示す図。

【図７】ミラーを作成するためのホトリソグラフィー工
程を示す図。

【図８】光導波路配線を用いたクロック信号分配のため
の構成を示す本発明の第２実施例の断面図。

【図９】本発明の第２実施例の上面図。

【図１０】本発明の第３実施例の上面図。

【図１１】本発明の第４実施例のクロック信号供給装置
の構成図。

【図１２】本発明の第５実施例である光送信手段の構成
図。

【図１３】本発明の第６実施例である光受信手段の構成
図。

【図１４】本発明の第７実施例であるクロック信号供給
装置を適用したプロセッサの断面構造図。

【図１５】本発明の第８実施例であるクロック信号供給
装置を適用したプロセッサの断面積構造図。

【図１６】本発明の第９実施例であるクロック信号供給
装置を適用したプロセッサの断面構造図である。

【図１７】本発明の第８実施例である光配線手段を説明
するための上面構造図。

【図１８】本発明にかかる、他の光配線手段を示す斜視
構造図。

【図１９】本発明にかかる、他の光配線手段の説明図。

【図２０】本発明の第１０実施例であるクロック信号供
給装置を適用したプロセッサの断面構造図。

【図２１】本発明の第１１実施例であるクロック信号供
給装置を適用したプロセッサの断面構造図。

【図２２】本発明の第１２実施例であるクロック信号供
給装置を適用したプロセッサの断面構造図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者川田篤美東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者以頭博之東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体チップを配線基板にフリップチップ
接続した半導体装置において、前記半導体チップと前記配線基板を接続するための二次
元に配列された複数の電極体と、前記複数の電極体間のスペースに光導波路を備える半導
体装置。
【請求項２】前記光導波路の主面に垂直な方向に設けら
れた貫通孔の内に置かれた前記複数の電極体によって前
記半導体チップと前記配線基板フリップチップ接続され
る請求項１記載の半導体装置。
【請求項３】前記半導体チップは前記光導波路に接続さ
れる信号配線を有し、前記配線基板に接続される信号配
線および電源配線を有する請求項１記載の半導体装置。
【請求項４】受光素子およびクロック受信回路を備える
半導体チップ光導波路によってクロック信号を分配する
請求項１記載の半導体装置。
【請求項５】発光／受光素子および発光／受光回路を備
える半導体チップを光導波路によってバス接続する請求
項１記載の半導体装置。
【請求項６】前記電極体は金属バンプである請求項１記
載の半導体装置。
【請求項７】前記配線基板は、クロック信号を受け取り
前記光導波路へ導く光インタコネクションと、前記クロ
ック信号から分周された電気基準信号を受け取り前記複
数の電極体の一つに与える電気インタコネクションを有
し、前記半導体チップは、該分周生成された電気信号を所定
の分配先まで伝送する電気インタコネクションと、該電
気インタコネクションにて伝送される基準信号に基づい
て前記光インタコネクションから出力されるクロック信
号の位相の進みまたは遅れを調整して位相を揃え、下位
の分配先へ所定の周波数と位相を有するクロック信号を
出力する位相調整手段を有して構成される請求項１記載
の半導体装置。
【請求項８】前記光インタコネクションは、クロック発
振器から出力された電気クロック信号を光クロック信号
に変換する光送信手段と、前記光クロック信号を電気クロック信号に変換する光受
信手段と、前記光送信手段から前記光受信手段に前記光クロック信
号を供給する光伝送手段を備える請求項７記載の半導体
装置。
【請求項９】前記第一の周波数を有するクロック信号を
分周して、前記電気インタコネクションの周波数帯域幅
以下の基準信号を生成する基準信号生成手段を有する請
求項７記載の半導体装置。
【請求項１０】前記光送信手段は、前記光クロック信号
を発振するレーザダイオードと、前記電気クロック信号
を該レーザダイオードの駆動電流に変換する機能を有す
るレーザダイオード駆動手段を備える請求項８記載の半
導体装置。
【請求項１１】前記光送信手段は、前記光クロック信号
を増幅する光増幅手段を備えることを特徴とする請求項
８記載の半導体装置。
【請求項１２】前記光増幅手段は、光励起による希土類
元素ドープ光ファイバ増幅器および電流励起による半導
体光増幅器のいずれかである請求項１１記載の半導体装
置。
【請求項１３】前記光送信手段は、光クロック信号の信
号振幅を一定値に保持する機能を有する光出力制御手段
を備える請求項８記載の半導体装置。
【請求項１４】前記光出力制御手段は、オートパワーコ
ントロール回路である請求項１３記載の半導体装置。
【請求項１５】前記光受信手段は、前記光クロック信号
を検出すフォトディテクタと、該フォトディテクタに流
れる光電流信号を前記電気クロック信号に変換する機能
を有するフォトディテクタ駆動手段を備える請求項８記
載の半導体装置。
【請求項１６】前記フォトディテクタは、フォトダイオ
ードである請求項１５記載の半導体装置。
【請求項１７】前記光受信手段は、前記電気クロック信
号の周波数に体する帯域通過手段を備える請求項８記載
の半導体装置。
【請求項１８】前記帯域通過手段は、バンドパスフィル
タ回路である請求項１７記載の半導体装置。
【請求項１９】前記光伝送手段は、光ファイバおよび光
導波路のいずれかを有する請求項８記載の半導体装置。
【請求項２０】前記光伝送手段は、レンズ、ミラー、ホ
ログラム、およびプリズムのうち少なくとも一つを有し
て構成される請求項８記載の半導体装置。
【請求項２１】前記光伝送手段は、伝送された光クロッ
ク信号を分岐する光分岐手段を備える請求項８記載の半
導体装置。
【請求項２２】前記光分岐手段は、光ファイバ型スター
カップラ、光導波路型スターカップラ、およびビームス
プリッタのうち少なくとも一つを有する請求項２１記載
の半導体装置。
【請求項２３】前記光伝送手段は、光路変換手段、光集
束手段、および光隔離手段のうち少なくとも一つを備え
る請求項８記載の半導体装置。
【請求項２４】前記光路変換手段は、ミラー、プリズ
ム、およびグレーティングのうち少なくとも一つを有し
て構成され、また、前記光集束手段は、レンズ、およびグレーティン
グのうち少なくとも一つを有して構成され、さらに、前記光隔離手段は、パーティション、カバー、
およびマスクのうち少なくとも一つを有して構成される
請求項２３記載の半導体装置。
【請求項２５】前記光送信手段および光配線手段によ
り、前記光受信手段に照射される光クロック信号は、該
光クロック信号の周波数における最小受信光出力以上で
ある請求項８記載の半導体装置。
【請求項２６】ある周波数を有するクロック信号を発生
するクロック発振器と、前記クロック信号を光信号に変
換し、複数の所定分配先まで伝送し、伝送端にて電気信
号に変換する光インタコネクションと、前記クロック発
振器から発生されたクロック信号を分周し電気信号を生
成する基準信号生成手段と、該分周生成された電気信号
を前記複数の分配先まで伝送する電気インタコネクショ
ンと、前記光インタコネクションから出力される電気信
号の該電気インタコネクションにて伝送される基準信号
に基づいて位相の進みまたは遅れを調整して位相を揃
え、下位の分配先に、所定の周波数と位相を有するクロ
ック信号を出力する位相調整手段を有して構成されるク
ロック信号供給装置。
【請求項２７】前記光インタコネクションは、前記クロ
ック発振器から出力された電気クロック信号を光クロッ
ク信号に変換する光送信手段と、前記光クロック信号を
電気クロック信号に変換する光受信手段と、前記光送信
手段から前記光受信手段に前記光クロック信号を提供す
る光伝送手段を備える請求項２６記載のクロック信号供
給装置。
【請求項２８】前記光送信手段は、前記光クロック信号
を発振するレーザダイオードと、前記電気クロック信号
を該レーザダイオードの駆動電流に変換する機能を有す
るレーザダイオード駆動手段を備える請求項２７記載の
クロック信号供給装置。
【請求項２９】前記光伝送手段は配線基板上に設けられ
る光導波路を有し、前記光受信手段、前記位相調整手段
は半導チップ上に設けられており、前記電気インタコネクションは、前記配線基板と前記半
導体チップを電気的及び機械的に接続する複数バンプ手
段を有し前記光導波路は前記配線基板と前記半導体チッ
プの間において前記複数バンプ手段間のスペースによっ
て前記クロック発振器から前記半導体チップへ光クロッ
ク信号を供給するよう前記光送信手段と光受信手段間に
介在する請求項２７記載のクロック信号供給装置。
【請求項３０】前記光送信手段は、前記光クロック信号
を増幅する光増幅手段を備えることを特徴とする請求項
２７記載のクロック信号供給装置。
【請求項３１】前記光増幅手段は、光励起による希土類
元素ドープ光ファイバ増幅器および電流励起による半導
体光増幅器のいずれかである請求項３０記載のクロック
信号供給装置。
【請求項３２】前記光送信手段は、光クロック信号の信
号振幅を一定値に保持する機能を有する光出力制御手段
を備える請求項２７記載のクロック信号供給装置。
【請求項３３】前記基準信号生成手段は、前記第一の周
波数を有するクロック信号を分周して、前記電気インタ
コネクションの周波数帯域幅以下の基準信号を生成する
請求項２６記載のクロック信号供給装置。
【請求項３４】前記光受信手段および前記位相調整手段
は、各半導体モジュールに配置されるものであり、前記
光受信手段は、前記光分岐手段を介して分岐された光ク
ロック信号を検出し、各半導体モジュールに対して所定
の周波数と位相を有するクロック信号を供給する請求項
２９記載のクロック信号供給装置。
【請求項３５】該供給装置における光受信手段および位
相調整手段は、プロセッサを構成する半導体基板と同一
の基板上に設けた請求項３４記載のクロック信号供給装
置。