JP2002511656A - 集積回路において光学的クロックを分散する方法および装置 - Google Patents
集積回路において光学的クロックを分散する方法および装置Info
- Publication number
- JP2002511656A JP2002511656A JP2000544013A JP2000544013A JP2002511656A JP 2002511656 A JP2002511656 A JP 2002511656A JP 2000544013 A JP2000544013 A JP 2000544013A JP 2000544013 A JP2000544013 A JP 2000544013A JP 2002511656 A JP2002511656 A JP 2002511656A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- optical
- distribution network
- laser
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000003287 optical effect Effects 0.000 title claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 80
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 238000012937 correction Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06812—Stabilisation of laser output parameters by monitoring or fixing the threshold current or other specific points of the L-I or V-I characteristics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
- G06F1/105—Distribution of clock signals, e.g. skew in which the distribution is at least partially optical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18383—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with periodic active regions at nodes or maxima of light intensity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Optical Communication System (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lasers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
所望のクロック周波数でＩＲパルスを放出する構成となっているレーザ（５０３）を含む集積回路の時間を光学式に計る方法および装置。
Description
【０００１】 （発明の背景） （発明の分野） 本発明は、一般的に集積回路のクロッキングに関する。より詳細には、本発明
は集積回路における光学的クロック分散ネットワークに関する。
は集積回路における光学的クロック分散ネットワークに関する。
【０００２】 （関連技術の説明） 集積回路産業が今日直面している１つの課題は、クロック信号を集積回路ダイ
全体にわたって小さいクロック・スキューでもって分散するという問題である。
クロック・スキューはクロック・エッジのチップの様々な部分への到着時間の差
である。同期ディジタル論理はラッチング・データのために正確なクロックを必
要とする。理想的な同期論理はすべての回路に同時に到着するクロックに依拠す
る。回路が確実に動作するように最悪ケースのスキューに対して設計する必要が
あるので、クロック・スキューは回路の最大動作周波数を小さくする。集積回路
の大域クロック分散におけるクロック・スキューの主要な原因はダイ内のクロッ
ク分散の経路インピーダンスの変化である。したがって、クロック・スキューは
Ｈツリーのような等長クロック分散ネットワークでさえ生ずる。業界の有効な経
験則によれば、クロック・スキュー・バジット（ｃｌｏｃｋ ｓｋｅｗ ｂｕｄ
ｇｅｔ）はサイクル時間の約１０％である。したがって、１ＧＨｚのクロック周
波数（１ｎｓのサイクル時間に相当する）に対して、許容クロック・スキューは
１００ｐｓ以下である。ＶＬＳＩクロック周波数が１ＧＨｚを超えて大きくなる
につれて、クロック・スキューに対する要求がよりむずかしくなる。
全体にわたって小さいクロック・スキューでもって分散するという問題である。
クロック・スキューはクロック・エッジのチップの様々な部分への到着時間の差
である。同期ディジタル論理はラッチング・データのために正確なクロックを必
要とする。理想的な同期論理はすべての回路に同時に到着するクロックに依拠す
る。回路が確実に動作するように最悪ケースのスキューに対して設計する必要が
あるので、クロック・スキューは回路の最大動作周波数を小さくする。集積回路
の大域クロック分散におけるクロック・スキューの主要な原因はダイ内のクロッ
ク分散の経路インピーダンスの変化である。したがって、クロック・スキューは
Ｈツリーのような等長クロック分散ネットワークでさえ生ずる。業界の有効な経
験則によれば、クロック・スキュー・バジット（ｃｌｏｃｋ ｓｋｅｗ ｂｕｄ
ｇｅｔ）はサイクル時間の約１０％である。したがって、１ＧＨｚのクロック周
波数（１ｎｓのサイクル時間に相当する）に対して、許容クロック・スキューは
１００ｐｓ以下である。ＶＬＳＩクロック周波数が１ＧＨｚを超えて大きくなる
につれて、クロック・スキューに対する要求がよりむずかしくなる。
【０００３】 従来技術においては、大域クロック分散ネットワーク・クロック・スキューは
階層Ｈツリーの使用によって制御される。図１Ａは、クロック・スキューの影響
を少なくしたり除いたりするために高速集積回路で実施されるそのような階層Ｈ
ツリー・クロック分散ネットワーク１０１を示す図である。図１Ａに示されるよ
うに、クロック・ドライバ１０３は中央ノード１０５においてＨツリー・ネット
ワーク１０１をドライブするために使用される。Ｈツリー・ネットワーク１０１
は今日の複雑な高速集積回路においては膨大な容量となるので、クロック・ドラ
イバ１０３は、通常、そのＨツリー・ネットワーク１０１を十分にドライブする
ために非常に大きくなる。図１Ａに見られるように、ノード１０７、１０９、１
１１、および１１３の間に形成される“Ｈ”字状のクロック経路は、中央ノード
１０５とノード１０７、１０９、１１１、および１１３における“Ｈ”の周辺ポ
イントの各々との間に等しい長さを有する。したがって、Ｈツリー・ネットワー
ク１０１の単位長当りのクロック信号の均一伝播遅延を仮定すると、クロック・
ドライバ１０３からノード１０７、１０９、１１１、および１１３に供給される
クロック信号の間にクロック・スキューは無いはずである。
階層Ｈツリーの使用によって制御される。図１Ａは、クロック・スキューの影響
を少なくしたり除いたりするために高速集積回路で実施されるそのような階層Ｈ
ツリー・クロック分散ネットワーク１０１を示す図である。図１Ａに示されるよ
うに、クロック・ドライバ１０３は中央ノード１０５においてＨツリー・ネット
ワーク１０１をドライブするために使用される。Ｈツリー・ネットワーク１０１
は今日の複雑な高速集積回路においては膨大な容量となるので、クロック・ドラ
イバ１０３は、通常、そのＨツリー・ネットワーク１０１を十分にドライブする
ために非常に大きくなる。図１Ａに見られるように、ノード１０７、１０９、１
１１、および１１３の間に形成される“Ｈ”字状のクロック経路は、中央ノード
１０５とノード１０７、１０９、１１１、および１１３における“Ｈ”の周辺ポ
イントの各々との間に等しい長さを有する。したがって、Ｈツリー・ネットワー
ク１０１の単位長当りのクロック信号の均一伝播遅延を仮定すると、クロック・
ドライバ１０３からノード１０７、１０９、１１１、および１１３に供給される
クロック信号の間にクロック・スキューは無いはずである。
【０００４】 さらに図１Ａは、第１のレベル“Ｈ”の各周辺ノードにそれぞれ結合されるさ
らなる“Ｈ”字状階層レベルを有するＨツリー・ネットワーク１０１を示す。各
周辺ノード１１５はノード１０７から等距離の位置にあり、同様に各周辺ノード
１１７はノード１０９から等距離の位置にあり、各周辺ノード１１９はノード１
１１から、各周辺ノード１２１はノード１１３からそれぞれ等距離の位置にある
。したがって、１１５、１１７、１１９、および１２１と表示されるすべてのノ
ードからのクロック経路は、クロック・ドライバ１０３から等距離であるので、
クロック・ドライバ１０３からのクロック遅延はＨツリー・ネットワーク１０１
のすべての周辺ノードに等しくなるはずである。したがって、それらの間でクロ
ック・スキューは生じないはずである。このため、各ノード１１５、１１７、１
１９、および１２１はクロック信号に対する受信局として作動する構成とされ得
る。Ｈツリー・ネットワーク１０１の他の同様に構成されたノードにあってもク
ロック・スキューは無視できるほど小さいので、そのノード近くの集積回路の領
域のクロッキング要求に応える。
らなる“Ｈ”字状階層レベルを有するＨツリー・ネットワーク１０１を示す。各
周辺ノード１１５はノード１０７から等距離の位置にあり、同様に各周辺ノード
１１７はノード１０９から等距離の位置にあり、各周辺ノード１１９はノード１
１１から、各周辺ノード１２１はノード１１３からそれぞれ等距離の位置にある
。したがって、１１５、１１７、１１９、および１２１と表示されるすべてのノ
ードからのクロック経路は、クロック・ドライバ１０３から等距離であるので、
クロック・ドライバ１０３からのクロック遅延はＨツリー・ネットワーク１０１
のすべての周辺ノードに等しくなるはずである。したがって、それらの間でクロ
ック・スキューは生じないはずである。このため、各ノード１１５、１１７、１
１９、および１２１はクロック信号に対する受信局として作動する構成とされ得
る。Ｈツリー・ネットワーク１０１の他の同様に構成されたノードにあってもク
ロック・スキューは無視できるほど小さいので、そのノード近くの集積回路の領
域のクロッキング要求に応える。
【０００５】 集積回路がより大きく、より複雑に、そしてより高い周波数で動作するように
なるにしたがって、Ｈツリー・ネットワーク１０１のクロック・ラインはかなら
ずしも均一の特性インピーダンスを有しないので、クロック・スキューはＨツリ
ー・ネットワーク１０１でさえも挑戦的な問題であり続ける。その結果、各ノー
ド１１５、１１７、１１９、および１２１がクロック・ドライバ１０３から等距
離にあったとしても、Ｈツリー・ネットワーク１０１の経路を通って伝わるクロ
ック信号の不均一伝播遅延が有るかもしれない。したがって、Ｈツリー・クロッ
ク分散ネットワーク１０１の端ポイントで予測できないクロック・スキューが生
ずる。
なるにしたがって、Ｈツリー・ネットワーク１０１のクロック・ラインはかなら
ずしも均一の特性インピーダンスを有しないので、クロック・スキューはＨツリ
ー・ネットワーク１０１でさえも挑戦的な問題であり続ける。その結果、各ノー
ド１１５、１１７、１１９、および１２１がクロック・ドライバ１０３から等距
離にあったとしても、Ｈツリー・ネットワーク１０１の経路を通って伝わるクロ
ック信号の不均一伝播遅延が有るかもしれない。したがって、Ｈツリー・クロッ
ク分散ネットワーク１０１の端ポイントで予測できないクロック・スキューが生
ずる。
【０００６】 クロック・スキューに加えて、チップ上のクロック分散により集積回路内の貴
重なルーティングリソースが消費される。ルーティングリソースは、信号用に使
用し、それによって信号ルータビリティを改善する方がよい。集積回路設計者が
考慮すべきさらなる事柄は、従来技術の大域クロック分散ネットワークが、消費
電力とともに集積回路のダイ面積を増大させるということである。例えば、今日
の高速集積回路チップ上の大域クロック分散は、通常チップ電力の約１０％の割
合を占める。
重なルーティングリソースが消費される。ルーティングリソースは、信号用に使
用し、それによって信号ルータビリティを改善する方がよい。集積回路設計者が
考慮すべきさらなる事柄は、従来技術の大域クロック分散ネットワークが、消費
電力とともに集積回路のダイ面積を増大させるということである。例えば、今日
の高速集積回路チップ上の大域クロック分散は、通常チップ電力の約１０％の割
合を占める。
【０００７】 集積回路全体にクロック信号を分散する他の従来技術が調査された。これらの
従来技術のうちのいくつかは図１Ｂに示される光学式クロック分散ネットワーク
１５１を含む。チップ外の光源１５３は光学式クロック信号１５５を発生する。
この光学式クロック信号１５５は、ホログラム１５７によって分割され、分割ビ
ーム１５９および１６１となる。集積回路ダイ１７１の表面１７９の検出器１６
３および１６５にこれらの分割ビーム１５９および１６１が直接付与され、それ
ぞれ受取られる。クロック信号１６７は検出器１６３によって発生され、クロッ
ク信号１６９は検出器１６５によって発生される。そのときクロック信号はチッ
プ上の金属配線を使用して検出器１６３および１６５から局部的に分散されるの
で、クロック信号１６７および１６９は集積回路のそれぞれの領域をクロックす
るのに利用できる。
従来技術のうちのいくつかは図１Ｂに示される光学式クロック分散ネットワーク
１５１を含む。チップ外の光源１５３は光学式クロック信号１５５を発生する。
この光学式クロック信号１５５は、ホログラム１５７によって分割され、分割ビ
ーム１５９および１６１となる。集積回路ダイ１７１の表面１７９の検出器１６
３および１６５にこれらの分割ビーム１５９および１６１が直接付与され、それ
ぞれ受取られる。クロック信号１６７は検出器１６３によって発生され、クロッ
ク信号１６９は検出器１６５によって発生される。そのときクロック信号はチッ
プ上の金属配線を使用して検出器１６３および１６５から局部的に分散されるの
で、クロック信号１６７および１６９は集積回路のそれぞれの領域をクロックす
るのに利用できる。
【０００８】 従来技術による光学式クロック分散の主な問題は、それをＣｏｎｔｒｏｌ Ｃ
ｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）実装チップ（時とし
て、フリップ・チップと呼ばれる）およびＣ４／ＭＣＭ（マルチ・チップ・モジ
ュール）のような先進パッケージング技術に対して実装する上での問題である。
図２ＢはＣ４実装チップ２５１の説明図である。Ｃ４は、今日のワイヤ・ボンド
・パッケージで使用されるようなインダクタンスが大きいボンド・ワイヤを無く
して、チップ２５５とパッケージ２６１の間にボール・ボンド１５３を使用する
ことによって、高密度でインダクタンスが小さい接続を与える今後の高周波数チ
ップが選択するパッケージングである。図２Ａは今日のワイヤ・ボンド・パッケ
ージで使用するチップ２０１の説明図である。図２Ａに示されるように、ワイヤ
・ボンド２０３はパッケージ２１１とチップ２０５との間を接続するために使用
される。Ｃ４パッケージングに対して、チップの表面はもはやアクセスできず、
そして従来技術の光学的ルーティングでは、ルーティングはパッケージ自体に集
積化される必要があるだろう。これによって電気的および光学的双方のルーティ
ングを目下有する必要があるＣ４基板の設計に非常に複雑な制約が加わる。
ｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）実装チップ（時とし
て、フリップ・チップと呼ばれる）およびＣ４／ＭＣＭ（マルチ・チップ・モジ
ュール）のような先進パッケージング技術に対して実装する上での問題である。
図２ＢはＣ４実装チップ２５１の説明図である。Ｃ４は、今日のワイヤ・ボンド
・パッケージで使用されるようなインダクタンスが大きいボンド・ワイヤを無く
して、チップ２５５とパッケージ２６１の間にボール・ボンド１５３を使用する
ことによって、高密度でインダクタンスが小さい接続を与える今後の高周波数チ
ップが選択するパッケージングである。図２Ａは今日のワイヤ・ボンド・パッケ
ージで使用するチップ２０１の説明図である。図２Ａに示されるように、ワイヤ
・ボンド２０３はパッケージ２１１とチップ２０５との間を接続するために使用
される。Ｃ４パッケージングに対して、チップの表面はもはやアクセスできず、
そして従来技術の光学的ルーティングでは、ルーティングはパッケージ自体に集
積化される必要があるだろう。これによって電気的および光学的双方のルーティ
ングを目下有する必要があるＣ４基板の設計に非常に複雑な制約が加わる。
【０００９】 従来技術の光学的分散ネットワーク１５１が有する別の重要な問題は、検出器
１６３および１６５を集積回路１７１の表面１７９から分割ビーム１５９および
１６１が直線的に見通せる位置（見通し直線）に配置するという要求が、通常５
つ以上の金属配線層を利用する今日の集積回路では挑戦的な仕事であるというこ
とである。多数の金属配線層の積み重ねでは、分割ビーム１５９および１６１と
検出器１６３および１６５の間に見通し線をルーティング輻輳を招くことなく生
成することは、非常に挑戦的な仕事になる。これは、見通し線はｐｎ接合検出器
上のいかなるレベルの配線にも金属ルーティングがあってはならないということ
を意味するからである。したがって、ｐｎ接合検出器はルーティングの障害とな
り、検出器の数が増加するにつれて、これは一般に製造上の歩留まりおよび性能
を低下させるダイの大きさの増加につながる。
１６３および１６５を集積回路１７１の表面１７９から分割ビーム１５９および
１６１が直線的に見通せる位置（見通し直線）に配置するという要求が、通常５
つ以上の金属配線層を利用する今日の集積回路では挑戦的な仕事であるというこ
とである。多数の金属配線層の積み重ねでは、分割ビーム１５９および１６１と
検出器１６３および１６５の間に見通し線をルーティング輻輳を招くことなく生
成することは、非常に挑戦的な仕事になる。これは、見通し線はｐｎ接合検出器
上のいかなるレベルの配線にも金属ルーティングがあってはならないということ
を意味するからである。したがって、ｐｎ接合検出器はルーティングの障害とな
り、検出器の数が増加するにつれて、これは一般に製造上の歩留まりおよび性能
を低下させるダイの大きさの増加につながる。
【００１０】 したがって、必要とされることは従来技術の問題を克服するクロック分散ネッ
トワークである。そのようなクロック分散ネットワークは、Ｃ４（フリップ・チ
ップ）およびＣ４／ＭＣＭパッケージングに実装される高速かつ高電力集積回路
に最小クロック・スキューを与えるとともに、これらのパッケージに対する裏側
のヒート・シンクアタッチメントと完全に適合する。第２に、クロック分散ネッ
トワークは、大域ネットワークの大容量性負荷を無くすことによって、大域クロ
ック分散による電力消費を減らすだろう。さらに、そのようなクロック分散ネッ
トワークはチップ上の信号ルーティングに障害を与えないし、集積回路チップが
大きさや複雑さを増加し増加するクロック周波数で動作するときにスキューの小
さいクロック分散を提供できる。
トワークである。そのようなクロック分散ネットワークは、Ｃ４（フリップ・チ
ップ）およびＣ４／ＭＣＭパッケージングに実装される高速かつ高電力集積回路
に最小クロック・スキューを与えるとともに、これらのパッケージに対する裏側
のヒート・シンクアタッチメントと完全に適合する。第２に、クロック分散ネッ
トワークは、大域ネットワークの大容量性負荷を無くすことによって、大域クロ
ック分散による電力消費を減らすだろう。さらに、そのようなクロック分散ネッ
トワークはチップ上の信号ルーティングに障害を与えないし、集積回路チップが
大きさや複雑さを増加し増加するクロック周波数で動作するときにスキューの小
さいクロック分散を提供できる。
【００１１】 （発明の概要） 半導体内の集積回路を光学的にクロッキングする方法および装置が記述されて
いる。１つの実施形態においては、レーザは、レーザ・パルスをクロック周波数
で半導体内に配置されるｐｎ接合中に半導体の裏面を通して放出する構成となっ
ている。ｐｎ接合に結合される電流・電圧変換器はｐｎ接合内で発生する光電流
をクロック信号に変換し、クロック信号は集積回路の領域をクロッキングする構
成となっている。本発明の他の特徴および利益は、以下に記載される詳しい説明
、図、およびクレームから明らかになるだろう。
いる。１つの実施形態においては、レーザは、レーザ・パルスをクロック周波数
で半導体内に配置されるｐｎ接合中に半導体の裏面を通して放出する構成となっ
ている。ｐｎ接合に結合される電流・電圧変換器はｐｎ接合内で発生する光電流
をクロック信号に変換し、クロック信号は集積回路の領域をクロッキングする構
成となっている。本発明の他の特徴および利益は、以下に記載される詳しい説明
、図、およびクレームから明らかになるだろう。
【００１２】 本発明を添付の図面において例として示すが、限定として示すものではない。
【００１３】 （詳細な説明） 半導体内の集積回路を光学的にクロッキングする方法および装置が開示されて
いる。次の説明において、多数の具体的で明確な細部が本発明の完全な理解を与
えるために記載される。しかし、具体的で明確な細部は本発明を実行するために
使用する必要がないことは当業者にとって明らかであろう。また、周知の材料ま
たは方法については、本発明を曖昧にするのを避けるために詳細に述べない。
いる。次の説明において、多数の具体的で明確な細部が本発明の完全な理解を与
えるために記載される。しかし、具体的で明確な細部は本発明を実行するために
使用する必要がないことは当業者にとって明らかであろう。また、周知の材料ま
たは方法については、本発明を曖昧にするのを避けるために詳細に述べない。
【００１４】 本発明は、モード・ロックされるかまたは変調された赤外または可視レーザで
光学的クロック信号を半導体の裏面を通して導入し、光をシリコン基板を通して
集積チップ回路に埋め込まれたｐｎ接合受信器に集束させることによって集積回
路をクロッキングする方法および装置を提供する。本発明は、従来のＣＭＯＳプ
ロセスおよびＣ４パッケージング技術を妨害せずに使用され得る光学技術を使用
する利点を含む。本発明によって使用されるビーム分割および集束素子はシリコ
ンとは別の光学素子中に組み込まれる可能性があり、または光学的導波管がシリ
コン裏面上に配置されるかミクロ機械加工される可能性がある。本発明のマスタ
レーザからｐｎ接合光受信器への等経路長を確保することによって、クロック周
波数が増加し続けるときに大域クロック分散ネットワークにおいて生ずるクロッ
ク・スキューのその部分は本発明によって最小化され得る。シリコン・チップ内
の大域クロック分散ネットワークをここに述べられている光学的クロック分散ネ
ットワークと置換することによって、チップ面積およびチップ電力消費も節約さ
れ得る。従来技術で大域クロック・ルーティングのために使用されていたシリコ
ン・チップ領域を設けなくとも良くなるので、集積回路ダイの大きさを小さくす
ることができる。クロック分散は本発明ではシリコンとパッケージから切り離さ
れているので、クロック分散は光学技術を利用するように拡張可能となる。
光学的クロック信号を半導体の裏面を通して導入し、光をシリコン基板を通して
集積チップ回路に埋め込まれたｐｎ接合受信器に集束させることによって集積回
路をクロッキングする方法および装置を提供する。本発明は、従来のＣＭＯＳプ
ロセスおよびＣ４パッケージング技術を妨害せずに使用され得る光学技術を使用
する利点を含む。本発明によって使用されるビーム分割および集束素子はシリコ
ンとは別の光学素子中に組み込まれる可能性があり、または光学的導波管がシリ
コン裏面上に配置されるかミクロ機械加工される可能性がある。本発明のマスタ
レーザからｐｎ接合光受信器への等経路長を確保することによって、クロック周
波数が増加し続けるときに大域クロック分散ネットワークにおいて生ずるクロッ
ク・スキューのその部分は本発明によって最小化され得る。シリコン・チップ内
の大域クロック分散ネットワークをここに述べられている光学的クロック分散ネ
ットワークと置換することによって、チップ面積およびチップ電力消費も節約さ
れ得る。従来技術で大域クロック・ルーティングのために使用されていたシリコ
ン・チップ領域を設けなくとも良くなるので、集積回路ダイの大きさを小さくす
ることができる。クロック分散は本発明ではシリコンとパッケージから切り離さ
れているので、クロック分散は光学技術を利用するように拡張可能となる。
【００１５】 本発明の一実施形態において、チップ外の赤外レーザは、光学的クロックとし
て所望のクロック周波数で赤外レーザ・パルスを発生し放出する構成となってい
る。シリコンは赤外レーザ光に対して部分的に透過性であるので、レーザ・パル
スはシリコンを貫くように設定されて、光電流を生成するためにシリコン内に配
置されるｐｎ接合を含む受信ステーションに集束され得る。高濃度にドープされ
たシリコンは丁度シリコンの禁制帯幅あたりの波長の赤外線に対して部分的に透
過性であることが理解される。特に、室温における真性シリコンの禁制帯幅は１
．１１ｅＶである。高濃度のドーピングによって禁制帯幅は約１００ｍｅＶだけ
小さくなって１．０１ｅＶとなる。
て所望のクロック周波数で赤外レーザ・パルスを発生し放出する構成となってい
る。シリコンは赤外レーザ光に対して部分的に透過性であるので、レーザ・パル
スはシリコンを貫くように設定されて、光電流を生成するためにシリコン内に配
置されるｐｎ接合を含む受信ステーションに集束され得る。高濃度にドープされ
たシリコンは丁度シリコンの禁制帯幅あたりの波長の赤外線に対して部分的に透
過性であることが理解される。特に、室温における真性シリコンの禁制帯幅は１
．１１ｅＶである。高濃度のドーピングによって禁制帯幅は約１００ｍｅＶだけ
小さくなって１．０１ｅＶとなる。
【００１６】 図３は、本発明の教示にもとづく受信ステーション３０１の部分を示し、それ
は半導体３０７内に配置されるｐｎ接合３０３を含む。本発明の一実施形態にお
いて、半導体３０７はシリコンから製造される。集積回路の裏面３０５が露出さ
れる半導体３０７はＣ４実装集積回路の一部分である。この結果、赤外レーザ・
パルス３０９は半導体３０７の裏面３０５を通してｐｎ接合３０３に集束され得
る。レーザ・パルス３０９からのエネルギーがｐｎ接合３０３に集束される結果
、以下に述べるように、本発明の教示にもとづいて電圧に、そして最後にクロッ
ク信号に変換される光電流が生成される。本発明の一実施形態において、レーザ
・パルス３０９は光学的に分割されて、半導体３０７の裏面３０５を通して多数
の同様に構成されるｐｎ接合３０３に集束される。
は半導体３０７内に配置されるｐｎ接合３０３を含む。本発明の一実施形態にお
いて、半導体３０７はシリコンから製造される。集積回路の裏面３０５が露出さ
れる半導体３０７はＣ４実装集積回路の一部分である。この結果、赤外レーザ・
パルス３０９は半導体３０７の裏面３０５を通してｐｎ接合３０３に集束され得
る。レーザ・パルス３０９からのエネルギーがｐｎ接合３０３に集束される結果
、以下に述べるように、本発明の教示にもとづいて電圧に、そして最後にクロッ
ク信号に変換される光電流が生成される。本発明の一実施形態において、レーザ
・パルス３０９は光学的に分割されて、半導体３０７の裏面３０５を通して多数
の同様に構成されるｐｎ接合３０３に集束される。
【００１７】 本発明の一実施形態において、ネオジム・イットリウム・フッ化リチウム（Ｎ
ｄ：ＹＬＦ）レーザが使用されて、それは１．０５４μｍの波長および約１．１
７８ｅＶのエネルギーを有する光子を発生する。したがって、赤外レーザからの
Ｎｄ：ＹＬＦ光子は、シリコンを通って裏面からＣ４実装チップの回路に埋め込
まれる光受信ダイオードまたはｐｎ接合にまっすぐに伝送され得る。レーザ照射
はシリコンを貫いて、ｐｎ接合において光電流を発生する。本発明の一実施形態
において、１．０６μｍの波長を有するレーザ光子の約１〜２％が、厚さが約７
２０μｍである基板を通ると測定されている。
ｄ：ＹＬＦ）レーザが使用されて、それは１．０５４μｍの波長および約１．１
７８ｅＶのエネルギーを有する光子を発生する。したがって、赤外レーザからの
Ｎｄ：ＹＬＦ光子は、シリコンを通って裏面からＣ４実装チップの回路に埋め込
まれる光受信ダイオードまたはｐｎ接合にまっすぐに伝送され得る。レーザ照射
はシリコンを貫いて、ｐｎ接合において光電流を発生する。本発明の一実施形態
において、１．０６μｍの波長を有するレーザ光子の約１〜２％が、厚さが約７
２０μｍである基板を通ると測定されている。
【００１８】 図４は本発明の教示にもとづく受信ステーション４０１の説明図であり、それ
は半導体内に配置される光検出器４０７を含み、レーザ・パルス４０３は半導体
の裏面４０５を通して光検出器４０７に集束される。レーザ・パルス４０３を受
けて、電流・電圧変換器４１１によって電圧Ｖ（符号４１３）に変換される光電
流Ｉ（４０９）が発生する。電圧Ｖ（４１３）はバッファ４１５でバッファリン
グされてクロック信号４１７となる。本発明の一実施形態において、光検出器４
０７は半導体内に配置されるｐｎ接合である。複数の受信ステーション４０１は
集積回路ダイ全体にわたり分散されて集積回路の指定された領域をクロッキング
するためにクロック信号４１７を生成する。本発明の一実施形態において、クロ
ック信号４１７は集積回路の受信ステーション４０１付近の領域をクロッキング
する。クロック信号４１７を発生する複数の受信ステーション４０１を設けるこ
とによって、クロックは集積回路全体にわたり最小のクロック・スキューで光学
的に分散され得る。
は半導体内に配置される光検出器４０７を含み、レーザ・パルス４０３は半導体
の裏面４０５を通して光検出器４０７に集束される。レーザ・パルス４０３を受
けて、電流・電圧変換器４１１によって電圧Ｖ（符号４１３）に変換される光電
流Ｉ（４０９）が発生する。電圧Ｖ（４１３）はバッファ４１５でバッファリン
グされてクロック信号４１７となる。本発明の一実施形態において、光検出器４
０７は半導体内に配置されるｐｎ接合である。複数の受信ステーション４０１は
集積回路ダイ全体にわたり分散されて集積回路の指定された領域をクロッキング
するためにクロック信号４１７を生成する。本発明の一実施形態において、クロ
ック信号４１７は集積回路の受信ステーション４０１付近の領域をクロッキング
する。クロック信号４１７を発生する複数の受信ステーション４０１を設けるこ
とによって、クロックは集積回路全体にわたり最小のクロック・スキューで光学
的に分散され得る。
【００１９】 本発明の一実施形態において、周知の回路技術を使用して、光電流Ｉ（４０９
）を電圧Ｖ（４１３）に変換し、そしてＶ４１３をバッファリングしてクロック
信号４１７を発生する。実際のチップ・スキューはダイを横切る受信ステーショ
ン４０１の整合度によって部分的に決定されるので、光検出器４０７、電流・電
圧変換器４１１、およびバッファ４１５は感度とジッタについて最適化される。
さらに、各局部バッファリング段が追加のクロック・スキューをそれ相応に発生
させるので、各受信ステーション４０１で使用される局部バッファリング量は実
際のクロック・スキューに影響する。
）を電圧Ｖ（４１３）に変換し、そしてＶ４１３をバッファリングしてクロック
信号４１７を発生する。実際のチップ・スキューはダイを横切る受信ステーショ
ン４０１の整合度によって部分的に決定されるので、光検出器４０７、電流・電
圧変換器４１１、およびバッファ４１５は感度とジッタについて最適化される。
さらに、各局部バッファリング段が追加のクロック・スキューをそれ相応に発生
させるので、各受信ステーション４０１で使用される局部バッファリング量は実
際のクロック・スキューに影響する。
【００２０】 図５は、ここに記述される本発明の教示にもとづく光学的クロック分散ネット
ワーク５０１の説明図である。マスタ・レーザ５０３は、マスタ・レーザ・パル
ス５０５を所望のクロック周波数で放出する構成となっている。光学素子５０７
はマスタ・レーザ・パルス５０５を受取り、図５に示されるように分割レーザ・
パルス５０９Ａ〜Ｊを発生する。本発明の一実施形態において、光学素子５０７
は、周知の技術を使用して、分割するとともに平行にして分割レーザ・ビーム５
０９Ａ〜Ｊを生成し、ｐｎ接合５１５Ａ〜Ｊに、Ｃ４実装集積回路の半導体５１
３の裏面５１１を通過させて、集束させる。各ｐｎ接合５１５Ａ〜Ｊは図３およ
び図４に描かれたものと類似の受信ステーションに別々に含まれる。したがって
、別個のクロック信号が各ｐｎ接合５１５Ａ〜Ｊによって発生されて、そのため
に集積回路内の回路の特定の領域をクロッキングするために使用される。
ワーク５０１の説明図である。マスタ・レーザ５０３は、マスタ・レーザ・パル
ス５０５を所望のクロック周波数で放出する構成となっている。光学素子５０７
はマスタ・レーザ・パルス５０５を受取り、図５に示されるように分割レーザ・
パルス５０９Ａ〜Ｊを発生する。本発明の一実施形態において、光学素子５０７
は、周知の技術を使用して、分割するとともに平行にして分割レーザ・ビーム５
０９Ａ〜Ｊを生成し、ｐｎ接合５１５Ａ〜Ｊに、Ｃ４実装集積回路の半導体５１
３の裏面５１１を通過させて、集束させる。各ｐｎ接合５１５Ａ〜Ｊは図３およ
び図４に描かれたものと類似の受信ステーションに別々に含まれる。したがって
、別個のクロック信号が各ｐｎ接合５１５Ａ〜Ｊによって発生されて、そのため
に集積回路内の回路の特定の領域をクロッキングするために使用される。
【００２１】 図５で理解され得るように、集積回路のクロックはチップ全体にわたって光学
的に分散されて、それによってシリコンからのクロック分散ネットワークを解消
し、したがって図１で論じられたＨツリー・ネットワーク１０１のような従来技
術によるクロック分散ネットワークに関連する問題を解消する。
的に分散されて、それによってシリコンからのクロック分散ネットワークを解消
し、したがって図１で論じられたＨツリー・ネットワーク１０１のような従来技
術によるクロック分散ネットワークに関連する問題を解消する。
【００２２】 さらに、クロック信号を半導体５１３の裏面５１１を通して光学的に分散する
ことによって、図１Ｂに示される従来技術による光学的クロック分散ネットワー
ク１５１に関連する問題と複雑さが避けられる。特に、ここに記述された光学的
クロック分散ネットワーク５０１はチップ信号ルーティングを妨害しない。従来
技術に比べて、ｐｎ接合５１５Ａ〜Ｊへのアクセスは金属配線またはパッケージ
基板によって妨げられないので、本発明においてｐｎ接合５１５Ａ〜Ｊへの見通
し線を設けることは、同じ複雑なルーティング要求および従来技術による光学的
クロック分散ネットワーク１５１の金属配線１７３の輻輳をもたらさない。
ことによって、図１Ｂに示される従来技術による光学的クロック分散ネットワー
ク１５１に関連する問題と複雑さが避けられる。特に、ここに記述された光学的
クロック分散ネットワーク５０１はチップ信号ルーティングを妨害しない。従来
技術に比べて、ｐｎ接合５１５Ａ〜Ｊへのアクセスは金属配線またはパッケージ
基板によって妨げられないので、本発明においてｐｎ接合５１５Ａ〜Ｊへの見通
し線を設けることは、同じ複雑なルーティング要求および従来技術による光学的
クロック分散ネットワーク１５１の金属配線１７３の輻輳をもたらさない。
【００２３】 本発明の一実施形態において、分割レーザ・ビーム５０９Ａ〜Ｊを通ってｐｎ
接合５１５Ａ〜Ｊに至るマスタ・レーザ・ビーム５０５の経路長は、すべて等し
い長さにされて、各ｐｎ接合５１５Ａ〜Ｊ間のいかなるクロック・スキューも最
小にする。別の実施形態において、光学素子５０７内により長い光学経路長を実
装することで光学信号を故意に遅延することによって、抑制されたスキューが本
発明によって容易に達成される。本発明のさらに別の実施形態において、光学素
子５０７はレーザ５０３に光ファイバによって接続される。本発明の別の実施形
態において、光学素子５０７は基板５１３のシリコンとヒート・シンク（示され
ていない）の間に配置される。その実施形態において、光学素子５０７は、熱が
集積回路ダイから十分に放散される周知の技術を使用してシリコンとヒート・シ
ンクの間に挟まれる。
接合５１５Ａ〜Ｊに至るマスタ・レーザ・ビーム５０５の経路長は、すべて等し
い長さにされて、各ｐｎ接合５１５Ａ〜Ｊ間のいかなるクロック・スキューも最
小にする。別の実施形態において、光学素子５０７内により長い光学経路長を実
装することで光学信号を故意に遅延することによって、抑制されたスキューが本
発明によって容易に達成される。本発明のさらに別の実施形態において、光学素
子５０７はレーザ５０３に光ファイバによって接続される。本発明の別の実施形
態において、光学素子５０７は基板５１３のシリコンとヒート・シンク（示され
ていない）の間に配置される。その実施形態において、光学素子５０７は、熱が
集積回路ダイから十分に放散される周知の技術を使用してシリコンとヒート・シ
ンクの間に挟まれる。
【００２４】 上に論じたように、光学素子５０７は、周知の技術を使用してレーザ・ビーム
５０９Ａ〜Ｊを分割し平行にして、ｐｎ接合５１５Ａ〜Ｊに集束する。一実施形
態において、光学素子５０７は、レーザ・パワーを分割しそれを分散しｐｎ接合
５１５Ａ〜Ｊに集束するのに使用されるファイバ光学系を含む。この実施形態は
、シリコンへの光結合を最大にするためにファイバ光学素子の端における個別の
マイクロレンズおよびシリコン／空気屈折率のいかなる所要整合も含む。
５０９Ａ〜Ｊを分割し平行にして、ｐｎ接合５１５Ａ〜Ｊに集束する。一実施形
態において、光学素子５０７は、レーザ・パワーを分割しそれを分散しｐｎ接合
５１５Ａ〜Ｊに集束するのに使用されるファイバ光学系を含む。この実施形態は
、シリコンへの光結合を最大にするためにファイバ光学素子の端における個別の
マイクロレンズおよびシリコン／空気屈折率のいかなる所要整合も含む。
【００２５】 別の実施形態において、コンピュータによって発生するホログラムが使用され
て各分割レーザ・ビーム５０９Ａ〜Ｊを発生させることができる。本発明のさら
に別の実施形態において、光学素子５０７は、赤外レーザ光を分割し集束するた
めに、シリコン裏面上でじかにエッチ・フェーズ・ホログラム格子を含む。この
実施形態は、使用される製造プロセスのリトグラフの位置決め精度で受信器のフ
ァンアウト・ビームを自動調整するという長所を持っている。本発明の別の実施
形態において、光学素子５０７は、レーザ・ビーム５０９Ａ〜Ｊを分割し平行に
して、ｐｎ接合５１５Ａ〜Ｊに集束するためにガラスまたはポリマーから製造さ
れる導波管をシリコン裏面上に含む。
て各分割レーザ・ビーム５０９Ａ〜Ｊを発生させることができる。本発明のさら
に別の実施形態において、光学素子５０７は、赤外レーザ光を分割し集束するた
めに、シリコン裏面上でじかにエッチ・フェーズ・ホログラム格子を含む。この
実施形態は、使用される製造プロセスのリトグラフの位置決め精度で受信器のフ
ァンアウト・ビームを自動調整するという長所を持っている。本発明の別の実施
形態において、光学素子５０７は、レーザ・ビーム５０９Ａ〜Ｊを分割し平行に
して、ｐｎ接合５１５Ａ〜Ｊに集束するためにガラスまたはポリマーから製造さ
れる導波管をシリコン裏面上に含む。
【００２６】 図６は、ここに記述された光学的クロック分散ネットワーク６０１の別の実施
形態の説明図であり、それはレーザ・パルス６０５をクロック周波数で光学素子
６０７内に放出するマスタ・レーザ６０３を含む。光学素子６０７は、マスタ・
レーザ・ビーム６０５を分割レーザ・ビーム６０９Ａ〜Ｄおよび６０９Ｇ〜Ｊに
分割する。一方側の分割レーザ・ビーム６０９Ａ〜Ｄは、半導体６１３の裏面６
１１を通してｐｎ接合６１５Ａ〜Ｄに集束される。また、他方側の分割レーザ・
ビーム６０９Ｇ〜Ｊは、半導体６１４の裏面６１２を通してｐｎ接合６１５Ｇ〜
Ｊに集束される。図６から理解されるように、半導体６１３および６１４は同じ
チップではない。したがって、本光学的クロック分散ネットワークはクロック信
号を受信ステーションのすべてに、すなわちコンピュータ・システム内のマルチ
プル・チップに対して非常に小さいクロック・スキューで与える。
形態の説明図であり、それはレーザ・パルス６０５をクロック周波数で光学素子
６０７内に放出するマスタ・レーザ６０３を含む。光学素子６０７は、マスタ・
レーザ・ビーム６０５を分割レーザ・ビーム６０９Ａ〜Ｄおよび６０９Ｇ〜Ｊに
分割する。一方側の分割レーザ・ビーム６０９Ａ〜Ｄは、半導体６１３の裏面６
１１を通してｐｎ接合６１５Ａ〜Ｄに集束される。また、他方側の分割レーザ・
ビーム６０９Ｇ〜Ｊは、半導体６１４の裏面６１２を通してｐｎ接合６１５Ｇ〜
Ｊに集束される。図６から理解されるように、半導体６１３および６１４は同じ
チップではない。したがって、本光学的クロック分散ネットワークはクロック信
号を受信ステーションのすべてに、すなわちコンピュータ・システム内のマルチ
プル・チップに対して非常に小さいクロック・スキューで与える。
【００２７】 本発明の一実施形態において、半導体６１３および６１４はマルチチップ・モ
ジュールの集積回路ダイである。本発明の別の実施形態において、半導体６１３
および６１４はコンピュータ・システム全体の集積回路ダイに含まれる。すなわ
ち、光学的クロック分散ネットワーク６０１はクロックをコンピュータ・システ
ム全体に対して最小のクロック・スキューで与え、したがってクロック信号を単
一の集積回路ダイに対して与えることだけに限定されない。本発明の各集積回路
ダイは、集積回路に近接する領域についてクロッキングする局部クロック信号を
発生するｐｎ接合６１５を含む。
ジュールの集積回路ダイである。本発明の別の実施形態において、半導体６１３
および６１４はコンピュータ・システム全体の集積回路ダイに含まれる。すなわ
ち、光学的クロック分散ネットワーク６０１はクロックをコンピュータ・システ
ム全体に対して最小のクロック・スキューで与え、したがってクロック信号を単
一の集積回路ダイに対して与えることだけに限定されない。本発明の各集積回路
ダイは、集積回路に近接する領域についてクロッキングする局部クロック信号を
発生するｐｎ接合６１５を含む。
【００２８】 図７は、本発明の教示にもとづく光学的クロック分散ネットワーク７０１の別
の実施形態の説明図である。マスタ・レーザ７０３はマスタ・レーザ・パルス７
０５を所望のクロック周波数で光学素子７０７内に放出する構成となっていて、
光学素子７０７はマスタ・レーザ・ビーム７０５を分割レーザ・ビーム７０９Ａ
〜Ｊに分割する。半導体７１３の裏面７１１を貫いた後で分割レーザ・ビーム７
０９Ａ〜Ｊで起きる減衰を補償するために、凹み７１７Ａ〜Ｊが半導体７１３の
裏面７１１に加えられて、Ｐ−Ｎ接合７１５Ａ〜Ｊとマスタ・レーザ７０３の間
に配置される半導体７１３を局部的に薄くする。この結果、分割ビーム７０９Ａ
〜Ｊは、図５に示される光学的クロック分散ネットワーク５０１と比べて同じ分
の半導体材料内を進まない。したがって、ｐｎ接合７１５Ａ〜Ｊに到達する前の
分割レーザ・ビーム７０９Ａ〜Ｊの減衰量は減少されて、赤外レーザ伝送は改善
されて各ｐｎ接合７１５Ａ〜Ｊに到達する。本発明の一実施形態において、凹み
７１７Ａ〜Ｊは例えば異方性湿式エッチングのような周知技術または今日の集積
回路で溝、孔などを形成するために使用されるいずれかの技術を使用してミクロ
機械加工されるかまたは削られる。
の実施形態の説明図である。マスタ・レーザ７０３はマスタ・レーザ・パルス７
０５を所望のクロック周波数で光学素子７０７内に放出する構成となっていて、
光学素子７０７はマスタ・レーザ・ビーム７０５を分割レーザ・ビーム７０９Ａ
〜Ｊに分割する。半導体７１３の裏面７１１を貫いた後で分割レーザ・ビーム７
０９Ａ〜Ｊで起きる減衰を補償するために、凹み７１７Ａ〜Ｊが半導体７１３の
裏面７１１に加えられて、Ｐ−Ｎ接合７１５Ａ〜Ｊとマスタ・レーザ７０３の間
に配置される半導体７１３を局部的に薄くする。この結果、分割ビーム７０９Ａ
〜Ｊは、図５に示される光学的クロック分散ネットワーク５０１と比べて同じ分
の半導体材料内を進まない。したがって、ｐｎ接合７１５Ａ〜Ｊに到達する前の
分割レーザ・ビーム７０９Ａ〜Ｊの減衰量は減少されて、赤外レーザ伝送は改善
されて各ｐｎ接合７１５Ａ〜Ｊに到達する。本発明の一実施形態において、凹み
７１７Ａ〜Ｊは例えば異方性湿式エッチングのような周知技術または今日の集積
回路で溝、孔などを形成するために使用されるいずれかの技術を使用してミクロ
機械加工されるかまたは削られる。
【００２９】 ｐｎ接合７１５Ａ〜Ｊに到達する分割レーザ・ビーム７０９Ａ〜Ｊの効率を向
上させるために使用される別の技術は、半導体７１３の裏面７１１で反射される
レーザ・パワーの量を最小化することである。本発明の一実施形態は、半導体７
１３の裏面７１１上に配置される反射防止膜７１９を含む。半導体７１３の裏面
７１１上の反射防止膜７１９によって、半導体７１３の裏面７１１から反射され
るエネルギー量が減少して、半導体７１３内への光結合が改善される。反射防止
膜７１９の適用および各ｐｎ接合７１５Ａ〜Ｊ上の半導体７１３の研削のような
技術を使用することによって、各受信局に印加されるレーザ・エネルギー量は増
加して、光学的クロック分散ネットワーク７０１の効率がより高くなる。
上させるために使用される別の技術は、半導体７１３の裏面７１１で反射される
レーザ・パワーの量を最小化することである。本発明の一実施形態は、半導体７
１３の裏面７１１上に配置される反射防止膜７１９を含む。半導体７１３の裏面
７１１上の反射防止膜７１９によって、半導体７１３の裏面７１１から反射され
るエネルギー量が減少して、半導体７１３内への光結合が改善される。反射防止
膜７１９の適用および各ｐｎ接合７１５Ａ〜Ｊ上の半導体７１３の研削のような
技術を使用することによって、各受信局に印加されるレーザ・エネルギー量は増
加して、光学的クロック分散ネットワーク７０１の効率がより高くなる。
【００３０】 本発明の別の実施形態において、図３を参照すると、レーザ・パルス３０９は
赤外レーザに限定されない。その実施形態において、半導体３０７の部分３０８
を削り取って溝または凹みを形成して、レーザ・パルス３０９がＰ−Ｎ接合３０
３に到達する前において（使用される正確な波長に応じて）約０．２〜１．０μ
ｍより厚い半導体材料を貫かなければならなかったことを不要とする。部分３０
８の大部分が半導体３０７から取り除かれることによって、可視（〜０．４−０
．７μｍ）または近赤外（〜０．７−１．０μｍ）光レーザ・パルス３０９は半
導体３０７の裏面３０５からｐｎ接合３０３にまっすぐに集束されて、本発明の
教示にもとづいて光電流を発生する。約０．２〜１．０μｍの半導体材料を保持
することによって、ｐｎ接合は適切に保持される。
赤外レーザに限定されない。その実施形態において、半導体３０７の部分３０８
を削り取って溝または凹みを形成して、レーザ・パルス３０９がＰ−Ｎ接合３０
３に到達する前において（使用される正確な波長に応じて）約０．２〜１．０μ
ｍより厚い半導体材料を貫かなければならなかったことを不要とする。部分３０
８の大部分が半導体３０７から取り除かれることによって、可視（〜０．４−０
．７μｍ）または近赤外（〜０．７−１．０μｍ）光レーザ・パルス３０９は半
導体３０７の裏面３０５からｐｎ接合３０３にまっすぐに集束されて、本発明の
教示にもとづいて光電流を発生する。約０．２〜１．０μｍの半導体材料を保持
することによって、ｐｎ接合は適切に保持される。
【００３１】 可視または近赤外光源を使用する主な利点は、受信器における光電変換効率が
向上することである。これは、スペクトラムの可視および近赤外部の光子エネル
ギーがスペクトラムの赤外（波長≧１．１μｍ）部よりもずっと大きくて、ダイ
オードにおける光吸収がずっと効率が良いからである（λ×Ｅ＝１．２４、ここ
でλは波長（μｍ）、Ｅは光子エネルギー（ｅＶ）である）。これはまた、可視
光源によって必要とされる光パワーがより小さいことを意味する。残る０．２〜
１．０μｍの半導体材料は、半導体材料を通しての光学的減衰を最小とした状態
でｐｎ接合が存在されることを保証する。
向上することである。これは、スペクトラムの可視および近赤外部の光子エネル
ギーがスペクトラムの赤外（波長≧１．１μｍ）部よりもずっと大きくて、ダイ
オードにおける光吸収がずっと効率が良いからである（λ×Ｅ＝１．２４、ここ
でλは波長（μｍ）、Ｅは光子エネルギー（ｅＶ）である）。これはまた、可視
光源によって必要とされる光パワーがより小さいことを意味する。残る０．２〜
１．０μｍの半導体材料は、半導体材料を通しての光学的減衰を最小とした状態
でｐｎ接合が存在されることを保証する。
【００３２】 例えば、シリコンの禁制帯幅よりも大きな光子エネルギーを有する光ビームは
シリコンを通る間に指数関数的に減衰するだろう。波長が小さくなるにしたがっ
て、固有の減衰はより大きくなる。しかし、シリコンの厚さが０．２〜１．０μ
ｍ程度である場合には、減衰は無視できる。近赤外動作については、残るシリコ
ンの厚さは１．０μｍまで著しい減衰無しに可能である。可視動作については、
残るシリコンの厚さは０．２μｍ領域にある必要がある。一実施形態において、
溝および凹みは、この配置の露出された受信器を保護するために可視または近赤
外放射に対して透過性のある材料で埋め戻される。
シリコンを通る間に指数関数的に減衰するだろう。波長が小さくなるにしたがっ
て、固有の減衰はより大きくなる。しかし、シリコンの厚さが０．２〜１．０μ
ｍ程度である場合には、減衰は無視できる。近赤外動作については、残るシリコ
ンの厚さは１．０μｍまで著しい減衰無しに可能である。可視動作については、
残るシリコンの厚さは０．２μｍ領域にある必要がある。一実施形態において、
溝および凹みは、この配置の露出された受信器を保護するために可視または近赤
外放射に対して透過性のある材料で埋め戻される。
【００３３】 このように、記述された事は半導体内の集積回路を光学的にクロッキングする
方法および装置である。ここに記述される光学的クロック分散ネットワークによ
って、スキューが比較的無い多数の同一のクロックが高周波集積回路に分散され
得る。その上、本発明はクロック・スキューが無い光学的クロッキングをコンピ
ュータ・システム全体のマルチチップ・モジュールまたはチップに対して付与す
る。さらに、ここに記述される光学的クロック分散ネットワークは、大きな大域
クロック・ドライバおよび大域クロック分散をシリコン・チップから取り除いて
、その結果、チップの電力消費の節約となり、信号ルーティングに利用できる追
加のチップ面積を設けたり、またはダイの全体の大きさを縮小できるので、その
結果として生ずるより短い配線長によってより大きい製造歩留まりおよびより高
い周波数での動作を行いうる。
方法および装置である。ここに記述される光学的クロック分散ネットワークによ
って、スキューが比較的無い多数の同一のクロックが高周波集積回路に分散され
得る。その上、本発明はクロック・スキューが無い光学的クロッキングをコンピ
ュータ・システム全体のマルチチップ・モジュールまたはチップに対して付与す
る。さらに、ここに記述される光学的クロック分散ネットワークは、大きな大域
クロック・ドライバおよび大域クロック分散をシリコン・チップから取り除いて
、その結果、チップの電力消費の節約となり、信号ルーティングに利用できる追
加のチップ面積を設けたり、またはダイの全体の大きさを縮小できるので、その
結果として生ずるより短い配線長によってより大きい製造歩留まりおよびより高
い周波数での動作を行いうる。
【００３４】 以上述べたように、本発明の方法および装置はそれの特定の模範的な実施形態
に関連して記述された。しかし、数多くの変形と変更とを本発明のより広い精神
および範囲から逸脱することなく実施できることは明らかだろう。したがって、
本明細書および図面は制限的というよりもむしろ例とみなされるべきである。
に関連して記述された。しかし、数多くの変形と変更とを本発明のより広い精神
および範囲から逸脱することなく実施できることは明らかだろう。したがって、
本明細書および図面は制限的というよりもむしろ例とみなされるべきである。
【図１Ａ】 階層Ｈツリー・クロック分散ネットワークの説明図である。
【図１Ｂ】 集積回路ダイの表面に配置される光検出器を利用する従来技術の光学的クロッ
ク分散ネットワークの図である。
ク分散ネットワークの図である。
【図２Ａ】 今日のワイヤ・ボンド技術を示す説明図である。
【図２Ｂ】 フリップ・チップまたはＣ４パッケージング技術を示す説明図である。
【図３】 半導体の裏面を通してｐｎ接合中に放出されるレーザ・パルスの図である。
【図４】 本発明の教示にもとづく光学的クロック受信局のブロック図である。
【図５】 本発明の教示にもとづく光学的クロック分散ネットワークの図である。
【図６】 本発明の教示にもとづく光学的クロック分散ネットワークの別の実施形態の図
である。
である。
【図７】 本発明の教示にもとづく光学的クロック分散ネットワークのさらに別の実施形
態の図である。
態の図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１１月１０日（１９９９．１１．１０）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１Ａ
【補正方法】変更
【補正内容】
【図１Ａ】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ， ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，Ｌ Ｓ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ ，ＡＭ，ＡＴ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ
Claims (31)
- 【請求項１】 第１の半導体内に配置される第１のｐｎ接合と、 マスタ・レーザ・パルスをマスタ・クロック周波数で第１の半導体の裏面を通
して第１のｐｎ接合中に放出するマスタ・レーザと、 第１のｐｎ接合に結合されるとともに第１の半導体内に配置される集積回路の
第１の領域をクロッキングする第１のクロック信号を発生する第１の電流・電圧
変換器とを備えた光学的クロック分散ネットワーク。 - 【請求項２】 第１の電流・電圧変換器と集積回路の第１の領域の間に結合
される第１のバッファをさらに備える請求項１記載の光学的クロック分散ネット
ワーク。 - 【請求項３】 第１の半導体内の第２のｐｎ接合と、 マスタ・レーザと第１および第２のｐｎ接合の間を結合されるとともに前記マ
スタ・レーザ・パルスを第１の半導体の裏面を通して第１および第２のｐｎ接合
にそれぞれ集束させ、かつ第１および第２の分割レーザ・パルスに分割する光学
素子と、 第２のｐｎ接合に結合されるとともに第１の半導体内の第２の領域をクロッキ
ングする第２のクロック信号を発生する第２の電流・電圧変換器をさらに設け、
第１および第２のクロック信号がマスタ・クロック周波数を有する請求項１記載
の光学的クロック分散ネットワーク。 - 【請求項４】 第２の半導体内の第２のｐｎ接合と、 マスタ・レーザと第１および第２のｐｎ接合の間を結合するとともに前記マス
タ・レーザ・パルスを第１および第２の分割レーザ・パルスに分割し、第１の分
割レーザ・パルスについては第１の半導体の裏面を通して第１のｐｎ接合に集束
させ、第２の分割レーザ・パルスについては第２の半導体の裏面を通して第２の
ｐｎ接合に集束させる光学素子と、 第２のｐｎ接合に結合されるとともに第２の半導体内の集積回路の第２の領域
をクロッキング第２のクロック信号を発生する第２の電流・電圧変換器をさらに
設け、第１および第２のクロック信号がマスタ・クロック周波数を有する請求項
１記載の光学的クロック分散ネットワーク。 - 【請求項５】 マスタ・レーザと第１のｐｎ接合の間の第１の半導体に凹み
を形成し、この凹みによって、前記第１の半導体の裏面から第１のｐｎ接合中へ
のマスタ・レーザ・パルスの伝送を増進する請求項１記載の光学的クロック分散
ネットワーク。 - 【請求項６】 光学素子は、実質的にスキュー無しで第１および第２の分割
レーザ・パルスを生成する請求項３記載の光学的クロック分散ネットワーク。 - 【請求項７】 光学素子が、第１の分割レーザ・パルスを集束する第１のマ
イクロ・レンズと、第２の分割レーザ・パルスを集束する第２のマイクロ・レン
ズとを備える請求項３記載の光学的クロック分散ネットワーク。 - 【請求項８】 光学素子が、第１の分割レーザ・パルスを集束する第１の導
波管と、第２の分割レーザ・パルスを集束する第２の導波管とを備える請求項３
記載の光学的クロック分散ネットワーク。 - 【請求項９】 光学素子が第１および第２の分割レーザ・パルスを発生する
ホログラムである請求項３記載の光学的クロック分散ネットワーク。 - 【請求項１０】 ホログラムが第１の半導体の裏面内にエッチングされる請
求項８記載の光学的クロック分散ネットワーク。 - 【請求項１１】 マスタ・レーザがほぼ１．０５４μｍに等しい波長である
請求項１記載の光学的クロック分散ネットワーク。 - 【請求項１２】 マスタ・レーザがほぼ１．０６μｍに等しい波長である請
求項１記載の光学的クロック分散ネットワーク。 - 【請求項１３】 マスタ・レーザがほぼ０．４〜０．７μｍに等しい波長で
ある請求項５記載の光学的クロック分散ネットワーク。 - 【請求項１４】 マスタ・レーザがほぼ０．７〜１．０μｍに等しい波長で
ある請求項５記載の光学的クロック分散ネットワーク。 - 【請求項１５】 凹みが可視光を透過する材料で埋め戻される請求項１４記
載の光学的クロック分散ネットワーク。 - 【請求項１６】 マスタ・レーザがモード・ロックされたレーザである請求
項１記載の光学的クロック分散ネットワーク。 - 【請求項１７】 マスタ・レーザが変調されたレーザである請求項１記載の
光学的クロック分散ネットワーク。 - 【請求項１８】 第１の半導体がシリコンを含む請求項１記載の光学的クロ
ック分散ネットワーク。 - 【請求項１９】 第１および第２の半導体がマルチチップ・モジュールに含
まれる請求項４記載の光学的クロック分散ネットワーク。 - 【請求項２０】 第１および第２の半導体がコンピュータ・システムに含ま
れる請求項４記載の光学的クロック分散ネットワーク。 - 【請求項２１】 半導体内の集積回路を光学的にクロッキングする方法であ
って、 マスタ・レーザ・パルスをマスタ・クロック周波数で放出させるようマスタ・
レーザを動作させるステップと、 マスタ・レーザ・パルスを半導体の裏面を通して半導体内に配置される第１の
ｐｎ接合に集束させるステップと、 第１のｐｎ接合内で発生する電流をマスタ・レーザ・パルスに応答してクロッ
ク信号に変換するステップと、 半導体内に配置される集積回路の第１の領域をクロッキングするステップとを
含む方法。 - 【請求項２２】 第１のｐｎ接合内で発生する電流をクロック信号に変換す
るステップの後にクロック信号をバッファリングするステップを含む請求項２１
記載の方法。 - 【請求項２３】 マスタ・レーザ・パルスを第１および第２の分割レーザ・
パルスに分割するステップを含み、マスタ・レーザ・パルスを半導体の裏面を通
して集束するステップが第１および第２の分割レーザ・パルスを第１のｐｎ接合
と第２のｐｎ接合にそれぞれ集束するステップを含む請求項２１記載の方法。 - 【請求項２４】 第１および第２のｐｎ接合が半導体内に配置されて、第２
の分割レーザ・パルスが半導体の裏面を通して集束される請求項２３記載の方法
。 - 【請求項２５】 第２のｐｎ接合が第２の半導体内に配置されて、第２の分
割レーザ・パルスが第２の半導体の裏面を通して集束される請求項２３記載の方
法。 - 【請求項２６】 第２のｐｎ接合内で発生する電流を第２の分割レーザ・パ
ルスに応答してクロック信号に変換するステップと、 第２の半導体内に配置される集積回路の第２の領域をクロッキングするステッ
プとを含む請求項２５記載の方法。 - 【請求項２７】 マスタ・レーザ・パルスの半導体の裏面を通しての第１の
ｐｎ接合への伝送を増大させるために、第１のｐｎ接合とマスタ・レーザの間に
配置される半導体の部分を薄くするステップを含む請求項２１記載の方法。 - 【請求項２８】 第１の半導体内に配置される光子を検出する第１の光検出
手段と、 クロック周波数の光子を有するマスタ・レーザ・パルスを発生するマスタ・レ
ーザ発生手段、前記マスタ・レーザ・パルスを第１の半導体の裏面を通して検出
する第１の光検出手段と、 第１の光検出手段に結合され、マスタ・レーザ・パルスに応答して第１のクロ
ック信号を発生するとともにこの第１のクロック信号が第１の半導体内に配置さ
れる集積回路の第１の領域をクロッキングする第１のクロック信号発生手段とを
備えた光学的クロック分散ネットワーク。 - 【請求項２９】 第１のクロック信号発生手段が、 第１の光検出手段によって発生する電流信号をクロック信号に変換するととも
に第１の光検出手段に結合された第１の変換手段と、 第１の変換手段と第１の半導体内に配置される集積回路の第１の領域の間に結
合され、クロック信号をバッファリングする第１のバッファ手段とを備える請求
項２８記載の光学的クロック分散ネットワーク。 - 【請求項３０】 第１の半導体内に配置される光子を検出する第２の光検出
手段と、 マスタ・レーザ発生手段と第１および第２の光検出手段の間に配置され、マス
タ・レーザ・パルスを第１および第２の分割レーザ・パルスに分割するとともに
第１および第２の分割レーザ・パルスを第１の半導体の裏面を通して第１および
第２の光検出手段にそれぞれ集束する光学的手段と、 第２の光検出手段に結合されるマスタ・レーザ・パルスに応答して第２のクロ
ック信号を発生するとともにこの第２のクロック信号が第１の半導体内に配置さ
れる集積回路の第２の領域をクロッキングする第２のクロック信号発生手段とを
さらに備える請求項２８記載の光学的クロック分散ネットワーク。 - 【請求項３１】 第２の半導体内に配置される光子を検出する第２の光検出
手段と、 マスタ・レーザ発生手段と第１および第２の光検出手段の間に配置され、マス
タ・レーザ・パルスを第１および第２の分割レーザ・パルスに分割する光学的手
段であって、この光学的手段が第１の分割レーザ・パルスについては第１の半導
体の裏面を通して第１の光検出手段に集束し、第２の分割レーザ・パルスについ
ては第２の半導体の裏面を通して第２の光検出手段に集束し、 第２の光検出手段に結合されるマスタ・レーザ・パルスに応答して第２のクロ
ック信号を発生する第２のクロック信号発生手段であって、その第２のクロック
信号が第２の半導体内に配置される集積回路の第２の領域をクロッキングする請
求項２８記載の光学的クロック分散ネットワーク。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1998/007441 WO1999053548A1 (en) | 1996-12-31 | 1998-04-13 | Method and apparatus for distributing an optical clock in an integrated circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002511656A true JP2002511656A (ja) | 2002-04-16 |
| JP2002511656A5 JP2002511656A5 (ja) | 2005-12-22 |
| JP5073885B2 JP5073885B2 (ja) | 2012-11-14 |
Family
ID=22266834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000544013A Expired - Fee Related JP5073885B2 (ja) | 1998-04-13 | 1998-04-13 | 集積回路において光学的クロックを分散する方法および装置 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1074049B1 (ja) |
| JP (1) | JP5073885B2 (ja) |
| KR (1) | KR100394296B1 (ja) |
| AU (1) | AU7115398A (ja) |
| DE (1) | DE69835238T2 (ja) |
| HK (1) | HK1032144A1 (ja) |
| IL (1) | IL138966A (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182764A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体受光装置 |
| JPS6218075A (ja) * | 1985-07-17 | 1987-01-27 | Agency Of Ind Science & Technol | 光電変換装置 |
| JPS6381869A (ja) * | 1986-09-25 | 1988-04-12 | Hitachi Ltd | 光配線式半導体集積回路 |
| JPH0328912A (ja) * | 1989-05-15 | 1991-02-07 | Internatl Business Mach Corp <Ibm> | 光学的クロツク装置 |
| JPH04111479A (ja) * | 1990-08-31 | 1992-04-13 | Sumitomo Electric Ind Ltd | 受光素子 |
| JPH04320073A (ja) * | 1991-04-18 | 1992-11-10 | Mitsubishi Electric Corp | マルチチップシステムにおけるクロック信号供給方法 |
| JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
| JPH06161598A (ja) * | 1992-09-16 | 1994-06-07 | Internatl Business Mach Corp <Ibm> | 集積回路チップのクロッキング方法 |
| JPH07131063A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | マルチチップモジュール |
| WO1996036999A1 (de) * | 1995-05-19 | 1996-11-21 | Dr. Johannes Heidenhain Gmbh | Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben |
| JPH09186348A (ja) * | 1995-12-29 | 1997-07-15 | Furukawa Electric Co Ltd:The | 半導体モジュール |
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069334B2 (ja) * | 1984-09-03 | 1994-02-02 | 株式会社東芝 | 光・電気集積化素子 |
| US5394490A (en) * | 1992-08-11 | 1995-02-28 | Hitachi, Ltd. | Semiconductor device having an optical waveguide interposed in the space between electrode members |
| US5416861A (en) * | 1994-04-29 | 1995-05-16 | University Of Cincinnati | Optical synchronous clock distribution network and high-speed signal distribution network |
-
1998
- 1998-04-13 EP EP98918181A patent/EP1074049B1/en not_active Expired - Lifetime
- 1998-04-13 KR KR10-2000-7011339A patent/KR100394296B1/ko not_active IP Right Cessation
- 1998-04-13 AU AU71153/98A patent/AU7115398A/en not_active Abandoned
- 1998-04-13 IL IL13896698A patent/IL138966A/xx not_active IP Right Cessation
- 1998-04-13 DE DE69835238T patent/DE69835238T2/de not_active Expired - Lifetime
- 1998-04-13 JP JP2000544013A patent/JP5073885B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-12 HK HK01102656A patent/HK1032144A1/xx not_active IP Right Cessation
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182764A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体受光装置 |
| JPS6218075A (ja) * | 1985-07-17 | 1987-01-27 | Agency Of Ind Science & Technol | 光電変換装置 |
| JPS6381869A (ja) * | 1986-09-25 | 1988-04-12 | Hitachi Ltd | 光配線式半導体集積回路 |
| JPH0328912A (ja) * | 1989-05-15 | 1991-02-07 | Internatl Business Mach Corp <Ibm> | 光学的クロツク装置 |
| JPH04111479A (ja) * | 1990-08-31 | 1992-04-13 | Sumitomo Electric Ind Ltd | 受光素子 |
| JPH04320073A (ja) * | 1991-04-18 | 1992-11-10 | Mitsubishi Electric Corp | マルチチップシステムにおけるクロック信号供給方法 |
| JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
| JPH06161598A (ja) * | 1992-09-16 | 1994-06-07 | Internatl Business Mach Corp <Ibm> | 集積回路チップのクロッキング方法 |
| JPH07131063A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | マルチチップモジュール |
| WO1996036999A1 (de) * | 1995-05-19 | 1996-11-21 | Dr. Johannes Heidenhain Gmbh | Strahlungsempfindliches detektorelement und verfahren zur herstellung desselben |
| JPH09186348A (ja) * | 1995-12-29 | 1997-07-15 | Furukawa Electric Co Ltd:The | 半導体モジュール |
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU7115398A (en) | 1999-11-01 |
| EP1074049B1 (en) | 2006-07-12 |
| DE69835238D1 (de) | 2006-08-24 |
| IL138966A0 (en) | 2001-11-25 |
| KR20010106101A (ko) | 2001-11-29 |
| HK1032144A1 (en) | 2001-07-06 |
| EP1074049A4 (en) | 2003-08-13 |
| IL138966A (en) | 2003-10-31 |
| KR100394296B1 (ko) | 2003-08-09 |
| DE69835238T2 (de) | 2007-05-31 |
| JP5073885B2 (ja) | 2012-11-14 |
| EP1074049A1 (en) | 2001-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889903A (en) | Method and apparatus for distributing an optical clock in an integrated circuit | |
| US6125217A (en) | Clock distribution network | |
| US20010031109A1 (en) | Method and apparatus for providing optical interconnection | |
| US6393169B1 (en) | Method and apparatus for providing optical interconnection | |
| US5394490A (en) | Semiconductor device having an optical waveguide interposed in the space between electrode members | |
| US6052498A (en) | Method and apparatus providing an optical input/output bus through the back side of an integrated circuit die | |
| US20120207426A1 (en) | Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits | |
| KR20170054254A (ko) | CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템 | |
| US11251228B2 (en) | Optical receiver package with backside lens-integrated photodetector die | |
| JPH0545971B2 (ja) | ||
| TW200400652A (en) | Silicon and silicon/germanium light-emitting device, methods and systems | |
| US20140246571A1 (en) | Reflection-enhanced photo-detector | |
| US20220113483A1 (en) | Integration of oe devices with ics | |
| EP4341991A1 (en) | Integrated circuit package interposers with photonic & electrical routing | |
| US20110069925A1 (en) | Macro-chip including a surface-normal device | |
| US8670637B2 (en) | Optical clock signal distribution using through-silicon vias | |
| US6980748B2 (en) | SiGe or germanium flip chip optical receiver | |
| JPH06132516A (ja) | 半導体装置およびクロック信号供給装置 | |
| JP5073885B2 (ja) | 集積回路において光学的クロックを分散する方法および装置 | |
| Savidis et al. | Heterogeneous 3-D circuits: Integrating free-space optics with CMOS | |
| JP4797221B2 (ja) | 光電子集積回路装置 | |
| TW420892B (en) | Method and apparatus for distributing an optical clock in an integrated circuit | |
| Schwartz et al. | Packaging of photonic neural network accelerators | |
| Wu et al. | Chip-scale demonstration of 3D integrated intrachip free-space optical interconnect | |
| JP6534888B2 (ja) | 面型光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100401 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |