KR20170054254A - CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템 - Google Patents

CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20170054254A
KR20170054254A KR1020160137562A KR20160137562A KR20170054254A KR 20170054254 A KR20170054254 A KR 20170054254A KR 1020160137562 A KR1020160137562 A KR 1020160137562A KR 20160137562 A KR20160137562 A KR 20160137562A KR 20170054254 A KR20170054254 A KR 20170054254A
Authority
KR
South Korea
Prior art keywords
photonic interposer
optical
interposer
photonic
substrate
Prior art date
Application number
KR1020160137562A
Other languages
English (en)
Inventor
아틸라 메키스
도벨래레 피터 드
지안로렌조 마시니
코닉 야닉 드
티에리 핀구에트
Original Assignee
럭스테라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 럭스테라, 인코포레이티드 filed Critical 럭스테라, 인코포레이티드
Publication of KR20170054254A publication Critical patent/KR20170054254A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G02B6/02057—Optical fibres with cladding with or without a coating comprising gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4207—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms with optical elements reducing the sensitivity to optical feedback
    • G02B6/4208—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms with optical elements reducing the sensitivity to optical feedback using non-reciprocal elements or birefringent plates, i.e. quasi-isolators
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/3897—Connectors fixed to housings, casing, frames or circuit boards
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

CoWoS(chip on wafer on substrate) 어셈블리를 위한 방법 및 시스템이 개시되며, 이것은 전자 다이 및 기판을 포함한 집적 광 통신 시스템 내에 포함될 수 있다. 전자 다이는 포토닉 인터포저의 제1 표면에 접합되며, 기판은 제1 표면의 반대쪽에 있는, 포토닉 인터포저의 제2 표면에 결합된다. 광섬유 및 광원 어셈블리가 기판 내에 형성된 하나 이상의 공동들 내에서 인터포저의 제2 표면에 결합된다. 집적 광 통신 시스템은 광원 어셈블리로부터 포토닉 인터포저에서 연속파(continuous wave; CW) 광 신호를 수신하고, 상기 포토닉 인터포저로부터 광섬유에 변조된 광 신호를 전달하도록 동작가능하다. 몰드 화합물이 인터포저의 제1 표면 상에 있을 수 있고 전자 다이와 접촉할 수 있다. 수신된 CW 광 신호는 격자 커플러를 이용하여 포토닉 인터포저 내의 광 도파관에 결합될 수 있다.

Description

CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템{METHOD AND SYSTEM FOR A CHIP-ON-WAFER-ON-SUBSTRATE ASSEMBLY}
관련 출원과의 교차 참조 및 참조 문헌으로서의 포함
본 출원은 2015년 10월 21일에 출원된 미국 가특허 출원 제62/285,173호를 참조하며 이에 대해 우선권을 청구한다. 앞에 언급한 출원들은 각각 그 전체가 참조문헌으로서 본 명세서에 포함된다.
정부 지원 연구 또는 개발
[적용 없음]
마이크로피시/저작권 참조
[적용 없음]
기술분야
본 발명개시의 특정 실시예들은 반도체 처리에 관한 것이다. 보다 구체적으로, 본 발명개시의 특정 실시예들은 CoWoS(chip-on-wafer-on-substrate) 어셈블리를 위한 방법 및 시스템에 관한 것이다.
계속적으로 증가하고 있는 대역폭 요건을 데이터 네트워크가 충족시키도록 크기조정됨에 따라, 구리 데이터 채널의 단점들이 뚜렷해지고 있다. 방사된 전자기 에너지로 인한 신호 감쇠(attenuation) 및 누화(crosstalk)는 이러한 시스템들의 설계자들이 직면하는 주된 걸림돌이다. 이것들은 등화, 코딩, 및 차폐로 어느 정도 완화될 수 있지만, 이들 기술은 그저 변변치 않은 범위 개선과 매우 제한된 확장성(scalability)을 제공하면서 상당한 전력, 복잡성, 및 케이블 벌크 패널티를 필요로 한다. 광통신은, 이러한 채널 한계가 없기에, 구리 링크의 계승자로서 인식되어 왔다.
도면들을 참조하여 본원의 나머지 부분에서 설명되는 본 발명개시와 상기의 시스템들의 비교를 통해, 종래의 그리고 전통적인 접근법들의 추가적인 한계들 및 단점들이 당업자에게 명백해질 것이다.
본 도면들 중 적어도 하나의 도면과 관련하여 실질적으로 설명되고/설명되거나 도시된 CoWoS(chip-on-wafer-on-substrate) 어셈블리를 위한 시스템 및/또는 방법이 개시되며, 이것은 청구항들에서 보다 완전하게 기술된다.
본 발명개시의 다양한 장점들, 양태들 및 신규한 특징들뿐만이 아니라, 본 발명개시의 예시된 실시예의 상세사항들이 아래의 설명 및 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 발명개시의 실시예에 따른, CMOS 트랜스시버의 블록도이다.
도 2a는 본 발명개시의 실시예에 따른, 포토닉 인터포저(photonic interposer)를 포함한 예시적인 광학적 트랜스시버를 나타내는 개략도이다.
도 2b는 본 발명개시의 실시예에 따른, 포토닉 트랜스시버의 사시도이다.
도 2c는 본 발명개시의 실시예에 따른, 두 개의 결합된 전자 다이를 갖는 포토닉 인터포저의 사시도이다.
도 3은 본 발명개시의 실시예에 따른, 포토닉 칩 내의 격자 결합기(grating coupler)를 나타내는 개략도이다.
도 4a는 본 발명개시의 예시적인 실시예에 따른, 광전자 트랜스시버 몰딩 패키지를 나타낸다.
도 4b는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버를 갖는 광전자 트랜스시버 몰딩 패키지를 나타낸다.
도 5는 본 발명개시의 예시적인 실시예에 따른, 기판에 후면 결합된 파이버를 위한 격자 결합기를 나타낸다.
도 6a는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버 및 광원을 갖는 광전자 트랜스시버 몰딩 패키지를 나타낸다.
도 6b 및 도 6c는 본 발명개시의 예시적인 실시예에 따른, 광전자 트랜스시버 몰딩 패키지의 평면도와 저면도를 나타낸다.
도 7a는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버 및 광원을 갖는 다른 예시적인 광전자 트랜스시버 몰딩 패키지를 나타낸다.
도 7b 및 도 7c는 본 발명개시의 예시적인 실시예에 따른, 도 7a의 광전자 트랜스시버 몰딩 패키지의 평면도와 저면도를 나타낸다.
본 명세서에서 활용된 "회로들" 및 "회로부들"의 용어들은 물리적 전자 컴포넌트들(즉, 하드웨어) 및 이 하드웨어를 구성할 수 있거나, 이 하드웨어에 의해 실행될 수 있거나, 또는 그렇지 않고 이 하드웨어와 연관될 수 있는 임의의 소프트웨어 및/또는 펌웨어("코드")를 가리킨다. 예컨대, 본 명세서에서 이용된 특정 프로세서 및 메모리는 하나 이상의 제1 코드 라인들을 실행할 때 제1 "회로"를 포함할 수 있고 하나 이상의 제2 코드 라인들을 실행할 때 제2 "회로"를 포함할 수 있다. 본 명세서에서 활용된 "및/또는"은 "및/또는"에 의해 결합된 목록 내에서의 임의의 하나 이상의 해당 아이템들을 의미한다. 예로서, "x 및/또는 y"는 3원소 집합 {(x), (y), (x, y)} 중의 임의의 원소를 의미한다. 다른 예로서, "x, y 및/또는 z"은 7원소 집합 {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)} 중의 임의의 원소를 의미한다. 본 명세서에서 활용된 "예시적인"의 용어는 비제한적인 예시, 사례, 또는 실례로서 역할을 하는 것을 의미한다. 본 명세서에서 활용된 "예컨대" 및 "예를 들어"의 용어들은 하나 이상의 비제한적인 예시들, 사례들, 또는 실례들의 나열들을 늘어놓는다. 몇가지 사용자 구성가능 설정에 의해, 기능의 수행이 디스에이블되거나, 또는 인에이블되지 않는 것에 상관없이, 본 명세서에서 활용된 회로부는 회로부가 기능을 수행하기 위해 (하드웨어 및 코드가 필요한 경우) 필요한 하드웨어 및 코드를 포함할 때는 언제나 해당 기능을 수행하도록 "동작가능하다".
본 발명개시의 특정 실시예들은 CoWoS(chip-on-wafer-on-substrate) 어셈블리를 위한 방법 및 시스템에서 발견될 수 있다. 본 발명개시의 예시적인 양태들은 포토닉 인터포저의 제1 표면에 접합된 전자 다이; 및 제1 표면의 반대편에 있는 포토닉 인터포저의 제2 표면에 결합된 기판을 포함하는 집적 광 통신 시스템을 포함할 수 있다. 광파이버 및 광원 어셈블리가 기판 내에 형성된 하나 이상의 공동(cavity)들 내에서 인터포저의 제2 표면에 결합된다. 집적 광 통신 시스템은 광원 어셈블리로부터 포토닉 인터포저에서 연속파(continuous wave; CW) 광신호를 수신하고, 변조된 광신호를 상기 포토닉 인터포저로부터 광파이버에 전달하도록 동작가능하다. 몰딩(mold) 화합물이 인터포저의 제1 표면 상에 있고 전자 다이와 접촉해 있을 수 있다. 수신된 CW 광신호는 격자 결합기를 이용하여 포토닉 인터포저 내의 광 도파관에 결합될 수 있다. 유전체/금속 백엔드(backend)가 인터포저의 제1 표면 상에 있을 수 있다. 금속 반사기가 유전체/금속 백엔드 내에 있을 수 있고, 광을 격자 결합기로 되반사시킬 수 있다. 광파이버와 격자 결합기 사이에는 하나 이상의 반사 방지 코팅들이 있을 수 있다. 포토닉 인터포저는 전자 다이를 기판에 전기적으로 결합시키는 쓰루 실리콘 비아(through-silicon-via; TSV)들을 포함할 수 있다. 기판은 인쇄 회로 보드일 수 있다. 댐(dam)들이 포토닉 인터포저의 제2 표면 상에서 광파이버 및 광원 어셈블리에 인접해 있을 수 있다. 포토닉 인터포저 내의 변조기 및 수신된 CW 광신호를 활용하여 변조된 광신호가 생성될 수 있다.
도 1은 본 발명개시의 실시예에 따른, 포토닉 인터포저를 활용한 CMOS 트랜스시버의 블록도이다. 도 1을 참조하면, 고속 광변조기들(105A~105D), 고속 포토다이오드들(111A~111D), 모니터 포토다이오드들(113A~113H), 및 탭(tab)들(103A~103K)과, 광학 종단부(optical termination)들(115A~115D)과, 격자 결합기들(117A~117H)을 포함하는 광 디바이스들을 포함하는 트랜스시버(100) 내의 광전자 디바이스들이 도시되어 있다. 또한, 트랜스임피던스 및 제한 증폭기(transimpedance and limiting amplifier, TIA/LA)(107A~107E), 아날로그 및 디지털 제어 회로(109), 및 제어부들(112A~112D)을 포함하는 전기 디바이스들 및 회로들이 또한 도시되어 있다. 광신호들은 CMOS 인터포저 칩 내에 제조된 광도파관들을 거쳐 광 디바이스와 광전자 디바이스 사이에 전달되며, 이 광도파관들은 도 1에서 점선으로 된 타원으로 표시되어 있다. 광 디바이스 및 광전자 디바이스는 실리콘 포토닉 인터포저 내에 집적되는 반면에, 전자 디바이스들은 실리콘 포토닉 인터포저에 결합되는 하나 이상의 CMOS 전자칩들 내에 집적된다.
고속 광변조기들(105A~105D)은, 예컨대, 마흐-젠더(Mach-Zehnder) 또는 링 변조기들을 포함하고, CW 레이저 입력 신호의 변조를 가능하게 할 수 있다. 고속 광변조기들(105A~105D)은 제어부들(112A~112D)에 의해 제어되고, 변조기들의 출력들은 도파관들을 거쳐 격자 결합기들(117E~117H)에 광학적으로 결합된다. 탭들(103D~103K)은, 예컨대, 4포트 광학 결합기들을 포함하고, 고속 광변조기들(105A~105D)에 의해 생성된 광신호들을 샘플링하는데 활용되며, 샘플링된 신호들은 모니터 포토다이오드들(113A~113H)에 의해 측정된다. 탭들(103D~103K)의 미사용된 브랜치들은 원치 않는 신호들의 후방 반사(back reflection)를 피하기 위해 광학 종단부들(115A~115D)에 의해 종단된다.
격자 결합기들(117A~117H)은 실리콘 포토닉 인터포저와의 광 결합을 가능하게 하는 광 격자(optical grating)들을 포함한다. 격자 결합기들(117A~117D)은, 광파이버들로부터 수신된 광을 실리콘 포토닉 인터포저 내로 결합시키는데 활용될 수 있으며, 이는 편광 독립적 격자 결합기들을 포함할 수 있다. 격자 결합기들(117E~117H)은 실리콘 포토닉 인터포저로부터의 광을 광파이버들에 결합시키는데 활용될 수 있다. 광파이버들은, 예컨대, CMOS 칩에 에폭시로 접착될 수 있으며, 결합 효율성을 최적화하기 위해 실리콘 포토닉 인터포저의 표면에 대한 법선으로부터 일정 각도로 정렬될 수 있다.
고속 포토다이오드들(111A~111D)은 격자 결합기들(117A~117D)로부터 수신된 광신호들을, 처리를 위해 TIA/LA들(107A~107D)로 전달되는 전기 신호들로 변환시킨다. 아날로그 및 디지털 제어 회로들(109)은 TIA/LA들(107A~107D)의 동작에서 이득 레벨들 또는 다른 파라미터들을 제어할 수 있다. TIA/LA들(107A~107D), 아날로그 및 디지털 제어 회로들(109), 및 제어부들(112A~112D)은 구리 필러(copper pillar)들을 통해 실리콘 포토닉 인터포저에 접합될 수 있는 하나 이상의 CMOS 전자칩들 상에 집적될 수 있다. 이런 식으로, 전자 및 광학 성능은 상이한 CMOS 노드들 상에서 독립적으로 최적화될 수 있다. 그런 후, TIA/LA들(107A~107D)은 전자칩 상의 다른 회로부에 전기 신호들을 전달할 수 있다.
TIA/LA들(107A~107D)은 협대역의 비선형 광전자 수신기 회로부를 포함할 수 있다. 이에 따라, 협대역 수신기의 프론트엔드(front~end) 이후에, 예컨대, NRZ(non-return to zero) 레벨 복원 회로와 같은 복원 회로가 이어질 수 있다. 복원 회로는 통합 잡음을 줄여서 신호 대 잡음비를 증가시키기 위해 광 수신기의 대역폭을 제한시킨다. NRZ 레벨 복원기는 결과적인 데이터 펄스들을 NRZ 데이터로 역변환시키는데 이용될 수 있다.
제어부들(112A~112D)은 탭들(103A~103C)로부터 수신된 CW 레이저 신호의 변조를 가능하게 할 수 있는 전자 회로부를 포함한다. 고속 광변조기들(105A~105D)은, 예컨대, 마흐-젠더 간섭계(Mach-Zehnder interferometer; MZI)의 각각의 브랜치들에서 굴절률을 변조하기 위해 고속의 전기 신호들을 필요로 한다.
본 발명개시의 실시예에 있어서, 트랜스시버에 필요한 모든 광 디바이스 및 광전자 디바이스를 단일 실리콘 포토닉 인터포저 내에 집적하고, 필요한 모든 전자 디바이스들을 하나 이상의 CMOS 전자칩들 상에 집적함으로써, 그 결과로 형성된 단일 하이브리드 패키지의 성능을 최적화하는 것이 가능할 수 있다. 이런 식으로, 전자 디바이스 성능은 실리콘 포토닉 인터포저 내의 포토닉 디바이스들의 최적화와 독립적으로 최적화될 수 있다. 예를 들어, CMOS 전자칩은 32㎚ CMOS 프로세스에서 최적화될 수 있고, 실리콘 포토닉 인터포저는 130㎚ CMOS 노드 상에서 최적화될 수 있다. 전자 디바이스들은 실리콘 포토닉 인터포저에 접합될 때에 이 전자 디바이스들과 연관된 포토닉 디바이스들 바로 위에 위치하도록 전자칩 상에 배치될 수 있다. 예를 들어, 제어부들(112A~112D)은 이 제어부들이 고속 광변조기들(105A~105B) 바로 위에 놓여 있을 수 있도록 CMOS 전자칩 상에 위치될 수 있고 기생 용량이 낮은 구리 필러들에 의해 결합될 수 있다.
예시적인 실시예에 있어서, 하이브리드 트랜스시버(100)는 하나의 광원을 가진 광전자 트랜스시버들을 4개 포함하고, 실리콘 포토닉 인터포저의 표면으로의 광신호들의 수직적 전달을 가능하게 함으로써, CMOS 가드링(guard ring)을 비롯한 CMOS 구조들 및 프로세스들의 이용을 가능하게 할 수 있다. 실리콘 포토닉 인터포저는 광검출기들 및 변조기들과 같은 능동 디바이스들과, 도파관들, 스플리터들, 합성기(combiner)들, 및 격자 결합기들과 같은 수동 디바이스들 둘 다를 포함할 수 있음으로써, 포토닉 회로들이 CMOS 칩들 상에 집적되게 할 수 있다. 도 2a 내지 도 7c와 관련하여 추가로 설명되는 바와 같이, 인터포저는 기판에 결합될 수 있다.
도 2a는 본 발명개시의 실시예에 따른, 포토닉 인터포저를 포함하는 예시적인 광학 트랜스시버를 예시하는 개략도이다. 도 2a를 참조하면, PCB(printed circuit board)/기판(201), 실리콘 포토닉 인터포저(203), CMOS 전자 다이(205), TSV(through silicon via)(206), 콘택트(207), 광원 모듈(209), 광학 입출력부(I/O)(211), 와이어 접합부(213), 광학 에폭시부(215), 및 광파이버(217)를 포함하는 포토닉 트랜스시버(200)가 도시되어 있다.
PCB/기판(201)은, 포토닉 트랜스시버(200)용 지지 구조물을 포함할 수 있고, 디바이스들을 절연시킬 뿐만 아니라, 실리콘 포토닉 인터포저(203) 상의 능동 디바이스들과, 실리콘 포토닉 인터포저(203)를 경유한 전자 다이(205) 상의 디바이스들에 대한 전기적 접촉을 제공하기 위한 절연성 및 전도성 물질 둘 다를 포함할 수 있다. 또한, PCB/기판은 전자 다이(205) 내의 디바이스들 및 회로들과, 광원 모듈(209)에 의해 발생하는 열을 방산시키기 위한 열전도성 경로를 제공할 수 있다.
실리콘 포토닉 인터포저(203)는, 예컨대, 도파관, 변조기, 광검출기, 격자 결합기, 탭, 및 합성기와 같은 능동 및 수동 광 디바이스들을 갖는 CMOS 칩을 포함할 수 있다. 실리콘 포토닉 인터포저(203)에 의해 지원되는 기능들은 광검출, 광변조, 광라우팅, 및 고속 I/O 및 광 전력 전달을 위한 광학 인터페이스들을 포함할 수 있다.
또한, 실리콘 포토닉 인터포저(203)는 전자 다이(205)를 실리콘 포토닉 인터포저(203)에 결합하기 위한 콘택트(207) 뿐만이 아니라, 광원 모듈(209)로부터의 광을 다이에 결합하고 광학 I/O(211)를 통해 다이에 광을 결합하기 위한 격자 결합기를 포함할 수 있다. 콘택트(207)는, 예컨대, 마이크로범프 또는 구리 필러를 포함할 수 있다. 또한, 실리콘 포토닉 인터포저(203)는, 예컨대, PCB/기판(201)과 전자 다이(205) 사이와 같이, 다이를 관통하는 전기적 상호연결을 위한 TSV(206)를 포함할 수 있다. 광학 인터페이스들이 또한, 광학 에폭시부(215)에 의해 조장될 수 있어서, 광학적 투명성과 기계적 고정성을 둘 다 제공할 수 있다.
전자 다이(205)는 포토닉 트랜스시버(200)의 필요한 전자적 기능들을 제공하는 하나 이상의 CMOS 전자칩들을 포함할 수 있다. 전자 다이(205)는 콘택트(207)를 통해 실리콘 포토닉 인터포저(203)에 결합되는 단일 칩 또는 복수의 다이를 포함할 수 있다. 전자 다이(205)는 포토닉 칩(203)에서 광신호들을 처리하기 위한 제어 회로, TIA, 및 LNA를 포함할 수 있다. 예를 들어, 전자 다이(205)는 실리콘 포토닉 인터포저(203) 내의 광변조기들을 제어하기 위한 드라이버 회로부, 및 실리콘 포토닉 인터포저(203) 내의 광검출기들로부터 수신된 전기 신호들을 증폭하기 위한 가변 이득 증폭기들을 포함할 수 있다. 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들과 전자 다이(205) 내의 전자 디바이스들을 통합함으로써, 각 칩에 대한 CMOS 프로세스가, 통합된 디바이스들의 유형에 맞게 최적화될 수 있다.
TSV(206)는, 실리콘 포토닉 인터포저(203)를 통해 수직으로 연장되고 전자 다이(205)와 PCB/기판(201) 사이에 전기적 연결성을 제공하는 전기 전도성 경로들을 포함할 수 있다. 이것은 와이어 접합부(213)와 같은 와이어 접합부 대신에, 또는 와이어 접합부와 함께 활용될 수 있다.
콘택트(207)는 실리콘 포토닉 인터포저(203)와 전자 다이(205) 사이에 전기적 접촉을 제공하기 위한 선형 또는 2D 어레이의 마이크로범프 또는 금속 필러를 포함할 수 있다. 예를 들어, 콘택트(207)는 실리콘 포토닉 인터포저(203) 내의 광검출기들과 전자 다이(205) 내의 연관된 수신기 회로부 사이에 전기적 접촉을 제공할 수 있다. 또한, 콘택트(207)는 전자 다이와 포토닉 다이의 기계적 결합을 제공할 수 있으며, 금속 및 기타 표면들을 보호하기 위해 언더필(underfill)로 인캡슐레이팅될 수 있다.
광원 모듈(209)은 반도체 레이저와 같은 광원을 구비한 어셈블리와, 하나 이상의 광신호들을 실리콘 포토닉 인터포저(203) 내로 보내기 위한 연관된 광학 및 전기적 소자들을 포함할 수 있다. 광원 모듈의 예시는 2009년 7월 9일에 출원된 미국 특허출원 제12/500,465호에 기재되어 있으며, 이 특허문헌은 그 전체가 참조로 본 명세서에 포함된다. 다른 예시적인 시나리오에 있어서, 광원 어셈블리(209)로부터의 광신호 또는 광신호들은 실리콘 포토닉 인터포저(203) 내의 격자 결합기들 위에 부착된 광파이버들을 통해 실리콘 포토닉 결합기(203)에 결합될 수 있다.
광학 I/O(211)는 광파이버들(217)을 실리콘 포토닉 인터포저(203)에 결합하기 위한 어셈블리를 포함할 수 있다. 따라서, 광학 I/O(211)는 광학 에폭시부(215)에 의해서와 같이, 실리콘 포토닉 인터포저(203)에 결합될 광학 표면 및 하나 이상의 광파이버들을 위한 기계적 지지부를 포함할 수 있다.
동작시, 연속파(continuous wave; CW) 광신호들이 실리콘 포토닉 인터포저(203) 내의 하나 이상의 격자 결합기들을 거쳐 광원 모듈(209)로부터 실리콘 포토닉 인터포저(203)에 전달될 수 있다. 그런 후, 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들은 수신된 광신호를 처리할 수 있다. 예를 들어, 하나 이상의 광변조기들은 전자 다이(205)로부터 수신된 전기 신호들에 기초하여 CW 신호를 변조할 수 있다. 전기 신호들은 콘택트(207)를 통해 전자 다이(205)로부터 수신될 수 있다. 예시적인 시나리오에서, 콘택트(207)는, 예컨대 고속 성능을 위한 저저항 콘택트를 제공하는, 구리 필러를 포함할 수 있다. 실리콘 포토닉 인터포저(203) 내의 변조기들을 전자 다이(205) 내의 전기 신호들의 소스 바로 밑에 집적함으로써, 신호 경로 길이가 최소화되어, 초고속 성능이 달성될 수 있다. 예를 들어, 20 fF 미만 커패시턴스를 갖는 20 미크론 미만 Cu 필러를 활용하여, 50 GHz 이상의 속도를 달성할 수 있다.
이후, 변조된 광신호들은 광학 I/O(211) 아래에 위치한 격자 결합기들을 통해 실리콘 포토닉 인터포저(203) 밖으로 전달될 수 있다. 이런 식으로, 전자 다이(205)에서 생성된 고속 전기 신호들은 CW 광신호를 변조하기 위해 활용되고, 그런 후, 광파이버들(217)을 통해 실리콘 포토닉 인터포저(203) 밖으로 전달될 수 있다.
마찬가지로, 변조된 광신호들은 광파이버들(217)과 광학 I/O(211)를 통해 실리콘 포토닉 인터포저(203)에서 수신될 수 있다. 수신된 광신호들은 실리콘 포토닉 인터포저(203) 내에서 광도파관들을 통해, 실리콘 포토닉 인터포저(203) 내에 집적된 하나 이상의 광검출기들에 전달될 수 있다. 광검출기들은 기생 용량이 낮은 콘택트(207)에 의해 접합되어 전기적으로 결합될 때에 전자 다이(205) 내의 연관된 수신기 전자 회로부 바로 아래에 놓여 있도록 실리콘 포토닉 인터포저(203) 내에 집적될 수 있다.
Cu 필러들을 통해 실리콘 포토닉 인터포저 상에 CMOS 전자 다이를 하이브리드 집적하는 것은 CMOS 프로세스를 활용하는 초고속 광학 트랜스시버를 가능하게 한다. 또한, 개별적인 포토닉 및 전자 다이를 집적하는 것은, 각각의 CMOS 프로세스들 내에서의 전자적 및 포토닉 기능들의 성능의 독립적인 최적화를 가능하게 한다. 실리콘 포토닉 인터포저에 대면 접합(face to face bonding)으로 마운팅되는 전자 다이는 인터포저 상에서 포토닉 회로들을 "구동"시키는 전기 회로들을 포함할 수 있다. 이들 회로들은 종래의 전기적 상호연결 솔루션들로부터의 전자적 시그널링 구동 회로들을 대체한다.
또한, 다중 전자 다이 간의 광학적 상호연결, 즉 칩간 상호연결이 실리콘 포토닉 인터포저(203)에 의해 가능하게 되는데, 이 경우 트랜스시버 기능들은 조합된 전자 다이와 인터포저, 및 실리콘 포토닉 인터포저 다이(203) 상에서의 연관된 광학적 라우팅에 의해 지원된다. 본 발명개시는 도 2a에 도시한 배열에 한정되지 않는다. 이에 따라, 다양한 적층 배열이 가능하다. 예를 들어, 포토닉 인터포저들은 전자칩들과, 인터포저들/전자칩들의 스택 사이에 샌드위칭되어, 3차원 구조가 되도록 구성될 수 있다.
포토닉 인터포저(203)는 인터포저(203)의 최상부 상에 마운팅된 전자 다이(205)에 전기적 신호들이 연결되게 해주는 쓰루 실리콘 비아(through-silicon via; TSV)(206)를 포함한다. 제조 프로세스는 실리콘 기판 두께를 감소시키고 TSV 프로세스를 가능하게 하기 위해 포토닉 인터포저(203)를 백그라인딩(backgrinding)하는 것이 필요할 수 있다. 백그라인딩 이후의 기판 두께가 단지 100㎛ 정도가 되었을 때, 칩 어셈블리를 기계적으로 안정화시키기 위해 칩 어셈블리의 최상부 상에 몰딩 물질이 디스펜싱된다. 이어서, 칩셉 어셈블리는 도 4에서 도시된 범핑을 이용하여 다른 기판 상에 마운팅된다.
도 2b는 본 발명개시의 실시예에 따른, 하이브리드 집적 포토닉 인터포저의 사시도이다. 도 2b를 참조하면, PCB/기판(201), 실리콘 포토닉 인터포저(203), 전자 다이(205), 콘택트(207), 광원 어셈블리(209), 광학 I/O(211), 와이어 접합부(213), 광파이버(217), 및 콘택트 패드(219)가 도시되어 있다.
각각의 다이 아래에서 점선 화살표들로 표시하는 바와 같이, 콘택트(207)를 통해 실리콘 포토닉 인터포저(203)의 표면에 접합되기 전의 전자 다이(205)가 도시된다. 2개의 전자 다이(205)가 도 2b에 도시되고 있지만, 본 발명개시는 이것으로 제한되지 않음을 알아야 한다. 따라서, 예컨대, 트랜스시버의 개수, 활용되는 특정 CMOS 노드, 열전도도, 및 공간 제약에 종속하여 임의의 개수의 전자 다이가 실리콘 포토닉 인터포저(203)에 결합될 수 있다.
다른 예시적인 실시예에 있어서, 광원 어셈블리(209)가 원격으로 위치될 수 있고, 하나 이상의 광파이버들이 광원 신호를, 예컨대 격자 결합기를 통해 실리콘 포토닉 인터포저(203)에 결합하는데 활용될 수 있다.
예시적인 실시예에 있어서, 전자적 기능부들이 전자 다이(205) 내에 집적될 수 있고, 포토닉 회로부는 독립적인 CMOS 프로세스들을 활용하는 실리콘 포토닉 인터포저(203) 내에 집적될 수 있으며, 이 실리콘 포토닉 인터포저(203)는 기판(210)에 접합된다. 전자 다이(205)가 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들과 연관된 전자 디바이스들을 포함함에 따라, 전자 및 포토닉 디바이스들의 독립적인 성능 최적화를 여전히 가능하게 하면서, 전기적 경로 길이를 최소화할 수 있다. 예를 들어, 최고속 스위칭 속도와 같은 최상의 전자적 성능을 초래시키는 CMOS 프로세스들은 CMOS 포토닉 성능에는 최적이 아닐 수도 있다. 마찬가지로, 상이한 기술들이 상이한 다이에 포함될 수 있다. 예를 들어, SiGe CMOS 프로세스들이 광검출기와 같은 포토닉 디바이스들을 위해 이용될 수 있고, 32㎚ CMOS 프로세스들이 전자 다이(205) 상의 전자 디바이스들을 위해 이용될 수 있다.
실리콘 포토닉 인터포저(203)가 포토닉 회로들을 포함할 수 있고, 이에 광신호들이 수신되고 처리되어, 실리콘 포토닉 인터포저(203) 밖으로 전송될 수 있다. 광원 어셈블리(209)는 CW 광신호를 실리콘 포토닉 인터포저(203)에 제공할 수 있으며, 실리콘 포토닉 인터포저(203) 내의 포토닉 회로부는 CW 신호를 처리한다. 예를 들어, CW 신호는 격자 결합기들을 통해 실리콘 포토닉 인터포저(203)에 결합되며, 광도파관들을 통해 다이 상의 다양한 장소들에 전달되고, 마흐-젠더 간섭계(MZI) 변조기들에 의해 변조되어, 실리콘 포토닉 인터포저(203) 밖으로 나와서 광파이버들에 전달될 수 있다. 이런 식으로, 복수의 고성능 광학 트랜스시버들의 하이브리드 집적이 CMOS 프로세스들에서 가능하게 된다.
다른 예시적인 시나리오에 있어서, 실리콘 포토닉 인터포저(203)는 전자 다이 사이의 광학 라우팅을 제공할 수 있다. 예를 들어, 전자 다이(205)는 복수의 프로세서들 및 메모리 다이를 포함할 수 있다. 전자 다이(205)로부터의 전기 신호들은, 예를 들어, 구리 필러를 통해 실리콘 포토닉 인터포저(203) 상의 변조기들에 전달되며, 광검출기를 활용하여 전자 신호로 역변환되기 전에, 광도파관을 통한 다른 전자 다이로의 라우팅을 위해 광신호로 변환된다. 이런 식으로, 초고속 결합이 복수의 전자 디이에 대해서 가능하게 되어, 예컨대, 프로세서 칩 상에서의 메모리 요건이 감소된다.
도 2c는 본 발명개시의 실시예에 따른, 두 개의 결합된 전자 다이를 갖는 포토닉 인터포저의 사시도이다. 도 2c를 참조하면, PCB/기판(201), 실리콘 포토닉 인터포저(203), 전자 다이(205), 광원 어셈블리(209), 광학 I/O(211), 와이어 접합부(213) 및 광파이버(217)가 도시되어 있다.
전자 다이(205)는, 예컨대, Cu 필러를 통해 실리콘 포토닉 인터포저(203)의 표면에 접합되는 것이 도시된다. 2개의 전자 다이(205)가 도 2c에 도시되고 있지만, 본 발명개시는 이것으로 반드시 제한되지는 않는다는 것을 역시 알아야 한다. 따라서, 예컨대, 트랜스시버의 개수, 활용되는 특정 CMOS 노드, 열전도도, 및 공간 제약에 종속하여 임의의 개수의 전자 다이가 실리콘 포토닉 인터포저(203)에 결합될 수 있다.
예시적인 실시예에 있어서, 전자적 기능부들이 전자 다이(205) 내에 집적될 수 있고, 포토닉 회로부는 독립적인 CMOS 프로세스들을 활용하는 실리콘 포토닉 인터포저(203) 내에 집적될 수 있다. 전자 다이(205)가 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들과 연관된 전자 디바이스들을 포함함에 따라, 전자 및 포토닉 디바이스들의 독립적인 성능 최적화를 여전히 가능하게 하면서, 전기적 경로 길이를 최소화할 수 있다. 상이한 기술들이 상이한 다이에 포함될 수 있다. 예를 들어, SiGe CMOS 프로세스들이 광검출기 및 변조기와 같은, 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들을 위해 이용될 수 있고, 32㎚ CMOS 프로세스들이 전자 다이(205) 상의 전자 디바이스들을 위해 이용될 수 있다.
다른 예시적인 시나리오에 있어서, 전자 다이(205) 중 하나는 통상의 ASIC(application specific integrated circuit)를 포함할 수 있고, 제2 전자 다이(205)는 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들을 구동시키기 위한 회로부를 구비한 드라이버 다이를 포함할 수 있다. 따라서, 드라이버 다이는 실리콘 포토닉 인터포저(203)를 통해 ASIC으로부터 전자 신호들을 수신하고, 수신된 신호들을 이용하여 실리콘 포토닉 인터포저(203) 내의 포토닉 디바이스들를 나중에 구동시킬 수 있다. 이런 식으로, 제2 다이는 ASIC 내에 집적된 드라이버 회로부와는 대조적인 드라이버 회로를 제공한다. 이것은 ASIC I/O 회로부에 대한 어떠한 수정 없이 기존의 ASIC 설계를 실리콘 포토닉 인터포저(203)와 통합시킬 수 있다.
실리콘 포토닉 인터포저(203)는 포토닉 회로들을 포함할 수 있고, 이에 광신호들이 수신되고 처리되어, 실리콘 포토닉 인터포저(203) 밖으로 전송될 수 있다. 광원 어셈블리(209)는 CW 광신호를 실리콘 포토닉 인터포저(203)에 제공하며, 와이어 접합부(213)를 통해 광원 어셈블리(209)에 결합된 전압들에 의해 바이어싱될 수 있다. 그런 후, 실리콘 포토닉 인터포저(203) 내의 포토닉 회로부는 CW 신호를 처리할 수 있다. 예를 들어, CW 신호는 격자 결합기들을 통해 실리콘 포토닉 인터포저(203)에 결합되며, 광도파관들을 통해 다이 상의 다양한 장소들에 전달되고, MZI 변조기들에 의해 변조되어, 실리콘 포토닉 인터포저(203) 밖으로 나와서 광학 I/O(211)를 통해 광파이버들(217)에 전달될 수 있다.
열은 PCB/기판(201)을 통해 다이로부터 퇴출될 수 있다. 이런 식으로, 실리콘 포토닉 인터포저 및 전자 다이(205)는 개별적으로 최적화된 CMOS 프로세스들을 이용하여 복수의 고성능 광학 트랜스시버들을 가능하게 할 수 있다. 마찬가지로, 실리콘 포토닉 인터포저(203)는, 예컨대, 프로세서 코어와 메모리 사이와 같이, 전자 다이(205) 내의 전자 회로들 간의 고속 상호연결들을 가능하게 할 수 있다.
집적된 광학 회로들에서, 엣지 결합 솔루션들에 비해 표면 방출 광 결합기들이 선호된다. 광파이버로부터 평면 도파관 회로로의 광 엣지 결합은 일반적으로, 복잡한 삼차원 집적 모드 컨버터들; 폴리싱된 칩 단부 패싯(end facet); 모드 컨버터의 단부에 대한 폴리싱 패싯의 정확한 위치지정; 특수 렌즈 파이버들; 및 칩에 대한 미크론 이하 정렬을 필요로 한다. 표면 방출 결합기들은 칩 엣지들 근처뿐만이 아닌, 칩 표면 상의 임의의 곳에서의 광학 인터페이스의 위치 유연성을 가능하게 해준다. 또한, 이들 결합기들은, 도 3에서 도시된 파이버 결합에 의해 예시된 바와 같이, 광을 거의 수직 배향으로 파이버들에 매우 효율적으로 결합시킬 수 있다는 것이 증명되어 왔다.
도 3은 본 발명개시의 실시예에 따른, 포토닉 칩 내의 격자 결합기를 나타내는 개략도이다. 도 3을 참조하면, 파이버(309)를 통한 광신호들의 수직적 결합을 갖는 칩(301)이 도시된다. 격자 구조물(307)이 도파관층(305) 내 및 매립된 산화물(303) 상에 임베딩되며, 매립된 산화물층(303)은 SOI(silicon-on-insulator) 웨이퍼 내에 산화물층을 포함할 수 있다.
도 3은 격자 결합기의 동작을 나타낸다. 격자 결합기는 일반적으로, 여러가지 이유들로 인해 칩의 최상부쪽으로 광을 결합시킨다. 기판 상에는 보통 광학 칩이 마운팅되며, 이로써 광학 칩의 바닥측은 광 결합을 위해 액세스가능하지 않다. 또한, 고효율 격자 결합기들은 광을 파이버에 근접장에서만, 예컨대, 격자로부터 약 50㎛ 미만의 (대기 중) 광학 거리에서 결합시킨다는 것을 고려해야 한다. 칩 기판 두께는 일반적으로 700㎛ 정도이기 때문에, 광을 칩의 실리콘 기판을 통해, 파이버와 같은 광학 소자에 결합시키는 것은 비실용적이다.
도 4a는 본 발명개시의 예시적인 실시예에 따른, 광전자 트랜스시버 몰딩 패키지를 나타낸다. 도 4a를 참조하면, 전자 다이(401), 몰딩 화합물(403), 포토닉 인터포저(405), 언더필(413) 및 기판(407)을 포함한 몰딩 패키지(400)가 도시되어 있다. 포토닉 인터포저(405)는 포토닉층(417), 실리콘층(415), 및 실리콘층(415)을 관통하는 TSV(411)를 포함할 수 있다. 포토닉층(417)은, 예컨대, 격자 결합기, 도파관, 광검출기, 방향성 결합기, 및 변조기와 같은, 도 1에서 설명된 광학 및 광전자 디바이스들을 포함할 수 있다.
포토닉 인터포저(405)를 기판(407)에 결합시키기 위해, C4 마이크로범프와 같은 마이크로범프(421)가 TSV(411) 상에 형성될 수 있다. 언더필(413)은, 예컨대, 마이크로범프(421)에 의해 차지된 공간 이외의, 포토닉 인터포저(405)와 기판(407) 사이의 공간을 채울 수 있는 비전도성 페이스트를 포함할 수 있다.
몰딩 화합물(403)은 광학적으로 투명하지 않기 때문에, 광신호들이 최상부로부터 포토닉 칩에 결합하지 못하게 막는다. 한가지 솔루션은 격자 결합기들 위의 영역에서 몰딩 물질이 없도록 하기 위해 스페이서 다이(예컨대, 실리콘 더미 다이)를 이용하는 것이다. 하지만, 스페이서 다이의 두께는 전자 IC의 두께와 유사하기 때문에, 격자 결합기로부터 광파이버로의 근접장 결합은 불가능하다. 이러한 이유들로 인해, 기판 상의 칩 어셈블리에 대해서 효율적인 광결합은 해결과제를 떠안고 있다.
도 4b는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버를 갖는 광전자 트랜스시버 몰딩 패키지를 나타낸다. 도 4b를 참조하면, 전자 다이(401), 몰딩 화합물(403), 포토닉 인터포저(405), 언더필(413), 기판(407), 및 파이버(409)를 포함한 몰딩 패키지(450)가 도시되어 있다. 도 4a에서의 구조물과 마찬가지로, 포토닉 인터포저(405)는 포토닉층(417), 실리콘층(415), 및 실리콘층(415)을 관통하는 TSV(411)를 포함할 수 있다. 포토닉층(417)은, 예컨대, 격자 결합기, 도파관, 광검출기, 방향성 결합기, 및 변조기와 같은, 도 1에서 설명된 광학 및 광전자 디바이스들을 포함할 수 있다.
도 4b의 구조물에서, 기판(407)은 광파이버(409)에 의한 직접적 접촉을 가능하게 하도록, 기판(407)의 두께를 관통하여 포토닉 인터포저(405)의 후면에 이르는 개구를 포함할 수 있다. 또한, 언더필(413)이 파이버(409)에 도달하지 못하게 하기 위해 댐(419)이 파이버(409) 주변에 형성될 수 있다.
포토닉 인터포저 내의 격자 결합기들은 광을 포토닉 인터포저의 실리콘 기판쪽으로 결합시키도록 설계될 수 있다. 칩 어셈블리가 안착되는 기판 내에서 작은 공동이 개구화된 경우, 도 4b에서 예시된 바와 같이, 광파이버가 인터포저의 바닥에 부착될 수 있다. 댐(419)이 광원 및 파이버를 위한 영역을 에워싸도록 추가될 수 있는데, 이는 C4 범프 언더필(413)이 이러한 영역들에 진입하지 못하게 하기 위함이다. 이 댐은, 예컨대, TSV 범프(421)를 위해 이용된 솔더를 이용하여 제조될 수 있다.
인터포저 기판의 두께는 약 100㎛일 수 있는데, 실리콘의 고유전상수로 인해, 이 두께는 30㎛ 미만의 대기 중 광 경로 길이에 대응한다. 그러므로, 이 구성은 파이버로부터 포토닉층(417) 내의 격자 결합기들로의 근접장 결합 및 그 반대로의 근접장 결합을 가능하게 해준다.
도 5는 본 발명개시의 예시적인 실시예에 따른, 기판에 후면 결합된 파이버를 위한 격자 결합기를 나타낸다. 도 5를 참조하면, 유전체/금속 백엔드(501), 금속 반사기(503), 광도파관(505), 매립된 산화물(507), 광파이버(509), 격자 결합기(511), 반사 방지 코팅(513), 실리콘 기판(515), 및 제2 반사 방지 코팅(517)을 포함하는 인터포저(500)가 도시되어 있다.
기판쪽으로의 효율적인 광결합을 달성하기 위해, 포토닉 인터포저 상의 격자 결합기의 설계에서는 여러가지 기술들이 활용될 수 있다. 기판쪽으로의 광신호의 높은 방향성을 달성하기 위해 다음의 파라미터들이 최적화될 수 있다: 격자(511) 내 에칭된 피처들의 크기, 격자(511)의 피치 또는 주기성, 박막층의 두께, 격자가 에칭된 도파관층(505), 격자를 정의하는 에칭의 깊이, 박막 활성 실리콘층(505)과 실리콘 처리 기판(515) 사이의 매립된 산화물(507)의 두께.
실리콘 기판(515)의 이러한 두께는, 산화물 처리 인터페이스로부터 반사된 광이 격자로부터 직접 산란된 광과 위상 불일치되어 기판으로부터 직접 보내진 광신호를 부분적으로 소거시키도록 선택될 수 있다. 또한, 광을 아래방향으로 보내는 미러로서 역할을 하는 금속층(503)이 포토닉 인터포저(500) 내 격자 결합기(511) 위에 추가될 수 있다.
반사들을 감소시키기 위해 반사 방지 코팅(513)이 매립된 산화물(507)과 실리콘 기판(515) 사이에 포함될 수 있다. 추가적으로, 이 인터페이스로부터의 반사들을 완화시키기 위해 반사 방지 코팅(517)이 인터포저(500)의 실리콘 기판(515)의 바닥측에 도포될 수 있다. 또한, 격자 결합기(511)에 대한 파이버(509)의 정렬을 가능하게 하기 위해 정렬 마크들이 이 표면 상에 추가될 수 있다. 본 명세서에서 설명되는 여러가지 개선들은 개별적으로 또는 함께 이용될 수 있다. 격자 결합기(511)가 본 도면에서 광 도파관 실리콘층(505)의 부분적 에칭에 의해 정의된다 하더라도, 에칭은 박막의 전체 두께를 관통하는 완전 에칭일 수 있다는 것을 유념한다.
도 6a는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버 및 광원을 갖는 광전자 트랜스시버 몰딩 패키지를 나타낸다. 도 6a를 참조하면, 전자 다이(601), 몰딩 화합물(603), 포토닉 인터포저(605), 언더필(613), 기판(607), 파이버(609), 및 광원 어셈블리(621)를 포함한 몰딩 패키지(600)가 도시되어 있다. 포토닉 인터포저(605)는 포토닉층(617), 실리콘층(615), 및 실리콘층(615)을 관통하는 TSV(611)를 포함할 수 있다. 포토닉층(617)은, 예컨대, 격자 결합기, 도파관, 광검출기, 방향성 결합기, 및 변조기와 같은, 도 1에서 설명된 광학 및 광전자 디바이스들을 포함할 수 있다. 광원 어셈블리(621)는, 예컨대, 도 1 및 도 2a 내지 도 2c에서의 광원 어셈블리(101 또는 209)와 유사할 수 있으며, CW 광신호들을 포토닉층(617) 내의 광학 및 광전자 디바이스들에 제공하는 하나 이상의 레이저 다이오드들을 포함할 수 있다.
도 6a에서 도시된 바와 같이, 포토닉 인터포저(605)로의 광원 어셈블리(621)의 결합을 가능하게 하도록 기판(607) 내에 공동이 형성될 수 있다. 예시적인 시나리오에서, 광원 어셈블리(621)와 파이버(609)를 위한 두 개의 개별적인 공동들이 형성될 수 있거나, 또는 이 둘 다를 위한 대형의 단일 공동이 형성될 수 있다. 또한, 언더필 물질이 광파이버(609) 또는 광원 어셈블리(621)와 접촉하지 못하게 하기 위해 댐(619)이 포토닉 인터포저(605)의 후면 상에 형성될 수 있다.
도 6b 및 도 6c는 본 발명개시의 예시적인 실시예에 따른, 광전자 트랜스시버 몰딩 패키지의 평면도와 저면도를 나타낸다. 도 6b를 참조하면, 몰딩 패키지(600)의 평면도가 도시되어 있으며, 여기서는 다이(601)의 최상면이 기판(607) 상에 있는 몰딩 화합물(603)에 의해 둘러싸여 있는 것이 보여진다. 다이(601), 몰딩 화합물(603), 및 기판(607)의 상대적 크기들은 단지 예시에 불과하며, 이 대신에, 패키지의 몰딩 부분은 기판(607)과 동일한 영역일 수 있다. 또한, 다이(601)의 최상면 밖으로의 열 싱크(heat sinking)가 가능하도록 이 최상면은 노출되지만, 이 대신에, 이 최상면은 다이(601)의 추가적인 기계적 보호가 요망되는 경우 몰딩 화합물에 의해 덮혀질 수 있다.
도 6c는 패키지(600)의 저면도를 나타내는데, 여기서는 파이버(609)와 광원 어셈블리(621)가 기판(607)의 바닥면에 결합되어 있는 것이 보여진다. 또한, 본 도면에서는 언더필 물질로부터 파이버(609)와 광원 어셈블리(621)를 보호하는 댐들(619)이 또한 보여진다.
도 7a는 본 발명개시의 예시적인 실시예에 따른, 후면에 결합된 파이버 및 광원을 갖는 다른 예시적인 광전자 트랜스시버 몰딩 패키지를 나타낸다. 도 7a를 참조하면, 전자 다이(701), 몰딩 화합물(703), 포토닉 인터포저(705), 언더필(713), 기판(707), 파이버(709), 및 광원 어셈블리(721)를 포함한 몰딩 패키지(700)가 도시되어 있다. 포토닉 인터포저(705)는 포토닉층(717), 실리콘층(715), 및 실리콘층(715)을 관통하는 TSV(711)를 포함할 수 있다. 포토닉층(717)은, 예컨대, 격자 결합기, 도파관, 광검출기, 방향성 결합기, 및 변조기와 같은, 도 1에서 설명된 광학 및 광전자 디바이스들을 포함할 수 있다. 광원 어셈블리(721)는, 예컨대, 도 1 및 도 2a 내지 도 2c에서의 광원 어셈블리(101 또는 209)와 유사할 수 있으며, CW 광신호들을 포토닉층(717) 내의 광학 및 광전자 디바이스들에 제공하는 하나 이상의 레이저 다이오드들을 포함할 수 있다.
도 7a에서 도시된 바와 같이, 포토닉 인터포저(705)로의 광원 어셈블리(721) 및 광파이버(709)의 결합을 가능하게 하도록 기판(707) 내에 공동들이 형성될 수 있다. 예시적인 시나리오에서, 광원 어셈블리(721)와 파이버(709)를 위한 두 개의 개별적인 공동들이 형성될 수 있거나, 또는 이 둘 다를 위한 대형의 단일 공동이 형성될 수 있다. 또한, 언더필 물질이 광파이버(709) 또는 광원 어셈블리(721)와 접촉하지 못하게 하기 위해 댐(719)이 포토닉 인터포저(705)의 후면 상에 형성될 수 있다. 이 예시에서, 전자 다이(701)는 기판(707)의 최상면 영역 대부분을 차지하며, 이에 따라 다이(701) 주변에는 몰딩 화합물(703)의 얇은 스트립만이 있다. 광파이버(709)와 광원 어셈블리(721)를 위치시키는 것은 또한 전자 다이(701)와는 정반대쪽에서 이들을 집적시키는 것을 가능하게 해주는데, 이는 도 6a 내지 도 6c의 나란한 정렬과 비교하여 포토닉 인터포저(705)의 크기를 감소시킬 수 있다.
도 7b 및 도 7c는 본 발명개시의 예시적인 실시예에 따른, 도 7a의 광전자 트랜스시버 몰딩 패키지의 평면도와 저면도를 나타낸다. 도 7b를 참조하면, 몰딩 패키지(700)의 평면도가 도시되어 있으며, 여기서는 다이(701)의 최상면이 몰딩 화합물(703)에 의해 둘러싸여진 기판(707)의 영역의 큰 부분을 차지하고 있는 것이 보여지며, 이 둘 다는 기판(707) 상에 있다. 다이(701), 몰딩 화합물(703), 및 기판(707)의 상대적 크기들은 단지 예시에 불과하며, 이 대신에, 패키지의 몰딩 부분은 기판(707)과 동일한 영역일 수 있다. 또한, 다이(701)의 최상면 밖으로의 열 싱크(heat sinking)가 가능하도록 이 최상면은 노출되지만, 이 대신에, 이 최상면은 다이(701)의 추가적인 기계적 보호가 요망되는 경우 몰딩 화합물에 의해 덮혀질 수 있다.
도 7c는 패키지(700)의 저면도를 나타내는데, 여기서는 파이버(609)와 광원 어셈블리(721)가 기판(607)의 바닥면에 결합되어 있는 것이 보여진다. 또한, 본 도면에서는 언더필 물질로부터 파이버(709)와 광원 어셈블리(721)를 보호하는 댐들(719)이 또한 보여진다.
본 발명개시를 특정 실시예들을 참조하여 설명하여 왔지만, 본 발명개시의 범위를 벗어나지 않고서 다양한 변경들이 취해질 수 있고 본 발명개시의 등가물들로 대체될 수 있다는 것이 본 발명분야의 당업자에 의해 이해될 것이다. 또한, 본 발명개시의 범위를 벗어나지 않고서 특수한 상황 또는 물질을 본 발명개시의 교시내용들에 적응시키기 위해 많은 수정들이 취해질 수 있다. 그러므로, 본 발명개시는 개시된 특정 실시예들로 한정되지 않는다는 것과, 본 발명개시는 첨부된 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함할 것이라는 것이 의도된다.

Claims (20)

  1. 통신 방법에 있어서,
    포토닉 인터포저(photonic interposer)의 제1 표면에 접합된 전자 다이; 및
    상기 제1 표면과는 반대측에 있는 상기 포토닉 인터포저의 제2 표면에 결합된 기판 - 상기 기판 내에 형성된 하나 이상의 공동(cavity)들 내에서 광파이버 및 광원 어셈블리가 상기 인터포저의 상기 제2 표면에 결합됨 -
    을 포함하는 집적 광통신 시스템에서,
    상기 광원 어셈블리로부터 연속파(continuous wave; CW) 광신호를 상기 포토닉 인터포저에서 수신하는 단계; 및
    변조된 광신호를 상기 포토닉 인터포저로부터 상기 광파이버에 전달하는 단계
    를 포함하는 통신 방법.
  2. 제1항에 있어서,
    상기 포토닉 인터포저의 상기 제1 표면 상에 몰딩 화합물이 있으며, 이 몰딩 화합물은 상기 전자 다이와 접촉해 있는 것인, 통신 방법.
  3. 제1항에 있어서,
    상기 수신된 CW 광신호를, 격자 결합기를 이용하여 상기 포토닉 인터포저 내의 광 도파관에 결합시키는 단계를 포함하는 통신 방법.
  4. 제3항에 있어서,
    상기 포토닉 인터포저의 상기 제1 표면 상에 유전체/금속 백엔드(backend)가 있는 것인, 통신 방법.
  5. 제4항에 있어서,
    상기 유전체/금속 백엔드 내에 금속 반사기가 있고, 이 금속 반사기는 상기 격자 결합기로 광을 되반사시키는 것인, 통신 방법.
  6. 제3항에 있어서,
    상기 광파이버와 상기 격자 결합기 사이에 하나 이상의 반사 방지 코팅들이 있는 것인, 통신 방법.
  7. 제1항에 있어서,
    상기 포토닉 인터포저는 상기 전자 다이를 상기 기판에 전기적으로 결합시키는 쓰루 실리콘 비아(through-silicon-via; TSV)들을 포함한 것인, 통신 방법.
  8. 제1항에 있어서,
    상기 기판은 인쇄 회로 보드를 포함한 것인, 통신 방법.
  9. 제1항에 있어서,
    상기 포토닉 인터포저의 상기 제2 표면 상에서 상기 광파이버 및 상기 광원 어셈블리에 댐(dam)들이 인접해 있는 것인, 통신 방법.
  10. 제1항에 있어서,
    상기 포토닉 인터포저 내의 변조기 및 상기 수신된 CW 광신호를 활용하여 상기 변조된 광신호를 생성하는 단계를 포함하는 통신 방법.
  11. 통신 시스템에 있어서,
    포토닉 인터포저의 제1 표면에 접합된 전자 다이; 및
    상기 제1 표면과는 반대측에 있는 상기 포토닉 인터포저의 제2 표면에 결합된 기판 - 상기 기판 내에 형성된 하나 이상의 공동들 내에서 광파이버 및 광원 어셈블리가 상기 포토닉 인터포저의 상기 제2 표면에 결합됨 -
    을 포함하는 집적 광통신 시스템을 포함하고,
    상기 집적 광통신 시스템은,
    상기 광원 어셈블리로부터 연속파(CW) 광신호를 상기 포토닉 인터포저에서 수신하며;
    변조된 광신호를 상기 포토닉 인터포저로부터 상기 광파이버에 전달하도록 동작가능한 것인, 통신 시스템.
  12. 제11항에 있어서,
    상기 포토닉 인터포저의 상기 제1 표면 상에 몰딩 화합물이 있으며, 이 몰딩 화합물은 상기 전자 다이와 접촉해 있는 것인, 통신 시스템.
  13. 제11항에 있어서,
    상기 집적 광통신 시스템은 상기 수신된 CW 광신호를 격자 결합기를 이용하여 상기 포토닉 인터포저 내의 광 도파관에 결합시키도록 동작가능한 것인, 통신 시스템.
  14. 제13항에 있어서,
    상기 포토닉 인터포저의 상기 제1 표면 상에 유전체/금속 백엔드(backend)가 있는 것인, 통신 시스템.
  15. 제14항에 있어서,
    상기 유전체/금속 백엔드 내에 금속 반사기가 있고, 이 금속 반사기는 상기 격자 결합기로 광을 되반사하는 것인, 통신 시스템.
  16. 제13항에 있어서,
    상기 광파이버와 상기 격자 결합기 사이에 하나 이상의 반사 방지 코팅들이 있는 것인, 통신 시스템.
  17. 제11항에 있어서,
    상기 포토닉 인터포저는 상기 전자 다이를 상기 기판에 전기적으로 결합시키는 쓰루 실리콘 비아(TSV)들을 포함한 것인, 통신 시스템.
  18. 제11항에 있어서,
    상기 기판은 인쇄 회로 보드를 포함한 것인, 통신 시스템.
  19. 제11항에 있어서,
    상기 포토닉 인터포저의 상기 제2 표면 상에서 상기 광파이버 및 상기 광원 어셈블리에 댐들이 인접해 있는 것인, 통신 시스템.
  20. 통신 시스템에 있어서,
    집적 수신기를 포함하고, 상기 집적 수신기는,
    포토닉 인터포저의 제1 표면에 접합된 전자 다이; 및
    상기 제1 표면과는 반대측에 있는 상기 포토닉 인터포저의 제2 표면에 결합된 기판 - 상기 기판 내에 형성된 하나 이상의 공동들 내에서 광파이버 및 광원 어셈블리가 상기 포토닉 인터포저의 상기 제2 표면에 결합됨 -
    을 포함하며,
    상기 수신기는 변조된 광신호를, 상기 포토닉 인터포저에서 격자 결합기를 통해 상기 광파이버로부터 수신하도록 동작가능한 것인, 통신 시스템.
KR1020160137562A 2015-10-21 2016-10-21 CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템 KR20170054254A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562285173P 2015-10-21 2015-10-21
US62/285,173 2015-10-21

Publications (1)

Publication Number Publication Date
KR20170054254A true KR20170054254A (ko) 2017-05-17

Family

ID=57544178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137562A KR20170054254A (ko) 2015-10-21 2016-10-21 CoWoS(CHIP ON WAFER ON SUBSTRATE) 어셈블리를 위한 방법 및 시스템

Country Status (5)

Country Link
US (2) US9910232B2 (ko)
EP (1) EP3159721B1 (ko)
KR (1) KR20170054254A (ko)
CN (1) CN107040318B (ko)
TW (1) TWI695198B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001552A (ko) * 2018-06-27 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 광 트랜시버 및 그 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10145758B2 (en) * 2017-04-28 2018-12-04 Cisco Technology, Inc. Wafer level optical probing structures for silicon photonics
FR3066615B1 (fr) * 2017-05-17 2019-11-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique a structure de collimation integree
US10355805B2 (en) * 2017-08-10 2019-07-16 Luxtera, Inc. Method and system for a free space CWDM MUX/DEMUX for integration with a grating coupler based silicon photonics platform
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10598860B2 (en) 2018-03-14 2020-03-24 Globalfoundries Inc. Photonic die fan out package with edge fiber coupling interface and related methods
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
JP7346555B2 (ja) 2018-05-17 2023-09-19 ライトマター インコーポレイテッド 光学的に接合された積層メモリ、並びに関連する方法及びシステム
JP7112254B2 (ja) 2018-05-31 2022-08-03 ルネサスエレクトロニクス株式会社 半導体モジュールおよび半導体モジュールを用いた通信方法
US11002915B2 (en) * 2018-06-29 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fiber-to-chip grating coupler for photonic circuits
US11114383B2 (en) 2018-10-23 2021-09-07 Micron Technology, Inc. Semiconductor devices having integrated optical components
US11315878B2 (en) * 2018-10-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics integrated circuit package
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
FR3094502A1 (fr) * 2019-03-25 2020-10-02 Stmicroelectronics (Crolles 2) Sas Puce de circuit intégré photonique
US11443998B2 (en) * 2019-06-05 2022-09-13 Te Connectivity Solutions Gmbh Electronic assembly including optical modules
GB2584681B (en) * 2019-06-11 2021-12-29 Rockley Photonics Ltd Interposer
US20210096311A1 (en) * 2019-09-27 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
WO2021087000A1 (en) * 2019-10-31 2021-05-06 Ayar Labs, Inc. Vertical integrated photonics chiplet for in-package optical interconnect
US11022757B1 (en) * 2019-11-26 2021-06-01 Cisco Technology, Inc. Using an anti-reflection coating with a grating coupler
EP4100773A4 (en) 2020-02-03 2024-03-20 Lightmatter, Inc. PHOTONIC UNIT COMMUNICATION SYSTEMS AND ASSOCIATED PACKAGING
US11694939B2 (en) * 2020-05-22 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, integrated optical communication system
US11218242B2 (en) * 2020-06-05 2022-01-04 Marvell Asia Pte, Ltd. In-packaged multi-channel light engine on single substrate
CA3195228A1 (en) 2020-09-18 2022-03-24 Nubis Communications Inc. Data processing systems including optical communication modules
TW202232157A (zh) 2020-10-07 2022-08-16 美商紐比斯通訊股份有限公司 資料處理系統、資料處理裝置及使用光通訊模組的系統、裝置及方法
FR3121783B1 (fr) * 2021-04-07 2023-11-10 Scintil Photonics Procéde de fabrication d’un dispositif photonique pourvu d’au moins deux puces photoniques et dispositif photonique
US20220342164A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
US20230003926A1 (en) 2021-06-30 2023-01-05 Juniper Networds, Inc. High bandwidth photonic integrated circuit with etalon compensation
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
CN115421261B (zh) * 2022-09-28 2023-07-28 深圳新联胜光电科技有限公司 一种基于合封技术的镀膜光纤光电转换模组
CN116093095B (zh) * 2022-12-14 2024-06-14 莱弗利科技(苏州)有限公司 光耦隔离器及其封装工艺
CN115657229B (zh) * 2022-12-29 2023-04-07 苏州熹联光芯微电子科技有限公司 一种光模块及共封装光学系统
CN116859522B (zh) * 2023-08-30 2024-01-09 之江实验室 光栅耦合器、光芯片系统及光栅耦合器的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US8168939B2 (en) 2008-07-09 2012-05-01 Luxtera, Inc. Method and system for a light source assembly supporting direct coupling to an integrated circuit
US8319237B2 (en) * 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
US9057850B2 (en) * 2011-03-24 2015-06-16 Centera Photonics Inc. Optoelectronic module
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
CN202854366U (zh) * 2012-01-09 2013-04-03 东南大学 一种硅基三维叠加型光纤耦合结构
US9323010B2 (en) * 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications
US9304268B2 (en) * 2012-01-12 2016-04-05 Tyco Electronics Corporation Optical interposer with ninety degree light bending
US8855452B2 (en) * 2012-01-18 2014-10-07 International Business Machines Corporation Silicon photonic chip optical coupling structures
JP6227878B2 (ja) 2012-03-16 2017-11-08 ラクステラ・インコーポレイテッドＬｕｘｔｅｒａ，Ｉｎｃ． 光インターポーザのための方法及びシステム
US9091827B2 (en) * 2012-07-09 2015-07-28 Luxtera, Inc. Method and system for grating couplers incorporating perturbed waveguides
CN102882601B (zh) * 2012-09-10 2015-04-22 胡朝阳 硅光子集成高速光通信收发模块
US9580828B2 (en) * 2012-09-17 2017-02-28 The United States of America, as represented by the Secretary of Commerce (NIST) Self-terminating growth of platinum by electrochemical deposition
US9541775B2 (en) * 2013-03-19 2017-01-10 Luxtera, Inc. Method and system for a low-voltage integrated silicon high-speed modulator
GB2512379A (en) * 2013-03-28 2014-10-01 Ibm Photonic and/or optoelectronic packaging assembly
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組
US10606003B2 (en) * 2013-08-02 2020-03-31 Luxtera, Inc. Method and system for an optical coupler for silicon photonics devices
US9432121B2 (en) * 2014-06-05 2016-08-30 Xilinx, Inc. Optical communication circuits
KR20160058591A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 광학적 연결 구조를 가지는 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001552A (ko) * 2018-06-27 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 광 트랜시버 및 그 제조 방법
US10866373B2 (en) 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US11454773B2 (en) 2018-06-27 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof

Also Published As

Publication number Publication date
US9910232B2 (en) 2018-03-06
US20180188459A1 (en) 2018-07-05
EP3159721A1 (en) 2017-04-26
CN107040318B (zh) 2021-06-29
EP3159721B1 (en) 2021-12-08
CN107040318A (zh) 2017-08-11
US20170115458A1 (en) 2017-04-27
TWI695198B (zh) 2020-06-01
TW201725408A (zh) 2017-07-16
US10365447B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
US10365447B2 (en) Method and system for a chip-on-wafer-on-substrate assembly
US10873399B2 (en) Method and system for a photonic interposer
US10879648B2 (en) Method and system for large silicon photonic interposers by stitching
JP6404430B2 (ja) フォトニクスインターポーザのための方法及びシステム
US10168474B2 (en) Method of manufacturing optical input/output device
US7668414B2 (en) System and method for the fabrication of an electro-optical module
US20240192439A1 (en) Heterogeneous package structures with photonic devices