JP2002174744A - 光部品搭載用基板及び実装基板、並びにプリント基板 - Google Patents
光部品搭載用基板及び実装基板、並びにプリント基板Info
- Publication number
- JP2002174744A JP2002174744A JP2000371098A JP2000371098A JP2002174744A JP 2002174744 A JP2002174744 A JP 2002174744A JP 2000371098 A JP2000371098 A JP 2000371098A JP 2000371098 A JP2000371098 A JP 2000371098A JP 2002174744 A JP2002174744 A JP 2002174744A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical component
- component mounting
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
が可能で、しかも光導波路と光部品との光軸合わせを容
易に実現できる光部品搭載用基板及びプリント板を提供
する。 【解決手段】ガラス基板1の一面または両面に光部品搭
載部及びコアとクラッドから構成された光配線層9を少
なくとも有するとともに、前記光部品搭載部と導通し、
ガラス基板を貫通するビアホール2を具備する光部品搭
載用基板10を作成する。更に、光部品14や電気部品
15を搭載すれば実装基板を作成することができ、実装
基板を導電性バンプを介して接続すればプリント基板2
0を作成をすることができる。
Description
部品搭載用基板、及び光部品搭載用基板に光部品等を搭
載した実装基板、更に実装基板が導電性バンプを介して
接合しているプリント基板に関する。
を作るために、CPUのクロック周波数は益々増大する
傾向にあり、現在では1GHzオーダーのものが出現す
るに至っている。この結果、コンピュータの中のプリン
ト基板上の銅による電気配線には高周波電流の流れる部
分が存在する事になるので、ノイズの発生により誤動作
を生じたり、また電磁波が発生して周囲に悪影響を与え
ることにもなる。
ト基板上の銅による電気配線の一部を光ファイバー又は
光導波路(以下、光配線という)に置き換え、電気信号
の代わりに光信号を利用することが行われている。なぜ
なら、光信号の場合は、ノイズ及び電磁波の発生を抑え
られるからである。
イオード(LD)やフォトダイオード(PD)等の光電
素子は基板表面に実装され、導波路によって基板表面で
信号電送を行っている。このような光回路においては、
IC等電気部品の数が増加してくると光導波路を交差さ
せる必要が生じ、光導波路と光電素子との光軸合わせが
次第に困難になるという問題を抱えている。
開発による光通信システムの実用化に伴い、種々の光通
信用部品の開発が望まれている。そして、これら光部品
を高密度に実装する光配線技術、特に光導波路技術の確
立が望まれている。一般に、光導波路には、光損失が
小さい、製造が容易、コア、クラッドの屈折率差を
制御できる等の条件が要求される。これまでに低損失な
光導波路としては石英系が主に検討されている。光ファ
イバーで実証済みのように石英は光透過性が極めて良好
であるため導波路とした場合も波長が1. 3μm帯にお
いても0. 1dB/ cm以下の低損失化が達成されてい
る。しかし、石英は柔軟性に乏しくシリコン基板上等に
作製する必要があり、そのままプリント基板に搭載する
なら、電気部品の接続に多大な制約を受けてしまう問題
を抱えていた。
いた光導波路は簡易なプロセスで低コストに製造できる
可能性があることから注目されている。一例としての、
ポリメチルメタクリレート(PMMA)、ポリスチレン
(PS)、ポリカーボネート(PC)等のプラスチック
系光導波路は石英系光導波路と比較して可視波長より長
波長領域での十分な低光損失が達成されていない等の欠
点はあるが、低い温度での形成が可能であり、加工が容
易である。製造方法はシリコン基板等の基材上に低屈折
率のポリマ材料からなるクラッドと高屈折率のポリマ材
料からなるコア層を順次形成し、フォトレジストパター
ンをマスクとしてドライエッチングプロセスを行う。こ
うして断面概略矩形状のポリマコア層を加工した後、再
び低屈折率のポリマ材料によって上部にクラッド層を形
成しトータル膜厚で30〜60μmの光導波路が形成さ
れる。
材からフッ酸等を用いて剥離し、電気配線板へ接着剤を
用いて貼り合わせ、光部品搭載用基板が作られる。
ン基板などから剥離し一度フィルムにすると、熱膨張係
数差起因で収縮が生じてしまい、電気配線板への十分な
張り合わせ精度を得られず問題となっていた。場合によ
っては収縮要因によってクラック等の問題を伴い屈折率
が変動し光導波路の光損失も生じ、まだ実用化に至って
いない。また、電気配線板に張り合わせる際の上下方向
の精度も厳しく、光学部品搭載と同じ±1μm以下が要
求され、張り合わせには多大な困難を伴っていた。
技術の進歩が著しく、機器の更なる軽薄短小化を求めら
れる中で光学部品、電気部品等の表面実装部品の効率良
い混載の為には、貼り合わせた光導波路の上部へこれま
で以上に微細な配線を実現させる事も要求されている。
術の状況に鑑みてなされたもので、電気部品や光部品の
光導波路上への高密度実装が可能で、しかも光導波路と
光電素子との光軸合わせを容易に実現できる光部品搭載
用基板及び実装基板、並びにプリント板の提供を課題と
する。
は、ガラス基板の一面または両面に光部品搭載部及びコ
アとクラッドから構成された光配線層を少なくとも有す
るとともに、前記光部品搭載部と導通し、ガラス基板を
貫通するビアホールを具備することを特徴とする光部品
搭載用基板である。請求項2に記載の発明は、光部品搭
載部が、金属材料と絶縁材料から構成された電気配線層
であることを特徴とする請求項1記載の光部品搭載用基
板である。請求項3に記載の発明は、前記ガラス基板が
Au、Ag、Cu2 O、又はCeO2 の少なくとも1種
を含有し紫外線に対して感光性を示すことを特徴とする
請求項1乃至2記載の光部品搭載用基板である。請求項
4に記載の発明は、前記光配線層を構成するコア及びク
ラッドはポリイミド、ポリカーボネート、ポリメタクリ
ル酸メチル、ポリスチレンからなるポリマー材料である
か、或いはSiO2 - Ge2 、ZrF4 - BaF2 - G
dF3 -AlF3 、As- S、As- Ge- Seからな
るガラス系或いはCsBr、KRS- 5からなる結晶系
材料の何れかであることを特徴とする請求項1乃至3記
載の光部品搭載用基板である。請求項5に記載の発明
は、前記光配線層を構成する断面矩形状のコアは、直
線、曲線、S字曲線、平行線などの少なくとも1つを有
して形成され、又コアパターンに対して概略45°傾い
たミラーを具備していることを特徴とする請求項1乃至
4記載の光部品搭載用基板である。請求項6に記載の発
明は、請求項1乃至5記載の光部品搭載用基板に光部品
を搭載したことを特徴とする実装基板である。請求項7
に記載の発明は、請求項6に記載の実装基板とプリント
基板を導電性バンプを介して接続したことを特徴とする
プリント基板である。
を用いて説明する。図1は本発明の光部品搭載用基板及
び実装基板並びにプリント基板を示す説明図である。本
発明の光部品搭載用基板10は、ガラス基板1の一面又
は両面に光部品搭載部及びコアとクラッドから構成され
た光配線層9を少なくとも有するとともに、前記光部品
搭載部と導通し、ガラス基板を貫通するビアホールを具
備する。これに更に光部品14、電気部品15を搭載
し、実装基板となる。そして、実装基板(光部品搭載用
基板10)は図中下側に示したプリント基板20と接続
される。
基材としてガラス基板1を用いる。このガラス基板の少
なくとも一面に光部品搭載部(パッド、電気配線等)及
びコアとクラッドから構成された光配線層を少なくとも
形成する。また、ガラス基板1には貫通する孔2があけ
られている。各孔2の内部はメッキで設けた導体によっ
て埋められており、下部にはプリント配線20の電極2
1の位置に対応するバンプが設けられている。これによ
り光部品と電気部品と、プリント配線基板20側の電極
を電気的に接続する事ができる。
を剥離しフィルムにするといった工程が不要であるとと
もに、電気配線板との位置精度も良好となる。
の製造方法について説明する。図2〜9は光部品搭載用
基板10の製造工程を示す工程図である。尚、説明中の
光部品搭載部形成面(電気配線層)及び光配線層形成面
をb面、バンプをa面とする。
iO2 (Au, CeO2 )系の化学的加工性を有する感
光性ガラス板であることが好ましい。また、このガラス
基板1のa及びb面は優れた平滑性を有している。この
ガラス基板に孔状を有したフォトマスクを介してHg−
Xeランプを100mJ/ cm2 照射し(図2参照)、
現像を行った。この感光性ガラス中の成分であるAu、
CeO2 は、紫外線照射によって露光されると、露光部
分に感光性金属Au、CeO2 の粒子からなる核が生成
し潜像(図示せず)を形成できる。
スを550℃乃至620℃で熱処理し、酸に溶出し易い
結晶を析出させる。この熱処理により、上記露光部分
(潜像)内に存在する感光性金属の粒子を核として、リ
チウムメタシリケート結晶が析出する。このようにして
得た結晶は酸に容易に溶解する性質を有するので、希弗
化水素酸で酸処理して、現像処理を行った(図3参
照)。
ラス基板1にビアホール2が形成される。このビアホー
ルは感光性のガラス基板1を貫通する孔であり、接続す
べきプリント基板20側の電極の位置と合致するように
形成されている。
基板1のb面に、光又は熱硬化性の樹脂3でビアホール
2を充填しガラス基板1のb面を平滑な状態にした後、
光配線層材料(例えばポリイミド)で下部クラッド4、
コア5と順次塗布する(図4参照)。
ト6を塗布し(図5参照)、導波路パターン用マスクで
露光、フォトレジスト6を現像し、露光された部分を除
去する。そして、反応性イオンエッチングによって断面
が矩形状になるようにコアをパターニングし、次いでフ
ォトレジスト5を除去する。
線、平行線などの少なくとも1つを有して形成されてい
る。
ー7を形成し、再び上部クラッド8を塗布し光配線層9
を形成する(図6、図7参照)。ミラー7はレーザー等
によりコアを斜め45°に加工し、Al膜を選択的に蒸
着する。尚この時、光部品搭載のためのアライメントマ
ーク23をAl膜で下部クラッド上の任意の位置に形成
しておく。
工程を行う。ビアホール2に充填した樹脂はここで熱分
解し除去される。樹脂の分解成分がホール内に残る場合
は、重クロム酸、過マンガン酸等で有機残さを除去でき
る。
体を析出させると共に、感光性のガラス基板1a面より
も突出するように、めっきを十分成長させバンプ11を
形成する(図8参照)。
表面にのみ低粘度の接着剤層を選択的に塗布し、接着剤
層上へメッキ処理を施すことにより、感光性ガラス界面
とメッキ金属膜の接着性をさらに向上させることが出来
る。こうして、金属導体でビアホール2が埋まるととも
に、a 面側にバンプ11が形成される。
置に合致するように、光配線層へレーザー照射等により
ブラインドビア状に追加加工を施し、光配線層側にもビ
アホール2を形成する(図9参照)。また、同様にして
内部をメッキで金属導体を充填し、光配線層9表面に金
属導体によりパッドを形成する。
基板10上部へ、光学素子(LD、PD)及びLSIチ
ップ等を、ミラー工程と同時に下部クラッドに形成した
アライメントマークを頼りに光軸がずれないように搭載
する。感光性ガラス基板1は表面平滑である為、アライ
メントマークとの高さ方向の距離を正確に把握できるの
で、光部品搭載用基板10の端面に光軸がずれないよう
に光学部品を設置することも可能である。更に、この
後、光部品搭載用基板10自体をプリント基板に接続し
図1の第1の例を完成させる。
った電気部品はリード線或いはバンプを介して光部品搭
載用基板上部の配線パターンに接続されている。一方、
プリント基板20の上面には、光部品搭載用基板10の
バンプ11と電気的に接続するための電極21が設けら
れ、相互に接続されている。これにより、PD、LDと
いった光学部品やLSIといった電気部品とプリント基
板20とが電気的に接続される。
一部がLDにより光信号に変換され、その光信号は導波
路へと入射されていく。そして、光信号がミラーで反射
され光導波路内を伝送し、再びミラー反射されPDで電
気信号に変換され、LSI等で信号処理が行われる。こ
うして電気的な接続と光接続が高信頼性で実現できる。
このような光部品搭載用基板を複数個プリント基板に搭
載し光通信装置、光情報装置の高度化を図っても良い。
したプリント基板の第2の例を示す図である。これは、
光電気配線板の光配線層の上部に電気配線層22を形成
し多層構造となっている場合の例である。
て感光性のガラス基板1のビアホール2は、導電性物質
で埋められており光配線層の配線電極及びその上層の電
気配線層の配線電極が光部品や電気部品の電極に電気配
線密度を対応させてビアホール2と接続されている。
れたビアホール2からのバンプ11の位置はプリント基
板20の電極21に合致すべき位置となっている。
0を用いて光学素子(LD、PD)及びLSI(ベア)
チップ等を上部に搭載し、光部品搭載用基板をプリント
基板に接続される。このようにして、プリント基板20
からの電気信号の一部がLDによって光信号によって変
換され、ミラーで反射された光信号が光導波路内を伝送
する。光伝送した信号は再びミラーで90°光路変換さ
れPDで電気信号に変換され、LSI等で信号処理され
る。こうして電気的な接続と光接続が高信頼性で実現で
きる。
0の製造方法について説明する。図12〜14は光部品
搭載用基板10の製造工程を示す工程図である。尚、説
明中下部のバンプ形成面をa面、対面(上面)をb面と
する。
成する工程は、図2〜7に示した光部品搭載用基板10
の製造方法と同様である。続いて、ガラス基板1のa面
側に全く同様の手順で光配線材料(例えばポリイミド)
で下部クラッド4、コア5、上部クラッド8を順次塗布
し光配線層を9を形成する。コア5は断面矩形状となる
ようパターニングを行い、またコア配線パターンの所定
の個所にミラー7を設けておく(図12参照)。
の光配線層9は感光性のガラス基板1のビアホール2の
位置に合致するように、レーザー等によりブラインドビ
アを追加加工し、光配線層にもビアホール2を形成する
(図13参照)。また、内部をメッキで金属導体を充填
すると共に、光配線層9表面よりも突出するようにめっ
きを十分成長させバンプ11を形成する。また、光配線
層9上下両側の表面にも金属導体を配線する。
基板10両面へ、光学素子(LD、PD)及びLSIチ
ップ等を、ミラー工程と同時に下部クラッドに形成した
アライメントマーク等を頼りに光軸がずれないように搭
載して実装基板を製造する。尚、感光性ガラス基板1は
表面平滑である為、上面に塗布したクラッド層及びアラ
イメントマークも平滑のままである。従って、光部品1
4搭載時のアライメント精度を高く維持でき光軸のズレ
を抑えられる事になる。また、高さ方向の距離(膜厚)
を正確に把握できるので、光部品14を光・電気配線基
板10の端面に光軸がずれないように光学部品を設置す
ることも可能である。この後、実装基板自体をプリント
基板に接続し図14の例を完成させる。
ト基板において、PD・LDといった光学部品やLSI
といった電気部品はリード線或いはバンプを介して光部
品搭載用基板上部の配線パターン及びビアホールに接続
されている。一方、プリント基板20の上面には、光部
品搭載用基板10のビアホールから突出したバンプ11
と電気的に接続するための電極21が設けられ、相互に
接続されている。これにより、PD、LDといった光学
部品やLSIといった電気部品とプリント基板20とが
電気的に接続される。
一部がLDにより光信号に変換され、その光信号は導波
路へと入射されていく。そして、光信号がミラーで反射
され光導波路内を伝送し、再びミラー反射されPDで電
気信号となり、LSI等で信号処理が行われる。こうし
て電気的な接続と光接続が高信頼性で実現できる。この
ような光・電気配線基板をサイズ数cm〜数十cmの範
囲で複数個プリント基板に搭載し光通信装置、光情報装
置の高度化を図っても良い。
したプリント基板の第2の例を示す図である。これは、
光部品搭載用基板の光配線層両面の上部に電気配線層2
2を形成し多層構造となっている場合の例である。ここ
で電気配線層22は、公知のアディティブ法やサブトラ
クト法を用いて形成することができる。
て感光性ガラス基板1のビアホール2は、導電性物質で
埋められており、且つ光配線層の配線電極16及びその
上層の電気配線層の配線電極16が光部品や電気部品の
電極に対応した配線密度を有し、ビアホール2と接続さ
れている。
の位置はプリント基板20の電極21に合致すべき位置
となっており、ビアホール2と電極21とが接続されて
いる。こうして、光配線層と電気配線層とがガラス基板
に主要な構成として多層形成できるので上部に搭載され
る光部品、電気部品の電極に電気配線密度を対応させる
事が可能となり、プリント基板への効率よいデバイス実
装が可能になる。
基板10を用いて光学素子(LD、PD)及びLSI
(ベア)チップ等を上部に搭載し、光・電気配線基板を
プリント基板に接続される。このようにして、プリント
基板20からの電気信号の一部がLDによって光信号に
よって変換され、ミラーで反射された光信号が光導波路
内を伝送する。光伝送した信号は再びミラーで90°光
路変換されPDで電気信号に変換され、LSI等で信号
処理される。こうして電気的な接続と光接続が高信頼性
で実現できる。
ト、ポリメタクリル酸メチル、ポリスチレンからなるポ
リマー材料であるか、或いはSiO2 - Ge2 、ZrF
4 -BaF2 - GdF3 - AlF3 、As- S、As-
Ge- Seなどからなるガラス系或いはCsBr、KR
S- 5などからなる結晶系の何れかを用いて構成しても
同図11の様になる。
ス基板上に配線した光配線層を形成する。従って、光学
部品と光配線層の光軸合わせは高精度となる。また、光
配線層(導波路フィルム)を剥離させないため、収縮に
伴う屈折率といった諸物性の変動もない。更に、光部品
搭載部が電気配線層であれば、光部品搭載部に搭載され
る光部品、電気部品の電極に電気配線密度を対応させた
実装基板の提供が可能となり、ビアホールと導電性バン
プを介して低配線密度のプリント基板に接続できる。
路の接続特性や信頼性に格段に優れまた、配線設計の自
由度の高い、安価で実用的な光部品搭載用基板及び実装
基板、並びにプリント基板を提供できる。
にプリント基板を示す説明図である。
る。
る。
る。
る。
る。
る。
る。
る。
びにプリント基板を示す説明図である。
びにプリント基板を示す説明図である。
ある。
ある。
ある。
びにプリント基板を示す説明図である。
Claims (7)
- 【請求項1】ガラス基板の一面または両面に光部品搭載
部及びコアとクラッドから構成された光配線層を少なく
とも有するとともに、前記光部品搭載部と導通し、ガラ
ス基板を貫通するビアホールを具備することを特徴とす
る光部品搭載用基板。 - 【請求項2】光部品搭載部が、金属材料と絶縁材料から
構成された電気配線層であることを特徴とする請求項1
記載の光部品搭載用基板。 - 【請求項3】前記ガラス基板がAu、Ag、Cu2 O、
又はCeO2 の少なくとも1種を含有し紫外線に対して
感光性を示すことを特徴とする請求項1乃至2記載の光
部品搭載用基板。 - 【請求項4】前記光配線層を構成するコア及びクラッド
はポリイミド、ポリカーボネート、ポリメタクリル酸メ
チル、ポリスチレンからなるポリマー材料であるか、或
いはSiO2 - Ge2 、ZrF4 - BaF2 - GdF3
- AlF3 、As- S、As- Ge- Seからなるガラ
ス系或いはCsBr、KRS- 5からなる結晶系材料の
何れかであることを特徴とする請求項1乃至3記載の光
部品搭載用基板。 - 【請求項5】前記光配線層を構成する断面矩形状のコア
は、直線、曲線、S字曲線、平行線などの少なくとも1
つを有して形成され、又コアパターンに対して概略45
°傾いたミラーを具備していることを特徴とする請求項
1乃至4記載の光部品搭載用基板。 - 【請求項6】請求項1乃至5記載の光部品搭載用基板に
光部品を搭載したことを特徴とする実装基板。 - 【請求項7】請求項6に記載の実装基板とプリント基板
を導電性バンプを介して接続したことを特徴とするプリ
ント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371098A JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371098A JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002174744A true JP2002174744A (ja) | 2002-06-21 |
JP4538949B2 JP4538949B2 (ja) | 2010-09-08 |
Family
ID=18840875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000371098A Expired - Fee Related JP4538949B2 (ja) | 2000-12-06 | 2000-12-06 | 光部品搭載用基板製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4538949B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004341102A (ja) * | 2003-05-14 | 2004-12-02 | Seiko Epson Corp | 光モジュール及びその製造方法、光通信装置、電子機器 |
JP2007523378A (ja) * | 2004-02-18 | 2007-08-16 | カラー チップ (イスラエル) リミテッド | 光電モジュールの製作システムおよび方法 |
WO2007139155A1 (ja) * | 2006-05-30 | 2007-12-06 | Sumitomo Bakelite Co., Ltd. | 光素子実装用基板、光回路基板及び光素子実装基板 |
US7488122B2 (en) | 2006-03-31 | 2009-02-10 | Nec Corporation | Optical connector and optical module |
KR100894152B1 (ko) | 2007-03-16 | 2009-04-27 | (주)페타컴 | 평판광회로 기반 광소자 및 그 제조 방법 |
JP2012145743A (ja) * | 2011-01-12 | 2012-08-02 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
US8506175B2 (en) | 2009-12-18 | 2013-08-13 | Shinko Electric Industries Co., Ltd. | Optical waveguide board |
US9354408B2 (en) | 2012-11-22 | 2016-05-31 | International Business Machines Corporation | Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137458U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
JPS6179290A (ja) * | 1984-09-26 | 1986-04-22 | 株式会社島津製作所 | 光・電子プリント基板 |
JPS62181467A (ja) * | 1986-02-05 | 1987-08-08 | Hitachi Ltd | 半導体装置 |
JPS6425580A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Printed circuit board |
JPH02136805A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Sheet Glass Co Ltd | 導波型光電子マトリックススイッチ |
JPH02209799A (ja) * | 1989-02-09 | 1990-08-21 | Fujitsu Ltd | 多層回路基板の製造方法 |
JPH05246728A (ja) * | 1992-03-03 | 1993-09-24 | Sankyo Seiki Mfg Co Ltd | 感光性ガラス基板の安定化方法 |
JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
JPH07128531A (ja) * | 1993-09-10 | 1995-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 光集積回路およびその作製方法 |
JPH0996746A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | アクティブ光回路シートまたはアクティブ光回路基板 |
JPH10300961A (ja) * | 1996-07-31 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | 光路変換素子と、その作製方法、および光路変換素子作製用のブレード |
JPH11177200A (ja) * | 1997-12-05 | 1999-07-02 | Toshiba Corp | 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置 |
JP2000098153A (ja) * | 1998-09-21 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 光デバイス実装構造 |
JP2000114581A (ja) * | 1998-10-09 | 2000-04-21 | Fujitsu Ltd | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 |
JP2000227524A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 光導波装置および光送受信装置、ならびにそれらの製造方法 |
EP1041418A2 (en) * | 1999-03-30 | 2000-10-04 | Toppan Printing Co., Ltd. | Optical wiring layer, optoelectric wiring substrate, mounted substrate, and methods for manufacturing the same |
JP2000298217A (ja) * | 1999-04-13 | 2000-10-24 | Toppan Printing Co Ltd | 光・電気配線基板及び製造方法並びに実装基板 |
-
2000
- 2000-12-06 JP JP2000371098A patent/JP4538949B2/ja not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137458U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
JPS6179290A (ja) * | 1984-09-26 | 1986-04-22 | 株式会社島津製作所 | 光・電子プリント基板 |
JPS62181467A (ja) * | 1986-02-05 | 1987-08-08 | Hitachi Ltd | 半導体装置 |
JPS6425580A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Printed circuit board |
JPH02136805A (ja) * | 1988-11-18 | 1990-05-25 | Nippon Sheet Glass Co Ltd | 導波型光電子マトリックススイッチ |
JPH02209799A (ja) * | 1989-02-09 | 1990-08-21 | Fujitsu Ltd | 多層回路基板の製造方法 |
JPH05246728A (ja) * | 1992-03-03 | 1993-09-24 | Sankyo Seiki Mfg Co Ltd | 感光性ガラス基板の安定化方法 |
JPH06132516A (ja) * | 1992-08-11 | 1994-05-13 | Hitachi Ltd | 半導体装置およびクロック信号供給装置 |
JPH07128531A (ja) * | 1993-09-10 | 1995-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 光集積回路およびその作製方法 |
JPH0996746A (ja) * | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | アクティブ光回路シートまたはアクティブ光回路基板 |
JPH10300961A (ja) * | 1996-07-31 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | 光路変換素子と、その作製方法、および光路変換素子作製用のブレード |
JPH11177200A (ja) * | 1997-12-05 | 1999-07-02 | Toshiba Corp | 回路基板、回路基板の製造方法、回路基板の検査方法および回路基板の製造装置 |
JP2000098153A (ja) * | 1998-09-21 | 2000-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 光デバイス実装構造 |
JP2000114581A (ja) * | 1998-10-09 | 2000-04-21 | Fujitsu Ltd | 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法 |
JP2000227524A (ja) * | 1999-02-05 | 2000-08-15 | Sony Corp | 光導波装置および光送受信装置、ならびにそれらの製造方法 |
EP1041418A2 (en) * | 1999-03-30 | 2000-10-04 | Toppan Printing Co., Ltd. | Optical wiring layer, optoelectric wiring substrate, mounted substrate, and methods for manufacturing the same |
JP2000298217A (ja) * | 1999-04-13 | 2000-10-24 | Toppan Printing Co Ltd | 光・電気配線基板及び製造方法並びに実装基板 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103249B2 (en) | 2003-05-14 | 2006-09-05 | Seiko Epson Corporation | Optical module and manufacturing method of the same, optical-communication apparatus, and electronic apparatus |
JP2004341102A (ja) * | 2003-05-14 | 2004-12-02 | Seiko Epson Corp | 光モジュール及びその製造方法、光通信装置、電子機器 |
JP4859677B2 (ja) * | 2004-02-18 | 2012-01-25 | カラー チップ (イスラエル) リミテッド | 光電モジュールの製作システムおよび方法 |
JP2007523378A (ja) * | 2004-02-18 | 2007-08-16 | カラー チップ (イスラエル) リミテッド | 光電モジュールの製作システムおよび方法 |
US7488122B2 (en) | 2006-03-31 | 2009-02-10 | Nec Corporation | Optical connector and optical module |
WO2007139155A1 (ja) * | 2006-05-30 | 2007-12-06 | Sumitomo Bakelite Co., Ltd. | 光素子実装用基板、光回路基板及び光素子実装基板 |
EP2023171A4 (en) * | 2006-05-30 | 2010-11-24 | Sumitomo Bakelite Co | OPTICAL ELEMENT MOUNTING CARD, OPTICAL CIRCUIT BOARD, AND OPTICAL ELEMENT MOUNTING CARD |
US7869670B2 (en) | 2006-05-30 | 2011-01-11 | Sumitomo Bakelite Co., Ltd. | Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted |
EP2023171A1 (en) * | 2006-05-30 | 2009-02-11 | Sumitomo Bakelite Co., Ltd. | Optical element mounting board, optical circuit board and optical element mounting board |
US8208769B2 (en) | 2006-05-30 | 2012-06-26 | Sumitomo Bakelite Co., Ltd. | Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted |
KR100894152B1 (ko) | 2007-03-16 | 2009-04-27 | (주)페타컴 | 평판광회로 기반 광소자 및 그 제조 방법 |
US8506175B2 (en) | 2009-12-18 | 2013-08-13 | Shinko Electric Industries Co., Ltd. | Optical waveguide board |
JP2012145743A (ja) * | 2011-01-12 | 2012-08-02 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
US9354408B2 (en) | 2012-11-22 | 2016-05-31 | International Business Machines Corporation | Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide |
US9772462B2 (en) | 2012-11-22 | 2017-09-26 | International Business Machines Corporation | Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide |
Also Published As
Publication number | Publication date |
---|---|
JP4538949B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100720854B1 (ko) | 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법 | |
KR100751274B1 (ko) | 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법 | |
US7713767B2 (en) | Method of making circuitized substrate with internal optical pathway using photolithography | |
JP4260650B2 (ja) | 光電気複合基板及びその製造方法 | |
US9201203B2 (en) | Photoelectric composite substrate and method of manufacturing the same | |
JP4690870B2 (ja) | 光電気集積配線基板及び光電気集積配線システム | |
JP2002107560A (ja) | 実装用基板 | |
JP5495896B2 (ja) | 光電気配線基板の製造方法 | |
JP2002174744A (ja) | 光部品搭載用基板及び実装基板、並びにプリント基板 | |
JP2001196643A (ja) | 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板 | |
JP4590722B2 (ja) | 光部品搭載用基板製造方法 | |
JP2008158388A (ja) | 光電気回路基板、光モジュールおよび光電気回路システム | |
JP2002182049A (ja) | 実装用基板及びそれの製造方法並びにその実装用基板を用いたデバイスの搭載構造 | |
JP2007086367A (ja) | 光ピン、光ピンコネクタ及び光路変換用モジュール | |
JP2001183556A (ja) | マルチチップモジュール基板及びマルチチップモジュール | |
JP2005017394A (ja) | 光電気回路基板およびその製造方法 | |
JP4320850B2 (ja) | 光・電気配線基板及び実装基板並びにこれらの製造方法 | |
JP4304764B2 (ja) | 光・電気配線基板及び製造方法並びに実装基板 | |
JP4639421B2 (ja) | 光配線層の製造方法 | |
JP2000340906A (ja) | 光・電気配線基板及びその製造方法並びに実装基板 | |
JP2002131565A (ja) | 実装用基板及びそれを用いたデバイスの搭載構造 | |
JP2001004854A (ja) | 光・電気配線基板及び実装基板 | |
JP2001083346A (ja) | 電気光混載配線板及び電気光混載モジュール並びにその製造方法 | |
JP2001318250A (ja) | 光・電気配線基板及びその製造方法並びに光配線フィルムの製造方法並びに実装基板 | |
JP4240659B2 (ja) | 光・電気配線基板及び製造方法並びに実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |