JP5495896B2 - 光電気配線基板の製造方法 - Google Patents

光電気配線基板の製造方法 Download PDF

Info

Publication number
JP5495896B2
JP5495896B2 JP2010077350A JP2010077350A JP5495896B2 JP 5495896 B2 JP5495896 B2 JP 5495896B2 JP 2010077350 A JP2010077350 A JP 2010077350A JP 2010077350 A JP2010077350 A JP 2010077350A JP 5495896 B2 JP5495896 B2 JP 5495896B2
Authority
JP
Japan
Prior art keywords
hole
conductive layer
optical
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010077350A
Other languages
English (en)
Other versions
JP2011209510A (ja
Inventor
恵子 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010077350A priority Critical patent/JP5495896B2/ja
Publication of JP2011209510A publication Critical patent/JP2011209510A/ja
Application granted granted Critical
Publication of JP5495896B2 publication Critical patent/JP5495896B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光電気配線基板の製造方法に関する。
近年、コンピュータの情報処理能力の向上化にともなって、マイクロプロセッサとして使用される半導体大規模集積回路素子(LSI,VLSI)等の集積回路(IC)では、トランジスタの集積度が高められており、ICの動作速度は、クロック周波数でGHzのレベルまで達している。それに伴い、電気素子間を電気的に接続する電気配線についても高密度化および微細化されたものが要求されている。
しかしながら、電気配線の高密度化および微細化は、電気信号のクロストークおよび伝搬損失が生じやすい。このことから、半導体素子に入出力される電気信号を光信号に変換し、さらに、その光信号を実装基板に形成した光導波路などの光配線によって伝送される光伝送技術が検討されている。
例えば、特許文献1には、光導波路および貫通電極を有する配線基板が開示されている。
特開2000−340905号公報
しかし、特許文献1に示す配線基板は、その製造における工程数が多く、配線基板の完成までに時間がかかる、さらに、コストもかかる傾向があった。また、別工程で作製するため、作製位置にばらつきが生じやすく、結果として光結合効率が悪くなるという問題があった。それ以外にも、空気中に露出した反射面を90度光路変換ミラーとして使用しているため、全反射条件を満たすために光伝送部と空気層の界面を保持する必要があり、一般に素子の固定に使用される透明樹脂を使用できず、光路への異物混入や結露等を防ぐことができない傾向があった。
本発明の目的は、作製までの工程数を低減させた光電気配線基板の製造方法を提供することにある。
本発明の一実施形態にかかる光電気配線基板の製造方法は、表面に、第一導電層と、該第一導電層と離れて配置された第2導電層とからなる導電層を有する電気基板を準備する工程と、前記導電層の表面を酸化処理する工程と、前記導電層の表面を酸化処理する工程と、前記電気基板上に、内部に光信号の伝送が可能な光伝送部を有する光導波路を作製する工程1と、前記光導波路に、前記第一導電層が露出する底面を有する第一の貫通孔と、前記第二導電層が露出する底面を有し、前記光伝送部の光軸方向に対して前記電気基板に向くように傾斜して前記光導波路の光伝送部が露出し、略45度の斜面を有する第二の貫通孔と、を作製する工程2と、前記第一の貫通孔の内壁面および前記第二の貫通孔の前記斜面に金属膜を同時に形成させて、それぞれ貫通導体および光反射面を作製する工程3と、を具備する。
前記工程3は、前記導電層と接触するように前記第二の貫通孔に金属膜を形成させて光反射面を作製する工程を有することが好ましい。
前記工程3は、前記第二の貫通孔の内壁面に金属膜を形成させる工程を含むことが好ましい。
前記工程2は、レーザー加工により前記第一の貫通孔および前記第二の貫通孔を作製する工程であることが好ましい。
前記工程3は、メッキ加工により前記金属膜を同時に作製する工程であることが好ましい。
前記工程1において前記光伝送部を複数作製するとともに、前記工程2において前記複数の光伝送部を横切るように前記第二の貫通孔を形成する
本実施形態によれば、貫通導体および光反射面を同時作製が可能となるため、従来の工程数よりも工程数を少なくでき、結果として光電気配線基板の完成までにかかる時間およびコストを低減することができる。また、第一の貫通孔と第二の貫通孔は同一の設備を使用して連続して形成できるため、両者の位置精度を高精度に形成することができる。そのため、最終的に第一の貫通孔に形成された貫通導体を介して光電気配線基板表層の導電層と電気的に接続される発光素子や受光素子などの光電変換素子と、光電変換素子と第二の貫通孔に形成される光反射面を介して光導波路との高効率な光結合を得ることができる。また、第一の貫通孔に形成される貫通導体と同時に第二の貫通孔の斜面に金属反射膜が形成されるため、光路に他の透明樹脂を入れた場合でも反射ミラーとして機能させることができ、異物の混入や結露などによる光結合効率の悪化を防ぐことができる。
本発明の第1の実施形態である製造方法により作製される光電気配線基板の断面図である。 図1の光電気配線基板を有する光モジュールの断面図である。 (a)〜(d)は、本発明の第1の実施形態である製造方法を工程毎に示す断面図である。 (c1)および(c2)は、図3(c)における作製途中の光電気配線基板を上面から透過視した平面図である。
以下、図面を参照しながら本発明の実施態様を詳細に説明するが、それらの図面は実施形態の一例に過ぎず、本発明はそれらに限定されるものではない。
本発明の製造方法は、光導波路3を作製する工程1と、第一の貫通孔14および第二の貫通孔15を作製する工程と、貫通導体4および光反射面5を作製する工程と、を具備する。
図1の光電気配線基板の製造方法を示す図3をもとにして、各工程を説明する。
<工程1>
工程1において、電気基板6上に光導波路3を作製する(図3(a)および(b))。
光導波路3は、内部に光信号の伝送が可能な光伝送部として、コア3aを有する。
光導波路3の作製方法としては、直接露光法、屈折率変化法などが挙げられる。
直接露光法とは、クラッド3bの下部を形成後、コア3aの材料を塗工してマスク露光によりコア3aを形成し、その上面および側面にさらにクラッド3bの材料を塗工形成して光導波路3を作製する方法である。また、屈折率変化法とは、UV(紫外線)照射により屈折率が低下する特性を利用して、コア3aとなる部位以外にUV照射を行ない、コア3aとなる部位以外の屈折率を低下させることによって光導波路を作製する方法である。
直接露光法により作製される光導波路3の材料としては、エポキシ系やアクリル系、シリコーンなどの樹脂が挙げられ、屈折率変化法により作製される光導波路の材料としては、ポリシランなどが挙げられる。
電気基板6は、基板1と導電層2から構成される。
基板1は、厚みが0.2〜2mmであり、ガラスエポキシ基板、BTレジン基板、ポリイミド基板などが使用される。基板1は、単層でも積層でもよい。
基板1としては、ベース基体とビルドアップ層とから構成されたビルドアップ基板が好適に用いられる。
導電層2は、基板1と光導波路3との間に設けられる。導電層2は、貫通導体4の下に位置する導電層2aと、光反射面5の下に位置する導電層2bと、を有する。導電層2の厚みは5〜25μmであることが好ましい。
導電層2は、前工程において表面が酸化処理されていることが好ましい。酸化処理された導電層2を設けることにより、表面に凹凸が形成されるため、光導波路3と導電層2との密着性を向上させることができる。なお、酸化処理としては、例えば、次亜塩素酸ナトリウム等による表面処理が挙げられる(処理温度60〜90度)。また、凹凸の表面粗さRz(十点平均粗さ)は1〜15μmである。
また、導電層2としては銅が好ましい。導電層2が銅の場合、表面はCuOとなる。CuOはその表面が黒色であることから、例えば、複数のコア3aを有する光導波路3を作製する際、微細なコア3aパターンを作製することができる。フォトリソグラフィ技術により光導波路3を形成する場合、フォトリソグラフィ工程における露光が基板1で乱反射して、コア3aの良好な矩形状が得られない、あるいは、乱反射により過露光となることで微細なライン&スペースが得られなかったが、黒色であるCuOが乱反射を低減させることにより、コア3aの微細なパターンを形成することができるようになる。
導電層2は、基板1の表面一面に設けられてもよく、また、電気配線として用いるためにパターニングされていてもよい。とくに、熱伝達を向上させることから基板1の表面一面に設けられていることが好ましい。
コア3aの断面サイズとしては、例えば、35〜100μm角である。
コア3aは、クラッド3bよりも屈折率が大きく(好ましくはクラッドの屈折率に対して比屈折率差が1〜3%)、光信号を閉じ込めることができる。
光導波路3中にコア3aを複数設ける場合、コア3a同士の間隔は、10〜250μmである。
<工程2>
工程2において、第一の貫通孔14および第二の貫通孔15を作製する(図3(c))。第一の貫通孔14は、貫通電極4を作製する際に設ける貫通孔を意味し、第二の貫通孔15は、光反射面5を作製する際に設ける貫通孔を意味する。
第二の貫通孔15は、その内壁に斜面を有する。この斜面は、コア3aの光軸方向に対して、電気基板6に向くように、つまり下向きに略45度傾斜している。
貫通孔の作製法としては、レーザーによる穿孔、ドリルによる穿孔などが挙げられるが、前述のように斜面を有する第二の貫通孔の作製に適していることから、レーザーによる穿孔が好ましく、透明な樹脂に対応するYAGやYVOの3倍高調波や4倍高調波が望ましい。
なお、図4に、図3(c)を上面から透過視したときの2種類の平面図を示す。
図4に示すように第一の貫通孔14は、光導波路3のうちクラッド3bに設けられており素子の電極パッド(不図示)と発光点の位置関係から、第一の貫通孔14の位置は決定される。また、第二の貫通孔15は、コア3aを横切るような溝形状を示す。第二の貫通孔15は、図4(c1)において、複数のコア3aを横切るように設けられ、図4(c2)において、第二の貫通孔15は、各コア3aを横切るように設けられる。いずれの場合でもよいが、種々の光伝送構造に適用できることから、第二の貫通孔15は、コア3aのそれぞれを横切るように設けられることが好ましい。
第一の貫通孔14の形状は、略円筒形、略台円柱、略逆台形円柱のいずれの形状でも良い。
また、工程2において、第一の貫通孔14および第二の貫通孔15の他に、光を伝送させる光伝送路を作製するための第三の貫通孔(不図示)を設けることができる。第三の貫通孔は光導波路3のコア3aと光学的に結合する位置に設けられ、第三の貫通孔の内部に透明樹脂を充填することで作製される。この伝送路は、その内部の屈折率が周囲よりも大きい、コア−クラッド形状を示すことが好ましい。
レーザーにより第一の貫通孔14および第二の貫通孔15を作製する場合、電気基板6の導電層2が、レーザー穿孔におけるストップ層として機能するため、作業が容易となる。
<工程3>
工程3において、第一の貫通孔14の内壁面および第二の貫通孔15の斜面に、貫通導体4と光反射面5とを作製する。作製方法としては、例えば、金属蒸着、スパッタリング、めっき等の手法が挙げられるが、金属蒸着やスパッタリングなどの真空蒸着法では斜面への回りこみに限界があることや厚膜化が困難なことから、同時作製および厚膜化が可能でプリント配線基板の作製工程に準じためっき法が好ましい。
なお、工程3はめっき法を用いる際に工程2にて生じるスミアを除去するデスミア処理工程を、含むことが好ましい。デスミア処理の方法としては、例えば、クロム酸法、濃硫酸法、アルカリ過マンガン酸法、プラズマ法等が挙げられる。そしてビアホールの内壁に、めっき法や金属の蒸着、導電性材料の注入によって貫通電極2を形成する。
デスミア処理により、第一の貫通孔14および第二の貫通孔15の内壁面を粗化することができる。粗化により設けられた凹凸は、第一の貫通孔14および第二の貫通孔15ともに同様のサイズを示す。第一の貫通孔14の内壁面および第二の貫通孔15の斜面に設けられた凹凸は、第一の貫通孔14および第二の貫通孔15の内壁面に設けた金属膜が剥がれにくく、かつ、第二の貫通孔15の斜面に設けられた金属膜が、乱反射の小さい光反射膜として十分に機能できるサイズである必要がある。具体的に凹凸の表面粗さRz(十点平均粗さ)は0.5〜1μmであることが好ましい。
めっき法を用いる場合は、例えば、以下のような方法が挙げられる。
デスミア処理後の粗化後、第一の貫通孔14および第二の貫通孔15の内壁面を、パラジウム-錫の錯化合物溶液によりPdを吸着した上で、PdCuSo4、HCHO、NaOH、ロッシェル塩、ポリエチレングリコール等の混合溶液を用いて銅層を形成する(厚み0.3〜3.0um)。次にラミネート法等によりレジスト層を形成し、さらにレジストをパターニングする事により、開口部を形成する。次に、硫酸銅、硫酸、塩素イオン、金属銅溶液中でめっき層に電解をかけることにより、所定の位置に銅めっきを形成する。さらに、レジストを除去し、さらに不要部分の無電解銅をプラズマ等によるエッチングで除去する事によって、貫通導体4と光反射面5とを作製する。
なお、上述の方法では、図3(d)に示すように、表面導電層11をも同時に作製することが可能となる。
また、図3(d)に示すように、第二の貫通孔15内には、光反射面5だけでなく、貫通孔全体に金属膜が設けられている。これにより、光反射面5上に設けられた光電変換素子7などから発生した熱を、十分に逃がすことができる。
得られた貫通導体4および光反射面5の厚みは0.1〜20μm程度である。
貫通導体4は、導電層2aと光電変換素子7とを接続する。貫通導体4の存在によって、電気的効果だけでなく、光導波路4の垂直方向の放熱効果が高まる。図1および2において、貫通導体4の中心部が中空となった形状を示しているが、貫通導体4はこれに限定されず、例えば、中央が導電ペースト4aなどにより埋められた構成でもかまわない。
光反射面5は、光導波路3と対向して、光導波路3の光伝送部であるコア3aからの光を外部へ光路変換させる、又は、外部からの光をコア3aへ光路変換させるために用いられる。光反射面5は、光導波路3の光軸に対して傾斜しており、これにより光路変換が可能となる。傾斜角は、略45度、具体的には、43度〜47度の範囲内である。
光反射面5は、例えば、金、銅、ニッケルなどの金属から構成される。
光反射面5は、導電層2bと接触するように設けられる。これにより、光反射面5上に設けられた光電変換素子7などから発生した熱を、導電層2aに逃がすことができる。
以上のように、工程1〜3を経て光電気配線基板が作製される。
図1に示す光電気配線基板に対して、光電変換素子7を設けることで、図2に示す光モジュールが作製される。光電変換素子7としては、面型発光素子(VCSEL)または面型受光素子(PIN−PD)などが挙げられる。光電変換素子7は、VCSELの場合、複数の発光点を有していてもよく、また、PIN−PDの場合、複数の受光点を有していてもよい。複数の発光点または受光点はそれぞれ、光反射面5を介して光導波路3のそれぞれのコア3aと光学的に結合している。例えば、光電変換素子7として発光素子を用いた図2の場合、発光点7aから出た光は光反射面にて光路変換してコア3aを伝送する。
図2に示す光モジュールには、ソルダレジスト層8、アンダーフィル10、電気接続部9などが設けられている。
ソルダレジスト層8は、上部クラッド3bの上面には、ラミネート法やスピンコート、ドクターブレードに代表される塗布法を用いることで作製する。
アンダーフィル10としては、光反射面5と光電変換素子7とを光学的に結合させるよう、エポキシ樹脂などの透明な樹脂から形成される。
電気接続部9としては、高速信号伝送用途として適した導電性部材であれば使用することが可能である。たとえば、金、銀、銅などの金属部材、さらにその形態としてはボールに限らず、柱状、バンプ状などであってもよい。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
1:基板
2a,2b:導電層
3:光導波路
3a:コア(光伝送部)
3b:クラッド
4:貫通導体
4a:導電ペースト
5:光反射面
6:電気基板
7:発光素子
7a:発光点
8:ソルダレジスト層
9:電気接続部
10:アンダーフィル
11:表面導電層
14:第一の貫通孔
15:第二の貫通孔

Claims (6)

  1. 表面に、第一導電層と、該第一導電層と離れて配置された第二導電層とからなる導電層を有する電気基板を準備する工程と、
    前記導電層の表面を酸化処理する工程と、
    前記電気基板上に、内部に光信号の伝送が可能な光伝送部を有する光導波路を作製する工程1と、
    前記光導波路に、前記第一導電層が露出する底面を有する第一の貫通孔と、前記第二導電層が露出する底面を有し、前記光伝送部の光軸方向に対して前記電気基板に向くように傾斜して前記光導波路の光伝送部が露出した斜面を有する第二の貫通孔と、を作製する工程2と、
    前記第一の貫通孔の内壁面および前記第二の貫通孔の前記斜面に金属膜を同時に形成させて、それぞれ貫通導体および光反射面を作製する工程3と、
    を具備する光電気配線基板の製造方法。
  2. 前記工程3は、前記第二導電層と接触するように前記第二の貫通孔に金属膜を形成させて光反射面を作製する工程を有する請求項記載の光電気配線基板の製造方法。
  3. 前記工程3は、前記第二の貫通孔の内壁面に金属膜を形成させる工程を含む請求項1または2記載の光電気配線基板の製造方法。
  4. 前記工程2は、レーザー加工により前記第一の貫通孔および前記第二の貫通孔を作製する工程である請求項1乃至のいずれか記載の光電気配線基板の製造方法。
  5. 前記工程3は、メッキ加工により前記金属膜を同時に作製する工程である請求項1乃至のいずれか記載の光電気配線基板の製造方法。
  6. 前記工程1において前記光伝送部を複数作製するとともに、前記工程2において前記複数の光伝送部を横切るように前記第二の貫通孔を形成する請求項1乃至5のいずれかに記載の光電気配線基板の製造方法。
JP2010077350A 2010-03-30 2010-03-30 光電気配線基板の製造方法 Expired - Fee Related JP5495896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010077350A JP5495896B2 (ja) 2010-03-30 2010-03-30 光電気配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010077350A JP5495896B2 (ja) 2010-03-30 2010-03-30 光電気配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011209510A JP2011209510A (ja) 2011-10-20
JP5495896B2 true JP5495896B2 (ja) 2014-05-21

Family

ID=44940641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010077350A Expired - Fee Related JP5495896B2 (ja) 2010-03-30 2010-03-30 光電気配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5495896B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014153430A (ja) * 2013-02-05 2014-08-25 Nippon Telegr & Teleph Corp <Ntt> 集積型受光素子
JP2014194478A (ja) * 2013-03-28 2014-10-09 Fujitsu Optical Components Ltd 光デバイスおよび送信機
JP2015106100A (ja) * 2013-12-02 2015-06-08 住友ベークライト株式会社 光導波路、光電気混載基板および電子機器
JP7032942B2 (ja) * 2017-06-28 2022-03-09 京セラ株式会社 光導波路および光回路基板
WO2020188922A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 光回路基板
CN115657226B (zh) * 2022-10-26 2023-06-23 之江实验室 一种硅基光交换芯片的光电扇出结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513858C2 (sv) * 1998-03-06 2000-11-13 Ericsson Telefon Ab L M Flerskiktsstruktur samt förfarande för att tillverka flerskiktsmoduler
SE513849C2 (sv) * 1998-03-06 2000-11-13 Ericsson Telefon Ab L M Förfarande för att förbinda en ljusalstrande eller - mottagande elektrooptisk eller optoelektrisk anordning med en optisk vågledare
JP4258065B2 (ja) * 1999-06-30 2009-04-30 凸版印刷株式会社 光・電気配線基板の製造方法
JP2002289911A (ja) * 2000-12-06 2002-10-04 Ibiden Co Ltd 光通信用デバイス

Also Published As

Publication number Publication date
JP2011209510A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
JP4260650B2 (ja) 光電気複合基板及びその製造方法
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
JP5495896B2 (ja) 光電気配線基板の製造方法
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
JP2004146602A (ja) 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP4498102B2 (ja) 光電気配線板、および、光通信用デバイス
US20120014641A1 (en) Optical-electrical wiring board and optical module
JP5322873B2 (ja) 光モジュール
JP2007148087A (ja) 光電気集積配線基板及び光電気集積配線システム
KR100969435B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
JP6084027B2 (ja) 光導波路装置及びその製造方法
JP2008241956A (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP2011237503A (ja) 光電気複合基板及びその製造方法
JP2001196643A (ja) 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
JP5383348B2 (ja) 電気配線基板および光モジュール
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP2008158388A (ja) 光電気回路基板、光モジュールおよび光電気回路システム
JP5318978B2 (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
JP5409441B2 (ja) 光伝送基板および光モジュール
JP5409262B2 (ja) 光電気配線基板の製造方法、および光電気配線基板
JP4538949B2 (ja) 光部品搭載用基板製造方法
JP2011209516A (ja) 光伝送基板および光モジュール
JP5334806B2 (ja) 光電気配線基板および光モジュール
JP4590722B2 (ja) 光部品搭載用基板製造方法
JP2000340906A (ja) 光・電気配線基板及びその製造方法並びに実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140304

R150 Certificate of patent or registration of utility model

Ref document number: 5495896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees