CN206259350U - 双端驱动式高频次基板结构及包含其的高频传输结构 - Google Patents

双端驱动式高频次基板结构及包含其的高频传输结构 Download PDF

Info

Publication number
CN206259350U
CN206259350U CN201621340196.XU CN201621340196U CN206259350U CN 206259350 U CN206259350 U CN 206259350U CN 201621340196 U CN201621340196 U CN 201621340196U CN 206259350 U CN206259350 U CN 206259350U
Authority
CN
China
Prior art keywords
signal pad
pad area
area
substrate
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621340196.XU
Other languages
English (en)
Inventor
陈和毅
黄柏昭
邱怡菁
罗丕丞
粟华新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LUXNET CORP
Original Assignee
LUXNET CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LUXNET CORP filed Critical LUXNET CORP
Application granted granted Critical
Publication of CN206259350U publication Critical patent/CN206259350U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Waveguides (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种双端驱动式高频次基板结构及包含其的高频传输结构，该高频次基板结构具有一次基板本体，于该次基板本体的正面设置有第一讯号垫区及第二讯号垫区，该第一讯号垫区及该第二讯号垫区由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区设置半导体晶片，并于该第二讯号垫区上设置跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区，并于该次基板本体的内层或底侧具有接地层，经由该接地垫区上的过孔穿过该次基板本体以电性连接该接地垫区及该接地层，由此，本实用新型具有优异高频传输特性，且运行稳定，寿命较长。

Description

双端驱动式高频次基板结构及包含其的高频传输结构
技术领域
本实用新型有关于一种光通讯用的高频电路，特别是指一种双端驱动式高频次基板结构及包含其的高频传输结构。
背景技术
于光通讯的领域中，资料传输持续不断地朝高速化方向演进，然而高速讯号传输面临的课题却不同于以往。在进行高速讯号传输时，经常需要考虑到高频讯号于传输过程中讯号的完整性，于高频电路设计时，为确保特性阻抗的整合匹配，必须思考抑制讯号衰减的对策。因此在设计阻抗匹配时，配线幅度与配线间隔的调整与贯孔的设计均是必须要考量的内容。因此，如何重新设计适合的高频封装架构来应付高速网路中对于高频电路的需求，为业界人士所欲克服的问题。
在光通讯的电路中，一般都是用微带线(Microstrip)进行次基板及电路板的电路布局，一般的微带线次基板包含有一组讯号垫区、于其中一该讯号垫区的上方设置有半导体晶片，并由另一讯号垫区上打线至该半导体晶片，藉以驱动该半导体晶片。然而，在高频讯号传输中，微带线的设计容易在高频率讯号状况下与周遭的介质产生更细微的交互作用，进而产生寄生电容电感效应，这类的寄生效应不仅会影响讯号的连续性，也会造成讯号常有失真的情况。
实用新型内容
本实用新型的目的在于提供一种双端驱动式高频次基板结构及包含其的高频传输结构，其具有优异高频传输特性，且运行稳定，寿命较长。
为达到上述的目的，本实用新型公开了一种双端驱动式高频次基板结构，具有一次基板本体，其特征在于：
该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区，并于该次基板本体的内层或底侧具有一接地层，经由该接地垫区上的一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
还公开了一种双端驱动式高频次基板结构，具有一次基板本体，其特征在于：该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区，该次基板本体的内层或底侧具有一接地层或结合于一接地层上。
其中，该次基板本体为陶瓷散热基板。
其中，该次基板本体为氮化铝或氧化铝制成。
其中，该跳线为金线缎带或金线。
还公开了一种双端驱动式高频传输结构，包含有：
一主基板；
一次基板，设置于该主基板上，该次基板具有一次基板本体，其特征在于：
该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的第一接地垫区，并于该次基板本体的内层或底侧具有一第一接地层，经由该第一接地垫区上的一或多个过孔穿过该次基板本体以电性连接该第一接地垫区及该第一接地层；以及
一电路板，设置于该主基板上，该电路板的二侧具有一第一金属垫区以及一第二金属垫区，于该第一金属垫区及该第二金属垫区的两侧分别具有共面波导的第二接地垫区，并于该电路板的内层或底侧具有一第二接地层，经由该第二接地垫区上的一或多个过孔穿过该电路板以电性连接该第二接地垫区及该第二接地层，该第一金属垫区透过电性连接手段连接至该第一讯号垫区，该第二金属垫区透过电性连接手段连接至该第二讯号垫区。
还公开了一种双端驱动式高频传输结构，包含有：
一主基板，其上具有一接地层；
一次基板，设置于该主基板的接地层上，该次基板具有一次基板本体，其特征在于：该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的第一接地垫区；以及
一电路板，设置于该主基板上，该电路板的二侧具有一第一金属垫区以及一第二金属垫区，于该第一金属垫区及该第二金属垫区的两侧分别具有共面波导的第二接地垫区，并于该电路板的内层或底侧具有一第二接地层，经由该第二接地垫区上的一或多个过孔穿过该电路板以电性连接该第二接地垫区及该第二接地层，该第一金属垫区透过电性连接手段连接至该第一讯号垫区，该第二金属垫区透过电性连接手段连接至该第二讯号垫区，且该第二接地层电性连接至该主基板上的该接地层。
其中，该第一接地垫区透过电性连接手段连接至该第二接地垫区。
其中，该次基板本体为陶瓷散热基板。
其中，该陶瓷散热基板为氮化铝或氧化铝制成。
其中，该电性连接手段为连接至二端垫区的跳线。
其中，该第一金属垫区及该第二金属垫区分别连接至差动放大器的二输出端。
其中，该跳线为金线缎带或金线。
其中，该电路板为硬式印刷电路板、软式印刷电路板或陶瓷电路板。
其中，该陶瓷电路板为氮化铝或氧化铝制成。
还公开了一种双端驱动式高频传输结构，包含有：
一基座，包含有一座本体、以及二穿过该座本体的电极脚位，该电极脚位分别与该座本体之间具有一绝缘层；以及
一次基板，垂直设置于该座本体上，该次基板具有一次基板本体，其特征在于：该次基板本体于垂直方向上的一侧设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区分别与二该电极脚位电性连接，于该次基板本体垂直方向上的另一侧或该次基板本体的内层设置有一接地层，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区。
其中，该基座上包含有一垂直于该座本体的芯柱，该芯柱于垂直方向上的一面具有一用以供该次基板本体一侧平面固定结合的结合平面。
其中，该次基板包含有一设置于该次基板本体的侧边缘并电性连接两侧该接地垫区及该接地层的侧镀金层。
其中，该接地垫区上具有一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
还公开了一种双端驱动式高频传输结构，包含有：
一基座，包含有一座本体、二穿过该座本体的电极脚位、以及一垂直于该座本体的芯柱，该电极脚位分别与该座本体之间具有一绝缘层，该芯柱于垂直方向上的一面具有一具有导电效果的结合平面；以及
一次基板，垂直设置于该座本体上，该次基板具有一次基板本体，其特征在于：该次基板本体于垂直方向上的一侧设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区分别与二该电极脚位电性连接，于该次基板本体垂直方向上的另一侧结合于该芯柱的结合平面上，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区。
其中，该次基板包含有一设置于该次基板本体的侧边缘并电性连接两侧该接地垫区及该接地层的侧镀金层。
其中，该接地垫区上具有一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
其中，该次基板本体为陶瓷散热基板。
其中，该陶瓷散热基板为氮化铝或氧化铝制成。
其中，该跳线为金线缎带或金线。
是以，本实用新型比起习知技术具有以下的优势功效：
1.本实用新型具有优异高频传输特性，比起习知的技术更能减少损耗或信号失真的现象。
2.本实用新型采用双端驱动的技术，可以减少信号传输中的反射现象，并可省略用以阻抗匹配的电阻。
3.本实用新型具有优异散热效果，避免半导体元件热能累积过多影响元件的正常运作。
附图说明
图1，本实用新型第一实施态样的外观示意图。
图2，本实用新型第一实施态样的俯视图。
图3，本实用新型第一实施态样的剖面示意图。
图4，本实用新型第一实施态样的电路示意图。
图5，本实用新型第二实施态样的外观示意图。
图6，本实用新型第二实施态样的剖面示意图。
图7，本实用新型第三实施态样的外观示意图。
图8，本实用新型第三实施态样的正面示意图。
图9，本实用新型第三实施态样的俯面示意图。
图10，本实用新型第三实施态样的剖面示意图。
图11，本实用新型另一较佳实施态样的剖面示意图。
图12，本实用新型GCPW次基板配合GCPW电路板(A)与一般微带线次基板配合微带线电路板(B)的反射损失实验数据图。
图13，本实用新型GCPW次基板配合GCPW电路板(A)与一般微带线次基板配合微带线电路板(B)的插入损失实验数据图。
图14，本实用新型GCPW次基板配合GCPW电路板(A)与一般微带线次基板配合微带线电路板(B)的讯号于25Gbps实验数据图。
图15，本实用新型GCPW次基板配合GCPW电路板(A)与一般微带线次基板配合微带线电路板(B)的讯号于35Gbps实验数据图。
图16，本实用新型GCPW次基板配合GCPW电路板(A)与一般微带线次基板配合微带线电路板(B)的讯号于40Gbps实验数据图。
具体实施方式
有关本实用新型的详细说明及技术内容，现就配合图式说明如下。再者，本实用新型中的图式，为说明方便，其比例未必照实际比例绘制，该等图式及其比例并非用以限制本实用新型的范围，在此先行叙明。
本实用新型提供一种双端驱动式驱动电路，用以配合光通讯模组进行高频讯号传输。为配合高频讯号传输，于搭载半导体晶片的次基板上具有接地共面波导(GroundedCoplanar Waveguide,GCPW)的讯号传输线，用以于高频传输时抑制寄生效应的产生，藉以避免阻抗匹配不连续以及杂讯的产生。于本实施态样中，另外于软式电路板(FlexiblePrinted Circuit,FPC)或硬式电路板(Printed Circuit Board,PCB)的部分同步采用接地共面波导(GCPW)的讯号传输线，经多次试验的结果证实，软式电路板(或电路板)及次基板均采用接地共面波导(GCPW)的讯号传输线时，将可获得较佳的讯号连结效果，于双端驱动式的驱动电路中，可改善讯号传输线与半导体晶片间跳线的讯号连续性，后面将辅以实际的实验数据作为佐证进行说明。以下先针对本实用新型一较佳实施态样的详细结构进行说明。
请先参阅「图1」、「图2」及「图3」，为本实用新型第一实施态样的外观示意图、俯视图、及剖面示意图，如图所示：
本实施态样中提供的高频传输结构100主要包含有一主基板10、一设置于该主基板10上的次基板20、以及一设置于该主基板10上并电性连接至该次基板20的电路板30。
所述的主基板10可以为硬式电路板(Printed Circuit Board,PCB)、或是陶瓷电路板(ceramic board)、亦或是单纯用以支撑次基板20及电路板30的板件或壳体等，于本实用新型中不予以限制。
所述的次基板20设置于该主基板10上，该次基板20较佳可透过导热胶、导电胶、银胶、或透过材质AuSn的材料熔接的方式固定于该主基板10上，于本实用新型中不予以限制。该次基板20具有一次基板本体21，于该次基板本体21的正面设置有一第一讯号垫区211以及一第二讯号垫区212，该第一讯号垫区211及该第二讯号垫区212相互对称由该次基板本体21的两侧朝中间的方向延伸，并于该第一讯号垫区211延伸方向的末端及该第二讯号垫区212延伸方向的末端间相当靠近但保持一间隔213，该第一讯号垫区211用以设置半导体晶片22，并于该第二讯号垫区212上设置一跳线23连接至该半导体晶片22上侧的电极，于该半导体晶片22下侧的电极电性连接至下侧的第一讯号垫区211，透过该第一讯号垫区211及该第二讯号垫区212间的差动讯号驱动该半导体晶片22。其中，上述的「对称」于较佳实施态样为两侧金属垫区(第一讯号垫区211、第二讯号垫区212)的布局及形状相同，但不限于上述的方式。明确的说，只要二侧的第一讯号垫区211及第二讯号垫区212达到符合阻抗匹配要求的对称即可，并不一定必须两侧金属垫区的布局及形状完全相同。另外，为增加讯号的连续性，该跳线23较佳可以为缎带金线。于另一较佳实施态样中，所述的半导体晶片22亦可以设置于第二讯号垫区212，并于该第一讯号垫区211上设置一跳线23连接至该半导体晶片22上侧的电极，所述的配置型式亦为本实用新型的均等实施态样。
请一并参阅「图3」，该第一讯号垫区211及该第二讯号垫区212透过接地共面波导(GCPW)的方式增加高频讯号稳定性，用以提升高频讯号的传输效果。于该第一讯号垫区211及该第二讯号垫区212的两侧分别具有共面波导的第一接地垫区214及第一接地垫区215，于该次基板本体21的底侧具有一第一接地层216，经由该第一接地垫区214、215上的一或多个过孔217(via hole)穿过该次基板本体以电性连接该第一接地垫区214、215及该第一接地层216。于另一较佳实施态样中，所述的第一接地层216亦可设置于该次基板本体21的内层，于本实用新型中不予以限制。除上述的实施态样外，又于另一实施态样中，该第一接地层216可以由主基板10上的接地层11所取代，于本实用新型中不予限制。
为增加散热的效果，该次基板20的次基板本体21较佳可以为陶瓷散热基板，例如氧化铝(Al2O3)、氮化铝(AlN)或参杂有氧化铝(Al2O3)或氮化铝(AlN)的材料制成。透过上述的材料，次基板20的热可经由主基板10快速散热至壳体(图未示)，于主基板10上可对应设置配合该次基板20的热导引机构，于本实用新型中不予以限制。
所述的电路板30的二侧具有一第一金属垫区31以及一第二金属垫区32，于该第一金属垫区31及该第二金属垫区32的两侧分别具有共面波导的第二接地垫区33、及第二接地垫区34，该第一金属垫区31透过电性连接手段311连接至该第一讯号垫区211，该第二金属垫区32透过电性连接手段321连接至该第二讯号垫区212，该第二接地垫区33透过电性连接手段331连接至该第一接地垫区215，该第二接地垫区34透过电性连接手段341连接至该第一接地垫区214。于该电路板30的内层或底侧具有一第二接地层35，经由该第二接地垫区33、34上的一或多个过孔36穿过该基板本体21以电性连接该第二接地垫区33、34及该第二接地层35。于一较佳实施态样中，该电性连接手段311、321、331、341为连接至二端垫区的跳线。为增加讯号的连续性，该跳线23较佳可以为缎带金线。另外，该电性连接手段311、321、331、341除了可以为连接两垫区的跳线外，亦可以为焊球或其他类此的电性结合方式，于本实用新型中不予以限制。所述的电路板30可以为硬式印刷电路板(PCB)、软式印刷电路板(FPC)或陶瓷电路板。该陶瓷电路板例如可以为氮化铝(AlN)或氧化铝(Al2O3)。
接续，请参阅「图4」，本实施态样的次基板20以双端驱动的方式将讯号馈送至半导体晶片22。于电路板30的前端设置有ESD保护电路B1及差分驱动电路B2，输入讯号经由ESD保护电路B1馈入至差分驱动电路B2的输入端，经由差分驱动电路B2将输入差分讯号转换为放大后差分讯号输出，以将差分讯号分别经由该电路板30的第一讯号垫区211及该第二讯号垫区212馈入至该半导体晶片22。所述的半导体晶片22于收到差动讯号时，藉由该差动讯号驱动以送出负载有讯号的光波束，并将该光波束导入光纤(图未示)以进行光通讯。
以下针对本实用新型的第二实施态样进行说明，请参阅「图5」及「图6」，本实用新型第二实施态样的外观示意图及剖面示意图，如图所示：
本实施态样与第一实施态样的主要差异在于次基板的设计，其余相同部分，以下即不再予以赘述。
于本实施态样中所揭示的双端驱动式高频传输结构200，其次基板20A设置于该主基板10A上，该次基板20A具有一次基板本体21A，于该次基板本体21A的正面设置有一第一讯号垫区211A以及一第二讯号垫区212A，该第一讯号垫区211A及该第二讯号垫区212A相互对称由该次基板本体21A的两侧朝中间的方向延伸，并于该第一讯号垫区211A延伸方向的末端及该第二讯号垫区212A延伸方向的末端间相当靠近但保持一间隔213A。该第一讯号垫区211A用以设置半导体晶片22，并于该第二讯号垫区212A上设置一跳线23连接至该半导体晶片22上侧的电极，于该半导体晶片22下侧的电极电性连接至下侧的第一讯号垫区212A，透过该第一讯号垫区211A及该第二讯号垫区212A间的差动讯号驱动该半导体晶片22。
本实施态样中，同样透过接地共面波导(GCPW)的方式增加高频讯号稳定性，提升高频讯号的传输效果。与前一实施态样的主要差异在于该第一讯号垫区211A及该第二讯号垫区212A两侧的第一接地垫区214A及第一接地垫区215A未设置过孔，而令该次基板20A的第一接地层216A经由该主基板10A上的接地层11A连接至该电路板30的第二接地层35，使该次基板20A的第一接地层216A与该电路板30的第二接地层35共用接地线路，同样能达到减少损耗或信号失真的效果。除上述的实施态样外，又于另一实施态样中，该第一接地层216A可以由主基板10A上的接地层11A所取代，于本实用新型中不予以限制。
于本实施态样中，所述的接地层11A可以为例如设置于该主基板上的线路布局、设置于该主基板上的金属箔片、设置于主基板上的焊料、镀层等或其他直接设置于主基板上的机构，于本实用新型中，不欲限制该接地层11A的实施型态。
以下针对本实用新型的第三实施态样进行说明，请参阅「图7」、「图8」及「图9」，本实用新型第三实施态样的外观示意图、正面示意图、及俯面示意图，如图所示：
本实施态样与第一实施态样及第二实施态样的主要差异在于次基板的设置方式。
本实施态样中所揭示的双端驱动式高频传输结构300主要包含有一基座40、以及安装于该基座上的次基板20B。
所述的基座40包含有一座本体41、二穿过该座本体41的电极脚位42、以及一穿过该座本体41的扩充脚位45，该电极脚位42及该扩充脚位45分别与该座本体41之间具有一绝缘层43。于一较佳实施态样中，该基座40上包含有一垂直于该座本体41的芯柱44，该芯柱44于垂直方向上的一面具有一用以供该次基板20B一侧平面固定结合的结合平面。于另一较佳实施态样中，该次基板20B可以透过其他定位手段垂直固定于该座本体41上，例如焊接、黏着、插设或透过其他方式固定于该座本体上，于本实用新型中不予以限制。
该次基板20B具有一次基板本体21B，于该次基板本体21B的正面设置有一第一讯号垫区211B以及一第二讯号垫区212B，该第一讯号垫区211B及该第二讯号垫区212B相互对称由该次基板本体21B的两侧朝中间的方向延伸，并于该第一讯号垫区211B延伸方向的末端及该第二讯号垫区212B延伸方向的末端间相当靠近但保持一间隔213B。该第一讯号垫区211B用以设置半导体晶片22，并于该第二讯号垫区212B上设置一跳线23连接至该半导体晶片22上侧的电极，于该半导体晶片22下侧的电极电性连接至下侧的第一讯号垫区211B，透过该第一讯号垫区211B及该第二讯号垫区212B间的差动讯号驱动该半导体晶片22。本实施态样透过接地共面波导(GCPW)的方式增加高频讯号稳定性，于该第一讯号垫区211B及该第二讯号垫区212B的两侧分别具有共面波导的接地垫区214B及接地垫区215B。
其中，该次基板20B垂直设置于该座本体41上，该次基板本体21B于垂直方向上的一侧的第一讯号垫区211B以及第二讯号垫区212B分别与二该电极脚位42电性连接。具体而言，该第一讯号垫区211B及该第二讯号垫区212B可以透过焊接的方式或是透过其他电性连接手段(例如跳线)与二该电极脚位42电性连接，于本实用新型中不予以限制。于该次基板本体21B垂直方向上的另一侧或该次基板本体21B的内层设置有一接地层216B，为连接该接地层216B及次基板本体21B正面的接地垫区214B、215B，如图10所示，该接地垫区214B、215B上具有一或多个过孔217穿过该次基板本体21B以电性连接该接地垫区214B、215B及该接地层216B。于另一较佳实施态样中，如图11所示，该次基板20B包含有一设置于该次基板本体21B的侧边缘并电性连接两侧该接地垫区214B、215B及该接地层216B的侧镀金层218B，透过该侧镀金层218B将接地垫区214B、215B及该接地层216B共同连接至该座本体41作为接地，藉此抑制寄生电容的产生。
于另一较佳实施态样中，该次基板20B可以不须设置该接地层216B，透过底侧的芯柱44作为接地取代该接地层216B，并将前侧的接地垫区214B、215B与底侧的座本体41(例如透过上述的侧镀金层218B、焊接)或垂直方向一侧芯柱44(例如透过上述的过孔217B)电性连接，同样能达到抑制寄生电容的效果。
以下配合试验数据进行说明，请一并参阅「图12」至「图16」，揭示本实用新型GCPW次基板配合GCPW电路板(A)及一般微带线次基板配合微带线电路板(B)的实验数据图，如图所示：
图12至图16中的实验组为如本实用新型中所提实施态样的具有GCPW线路的次基板20配合具有GCPW线路的电路板30所获得的实验数据，对照组为一般微带线次基板配合微带线电路板的实验数据，实验组的实验数据对应至图式中的(A)，对照组的实验数据对应至图式中的(B)，在此先行说明。实验组(A)经由电路板30的第一金属垫区31及第二金属垫区32馈入讯号，并由第一讯号垫区211及跳线23作为输出端获得检测讯号。对照组(B)经由微带线电路板的讯号线馈入，并经由微带线的次基板的讯号线作为输出端获得检测讯号。
请先参阅图12，于图式中实线代表实验组(A)，虚线代表对照组(B)，图式中的垂直轴为反射损失(单位：dB)、水平轴为频率(单位：GHz)。由图式中可知，在输入的讯号为高频讯号时(20GHz至40GHz以上)，由图表数据可知反射损失的倍数单位(dB)可以获得明显的下降。
请续参阅图13，于图式中实线代表实验组(A)，虚线代表对照组(B)，图式中的垂直轴为插入损失(单位：dB)、水平轴为频率(单位：GHz)。由图式中可知，在输入的讯号为高频讯号时(20GHz至40GHz以上)，实验组的倍数单位(dB)相较于对照组的倍数单位高出非常多，由图表数据可知插入损失相对获得明显的下降。
请续参阅图14，图式中左侧的为实验组(A)的实验数据，右侧的为对照组(B)的实验数据，图式中的垂直轴为讯号振幅(单位：伏特)、水平轴为时间(单位：秒)。于馈入讯号的位元速率为25Gbps时，实验组(A)的输出讯号维持在合理值，相对应的对照组(B)受到些微结构上插入损失的影响，讯号的波形相对实验组(A)较不稳定，但已可以分辨出讯号之间的差异性。
请续参阅图15，图式中左侧的为实验组(A)的实验数据，右侧的为对照组(B)的实验数据，图式中的垂直轴为讯号振幅(单位：伏特)、水平轴为时间(单位：秒)。于馈入讯号的位元速率为35Gbps时，实验组(A)的输出讯号仍维持在合理值，相对应的对照组(B)的讯号波形受到较多结构上插入损失的影响，讯号的波形相对实验组(A)更明显不稳定，杂讯所造成的振幅趋近于0.5V，对照组(B)讯号杂讯比相对低许多。
请续参阅图16，图式中左侧的为实验组(A)的实验数据，右侧的为对照组(B)的实验数据，图式中的垂直轴为讯号振幅(单位：伏特)、水平轴为时间(单位：秒)。于馈入讯号的位元速率为40Gbps时，实验组(A)的输出讯号尚维持在合理值，但相对应的对照组(B)的讯号波形已经难以辨识，杂讯所造成的振幅已趋近于0.6V，对照组(B)的讯号杂讯比非常的低。
由图12至图16的实验数据可知，本实用新型实施态样使用GCPW的次基板及电路板，于馈入高频讯号时明显较对照组的实施态样可有效抑制杂讯、并降低反射损失及插入损失的产生。
综上所述，本实用新型具有优异高频传输特性，比起习知的技术更能减少损耗或信号失真的现象。此外，本实用新型采用双端驱动的技术，可以减少信号传输中的反射现象，并可省略用以阻抗匹配的电阻。再者，本实用新型具有优异散热效果，避免热能累积过多影响电子元件的正常运作。
以上已将本实用新型做一详细说明，惟以上所述，仅惟本实用新型的一较佳实施例而已，当不能以此限定本实用新型实施的范围，即凡依本实用新型申请专利范围所作的均等变化与修饰，皆应仍属本实用新型的专利涵盖范围内。

Claims (27)

1.一种双端驱动式高频次基板结构，具有一次基板本体，其特征在于：
该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区，并于该次基板本体的内层或底侧具有一接地层，经由该接地垫区上的一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
2.一种双端驱动式高频次基板结构，具有一次基板本体，其特征在于：该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区，该次基板本体的内层或底侧具有一接地层或结合于一接地层上。
3.如权利要求1或2所述的双端驱动式高频次基板结构，其特征在于，该次基板本体为陶瓷散热基板。
4.如权利要求3所述的双端驱动式高频次基板结构，其特征在于，该次基板本体为氮化铝或氧化铝制成。
5.如权利要求1或2所述的双端驱动式高频次基板结构，其特征在于，该跳线为金线缎带或金线。
6.一种双端驱动式高频传输结构，包含有：
一主基板；
一次基板，设置于该主基板上，该次基板具有一次基板本体，其特征在于：
该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的第一接地垫区，并于该次基板本体的内层或底侧具有一第一接地层，经由该第一接地垫区上的一或多个过孔穿过该次基板本体以电性连接该第一接地垫区及该第一接地层；以及
一电路板，设置于该主基板上，该电路板的二侧具有一第一金属垫区以及一第二金属垫区，于该第一金属垫区及该第二金属垫区的两侧分别具有共面波导的第二接地垫区，并于该电路板的内层或底侧具有一第二接地层，经由该第二接地垫区上的一或多个过孔穿过该电路板以电性连接该第二接地垫区及该第二接地层，该第一金属垫区透过电性连接手段连接至该第一讯号垫区，该第二金属垫区透过电性连接手段连接至该第二讯号垫区。
7.一种双端驱动式高频传输结构，包含有：
一主基板，其上具有一接地层；
一次基板，设置于该主基板的接地层上，该次基板具有一次基板本体，其特征在于：该次基板本体的正面设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的第一接地垫区；以及
一电路板，设置于该主基板上，该电路板的二侧具有一第一金属垫区以及一第二金属垫区，于该第一金属垫区及该第二金属垫区的两侧分别具有共面波导的第二接地垫区，并于该电路板的内层或底侧具有一第二接地层，经由该第二接地垫区上的一或多个过孔穿过该电路板以电性连接该第二接地垫区及该第二接地层，该第一金属垫区透过电性连接手段连接至该第一讯号垫区，该第二金属垫区透过电性连接手段连接至该第二讯号垫区，且该第二接地层电性连接至该主基板上的该接地层。
8.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该第一接地垫区透过电性连接手段连接至该第二接地垫区。
9.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该次基板本体为陶瓷散热基板。
10.如权利要求9所述的双端驱动式高频传输结构，其特征在于，该陶瓷散热基板为氮化铝或氧化铝制成。
11.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该电性连接手段为连接至二端垫区的跳线。
12.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该第一金属垫区及该第二金属垫区分别连接至差动放大器的二输出端。
13.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该跳线为金线缎带或金线。
14.如权利要求6或7所述的双端驱动式高频传输结构，其特征在于，该电路板为硬式印刷电路板、软式印刷电路板或陶瓷电路板。
15.如权利要求14所述的双端驱动式高频传输结构，其特征在于，该陶瓷电路板为氮化铝或氧化铝制成。
16.一种双端驱动式高频传输结构，包含有：
一基座，包含有一座本体、以及二穿过该座本体的电极脚位，该电极脚位分别与该座本体之间具有一绝缘层；以及
一次基板，垂直设置于该座本体上，该次基板具有一次基板本体，其特征在于：该次基板本体于垂直方向上的一侧设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区分别与二该电极脚位电性连接，于该次基板本体垂直方向上的另一侧或该次基板本体的内层设置有一接地层，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区。
17.如权利要求16所述的双端驱动式高频传输结构，其特征在于，该基座上包含有一垂直于该座本体的芯柱，该芯柱于垂直方向上的一面具有一用以供该次基板本体一侧平面固定结合的结合平面。
18.如权利要求17所述的双端驱动式高频传输结构，其特征在于，该次基板包含有一设置于该次基板本体的侧边缘并电性连接两侧该接地垫区及该接地层的侧镀金层。
19.如权利要求17所述的双端驱动式高频传输结构，其特征在于，该接地垫区上具有一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
20.如权利要求16所述的双端驱动式高频传输结构，其特征在于，该次基板包含有一设置于该次基板本体的侧边缘并电性连接两侧该接地垫区及该接地层的侧镀金层。
21.如权利要求16所述的双端驱动式高频传输结构，其特征在于，该接地垫区上具有一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
22.一种双端驱动式高频传输结构，包含有：
一基座，包含有一座本体、二穿过该座本体的电极脚位、以及一垂直于该座本体的芯柱，该电极脚位分别与该座本体之间具有一绝缘层，该芯柱于垂直方向上的一面具有一具有导电效果的结合平面；以及
一次基板，垂直设置于该座本体上，该次基板具有一次基板本体，其特征在于：该次基板本体于垂直方向上的一侧设置有一第一讯号垫区以及一第二讯号垫区，该第一讯号垫区及该第二讯号垫区分别与二该电极脚位电性连接，于该次基板本体垂直方向上的另一侧结合于该芯柱的结合平面上，该第一讯号垫区及该第二讯号垫区相互对称由该次基板本体的两侧朝中间的方向延伸，并于该第一讯号垫区延伸方向的末端及该第二讯号垫区延伸方向的末端间相当靠近但保持一间隔，该第一讯号垫区用以设置半导体晶片，并于该第二讯号垫区上设置一跳线连接至该半导体晶片的电极，于该第一讯号垫区及该第二讯号垫区的两侧分别具有共面波导的接地垫区。
23.如权利要求22所述的双端驱动式高频传输结构，其特征在于，该次基板包含有一设置于该次基板本体的侧边缘并电性连接两侧该接地垫区及该接地层的侧镀金层。
24.如权利要求22所述的双端驱动式高频传输结构，其特征在于，该接地垫区上具有一或多个过孔穿过该次基板本体以电性连接该接地垫区及该接地层。
25.如权利要求16至24中任一项所述的双端驱动式高频传输结构，其特征在于，该次基板本体为陶瓷散热基板。
26.如权利要求25所述的双端驱动式高频传输结构，其特征在于，该陶瓷散热基板为氮化铝或氧化铝制成。
27.如权利要求16至24中任一项所述的双端驱动式高频传输结构，其特征在于，该跳线为金线缎带或金线。
CN201621340196.XU 2016-10-13 2016-12-08 双端驱动式高频次基板结构及包含其的高频传输结构 Active CN206259350U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW105215535 2016-10-13
TW105215535 2016-10-13
TW105217484 2016-11-16
TW105217484U TWM538242U (zh) 2016-10-13 2016-11-16 雙端驅動式高頻次基板結構及包含其的高頻傳輸結構

Publications (1)

Publication Number Publication Date
CN206259350U true CN206259350U (zh) 2017-06-16

Family

ID=58774875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621340196.XU Active CN206259350U (zh) 2016-10-13 2016-12-08 双端驱动式高频次基板结构及包含其的高频传输结构

Country Status (3)

Country Link
US (1) US9847307B1 (zh)
CN (1) CN206259350U (zh)
TW (1) TWM538242U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913257A (zh) * 2019-05-09 2020-11-10 苏州旭创科技有限公司 光学组件及具有其的光模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US9117835B2 (en) * 2009-08-31 2015-08-25 Stalix Llc Highly integrated miniature radio frequency module
CN104410373B (zh) * 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913257A (zh) * 2019-05-09 2020-11-10 苏州旭创科技有限公司 光学组件及具有其的光模块

Also Published As

Publication number Publication date
TWM538242U (zh) 2017-03-11
US9847307B1 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
US8643168B1 (en) Integrated circuit package with input capacitance compensation
US10276519B2 (en) Package substrate differential impedance optimization for 25 to 60 Gbps and beyond
US8120927B2 (en) Printed circuit board
JP5930069B2 (ja) 電子基板及びそのコネクタ接続構造
US10410984B1 (en) Package substrate differential impedance optimization for 25 to 60 GBPS and beyond
US20050139390A1 (en) Printed circuit board and package having oblique vias
JP2014138190A (ja) トランジスタアウトラインハウジング及びその製造方法
US11937368B2 (en) Structure for circuit interconnects
TW201127232A (en) Circuit board with air hole
WO2022141953A1 (zh) 一种to封装结构
JPWO2009050843A1 (ja) 電子デバイス
JP2017092319A (ja) 光モジュール
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
CN206259350U (zh) 双端驱动式高频次基板结构及包含其的高频传输结构
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP2011134941A (ja) 半導体装置及び実装構造
TW201032679A (en) Interconnect structure
CN110727065A (zh) 一种软板结构、to光模块及光传输装置
CN206260140U (zh) 软式印刷电路板与硬式印刷电路板焊接结构
US7064627B2 (en) Signal transmission structure having a non-reference region for matching to a conductive ball attached to the signal transmission structure
JP2011134789A (ja) 半導体装置、及びプリント配線板
EP3937596A1 (en) Common mode suppression packaging apparatus, and printed circuit board
JP2008078314A (ja) 高速信号回路装置
CN112687653B (zh) 一种用于集成电路封装的高速模数转换器有机基板
JP4039334B2 (ja) 回路基板の実装構造

Legal Events

Date Code Title Description
GR01 Patent grant